CN111403406B - 三维存储器及其制备方法 - Google Patents

Abstract

本发明提供一种三维存储器及其制备方法，属于半导体存储器设计及制造领域。该三维存储器的第一块存储区包括第一核心区及第一台阶区，第二存储区包括第二核心区第二台阶区，第一、第二核心区沿第一方向相邻排布且相互隔离，第一、第二台阶区沿第二方向相邻排布且相互隔离，第一台阶区具有沿第一方向延伸至第二核心区内部的第一台阶拓宽部；第二台阶区具有沿第一方向反向延伸至第一核心区内部的第二台阶拓宽部。本发明通过新颖的栅线隙(GLS)设计，使得块存储区的台阶区具有延伸进入相邻块存储区的核心区的台阶拓宽部，实现单个块存储区台阶区域宽度的增加，有利于分区数量的增加并可降低存储器架构的设计难度。

Description

三维存储器及其制备方法

技术领域

本发明属于半导体存储器设计及制造领域，特别是涉及一种三维存储器及其制备方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器结构应运而生，三维存储器结构可以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。

在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND存储器，而CTF(Charge Trap Flash，电荷捕获闪存)型3D NAND存储器是目前较为前沿、且极具发展潜力的存储器技术。

3D NAND存储器通常会包括一个或多个片(plane)存储区。在片存储区的两侧通常会设置有对称的用于引出栅极的连接区域。通常，连接区域具有台阶(Stair-Step)形状。片存储区和连接区域通常会分割成多个区块，形成多个块存储区(Block)。

现有的3D NAND存储器，各块存储区的台阶区所占区域只为一个块存储区的区域，限制了台阶的架构设计。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制备方法，用于解决现有技术中块存储区的台阶区的问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器，所述三维存储器包括第一块存储区及第二块存储区，所述第一块存储区包括第一核心区及位于所述第一核心区中部的第一台阶区，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区与所述第二台阶区沿第二方向相邻排布且相互隔离，其中，所述第一台阶区具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部，所述第一台阶拓宽部通过第一栅线隙与所述第二核心区隔离；所述第二台阶区具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部，所述第二台阶拓宽部通过第二栅线隙与所述第一核心区隔离。

可选地，所述第一核心区包括位于所述第一台阶区及第二台阶区两端的第一子核心区及第二子核心区，所述第一子核心区与所述第一台阶区相连，所述第二核心区包括位于所述第一台阶区及第二台阶区两端的第三子核心区及第四子核心区，所述第四子核心区与所述第二台阶区相连；所述第一块存储区还包括同时位于所述第一台阶区远离所述第一台阶拓宽部的一侧、所述第二台阶区靠近所述第二台阶拓宽部一侧的第一桥接墙，所述第一桥接墙连接所述第一台阶区、所述第一子核心区及第二子核心区，所述第二块存储区还包括同时位于所述第一台阶区靠近第一台阶拓宽部的一侧、所述第二台阶区远离所述第二台阶拓宽部一侧的第二桥接墙，所述第二桥接墙连接所述第二台阶区、所述第三子核心区及第四子核心区。

可选地，所述第一子核心区与所述第三子核心区通过第一块间栅线隙隔离，所述第一块间栅线隙与所述第一栅线隙相连，所述第二子核心区与所述第四子核心区通过第二块间栅线隙隔离，所述第二块间栅线隙与所述第二栅线隙相连。

可选地，所述第一台阶拓宽部延伸至与所述第二桥接墙相邻，且通过第三栅线隙与所述第二桥接墙隔离，所述第一栅线隙与所述第三栅线隙相连，所述第二台阶拓宽部延伸至与所述第一桥接墙相邻，且通过第四栅线隙与所述第一桥接墙隔离，所述第四栅线隙与所述第二栅线隙连接。

可选地，所述第一核心区及所述第二核心区均包括多个指存储区，各指存储区之间通过指间栅线隙隔离。

可选地，延伸至所述第二核心区内部的第一台阶拓宽部的宽度为所述指存储区的宽度的整数倍。

可选地，所述第一桥接墙及所述第二桥接墙的宽度介于0.5个所述指存储区的宽度至2个所述指存储区的宽度之间。

可选地，所述第一台阶区及第二台阶区的台阶从各自对应的核心区朝所述第一台阶区及第二台阶区之间的隔离带依次降低，并在所述隔离带切断。

可选地，所述第一方向与所述第二方向相互垂直。

可选地，所述第一核心区及第二核心区包括堆叠结构以及贯穿所述堆叠结构的沟道存储结构阵列，所述沟道存储结构包括贯穿所述堆叠结构的沟道孔及位于所述沟道孔中的存储器膜及沟道层。

本发明还提供一种三维存储器的制备方法，包括步骤：提供一衬底，于所述衬底上形成堆叠结构；在所述堆叠结构中形成第一块存储区及第二块存储区，所述第一块存储区包括第一核心区及位于所述第一核心区中部的第一台阶区，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区与所述第二台阶区沿第二方向相邻排布且相互隔离，其中，所述第一台阶区具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部，所述第一台阶拓宽部通过第一栅线隙与所述第二核心区隔离；所述第二台阶区具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部，所述第二台阶拓宽部通过第二栅线隙与所述第一核心区隔离。

可选地，所述第一核心区包括位于所述第一台阶区及第二台阶区两端的第一子核心区及第二子核心区，所述第一子核心区与所述第一台阶区相连，所述第二核心区包括位于所述第一台阶区及第二台阶区两端的第三子核心区及第四子核心区，所述第四子核心区与所述第二台阶区相连；所述第一块存储区还包括同时位于所述第一台阶区远离所述第一台阶拓宽部的一侧、所述第二台阶区靠近所述第二台阶拓宽部一侧的第一桥接墙，所述第一桥接墙连接所述第一台阶区、所述第一子核心区及第二子核心区，所述第二块存储区还包括同时位于所述第一台阶区靠近第一台阶拓宽部的一侧、所述第二台阶区远离所述第二台阶拓宽部一侧的第二桥接墙，所述第二桥接墙连接所述第二台阶区、所述第三子核心区及第四子核心区。

可选地，所述第一子核心区与所述第三子核心区通过第一块间栅线隙隔离，所述第一块间栅线隙与所述第一栅线隙相连，所述第二子核心区与所述第四子核心区通过第二块间栅线隙隔离，所述第二块间栅线隙与所述第二栅线隙相连。

可选地，所述第一台阶拓宽部延伸至与所述第二桥接墙相邻，且通过第三栅线隙与所述第二桥接墙隔离，所述第一栅线隙与所述第三栅线隙相连，所述第二台阶拓宽部延伸至与所述第一桥接墙相邻，且通过第四栅线隙与所述第一桥接墙隔离，所述第四栅线隙与所述第二栅线隙连接。

可选地，所述第一核心区及所述第二核心区均包括多个指存储区，各指存储区之间通过指间栅线隙隔离，延伸至所述第二核心区内部的第一台阶拓宽部的宽度为所述指存储区的宽度的整数倍，所述第一桥接墙的宽度介于0.5个所述指存储区的宽度至2个所述指存储区的宽度之间，所述第二桥接墙的宽度介于0.5个所述指存储区的宽度至2个所述指存储区的宽度之间。

可选地，所述第一台阶区及第二台阶区的台阶从各自对应的核心区朝所述第一台阶区及第二台阶区之间的隔离带依次降低，并在所述隔离带切断。

如上所述，本发明的三维存储器及其制备方法，具有以下有益效果：

本发明通过新颖的栅线隙(GLS)设计，使得块存储区的台阶区具有延伸进入相邻块存储区的核心区的台阶拓宽部，实现单个块存储区在第一方向(例如为Y方向)上台阶区域宽度的增加。

本发明单个块存储区在Y方向台阶区域宽度的增加，有利于分区数量的增加，同时可以使得桥接墙有更大的设计宽度，桥接墙宽度的增加可以降低台阶接触区域的面积，从而降低本发明的三维存储器的架构的设计难度。

附图说明

图1显示为一种三维存储器的布局结构示意图。

图2显示为本发明的三维存储器的一种结构示意图。

图3显示为本发明的三维存储器的一种布局结构示意图。

图4显示为本发明的三维存储器的另一种布局结构示意图。

元件标号说明

11、12                   块存储区

111                     核心区

112                     台阶区

113                     桥接墙

21                      第一块存储区

211                     第一子核心区

212                     第二子核心区

213                     第一台阶区

214                     第一台阶拓宽部

215                     第一桥接墙

22                      第二块存储区

221                     第三子核心区

222                     第四子核心区

223                     第二台阶区

224                     第二台阶拓宽部

225                     第二桥接墙

241                     第一栅线隙

242                     第一块间栅线隙

243                     第二块间栅线隙

244                     第三栅线隙

245                     第二栅线隙

246                     第四栅线隙

247                     隔离带

248                     指间栅线隙

23                      指存储区

31                      第三块存储区

32                      第四块存储区

41、42、43、44             块存储区

414                     第一台阶拓宽部

424                     第二台阶拓宽部

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

图1所示为一种三维存储器(3D NAND)的结构示意图，其包括多个块存储区11、12，每个块存储区包括核心区111及台阶区112，台阶区112设置在核心区111的中部，台阶区112配合一桥接墙113，使得台阶区112同时连接其两端的核心区111。该三维存储器中，各块存储区的台阶区所占区域只为一个块存储区的区域，例如，该三维存储器一个块存储区包含3个指存储区，台阶区的宽度只能设计为不大于3个指存储区的宽度，而且桥接墙也需要占用一定宽度的指存储区，这样，会使得台阶区在Y方向的宽度有限，限制了台阶的架构设计以及桥接墙的设计。

本发明提供一种三维存储器，通过新颖的栅线隙(GLS)设计，使得块存储区的台阶区具有延伸进入相邻块存储区的核心区的台阶拓宽部，实现单个块存储区在第一方向(例如为Y方向)上台阶区域宽度的增加。

如图2～图3所示，本实施例提供一种三维存储器，所述三维存储器包括多个块存储区(Block)，例如，如图3所示，该三维存储器可以包括第一块存储区21、第二块存储区22第三块存储区及第四块存储区，当然，在实际的器件设计中，所述三维存储器可能包含更多的块存储区，如8个块存储区、16个块存储区或更多，并不限于此处图中的示例。

为了更方便地进行详尽的说明，在本实施例中，取两个块存储区作为示例，如图2所示，所述三维存储器包括第一块存储区21及第二块存储区22，所述第一块存储区21与所述第二块存储区22相互隔离，所述第一块存储区21包括第一核心区及位于所述第一核心区中部的第一台阶区213，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区223，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区213与所述第二台阶区223沿第二方向相邻排布且相互隔离，其中，所述第一台阶区213具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部214，所述第一台阶拓宽部214通过第一栅线隙241与所述第二核心区隔离；所述第二台阶区223具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部224，所述第二台阶拓宽部224通过第二栅线隙245与所述第一核心区隔离，具体地，如图2所示，所述第一台阶拓宽部214与所述第二台阶拓宽部224呈相错排布。其中，所述第一方向与所述第二方向优选为相互垂直，例如，如图2所示，所述第一方向可以选用为Y方向，所述第二方向可以选用为X方向。

如图2所示，所述第一核心区包括位于所述第一台阶区213及第二台阶区223两端的第一子核心区211及第二子核心区212，所述第一子核心区211与所述第一台阶区213相连，所述第二核心区包括位于所述第一台阶区213及第二台阶区223两端的第三子核心区221及第四子核心区222，所述第四子核心区与所述第二台阶区223相连；所述第一块存储区21还包括位于所述第一台阶区213远离所述第一台阶拓宽部214的一侧、所述第二台阶区223靠近所述第二台阶拓宽部224一侧的第一桥接墙215，所述第一桥接墙215连接所述第一台阶区213、所述第一子核心区211及第二子核心区212，所述第二块存储区22还包括位于所述第一台阶区213靠近所述第一台阶拓宽部214的一侧、所述第二台阶区223远离所述第二台阶拓宽部224一侧的第二桥接墙225，所述第二桥接墙225连接所述第二台阶区223、所述第三子核心区221及第四子核心区222。当然，所述第一子核心区211、第二子核心区212、第三子核心区221、第四子核心区222、第一台阶区213及第二台阶区223的布局并不限于上述所列举的示例，例如，所述第一台阶区213也可以与所述第二子核心区212相连，而通过第一桥接墙215与所述第一子核心区211连接，同理，所述第二台阶区223也可以与所述第三子核心区221相连，而通过第二桥接墙225与所述三子核心区连接，其结构可以参考图3中的第三块存储区及第四块存储区的结构示意。

如图2所示，所述第一子核心区211与所述第三子核心区221通过第一块间栅线隙242隔离，所述第一块间栅线隙242与所述第一栅线隙241相连，所述第二子核心区212与所述第四子核心区222通过第二块间栅线隙243隔离，所述第二块间栅线隙243与所述第二栅线隙245相连。

如图2所示，所述第一台阶拓宽部214延伸至与所述第二桥接墙225相邻，且通过第三栅线隙244与所述第二桥接墙225隔离，所述第一栅线隙241与所述第三栅线隙244相连，所述第二台阶拓宽部224延伸至与所述第一桥接墙215相邻，且通过第四栅线隙246与所述第一桥接墙215隔离，所述第四栅线隙246与所述第二栅线隙245连接。

如图2所示，所述第一台阶区213及第二台阶区223的台阶从各自对应的核心区朝所述第一台阶区213及第二台阶区223之间的隔离带247依次降低，并在所述隔离带247切断，例如，所述台阶依次降低后，在所述隔离带247处，显露出台阶区下方的衬底表面，实现所述第一台阶区213及第二台阶区223的切断隔离。

具体地，如图2所示，针对所述第一块存储区21及所述第二块存储区22，本实施例的主要隔离结构包括依次相连的第一块间栅线隙242、第一栅线隙241、第三栅线隙244、隔离带247、第四栅线隙246、第二栅线隙245及第二块间栅线隙243，其中，所述第一块间栅线隙242沿第二方向(X方向)延伸，用于隔离所述第一子核心区211及所述第三子核心区221，所述第一栅线隙241沿第一方向(Y方向)延伸，用于隔离所述第一台阶区213与所述第三子核心区221，所述第三栅线隙244沿第二方向(X方向)延伸，用于隔离所述第一台阶区213与所述第二桥接墙225，所述隔离带247沿第一方向(Y方向)延伸，用于隔离所述第一台阶区213与所述第二台阶区223，所述第四栅线隙246沿第二方向(X方向)延伸，用于隔离所述第二台阶区223与所述第一桥接墙215，所述第二栅线隙245沿第一方向(Y方向)延伸，用于隔离所述第二台阶区223与所述第二子核心区212，所述二块间栅线隙沿第二方向(X方向)延伸，用于隔离所述第二子核心区212与所述第四子核心区222。本发明通过新颖的栅线隙(GLS)设计，使得块存储区的台阶区具有延伸进入相邻块存储区的核心区的台阶拓宽部，实现单个块存储区在第一方向(例如为Y方向)上台阶区域宽度的增加，有利于分区数量的增加，降低本发明的三维存储器的架构的设计难度。上述的栅线隙中可仅填充绝缘层，或者在栅线隙中设置阵列共源极(Array Common Source,ACS)，为存储阵列提供共同的源极。阵列共源极与栅线隙侧壁之间可设置绝缘层。

所述第一核心区及所述第二核心区均包括多个指存储区23，各指存储区23之间通过指间栅线隙248隔离，此时，为了更有效地利用器件区域，延伸至所述第二核心区内部的第一台阶拓宽部214的宽度为所述指存储区23的宽度的整数倍。另外，由于所述台阶区域整体的拓宽，本实施例的所述第一桥接墙215的宽度可以设计为0.5个所述指存储区23的宽度至2个所述指存储区23的宽度之间，所述第二桥接墙225的宽度可以设计为0.5个所述指存储区23的宽度至2个所述指存储区23的宽度之间。本发明单个块存储区在Y方向台阶区域宽度的增加，可以使得桥接墙有更大的设计宽度，桥接墙宽度的增加可以降低台阶接触区域的面积，从而降低本发明的三维存储器的架构的设计难度。

如图2所示，在一个具体的实施例中，所述第一核心区及所述第二核心区均包括3个指存储区23，含桥接墙在内，所述第一台阶区213及所述第二台阶区223除了占用自身对应的核心区的3个指存储区23的宽度以外，还延伸进入相邻的核心区，额外占用2个指存储区23的宽度，即所述第一台阶拓宽部214及第二台阶拓宽部224具有2个指存储区23的宽度，所述第一台阶区213及所述第二台阶区223各占用的区域为5个指存储区23的宽度，其中，所述第一桥接墙215及所述第二桥接墙225各占一个指存储区23的宽度。

如图4所示，在另一个具体的实施例中，该三维存储器包括4个块存储区41、42、43、44，其每个核心区均包括2个指存储区，含桥接墙在内，所述第一台阶区213及所述第二台阶区223除了占用自身对应的核心区的2个指存储区的宽度以外，还延伸进入相邻的核心区，额外占用1个指存储区的宽度，即所述第一台阶拓宽部414及第二台阶拓宽部424具有1个指存储区的宽度，所述第一台阶区213及所述第二台阶区223各占用的区域为3个指存储区的宽度，其中，所述第一桥接墙215及所述第二桥接墙225各占一个指存储区的宽度。

根据本发明的思想，可以将三维存储器应用于1个块存储区仅包括1个指存储区的场景，或1个块存储区包括4个或4个以上的指存储区的场景，并不限于上述所列举的示例。

在本实施例中，所述三维存储器可以为3D NAND存储器，其中，所述第一核心区及第二核心区包括位于衬底上的堆叠结构以及贯穿所述堆叠结构的沟道存储结构阵列，所述沟道存储结构包括贯穿所述堆叠结构的沟道孔及位于所述沟道孔中的存储器膜及沟道层。

在本实施例中，衬底典型的为含硅的衬底，例如Si、SOI(绝缘体上硅)、SiGe、SiC等，但并不限于以上所举示例。衬底上可根据需要设置一些外围器件，如场效应晶体管、电容、电感和/或二极管等，这些外围器件用作存储器的不同功能器件，例如缓存器、放大器、译码器等。所述堆叠结构包括牺牲介质层层与栅介质层的叠层，例如，所述堆叠结构包括交替层叠的氮化硅层及氧化硅层。所述牺牲介质层在后续工艺中被去除，并在相应的位置替换为栅极层，所述栅极层可以为如多晶硅、铜、铝、钨、钛、氮化钛、钽、氮化钽等材料，但并不限于此处所列举的示例。

在本实施例中，所述存储器膜包括阻挡层、电荷捕获层及隧穿层，其中，所述阻挡层位于沟道孔的侧壁表面，所述电荷捕获层位于所述阻挡层的表面，所述隧穿层位于所述电荷捕获层的表面。例如，所述阻挡层的材料可以为二氧化硅，所述电荷捕获层的材料可以为氮化硅，所述隧穿层的材料可以为二氧化硅。所述沟道层示例性材料为多晶硅。但可以理解，这些层可以选择其他材料。例如，阻挡层的材料可以包括高K氧化层；沟道层的材料可以包括单晶硅、单晶锗、SiGe、SiC、SiGeC、SiGeH等半导体材料。

如图2及图3所示，本实施例还提供一种三维存储器的制备方法，包括步骤：

首先进行步骤1)，提供一衬底，于所述衬底上形成堆叠结构。

在本实施例中，衬底典型的为含硅的衬底，例如Si、SOI(绝缘体上硅)、SiGe、SiC等，但并不限于以上所举示例。衬底上可根据需要设置一些外围器件，如场效应晶体管、电容、电感和/或二极管等，这些外围器件用作存储器的不同功能器件，例如缓存器、放大器、译码器等。所述堆叠结构包括牺牲介质层层与栅介质层的叠层，例如，所述堆叠结构包括交替层叠的氮化硅层及氧化硅层。所述牺牲介质层在后续工艺中被去除，并在相应的位置替换为栅极层，所述栅极层可以为如多晶硅、铜、铝、钨、钛、氮化钛、钽、氮化钽等材料，但并不限于此处所列举的示例。

然后进行步骤2)，在所述堆叠结构中形成第一块存储区21及第二块存储区22，所述第一块存储区21包括第一核心区及位于所述第一核心区中部的第一台阶区213，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区223，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区213与所述第二台阶区223沿第二方向相邻排布且相互隔离，其中，所述第一台阶区213具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部214，所述第一台阶拓宽部214通过第一栅线隙241与所述第二核心区隔离；所述第二台阶区223具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部224，所述第二台阶拓宽部224通过第二栅线隙245与所述第一核心区隔离。

所述第一核心区包括位于所述第一台阶区213及第二台阶区223两端的第一子核心区211及第二子核心区212，所述第一子核心区211与所述第一台阶区213相连，所述第二核心区包括位于所述第一台阶区213及第二台阶区223两端的第三子核心区221及第四子核心区222，所述第四子核心区与所述第二台阶区223相连；所述第一块存储区21还包括位于所述第一台阶区213远离所述第一台阶拓宽部214的一侧、所述第二台阶区223靠近所述第二台阶拓宽部224一侧的第一桥接墙215，所述第一桥接墙215连接所述第一台阶区213、所述第一子核心区211及第二子核心区212，所述第二块存储区22还包括位于所述第一台阶区213靠近所述第一台阶拓宽部214的一侧、所述第二台阶区223远离所述第二台阶拓宽部224一侧的第二桥接墙225，所述第二桥接墙225连接所述第二台阶区223、所述第三子核心区221及第四子核心区222。所述第一子核心区211与所述第三子核心区221通过第一块间栅线隙242隔离，所述第一块间栅线隙242与所述第一栅线隙241相连，所述第二子核心区212与所述第四子核心区222通过第二块间栅线隙243隔离，所述第二块间栅线隙243与所述第二栅线隙245相连。所述第一台阶拓宽部214延伸至与所述第二桥接墙225相邻，且通过第三栅线隙244与所述第二桥接墙225隔离，所述第一栅线隙241与所述第三栅线隙244相连，所述第二台阶拓宽部224延伸至与所述第一桥接墙215相邻，且通过第四栅线隙246与所述第一桥接墙215隔离，所述第四栅线隙246与所述第二栅线隙245连接。

在本实施例中，形成所述第一核心区及第二核心区包括：在衬底上形成堆叠结构，并在所述堆叠结构中形成贯穿所述堆叠结构的沟道存储结构阵列，所述沟道存储结构包括贯穿所述堆叠结构的沟道孔及位于所述沟道孔中的存储器膜及沟道层。所述存储器膜包括阻挡层、电荷捕获层及隧穿层，其中，所述阻挡层位于沟道孔的侧壁表面，所述电荷捕获层位于所述阻挡层的表面，所述隧穿层位于所述电荷捕获层的表面。例如，所述阻挡层的材料可以为二氧化硅，所述电荷捕获层的材料可以为氮化硅，所述隧穿层的材料可以为二氧化硅。所述沟道层示例性材料为多晶硅。但可以理解，这些层可以选择其他材料。例如，阻挡层的材料可以包括高K氧化层；沟道层的材料可以包括单晶硅、单晶锗、SiGe、SiC、SiGeC、SiGeH等半导体材料。

在形成所述沟道孔结构的过程中，也可以同时在所述堆叠结构中制作出上述的第一块间栅线隙242、第一栅线隙241、第三栅线隙244、第四栅线隙246、第二栅线隙245及第二块间栅线隙243，其中，所述第一块间栅线隙242沿第二方向(X方向)延伸，用于隔离所述第一子核心区211及所述第三子核心区221，所述第一栅线隙241沿第一方向(Y方向)延伸，用于隔离所述第一台阶区213与所述第三子核心区221，所述第三栅线隙244沿第二方向(X方向)延伸，用于隔离所述第一台阶区213与所述第二桥接墙225，所述第四栅线隙246沿第二方向(X方向)延伸，用于隔离所述第二台阶区223与所述第一桥接墙215，所述第二栅线隙245沿第一方向(Y方向)延伸，用于隔离所述第二台阶区223与所述第二子核心区212，所述二块间栅线隙沿第二方向(X方向)延伸，用于隔离所述第二子核心区212与所述第四子核心区222。

在上述过程中，可以同时在所述堆叠结构中形成多个指间栅线隙248，以在所述第一核心区及所述第二核心区均隔离出多个指存储区。此时，为了更有效地利用器件区域，延伸至所述第二核心区内部的第一台阶拓宽部214的宽度为所述指存储区的宽度的整数倍。另外，由于所述台阶区域整体的拓宽，本实施例的所述第一桥接墙215的宽度可以设计为0.5个所述指存储区23的宽度至2个所述指存储区23的宽度之间，所述第二桥接墙225的宽度可以设计为0.5个所述指存储区的宽度至2个所述指存储区的宽度之间。本发明单个块存储区在Y方向台阶区域宽度的增加，可以使得桥接墙有更大的设计宽度，桥接墙宽度的增加可以降低台阶接触区域的面积，从而降低本发明的三维存储器的架构的设计难度。

如图2所示，在一个具体的实施例中，所述第一核心区及所述第二核心区均包括3个指存储区，含桥接墙在内，所述第一台阶区213及所述第二台阶区223除了占用自身对应的核心区的3个指存储区的宽度以外，还延伸进入相邻的核心区，额外占用2个指存储区的宽度，即所述第一台阶拓宽部214及第二台阶拓宽部224具有2个指存储区的宽度，所述第一台阶区213及所述第二台阶区223各占用的区域为5个指存储区的宽度，其中，所述第一桥接墙215及所述第二桥接墙225各占一个指存储区的宽度。

如图4所示，在另一个具体的实施例中，所述第一核心区及所述第二核心区均包括2个指存储区，含桥接墙在内，所述第一台阶区213及所述第二台阶区223除了占用自身对应的核心区的2个指存储区的宽度以外，还延伸进入相邻的核心区，额外占用1个指存储区的宽度，即所述第一台阶拓宽部214及第二台阶拓宽部224具有1个指存储区的宽度，所述第一台阶区213及所述第二台阶区223各占用的区域为3个指存储区的宽度，其中，所述第一桥接墙215及所述第二桥接墙225各占一个指存储区的宽度。

根据本发明的思想，可以将三维存储器应用于1个块存储区仅包括1个指存储区的场景，或1个块存储区包括4个或4个以上的指存储区的场景，并不限于上述所列举的示例。

接着，通过台阶刻蚀工艺制作所述第一台阶区213及所述第二台阶区223，所述第一台阶区213及第二台阶区223的台阶从各自对应的核心区朝所述第一台阶区213及第二台阶区223之间的隔离带247依次降低，并在所述隔离带247切断。所述隔离带247沿第一方向(Y方向)延伸，用于隔离所述第一台阶区213与所述第二台阶区223。

如上所述，本发明的三维存储器及其制备方法，具有以下有益效果：

本发明通过新颖的栅线隙(GLS)设计，使得块存储区的台阶区具有延伸进入相邻块存储区的核心区的台阶拓宽部，实现单个块存储区在第一方向(例如为Y方向)上台阶区域宽度的增加。

本发明单个块存储区在Y方向台阶区域宽度的增加，有利于分区数量的增加，同时可以使得桥接墙有更大的设计宽度，桥接墙宽度的增加可以降低台阶接触区域的面积，从而降低本发明的三维存储器的架构的设计难度。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种三维存储器，其特征在于，所述三维存储器包括第一块存储区及第二块存储区，所述第一块存储区包括第一核心区及位于所述第一核心区中部的第一台阶区，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区与所述第二台阶区沿第二方向相邻排布且相互隔离，其中，所述第一台阶区具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部，所述第一台阶拓宽部通过第一栅线隙与所述第二核心区隔离；所述第二台阶区具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部，所述第二台阶拓宽部通过第二栅线隙与所述第一核心区隔离。

2.根据权利要求1所述的三维存储器，其特征在于：所述第一核心区包括位于所述第一台阶区及第二台阶区两端的第一子核心区及第二子核心区，所述第一子核心区与所述第一台阶区相连，所述第二核心区包括位于所述第一台阶区及第二台阶区两端的第三子核心区及第四子核心区，所述第四子核心区与所述第二台阶区相连；所述第一块存储区还包括同时位于所述第一台阶区远离所述第一台阶拓宽部的一侧、所述第二台阶区靠近所述第二台阶拓宽部一侧的第一桥接墙，所述第一桥接墙连接所述第一台阶区、所述第一子核心区及第二子核心区，所述第二块存储区还包括同时位于所述第一台阶区靠近第一台阶拓宽部的一侧、所述第二台阶区远离所述第二台阶拓宽部一侧的第二桥接墙，所述第二桥接墙连接所述第二台阶区、所述第三子核心区及第四子核心区。

3.根据权利要求2所述的三维存储器，其特征在于：所述第一子核心区与所述第三子核心区通过第一块间栅线隙隔离，所述第一块间栅线隙与所述第一栅线隙相连，所述第二子核心区与所述第四子核心区通过第二块间栅线隙隔离，所述第二块间栅线隙与所述第二栅线隙相连。

4.根据权利要求3所述的三维存储器，其特征在于：所述第一台阶拓宽部延伸至与所述第二桥接墙相邻，且通过第三栅线隙与所述第二桥接墙隔离，所述第一栅线隙与所述第三栅线隙相连，所述第二台阶拓宽部延伸至与所述第一桥接墙相邻，且通过第四栅线隙与所述第一桥接墙隔离，所述第四栅线隙与所述第二栅线隙连接。

5.根据权利要求2所述的三维存储器，其特征在于：所述第一核心区及所述第二核心区均包括多个指存储区，各指存储区之间通过指间栅线隙隔离。

6.根据权利要求5所述的三维存储器，其特征在于：延伸至所述第二核心区内部的第一台阶拓宽部的宽度为所述指存储区的宽度的整数倍。

7.根据权利要求5所述的三维存储器，其特征在于：所述第一桥接墙及所述第二桥接墙的宽度介于0.5个所述指存储区的宽度至2个所述指存储区的宽度之间。

8.根据权利要求1所述的三维存储器，其特征在于：所述第一台阶区及第二台阶区的台阶从各自对应的核心区朝所述第一台阶区及第二台阶区之间的隔离带依次降低，并在所述隔离带切断。

9.根据权利要求1所述的三维存储器，其特征在于：所述第一方向与所述第二方向相互垂直。

10.根据权利要求1所述的三维存储器，其特征在于：所述第一核心区及第二核心区包括堆叠结构以及贯穿所述堆叠结构的沟道存储结构阵列，所述沟道存储结构包括贯穿所述堆叠结构的沟道孔及位于所述沟道孔中的存储器膜及沟道层。

11.一种三维存储器的制备方法，其特征在于，包括步骤：

提供一衬底，于所述衬底上形成堆叠结构；

在所述堆叠结构中形成第一块存储区及第二块存储区，所述第一块存储区包括第一核心区及位于所述第一核心区中部的第一台阶区，所述第二块存储区包括第二核心区以及位于所述第二核心区中部的第二台阶区，所述第一核心区与第二核心区沿第一方向相邻排布且相互隔离，所述第一台阶区与所述第二台阶区沿第二方向相邻排布且相互隔离，其中，所述第一台阶区具有沿第一方向延伸至所述第二核心区内部的第一台阶拓宽部，所述第一台阶拓宽部通过第一栅线隙与所述第二核心区隔离；所述第二台阶区具有沿第一方向反向延伸至所述第一核心区内部的第二台阶拓宽部，所述第二台阶拓宽部通过第二栅线隙与所述第一核心区隔离。

12.根据权利要求11所述的三维存储器的制备方法，其特征在于：所述第一核心区包括位于所述第一台阶区及第二台阶区两端的第一子核心区及第二子核心区，所述第一子核心区与所述第一台阶区相连，所述第二核心区包括位于所述第一台阶区及第二台阶区两端的第三子核心区及第四子核心区，所述第四子核心区与所述第二台阶区相连；所述第一块存储区还包括同时位于所述第一台阶区远离所述第一台阶拓宽部的一侧、所述第二台阶区靠近所述第二台阶拓宽部一侧的第一桥接墙，所述第一桥接墙连接所述第一台阶区、所述第一子核心区及第二子核心区，所述第二块存储区还包括同时位于所述第一台阶区靠近第一台阶拓宽部的一侧、所述第二台阶区远离所述第二台阶拓宽部一侧的第二桥接墙，所述第二桥接墙连接所述第二台阶区、所述第三子核心区及第四子核心区。

13.根据权利要求12所述的三维存储器的制备方法，其特征在于：所述第一子核心区与所述第三子核心区通过第一块间栅线隙隔离，所述第一块间栅线隙与所述第一栅线隙相连，所述第二子核心区与所述第四子核心区通过第二块间栅线隙隔离，所述第二块间栅线隙与所述第二栅线隙相连。

14.根据权利要求13所述的三维存储器的制备方法，其特征在于：所述第一台阶拓宽部延伸至与所述第二桥接墙相邻，且通过第三栅线隙与所述第二桥接墙隔离，所述第一栅线隙与所述第三栅线隙相连，所述第二台阶拓宽部延伸至与所述第一桥接墙相邻，且通过第四栅线隙与所述第一桥接墙隔离，所述第四栅线隙与所述第二栅线隙连接。

15.根据权利要求12所述的三维存储器的制备方法，其特征在于：所述第一核心区及所述第二核心区均包括多个指存储区，各指存储区之间通过指间栅线隙隔离，延伸至所述第二核心区内部的第一台阶拓宽部的宽度为所述指存储区的宽度的整数倍，所述第一桥接墙的宽度介于0.5个所述指存储区的宽度至2个所述指存储区的宽度之间，所述第二桥接墙的宽度介于0.5个所述指存储区的宽度至2个所述指存储区的宽度之间。

16.根据权利要求11所述的三维存储器的制备方法，其特征在于：所述第一台阶区及第二台阶区的台阶从各自对应的核心区朝所述第一台阶区及第二台阶区之间的隔离带依次降低，并在所述隔离带切断。

Images