TW201316457A - 記憶體及其製作方法 - Google Patents

Abstract

一種記憶體及其製作方法。此方法是先於基底上形成多條在第一方向延伸的堆疊結構。每一堆疊結構包括多個第一絕緣層與多個第二絕緣層。這些第一絕緣層堆疊於基底上，且第二絕緣層分別位於相鄰的第一絕緣層之間。然後，於每一堆疊結構中形成多條在第一方向延伸的溝槽。這些溝槽位於每一第二絕緣層的相對二側。接著，於溝槽中填入第一導體層。之後，於這些堆疊結構上形成多條在第二方向延伸的電荷儲存結構以及於每一電荷儲存結構上形成第二導體層。

Description

記憶體及其製作方法

本發明是有關於一種記憶體及其製作方法，且特別是有關於一種具有較高記憶密度（memory density）的記憶體及其製作方法。

非揮發性記憶體由於具有存入之資料在斷電後也不會消失之優點，因此許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作。

隨著電子元件的尺寸縮小，由記憶胞陣列構成的記憶體的尺寸也隨之縮小。然而，受限於目前微影技術，一般二維的記憶胞陣列在尺寸縮減上（例如縮小相鄰記憶胞之間的間距）亦受到限制。此外，由於記憶胞的尺寸縮小，也造成了記憶密度的降低。

為了增加記憶體的資料儲存能力，三維的記憶胞陣列已受到業界的高度關注。然而，對於目前的三維記憶胞陣列製程來說，其具有較高的複雜度，且在尺寸的縮減上仍受到現有微影技術的限制。

本發明提供一種記憶體的製作方法，可製作出具有較高記憶密度的記憶體。

本發明另提供一種記憶體，其具有較高記憶密度。

本發明提出一種記憶體的製作方法，此方法是先於基底上形成多條在第一方向延伸的堆疊結構。每一堆疊結構包括多個第一絕緣層與多個第二絕緣層。這些第一絕緣層堆疊於基底上，且第二絕緣層分別位於相鄰的第一絕緣層之間。然後，於每一堆疊結構中形成多條在第一方向延伸的溝槽。這些溝槽位於每一第二絕緣層的相對二側。接著，於溝槽中填入第一導體層。之後，於這些堆疊結構上形成多條在第二方向延伸的電荷儲存結構以及於每一電荷儲存結構上形成第二導體層。

依照本發明實施例所述之記憶體的製作方法，上述之第一絕緣層的蝕刻速率例如小於第二絕緣層的蝕刻速率。

依照本發明實施例所述之記憶體的製作方法，上述之第一絕緣層的材料例如為氧化物、氮化物或氮氧化物。

依照本發明實施例所述之記憶體的製作方法，上述之第二絕緣層的材料例如為氧化物、氮化物或氮氧化物。

依照本發明實施例所述之記憶體的製作方法，上述之溝槽的形成方法例如是進行等向性蝕刻製程，以移除每一第二絕緣層的一部分。

依照本發明實施例所述之記憶體的製作方法，上述之堆疊結構的形成方法例如是先於基底上形成第一絕緣材料層與第二絕緣材料層，且最上層為第一絕緣材料層。然後，於最上層的第一絕緣材料層上形成多條在第一方向延伸的罩幕層。之後，以罩幕層為罩幕，移除部分第一絕緣材料層與第二絕緣材料層。

依照本發明實施例所述之記憶體的製作方法，上述之第一導體層的形成方法例如是先於基底上形成導體材料層。導體材料層覆蓋堆疊結構，且填入溝槽中。之後，進行非等向性蝕刻製程，移除溝槽外的導體材料層。

依照本發明實施例所述之記憶體的製作方法，上述之電荷儲存結構與第二導體層的形成方法例如是先於基底上形成覆蓋堆疊結構的電荷儲存材料層。然後，於電荷儲存材料層上形成導體材料層。接著，於導體材料層上形成多條在第二方向延伸的罩幕層。之後，以罩幕層為罩幕，移除部分導體材料層與部分電荷儲存材料層。

本發明另提出一種記憶體，其包括多條堆疊結構、多條電荷儲存結構以及多條字元線。堆疊結構配置於基底上，且在第一方向延伸。每一堆疊結構包括多個第一絕緣層、多個第二絕緣層以及多條位元線。這些第一絕緣層堆疊於基底上。第二絕緣層分別配置於相鄰的第一絕緣層之間。位元線配置於每一第二絕緣層的相對二側。電荷儲存結構配置於基底上，且在第二方向上延伸並覆蓋堆疊結構。字元線配置於電荷儲存結構上。

依照本發明實施例所述之記憶體，上述之第一絕緣層的材料例如與第二絕緣層的材料不同。

依照本發明實施例所述之記憶體，上述之第一絕緣層的材料例如為氧化物、氮化物或氮氧化物。

依照本發明實施例所述之記憶體，上述之第二絕緣層的材料例如為氧化物、氮化物或氮氧化物。

依照本發明實施例所述之記憶體，上述之位元線的材料例如為多晶矽或非晶矽。

依照本發明實施例所述之記憶體，上述之電荷儲存結構的材料例如為氧化物/氮化物/氧化 物、氧化物/氮化物/氧化物/氮化物/氧化物或高介電常數材料。

依照本發明實施例所述之記憶體，上述之字元線的材料例如為多晶矽。

基於上述，本發明於基板上交替堆疊具有不同蝕刻速率的絕緣層，並藉由蝕刻部分絕緣層來形成填入位元線的區域，因此可以突破現有微影技術的限制而形成具有較小尺寸的位元線。此外，亦可藉由控制絕緣層的厚度來縮小上下二層的位元線之間的距離（即縮小相鄰記憶胞之間的間距），因此亦可突破現有微影技術在相鄰記憶胞的間距上的限制。藉此，本發明所形成的記憶體可以具有較高的記憶密度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1E為依照本發明實施例所 繪示的記憶體之製作流程立體圖。首先，請參照圖1A，於基底100上形成多條在Y方向延伸的堆疊結構102。基底100例如是形成於矽晶圓上的介電基底。基底100的材料例如為氧化物。每一條堆疊結構102包括多個第一絕緣層102a與多個第二絕緣層102b。這些第一絕緣層102a堆疊於基底100上，且第二絕緣層102b分別位於相鄰的第一絕緣層102a之間。也就是說，第一絕緣層102a與第二絕緣層102b依序交替地形成於基底100上，且最上層為第一絕緣層102a。第一絕緣層102a的材料例如與第二絕緣層102b的材料不同。在本實施例中，第一絕緣層102a的蝕刻速率小於第二絕緣層102b的蝕刻速率，以利於後續所進行的蝕刻製程，此將於下文詳細說明。第一絕緣層102a的材料可為氧化物（Hf₂O、Al₂O₃、SiO₂、富含矽的SiO₂等）、氮化物（Si₃N₄、富含矽的Si₃N₄等）或氮氧化物（SiON）。第二絕緣層102b的材料同樣可為氧化物、氮化物或氮氧化物，只要在後續的蝕刻製程中第一絕緣層102a的蝕刻速率小於第二絕緣層102b的蝕刻速率即可。特別一提的是，基底100的蝕刻速率亦小於第二絕緣層102b的蝕刻速率，以避免基底100在後續的蝕刻製程中受到嚴重損壞。

進一步說，堆疊結構102的形成方法例如是先於基底100上依序形成第一絕緣材料層與第二絕緣材料層，且最上層為第一絕緣材料層。然後，於最上層的第一絕緣材料層上形成多條在Y方向延伸的罩幕層，其覆蓋欲形成堆疊結構102的區域。之後，以罩幕層為罩幕，進行非等向性蝕刻製程，移除部分第一絕緣材料層與第二絕緣材料層。在本實施例中，為了使圖式清楚，僅繪示出三條堆疊結構102，但本發明並不以此為限。此外，本發明亦不對堆疊結構102中的膜層數作限制。

然後，請參照圖1B，於每一條堆疊結構102中形成多條在Y方向延伸的溝槽104。這些溝槽104位於每一層的第二絕緣層102b的相對二側。溝槽104的形成方法例如是進行等向性蝕刻製程，移除第二絕緣層102b的一部分。特別一提的是，由於第一絕緣層102a與基板100的蝕刻速率小於第二絕緣層102b的蝕刻速率，因此在等向性蝕刻的過程中，可以容易地自堆疊結構102的二側移除部分第二絕緣層102b以形成多條溝槽104，且不會對第二絕緣層102b與基板100造成嚴重的損害。溝槽104即為後續形成位元線的區域，其深度可藉由控制蝕刻時間來調整，以控制後續所形成的位元線的尺寸。此外，在本實施例中，藉由蝕刻來形成配置位元線的區域，因此可以突破現有微影技術的限制而進一步縮小元件尺寸。

接著，請參照圖1C，於溝槽104中填入導體層106。導體層106作為後續所形成的記憶體中的位元線。導體層106的材料例如為多晶矽或非晶矽。導體層106的形成方法例如是先於基底100上形成導體材料層。導體材料層覆蓋堆疊結構102，且填入溝槽104中。之後，進行非等向性蝕刻製程，移除溝槽104外的導體材料層。此時，每一條堆疊結構102中包括了第一絕緣層102a、第二絕緣層102b與導體層106（位元線），且在同一層中二條導體層106分別位於第二絕緣層102b的相對二側。

而後，請參照圖1D，於基底100上共形地形成覆蓋堆疊結構102的電荷儲存材料層108。電荷儲存材料層108例如是由氧化層/氮化層/氧化層所構成的複合層（即ONO層） 、由氧化層/氮化層/氧化層/氮化層/氧化層所構成的複合層（即ONONO層）或高介電常數層。電荷儲存材料層108的形成方法為本領域技術人員所熟知，於此不另行說明。然後，於電荷儲存材料層108上形成導體材料層110。導體材料層110的材料例如為多晶矽。接著，於導體材料層110上形成多條在X方向延伸的罩幕層112。罩幕層112例如為光阻層，其覆蓋後續欲形成字元線的區域。

之後，請參照圖1E，以罩幕層112為罩幕，移除部分導體材料層110與部分電荷儲存材料層108，以形成多條在X方向上延伸並覆蓋堆疊結構102的電荷儲存結構114以及位於這些電荷儲存結構114上的字元線116。如此一來，可形成具有較高記憶密度的三維記憶體10。

在本實施例的記憶體10中，每一條堆疊結構102具有依序交替堆疊的第一絕緣層102a與第二絕緣層102b，且每一層的第二絕緣層102b的二側分別配置有一條位元線106，因此可以有效地提高記憶體10的記憶密度。

詳細地說，記憶體10具有四層第二絕緣層102b，且每一層的第二絕緣層102b的二側分別配置有一條位元線106。此外，每一條堆疊結構102上配置有五條電荷儲存結構114與字元線116。因此，對於圖1E所示的記憶體10來說，每一條堆疊結構102與其上方的電荷儲存結構114與字元線116可構成40個記憶胞（記憶胞可如虛線處所示），因而可以具有較高的記憶密度。

此外，在記憶體10中，上下二層的記憶胞之間的間距即為第一絕緣層102a的厚度。換句話說，在本實施例中，可藉由控制第一絕緣層102a的厚度來控制上下二層的記憶胞之間的間距，因此可以突破現有微影技術的限制而進一步縮小相鄰記憶胞之間的間距。

另外，對於本實施例的記憶體10來說，可利用一般熟知的FN注入（Fowler-Nordheim injection）來對其進行程式化步驟與抹除步驟。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．記憶體

100．．．基底

102．．．堆疊結構

102a．．．第一絕緣層

102b．．．第二絕緣層

104．．．溝槽

106．．．導體層

108．．．電荷儲存材料層

110．．．導體材料層

112．．．罩幕層

114．．．電荷儲存結構

116．．．字元線

圖1A至圖1E為依照本發明實施例所 繪示的記憶體之製作流程立體圖。

10．．．記憶體

100．．．基底

102．．．堆疊結構

102a．．．第一絕緣層

102b．．．第二絕緣層

106．．．導體層

114．．．電荷儲存結構

116．．．字元線

Claims (10)

1. 一種記憶體的製作方法，包括： 於一基底上形成多條在一第一方向延伸的堆疊結構，每一堆疊結構包括多個第一絕緣層以及多個第二絕緣層，該些第一絕緣層堆疊於該基底上，且該些第二絕緣層分別位於相鄰的該些第一絕緣層之間； 於每一堆疊結構中形成多條在該第一方向延伸的溝槽，該些溝槽位於每一第二絕緣層的相對二側； 於該些溝槽中填入一第一導體層；以及 於該些堆疊結構上形成多條在一第二方向延伸的電荷儲存結構以及於每一電荷儲存結構上形成一第二導體層。
2. 如申請專利範圍第1項所述之記憶體的製作方法，其中該些第一絕緣層的蝕刻速率小於該些第二絕緣層的蝕刻速率。
3. 如申請專利範圍第2項所述之記憶體的製作方法，其中該些溝槽的形成方法包括進行一等向性蝕刻製程，移除每一第二絕緣層的一部分。
4. 如申請專利範圍第1項所述之記憶體的製作方法，其中該些堆疊結構的形成方法包括： 於該基底上形成多個第一絕緣材料層與多個第二絕緣材料層，且最上層為該第一絕緣材料層； 於最上層的該第一絕緣材料層上形成多條在該第一方向延伸的罩幕層；以及 以該些罩幕層為罩幕，移除部分該些第一絕緣材料層與部分該些第二絕緣材料層。
5. 如申請專利範圍第1項所述之記憶體的製作方法，其中該第一導體層的形成方法包括： 於該基底上形成一導體材料層，該導體材料層覆蓋該些堆疊結構，且填入該些溝槽中；以及 進行一非等向性蝕刻製程，移除該些溝槽外的該導體材料層。
6. 如申請專利範圍第1項所述之記憶體的製作方法，其中該些電荷儲存結構與該些第二導體層的形成方法包括： 於該基底上形成一電荷儲存材料層，該電荷儲存材料層覆蓋該些堆疊結構； 於該電荷儲存材料層上形成一導體材料層； 於該導體材料層上形成多條在該第二方向延伸的罩幕層；以及 以該些罩幕層為罩幕，移除部分該導體材料層與部分該電荷儲存材料層。
7. 一種記憶體，包括： 多條堆疊結構，配置於一基底上，且在一第一方向延伸，每一堆疊結構包括： 多個第一絕緣層，堆疊於該基底上； 多個第二絕緣層，分別配置於相鄰的該些第一絕緣層之間；以及 多條位元線，配置於每一第二絕緣層的相對二側； 多條電荷儲存結構，配置於該基底上，且在一第二方向上延伸並覆蓋該些堆疊結構；以及 多條字元線，配置於該些電荷儲存結構上。
8. 如申請專利範圍第7項所述之記憶體，其中該第一絕緣層的材料與該第二絕緣層的材料不同。
9. 如申請專利範圍第8項所述之記憶體，其中該些第一絕緣層的材料包括氧化物、氮化物或氮氧化物。
10. 如申請專利範圍第8項所述之記憶體，其中該些第二絕緣層的材料包括氧化物、氮化物或氮氧化物。