CN108511454A - 一种3d nand存储器及其制备方法 - Google Patents

Abstract

本发明提供了一种3D NAND存储器及其制备方法，上述3D NAND存储器包括衬底以及形成在上述衬底上的堆叠层，上述堆叠层包括沿衬底的厚度方向依次设置的若干栅极层；若干沟道孔，形成在上述堆叠层中，上述沟道孔垂直于上述衬底；沟道层，形成在上述沟道孔中；若干栅线隔槽，形成在上述堆叠层中，上述栅线隔槽将上述堆叠层分割为若干堆叠层子块；以及第一气隙，位于相邻两层上述栅极层之间；和/或，第二气隙，位于上述栅线隔槽中。本发明所提供的3D NAND的制备方法步骤简单，可操作性强，所制作的存储器栅极之间的电容耦合有效降低，栅极之间的互相干扰减小，存储器的性能更优。

Description

一种3D NAND存储器及其制备方法

技术领域

本发明涉及三维半导体存储器领域，尤其涉及三维NAND型存储器领域。

背景技术

为了满足高效及廉价的微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于光刻、掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高光刻、掩膜工艺精度，集成密度的提升依旧是非常有限的。

作为克服这种二维极限的替代，三维半导体存储器件被提出。三维半导体存储器件，需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。

目前3D NAND存储器已经成功地引入商业化应用，但在现有的3D NAND存储器中，栅极与栅极之间的耦合是在编程过程中造成误写入、驱动电压偏移和降低驱动电压分布的主要原因，同时，栅极线与栅极线(亦可称之为字线)间的寄生电容也会干扰编程和读取，造成编程和读取速度的下降。因此，亟需一种3D NAND存储器，能够减小栅极之间的电容耦合及干扰。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决上述存在的问题，本发明提供了一种3D NAND存储器，包括：衬底以及形成在上述衬底上的堆叠层，上述堆叠层包括沿衬底的厚度方向依次设置的若干栅极层；若干沟道孔，形成在上述堆叠层中，上述沟道孔垂直于上述衬底；沟道层，形成在上述沟道孔中；若干栅线隔槽，形成在上述堆叠层中，上述栅线隔槽将上述堆叠层分割为若干堆叠层子块；以及第一气隙，位于相邻两层上述栅极层之间；和/或，第二气隙，位于上述栅线隔槽中。

可选的，还包括：覆盖在上述堆叠层以及上述栅线隔槽上方的绝缘覆盖层。

可选的，还包括，绝缘密封层，上述绝缘密封层至少形成在相邻两层上述栅极层邻接上述栅线隔槽的端部之间，以及，上述栅极层水平朝向上述栅线隔槽的侧表面。

可选的，上述第一气隙位于相邻两层上述栅极层之间，且上述绝缘密封层进一步填满上述栅线隔槽；或者，

上述第二气隙位于上述栅线隔槽中，上述绝缘密封层还填充上述栅线隔槽的外围部分，上述栅线隔槽的中央部分作为上述第二气隙。

可选的，上述绝缘密封层的材质包含氧化物。

可选的，上述3D NAND存储器为浮栅型3D NAND存储器，上述存储器还包括：位于上述栅极层与沟道层之间的浮栅。

可选的，上述3D NAND存储器为电荷捕获型存储器，上述存储器还包括：在上述栅极层与沟道层之间依次设置的阻挡层、电荷捕获层、隧穿层。

本发明还提供了一种3D NAND存储器的制备方法，包括：提供衬底；在上述衬底上形成堆叠层，上述堆叠层包括若干栅极层，上述栅极层沿衬底的厚度方向间隔设置；在上述堆叠层中形成沟道孔，上述沟道孔垂直于上述衬底；形成位于上述沟道孔内的沟道层；在上述堆叠层中形成若干栅线隔槽，上述栅线隔槽将上述堆叠层分割为若干堆叠层子块；在相邻两层上述栅极层之间形成第一气隙；和/或，在上述栅线隔槽中形成第二气隙。

可选的，上述方法还包括，在上述堆叠层以及上述栅线隔槽上方沉积绝缘覆盖层。

可选的，采用等离子体增强化学气相沉积法沉积上述绝缘覆盖，上述绝缘覆盖层为氧化物。

可选的，形成上述第一气隙，和/或，上述第二气隙的步骤进一步包括：经由上述栅线隔槽至少在相邻两层上述栅极层邻接栅线隔槽的端部之间，以及，上述栅极层水平朝向上述栅线隔槽的侧表面沉积绝缘密封层。

可选的，采用等离子体增强化学气相沉积法沉积上述绝缘密封层，上述绝缘密封层为氧化物。

可选的，上述在衬底上形成堆叠层的步骤进一步包括：在上述衬底上沉积栅极层和牺牲层交替层叠的堆叠层；上述形成第一气隙的步骤进一步包括：经由上述栅线隔槽蚀刻上述牺牲层，以使上述牺牲层原本所在空间形成第一气隙。

可选的，还包括：向上述栅线隔槽填充介电介质，以形成绝缘密封层。

可选的，所制备的3D NAND存储器为浮栅型3D NAND存储器，上述制备方法还包括：蚀刻通过上述沟道孔暴露出的上述栅极层，以在上述栅极层邻近上述沟道孔的端部形成横向沟槽；以及在上述横向沟槽中形成浮栅。

可选的，所制备的3D NAND存储器为电荷捕获型3D NAND存储器，上述制备方法还包括：在通过上述沟道孔暴露出的上述堆叠层侧表面依次沉积阻挡层、电荷捕获层以及隧穿层。

本发明所提供的3D NAND存储器，包括第一气隙和/或第二气隙，通过上述第一气隙、第二气隙的形成，使得3D NAND存储器的栅极之间的电容耦合减小，有效降低了栅极之间的干扰，改善了3D NAND存储器的编程以及读写速度，存储器的性能更佳。

附图说明

图1-8B示出了本发明所提供的制备方法的一实施例制备3D NAND存储器的步骤示意图。

图9-15B示出了本发明所提供的制备方法的另一实施例制备3D NAND 存储器的步骤示意图。

具体实施方式

本发明涉及半导体工艺与器件。更具体地，本发明的实施例提供一种半导体存储器，该半导体存储器为3D NAND存储器，包括第一气隙和/或第二气隙，通过上述第一气隙、第二气隙的形成，有效改善了3D NAND存储器的栅极之间的电容耦合，提高了3D NAND存储器的编程以及读写可靠性，并且加快了编程和读写速度，使得存储器的性能更佳。本发明还提供了其他实施例。

给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。

在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。

注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在... 之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。

为了达到上述目的，降低栅极与栅极之间的电容耦合，改善存储器在编程以及读取时的可靠性并且提高编程和读取速度，本发明提供了一种3D NAND 存储器的制备方法，图1-8B示出了本发明所提供的制备方法一实施例制备3D NAND存储器的步骤示意图。

本申请中使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。

如图1所示，在衬底(未示出)上形成有堆叠层110，堆叠层110包括交替层叠的栅极层1101和牺牲层1102。堆叠层110根据垂直方向所需形成的存储单元的个数来确定堆叠层的层数，堆叠层的层数例如可以为8层、32层、64 层等，堆叠层的层数越多，越能提高集成度。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积栅极层1101和牺牲层1102，形成该堆叠层110。

本领域技术人员应当知道，虽未在示意图中示出，本发明提供的存储器形成在半导体衬底上，衬底可包含元素半导体、化合物半导体、合金半导体任何其他合适的材料，或前述的组合。在一实施例中，合金半导体衬底可具有组成线性渐变(gradient)的SiGe特征。在另一实施例中，半导体衬底可以是在绝缘层上的半导体，例如SOI。在某些例子中，半导体衬底可包含掺杂的外延层 (doped epi layer)。在其他例子中，化合物半导体衬底可具有多层结构，或者衬底可包含多层化合物半导体结构。

蚀刻堆叠层110，以形成垂直于衬底的沟道孔(channel hole)120，具体的，在一实施例中，在堆叠层110上形成图案化后的光刻胶，而后，采用蚀刻技术，例如RIE(反应离子蚀刻)的方法蚀刻堆叠层110，以形成沟道孔120。

如图2所示，在本实施例中，所制备的3D NAND存储器为浮栅型3D NAND存储器，其中制备步骤还包括：对通过所述沟道孔120暴露出的栅极层1101进行蚀刻，以在栅极层1101中形成横向沟槽1201，因此，在堆叠层110 中的沟道孔120在栅极层1101部分的孔径大于在牺牲层1102部分的孔径。

上述步骤中的蚀刻可以采用湿法蚀刻，由于仅需要除去对应栅极层1101 的部分沟槽区域，因此在选择蚀刻溶液时，选择栅极层1101对牺牲层1102高选择比蚀刻溶液。

图3示出了经由沟道孔形成沟道层130，以及在已经形成在堆叠层110中的横向沟槽中形成浮栅结构140后的结构示意图。具体地，浮栅结构140可包括与堆叠层110表面接触的阻挡层1401，在横向沟槽中位于阻挡层1401表面的浮栅1402以及浮栅1402表面的隧穿介质层1403。沟道层130位于沟道孔内，并大致呈中空柱状，浮栅结构140位于沟道层130的外侧。在如图3所示的实施例中，沟道孔中还填充有氧化硅1201，沟道层130环绕氧化硅1201。本领域技术人员应当知晓，沟道孔中亦可根据需要不进行填充或填充有其他绝缘介质。

在上述的实施例中，可以采用化学气相沉积或原子层沉积方法进行沉积。阻挡层1401的材质可以为氧化硅、氧化硅－氮化硅－氧化硅(ONO)、氧化铝(AlOX)或其他高K介质。

本领域技术人员应当知道，本发明所提供的浮栅型3D NAND存储器存储区的结构和制备工艺可以采用本领域技术人员目前或将要使用的浮栅型存储器存储区的结构及其制备工艺，而不限于上述示例。

在形成3D NAND存储器的沟道层130步骤后，需要进行去除堆叠层110 中牺牲层的步骤。在一实施例中，如图4所示，先在堆叠层110上蚀刻栅线隔槽150。栅极层1101和牺牲层1102能够经由栅线隔槽150暴露出来。随后，经由栅线隔槽150对牺牲层1102进行蚀刻，以去除牺牲层1102。上述步骤中的蚀刻可以采用湿法蚀刻，由于仅需要除去牺牲层1102，因此在选择蚀刻溶液时，选择牺牲层1102对栅极层1101高选择比蚀刻溶液，以在除去牺牲层1102的同时保留栅极层1101。图5示出了已去除牺牲层后的结构示意图。

图6示出了对已经除去了牺牲层后的堆叠层110进行密封处理的一实施例的结构示意图。具体的，在本实施例中，形成了第一气隙1103(air gap)和第二气隙。图6的上部分示出了存储区堆叠层的最上部，需注意，本发明仅涉及堆叠层以及栅线隔槽150部分，堆叠层的顶端可以根据需要形成有为实现存储器功能的其他结构，而本发明未涉及。上述密封处理的步骤可以在后续对存储区域进行封装时一并操作，在后续对存储区域进行封装时，需要先对存储区域进行真空处理，因此，在存储区域中的栅线隔槽150以及相邻两层栅极层1101 之间被相应地真空处理，随后，采用保形性差(poor conformality)的沉积方式，作为示例，可以采用等离子体增强化学气相沉积法(PECVD，Plasma Enhanced Chemical VaporDeposition)的沉积方式，在存储器堆叠层的顶部沉积氧化硅。由于采用保形性较差的沉积方式，在沉积氧化硅时，会在堆叠层顶部的栅线隔槽150的开口处形成绝缘覆盖层170，而不会使氧化硅填满整个栅线隔槽150 和相邻两层栅极层1101之间。在此实施例中，栅线隔槽150和相邻两层栅极层1101之间都处于真空状态，借由绝缘覆盖层170的形成，能够同时在相邻两层栅极层1101之间形成第一气隙1103以及在栅线隔槽150中形成第二气隙。由于第一气隙1103和第二气隙处于真空状态，具有更低的介电常数，因此能够有效地减少栅极层与栅极层1101之间的电容耦合，并能在存储器块与块之间更有效地隔离绝缘，使得存储器整体的工作性能更优，可靠性更高。

图7示出了对已经除去了牺牲层后的堆叠层110进行密封处理的另一实施例的结构示意图。具体的，在本实施例中，形成了第一气隙1103。如图7所示，经由栅线隔槽150对暴露出的堆叠层110侧表面进行绝缘密封层160的沉积，在此步沉积过程中，采用保形性差的沉积方式，从而使得在进行沉积时，所沉积的绝缘密封层160不会填满整个相邻两层栅极层1101之间，而是形成在相邻两层栅极层1101邻接栅线隔槽150的端部之间，以及，形成在栅极层1101 水平朝向栅线隔槽150的侧表面，使得相邻两层栅极层1101之间处于真空状态，形成第一气隙1103(air gap)。

在3D NAND存储器中通过形成第一气隙的方式，能够有效降低栅极与栅极之间的电容耦合率，使得存储器的编程以及读写过程更为可靠，相应的编程以及读取速度都能够有所提高，并且，借由在堆叠层中蚀刻栅线隔槽从而将除去牺牲层，并且进行真空处理的操作流程容易操作和实现，具有实际量产可能。

在形成如图7所示的绝缘密封层160后，还可以对栅线隔槽进行后续的处理，图8A、8B分别示出了两种不同的处理方法的结构示意图。

在如图8A所示的实施例中，还包括对栅线隔槽150进行密封处理以形成第二气隙的处理过程。图8A的上部分示出了存储区堆叠层的最上部，需注意，本发明仅涉及堆叠层以及栅极隔槽150部分，堆叠层的顶端可以根据需要形成有为实现存储器功能的其他结构，而本发明未涉及。上述密封处理步骤可以在后续对存储区域进行封装时一并操作，在后续对存储区域进行封装时，需要先对存储区域进行真空处理，因此，在存储区域中的栅线隔槽150部分被相应地真空处理，随后，在存储器堆叠层的顶部采用保形性较差的沉积方式沉积氧化硅，由于采用保形性较差的沉积方式，在沉积氧化硅时，会在堆叠层顶部的栅线隔槽150的开口处形成绝缘覆盖层170，而不会使氧化硅填满整个栅线隔槽 150。在此实施例中，栅线隔槽150被真空处理，处于真空状态以形成第二气隙，使得存储器的存储块与存储块之间通过气隙电隔离开来。由于气隙具有更低的介电常数，因此在存储器的存储块之间能更有效地隔离绝缘，使得存储器整体的工作性能更优，可靠性更高。

在如图8B所示的实施例中，还包括进一步在栅线隔槽中形成绝缘密封层 1601的处理过程。如图8B所示，对栅线隔槽填充介电介质以形成绝缘密封层 1601，在一实施例中，所填充的介电介质可以是氧化硅，并且采用保形性能较好的沉积方式进行沉积，作为示例，可以采用原子层沉积(ALD，Atomic layer deposition)的沉积方式。当采用保形性较好的沉积方式时，所沉积的氧化硅能够更好地填充在所要沉积的部分。通过向栅线隔槽填充满介电介质以形成绝缘密封层1601，使得存储器的存储块(block)电隔离开来，并且，借助于介电介质的特性，能够有效降低存储器的存储块与存储块之间的干涉，使得存储器整体的工作性能更优，可靠性更高。

经由本发明所提供的方法所制备的浮栅型3D NAND存储器，具有栅极与栅极之间的第一气隙隔离，能够有效降低栅极之间的电容耦合，使得存储器的编程以及读写过程更为可靠，相应的编程以及读取速度都能够有所提高。更进一步的，形成第二气隙的栅线隔槽或填充有介电介质的栅线隔槽能够起到存储器块于块之间的隔离作用，有效降低存储区块与块之间的干涉，使得存储器整体的工作性能更优，可靠性更高。

本发明所提供的制备方法还可以制备电荷捕获型3D NAND存储器，电荷捕获型3DNAND存储器的存储介质为电荷捕获介质，不需要像浮栅型3D NAND存储器那般需要对存储物质预留合适的凹槽，因此，在制备电荷捕获型 3D NAND存储器的实施例中，不需要对堆叠层进行蚀刻以形成横向沟槽。图 9-15B示出了本发明所提供的制备方法的另一实施例制备电荷捕获型3D NAND存储器的步骤示意图。

在制备电荷捕获型3D NAND存储器的实施例中，大部分的制备流程与制备浮栅型3D NAND存储器的制备流程大致相同，以下将简述本发明提供的方法制备电荷捕获型3DNAND存储器的流程。首先，如图9所示，在衬底(未图示)上形成有堆叠层210，堆叠层210包括交替层叠的栅极层2101和牺牲层 2102。堆叠层210的具体形成可以参考制备浮栅型3DNAND存储器的步骤，在此不再赘述。

蚀刻堆叠层210，以形成垂直于衬底的沟道孔(channel hole)220，具体的，在一实施例中，在堆叠层210上形成图案化后的光刻胶，而后，采用蚀刻技术，例如RIE(反应离子蚀刻)的方法蚀刻堆叠层210，以形成沟道孔220。

如上所述，在制备电荷捕获型3D NAND存储器的实施例中不需要形成横向沟槽，因此，在形成沟道孔后，经由沟道孔形成沟道层。图10示出了经由沟道孔形成沟道层230的结构示意图。具体的，在本实施例中，堆叠层210与沟道层230之间还依次形成有阻挡层2401、形成在阻挡层2401表面的电荷捕获层2402以及在电荷捕获层2402和沟道层230之间的隧穿层2403。在如图10所示的实施例中，沟道孔中还填充有氧化硅2201，沟道层230环绕氧化硅2201。本领域技术人员应当知晓，沟道孔中亦可根据需要不进行填充或填充有其他绝缘介质。

在上述的实施例中，可以采用化学气相沉积或原子层沉积方法进行沉积。阻挡层2401的材质可以为氧化硅、氧化硅－氮化硅－氧化硅(ONO)、氧化铝(AlOX)或其他高K介质，电荷捕获层2402为电荷捕获介质。

本领域技术人员应当知道，本发明所提供的电荷捕获型3D NAND存储器存储区的结构和制备工艺可以采用本领域技术人员目前或将要使用的电荷捕获型存储器存储区的结构及其制备工艺，而不限于上述示例。

在形成3D NAND存储器的沟道层230步骤后，需要进行去除堆叠层210 中牺牲层的步骤。在一实施例中，如图11所示，先在堆叠层210上蚀刻栅线隔槽250。栅极层2101和牺牲层2102能够经由栅线隔槽250暴露出来。随后，经由栅线隔槽250对牺牲层2102进行蚀刻，以去除牺牲层2102。上述步骤中的蚀刻可以采用湿法蚀刻，由于仅需要除去牺牲层2102，因此在选择蚀刻溶液时，选择牺牲层2102对栅极层2101高选择比蚀刻溶液，以在除去牺牲层2102 的同时保留栅极层2101。图12示出了已去除牺牲层后的结构示意图。

图13示出了对已经除去了牺牲层后的堆叠层210进行密封处理的一实施例的结构示意图。具体的，在本实施例中，形成了第一气隙2103和第二气隙。具体的，采用保形性较差的沉积方式，在存储器堆叠层的顶部沉积氧化硅，以在堆叠层顶部的栅线隔槽250的开口处形成绝缘覆盖层270，而不会使氧化硅填满整个栅线隔槽250和相邻两层栅极层2101之间。在此实施例中，栅线隔槽250和相邻两层栅极层2101之间都处于真空状态，借由绝缘覆盖层270的形成，能够同时在相邻两层栅极层2101之间形成第一气隙2103以及在栅线隔槽250中形成第二气隙。由于第一气隙2103和第二气隙处于真空状态，具有更低的介电常数，因此能够有效地减少栅极层与栅极层2101之间的电容耦合，并能在存储器块与块之间更有效地隔离绝缘，使得存储器整体的工作性能更优，可靠性更高。

图14示出了对已经除去了牺牲层后的堆叠层210进行密封处理的另一实施例的结构示意图。具体的，在本实施例中，形成了第一气隙2103。如图14 所示，经由栅线隔槽250对暴露出的堆叠层210侧表面进行绝缘密封层260的沉积。在此步沉积过程中，采用保形性差的沉积方式，从而使得在进行沉积时，所沉积的绝缘密封层260不会填满整个相邻两层栅极层2101之间，而是形成在相邻两层栅极层2101邻接栅线隔槽250的端部之间，以及，栅极层2101水平朝向栅线隔槽250的侧表面，使得相邻两层栅极层2101之间处于真空状态，形成第一气隙2103(air gap)。

在3D NAND存储器中通过形成第一气隙的方式，能够有效降低栅极与栅极之间的电容耦合率，使得存储器的编程以及读写过程更为可靠，相应的编程以及读取速度都能够有所提高，并且，借由在堆叠层中蚀刻栅线隔槽从而将除去牺牲层，并且进行真空处理的操作流程容易操作和实现，具有实际量产可能。

在形成如图14所示的绝缘密封层260后，还可以对栅线隔槽进行后续的处理，图15A、15B分别示出了两种不同的处理方法的结构示意图。

在如图15A所示的实施例中，还包括对栅线隔槽250进行密封处理以形成第二气隙的处理过程。具体的，在存储器堆叠层的顶部采用保形性较差的沉积方式沉积氧化硅，由于采用保形性较差的沉积方式，在沉积氧化硅时，会在堆叠层顶部的栅线隔槽250的开口处形成绝缘覆盖层270，而不会使氧化硅填满整个栅线隔槽250。在此实施例中，栅线隔槽250被真空处理，处于真空状态以形成第二气隙，使得存储器的存储块与存储块之间通过气隙电隔离开来。由于气隙具有更低的介电常数，因此在存储器的存储块之间能更有效地隔离绝缘，使得存储器整体的工作性能更优，可靠性更高。

在如图15B所示的实施例中，还包括进一步在栅线隔槽中形成绝缘密封层2601的处理过程。如图15B所示，对栅线隔槽填充介电介质以形成绝缘密封层2601，在一实施例中，所填充的介电介质可以是氧化硅。通过向栅线隔槽填充满介电介质以形成绝缘密封层2601，使得存储器的存储块(block)电隔离开来，并且，借助于介电介质的特性，能够有效降低存储器的存储块与存储块之间的干涉，使得存储器整体的工作性能更优，可靠性更高。

经由本发明所提供的方法所制备的电荷捕获型3D NAND存储器，具有栅极与栅极之间的为真空隔离，能够有效降低栅极之间的电容耦合，使得存储器的编程以及读写过程更为可靠，相应的编程以及读取速度都能够有所提高。更进一步的，填充有介电材质或真空的栅线隔槽能够起到存储器块于块之间的隔离作用，有效降低存储区块与块之间的干涉，使得存储器整体的工作性能更优，可靠性更高。

如上所述，根据本发明所提供的而制备方法，能够制得一种3D NAND存储器，包括：衬底以及形成在衬底上的堆叠层，上述堆叠层包括沿衬底的厚度方向依次设置的若干栅极层；若干沟道孔，形成在上述堆叠层中，上述沟道孔垂直于所述衬底；沟道层，形成在上述沟道孔中；若干栅线隔槽，形成在上述堆叠层中，上述栅线隔槽将上述堆叠层分割为若干堆叠层子块；以及第一气隙，位于相邻两层上述栅极层之间；和/或，第二气隙，位于上述栅线隔槽中。

在一些实施例中，本发明所提供的3D NAND存储器还包括覆盖在堆叠层以及栅线隔槽上方的绝缘覆盖层，以形成第一气隙和第二气隙。

在一些实施例中，本发明所提供的3D NAND存储器还包括至少形成在相邻两层上述栅极层邻接上述栅线隔槽的端部之间，以及，上述栅极层水平朝向上述栅线隔槽的侧表面的绝缘密封层以至少在相邻两层栅极层之间形成第一气隙。在一些实施例中，上述绝缘密封层还进一步填满栅线隔槽。在另一些实施例中，所述绝缘密封层仅形成在相邻两层上述栅极层邻接上述栅线隔槽的端部之间，以及，上述栅极层水平朝向上述栅线隔槽的侧表面，因而在栅线隔槽的中央部分形成第二气隙。

本发明所提供的上述3D NAND存储器可以是浮栅型3D NAND存储器，因此，在栅极层和沟道层之间还具有浮栅结构。在另一些实施例中，上述3D NAND存储器可以是电荷捕获型3D NAND存储器，因此，在栅极层和沟道层之间还具有阻挡层、电荷捕获层以及隧穿层。

本发明所提供的3D NAND存储器，包括第一气隙，和/或，第二气隙，通过上述第一气隙，和/或，第二气隙的形成，使得3D NAND存储器的栅极之间的电容耦合减小，有效降低了栅极之间的干扰，改善了3D NAND存储器的编程以及读写速度，存储器的性能更佳。

以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (16)

1.一种3D NAND存储器，其特征在于，包括：

衬底以及形成在所述衬底上的堆叠层，所述堆叠层包括沿衬底的厚度方向依次设置的若干栅极层；

若干沟道孔，形成在所述堆叠层中，所述沟道孔垂直于所述衬底；

沟道层，形成在所述沟道孔中；

若干栅线隔槽，形成在所述堆叠层中，所述栅线隔槽将所述堆叠层分割为若干堆叠层子块；以及

第一气隙，位于相邻两层所述栅极层之间；和/或，第二气隙，位于所述栅线隔槽中。

2.如权利要求1所述的3D NAND存储器，其特征在于，还包括：覆盖在所述堆叠层以及所述栅线隔槽上方的绝缘覆盖层。

3.如权利要求1所述的3D NAND存储器，其特征在于，还包括，绝缘密封层，所述绝缘密封层至少形成在相邻两层所述栅极层邻接所述栅线隔槽的端部之间，以及，所述栅极层水平朝向所述栅线隔槽的侧表面。

4.如权利要求3所述的3D NAND存储器，其特征在于，所述第一气隙位于相邻两层所述栅极层之间，且所述绝缘密封层进一步填满所述栅线隔槽；或者，

所述第二气隙位于所述栅线隔槽中，所述绝缘密封层还填充所述栅线隔槽的外围部分，所述栅线隔槽的中央部分作为所述第二气隙。

5.如权利要求4所述的3D NAND存储器，其特征在于，所述绝缘密封层的材质包含氧化物。

6.如权利要求1至5中任一项所述的存储器，其特征在于，所述3D NAND存储器为浮栅型3D NAND存储器，所述存储器还包括：位于所述栅极层与沟道层之间的浮栅。

7.如权利要求1至5中任一项所述的存储器，其特征在于，所述3D NAND存储器为电荷捕获型存储器，所述存储器还包括：在所述栅极层与沟道层之间依次设置的阻挡层、电荷捕获层、隧穿层。

8.一种3D NAND存储器的制备方法，其特征在于，包括：

提供衬底；

在所述衬底上形成堆叠层，所述堆叠层包括若干栅极层，所述栅极层沿衬底的厚度方向间隔设置；

在所述堆叠层中形成沟道孔，所述沟道孔垂直于所述衬底；

形成位于所述沟道孔内的沟道层；

在所述堆叠层中形成若干栅线隔槽，所述栅线隔槽将所述堆叠层分割为若干堆叠层子块；

在相邻两层所述栅极层之间形成第一气隙；和/或，在所述栅线隔槽中形成第二气隙。

9.如权利要求8所述的制备方法，其特征在于，所述方法还包括，在所述堆叠层以及所述栅线隔槽上方沉积绝缘覆盖层。

10.如权利要求8所述的制备方法，其特征在于，采用等离子体增强化学气相沉积法沉积所述绝缘覆盖，所述绝缘覆盖层为氧化物。

11.如权利要求8所述的制备方法，其特征在于，形成所述第一气隙，和/或，所述第二气隙的步骤进一步包括：

经由所述栅线隔槽至少在相邻两层所述栅极层邻接栅线隔槽的端部之间，以及，所述栅极层水平朝向所述栅线隔槽的侧表面沉积绝缘密封层。

12.如权利要求11所述的制备方法，其特征在于，采用等离子体增强化学气相沉积法沉积所述绝缘密封层，所述绝缘密封层为氧化物。

13.如权利要求11所述的制备方法，其特征在于，所述在衬底上形成堆叠层的步骤进一步包括：在所述衬底上沉积栅极层和牺牲层交替层叠的堆叠层；

所述形成第一气隙的步骤进一步包括：经由所述栅线隔槽蚀刻所述牺牲层，以使所述牺牲层原本所在空间形成第一气隙。

14.如权利要求13所述的制备方法，其特征在于，还包括：向所述栅线隔槽填充介电介质，以形成绝缘密封层。

15.如权利要求8-14中任一项所述的制备方法，其特征在于，所制备的3D NAND存储器为浮栅型3D NAND存储器，所述制备方法还包括：

蚀刻通过所述沟道孔暴露出的所述栅极层，以在所述栅极层邻近所述沟道孔的端部形成横向沟槽；以及

在所述横向沟槽中形成浮栅。

16.如权利要求8-14所述的制备方法，其特征在于，所制备的3D NAND存储器为电荷捕获型3D NAND存储器，所述制备方法还包括：

在通过所述沟道孔暴露出的所述堆叠层侧表面依次沉积阻挡层、电荷捕获层以及隧穿层。