[go: up one dir, main page]

CN111092122A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN111092122A
CN111092122A CN201911011224.1A CN201911011224A CN111092122A CN 111092122 A CN111092122 A CN 111092122A CN 201911011224 A CN201911011224 A CN 201911011224A CN 111092122 A CN111092122 A CN 111092122A
Authority
CN
China
Prior art keywords
layer
dielectric layer
semiconductor
dielectric
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911011224.1A
Other languages
English (en)
Inventor
林群雄
陈仕承
王志豪
张荣宏
黄瑞乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111092122A publication Critical patent/CN111092122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10D64/0112—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P14/3411—
    • H10P14/3462—
    • H10P14/6308—
    • H10P50/283—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本公开涉及一种半导体结构的形成方法。该方法包括形成第一介电层于自基板凸起的半导体鳍状物上；形成第二介电层于第一介电层上；接着移除半导体鳍状物的一部分，以形成第一介电层的多个部分所定义的第一凹陷；再移除定义第一凹陷的第一介电层的部分。之后形成外延的源极/漏极结构于第一凹陷中；移除第二介电层以形成第二凹陷，其位于外延的源极/漏极结构与第一介电层的保留部分之间；以及接着形成硅化物层于外延的源极/漏极结构上，使硅化物层包覆外延的源极/漏极结构。

Description

半导体结构的形成方法
技术领域
本公开实施例一般关于半导体装置与其制作方法，更特别关于制作场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管、及/或其他场效晶体管的方法。
背景技术
集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(单位面积的内连线装置数目)通常随着几何尺寸(比如采用的制作制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。
尺寸缩小亦增加处理与形成集成电路的复杂度。为实现这些进展，处理与形成集成电路的方法亦须类似发展。举例来说，当装置尺寸持续缩小时，降低源极/漏极结构与源极/漏极接点之间的接点电阻变得更具挑战性。虽然克服这些挑战的方法通常适用，但这些方法无法完全符合所有方面的需求。
发明内容
本公开一实施例提供的半导体结构的形成方法，包括：形成第一介电层于自基板凸起的半导体鳍状物上；形成第二介电层于第一介电层上；移除半导体鳍状物的一部分，以形成第一介电层的多个部分所定义的第一凹陷；移除定义第一凹陷的第一介电层的部分；形成外延的源极/漏极结构于第一凹陷中，使外延的源极/漏极结构形成于第二介电层的多个部分之间；移除第二介电层以形成第二凹陷，其中第二凹陷位于外延的源极/漏极结构与第一介电层的保留部分之间；以及形成硅化物层于外延的源极/漏极结构上，其中硅化物层包覆外延的源极/漏极结构。
本公开一实施例提供的半导体结构的形成方法，包括：形成半导体鳍状物与介电鳍状物于基板上，其中介电鳍状物与半导体鳍状物相邻；形成虚置栅极堆叠于半导体鳍状物与介电鳍状物上；沉积第一介电层于半导体鳍状物与介电鳍状物上；沉积第二介电层于第一介电层上；移除半导体鳍状物的部分以形成第一凹陷，其中移除步骤移除半导体鳍状物的侧壁上的第一介电层的部分；沉积外延的半导体层于第一凹陷中；移除第二介电层以形成外延的半导体层与第一介电层的保留部分所定义的第二凹陷；形成硅化物层于第二凹陷中的外延的半导体层上；以及将虚置栅极堆叠置换为金属栅极结构。
本公开一实施例提供的半导体结构，包括半导体鳍状物，位于基板上；外延的源极/漏极结构，位于半导体鳍状物上；硅化物层，位于外延的源极/漏极结构上，其中硅化物层位于外延的源极/漏极结构的侧壁上；介电层，位于硅化物层的侧壁上；以及源极/漏极接点，位于外延的源极/漏极结构上并位于层间介电层中。
附图说明
图1A与图1B是本公开一些实施例中，形成半导体装置所用的方法的流程图。
图2A是本公开一些实施例中，半导体装置的三围透视图。
图2B是本公开一些实施例中，半导体装置的平面上视图。
图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A与图14A是本公开一些实施例中，在图1A与图1B的方法的中间阶段时的图2A与图2B的半导体装置沿着剖线AA’的剖视图。
图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B与图14B是本公开一些实施例中，在图1A与图1B的方法的中间阶段时的图2A与图2B的半导体装置沿着剖线BB’的剖视图。
其中，附图标记说明如下：
AA’、BB’ 剖线
w、w’、w1、w1’ 宽度
100 方法
102、104、106、108、110、112、114、116、118、120、122、124、126、128 步骤
200 装置
202 基板
204 半导体鳍状物
204A、204B 半导体材料
206 介电鳍状物
208 隔离结构
210 虚置栅极堆叠
211 虚置栅极
214 鳍状物间隔物层
216、218 硬遮罩层
220、222 介电层
220A、220B 部分
224 界面层
230、260 凹陷
240 间隔物层
250 源极/漏极结构
252、254 层状物
270 硅化物层
280 金属栅极结构
282 接点蚀刻停止层
284 层间介电层
288、294 气隙
290、292 接点
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。下述特定构件与排列的实施例是用以简化本公开内容而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本公开的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，本公开实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间(即结构未接触另一结构)。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。
本公开实施例一般关于半导体装置与其制作方法，更特别关于制作场效晶体管如鳍状场效晶体管、全绕式栅极场效晶体管、及/或其他场效晶体管的方法。
此处所述的实施例提供形成硅化物接点(如硅化物层)于场效晶体管中的外延的源极/漏极结构上的方法。具体而言，本公开实施例提供的方法所形成的硅化物层可包覆外延的源极/漏极结构，以降低外延的源极/漏极结构与后续形成其上的源极/漏极接点之间的接点电阻。一般而言，在形成接点沟槽(或接点孔)于外延的源极/漏极结构上之后，即形成硅化物层于外延的源极/漏极结构上。如此一来，硅化物层的表面区可限制在外延的源极/漏极结构的顶部，即限制硅化物层与源极/漏极接点之间的接触面积。此外，外延的源极/漏极结构的不一致尺寸亦限制硅化物层的表面区。举例来说，在其他因素不变的情况下，与在较小的外延源极/漏极结构上形成的硅化物相较，在较大的外延的源极/漏极结构上形成硅化物层的制程容许范围所受的限制可能更大。由于这些理由，需要改良硅化物层的形成方法与控制外延的源极/漏极结构的一致性。
图1A与图1B是本公开一些实施例中，形成半导体的装置200所用的方法100的流程图。方法100仅为举例而非局限本公开实施例至权利要求未实际记载处。在方法100之前、之中、与之后可提供额外步骤，且方法的额外实施例可置换、省略、或调换一些所述步骤。方法100将搭配图3A至图14B说明如下，其为装置200于方法100的中间步骤时的多种三维图与剖视图。
具体而言，图2A显示装置200的三维图，图2B显示装置200的平面上视图，图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A与图14A是装置200沿着图2A中剖线AA’的剖视图，而图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B与图14B是装置200沿着图2A中剖线BB’的剖视图。
装置200可为集成电路的制程时制作的中间装置或其部分，其可包含静态随机存取存储器及/或其他逻辑电路、被动构件(如电阻、电容、或电感)、或主动构件(如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极性晶体管、高电压晶体管、高频晶体管、及/或其他存储器单元。本公开实施例不限于任何特定数目的装置或装置区或任何特定装置设置。举例来说，虽然附图中的装置200为三维场效晶体管(如鳍状场效晶体管或全绕式栅极场效晶体管)，本公开实施例亦可用于制作平面场效晶体管。
如图1、图2A与图2B所示，方法100的步骤102提供装置200，其包括一或多个自基板202凸起且隔有隔离结构208的半导体鳍状物204，以及位于基板202上的虚置栅极堆叠210。装置200可包含其他构件如栅极间隔物(未图示)位于虚置栅极堆叠210的侧壁上，多种硬遮罩层位于虚置栅极堆叠210上(详述如下)、阻障层、其他合适层、或上述的组合。
基板202可包含半导体元素(单一元素)如硅、锗、及/或其他合适材料；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、及/或其他合适材料；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、磷砷化镓铟、及/或其他合适材料。基板202可为具有一致组成的单层材料。在其他实施例中，基板202可包含适用于形成集成电路装置的多个材料层，其具有类似或不同的组成。在一例中，基板202可为绝缘层上硅基板，其具有硅层形成于氧化硅层上。在另一例中，基板202可包含导电层、半导体层、介电层、其他层、或上述的组合。
在一些实施例中，当基板202包括场效晶体管时，多种掺杂区如源极/漏极区位于基板202的中或之上。掺杂区可掺杂n型掺质如磷或砷，及/或p型掺质如硼或二氟化硼，端视设计需求而定。掺杂区可直接形成于基板202上、p型井结构中、n型井结构中、或双井结构中，或采用隆起结构。掺杂区的形成方法可为为布植掺质原子、原位掺杂外延成长、及/或其它合适技术。
每一半导体鳍状物204适用于提供n型场效晶体管或p型场效晶体管。在一些实施例中，此处所述的半导体鳍状物204适用于提供相同形态的鳍状场效晶体管(比如均为n型或均为p型)。在其他实施例中，半导体鳍状物204亦适用于提供相反形态的鳍状场效晶体管(比如n型与p型)。此设置仅用于说明而非局限本公开实施例。半导体鳍状物204的制作方法可采用合适制程，包括光微影与蚀刻制程。光微影制程可包含形成光阻层于基板202上、曝光光阻至一图案、进行曝光后烘烤制程、与显影光阻以形成含光阻的遮罩单元(未图示)。接着采用遮罩单元以蚀刻凹陷至基板202中，保留半导体鳍状物204于基板202上。蚀刻制程可包含干蚀刻、湿蚀刻、反应性离子蚀刻、及/或其他合适制程。
多种其他实施例形成半导体鳍状物204的方法亦适用。举例来说，可采用双重图案化或多重图案化制程图案化半导体鳍状物204。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距小于采用单一的直接光微影制程所产生的图案间距。举例来说，采用光微影制程形成牺牲层于基板上并图案化牺牲层。采用自对准制程沿着图案化的牺牲层侧部形成间隔物。接着移除牺牲层，再采用保留的间隔物或芯以图案化鳍状物。
在图3A所示的实施例中，半导体鳍状物204可包含交替的半导体材料层，比如不同的半导体材料204A与半导体材料204B。在一些实施例中，半导体鳍状物204总共可包含交替的三至十层的半导体材料，不过本公开实施例并不局限于此设置。在本公开实施例中，半导体材料204A包括硅，而半导体材料204B包括硅锗。半导体材料204A及/或204B可掺杂合适掺质如p型掺质或n型掺质，以用于形成所需的场效晶体管。半导体材料204A与204B的形成方法可各自为外延制程，比如分子束外延制程、化学气相沉积制程(如有机金属化学气相沉积制程)、及/或其他合适的外延成长制程。
在许多实施例中，交错的半导体材料204A的层状物与半导体材料204B的层状物设置为提供多栅极装置如全绕式栅极场效晶体管，其形成方法如下详述。已导入多栅极装置增加栅极与通道的耦合、降低关闭状态的电流、并减少短通道效应，以改善栅极控制。多栅极装置如全绕式栅极场效晶体管通常包含的栅极结构延伸包覆水平的通道区，以在所有侧上存取通道区。全绕式栅极场效晶体管通常与互补式金属氧化物半导体制程相容，以在大幅缩小尺寸时仍维持栅极控制并缓解短通道效应。本公开实施例当然不限于只形成全绕式栅极场效晶体管，亦可提供其他三维场效晶体管如鳍状场效晶体管。如此一来，半导体鳍状物204可包含单层的半导体材料或非交替堆叠的多层不同半导体材料，以提供一致的鳍状物用于形成鳍状场效晶体管。
隔离结构208可包含氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、及/或其他合适材料。隔离结构208可包含浅沟槽隔离结构。在一实施例中，隔离结构208的形成方法为在形成半导体鳍状物204时，蚀刻沟槽于基板202中。接着可由沉积制程将上述隔离材料填入沟槽，再进行化学机械研磨制程。亦可实施其他隔离结构如场氧化物、局部氧化硅、及/或其他合适结构以作为隔离结构208。在其他实施例中，隔离结构208可包含多层结构，比如具有一或多个热氧化物衬垫层。隔离结构208的沉积方法可为任何合适方法，比如化学气相沉积、可流动的化学气相沉积、旋转涂布玻璃、其他合适方法、或上述的组合。隔离结构208的形成方法，可为沉积介电层如间隔物层于半导体鳍状物204上再使介电层凹陷，让隔离结构208的上表面低于半导体鳍状物204的上表面。
在图3A与3B所示的一些实施例中，形成鳍状物间隔物层214于半导体鳍状物204的侧壁上。鳍状物间隔物层214可包含合适的介电材料，比如氮化硅、氧化硅、氮氧化硅、其他合适介电材料、或上述的组合。在一些实施例中，鳍状物间隔物层214包括的介电材料，与隔离结构208及介电鳍状物206的介电材料不同。可先顺应性地沉积鳍状物间隔物层214于半导体鳍状物204上。接着沉积隔离结构208所用的介电层于鳍状物间隔物层214上，以填入鳍状物间隔物层214中的空间。之后使形成隔离结构208所用的介电层凹陷如上述，以形成具有鳍状物间隔物层214保留于其侧壁上的半导体鳍状物204。
在一些实施例中，装置200包括介电鳍状物206位于基板202上。以图3B为例，每一介电鳍状物206可位于半导体鳍状物204之间，且其方向实质上平行于半导体鳍状物204。然而介电鳍状物206与设置以提供主动装置的半导体鳍状物204不同，介电鳍状物206非主动区且不设置以形成场效晶体管。在一些实施例中，提供介电鳍状物206以调整鳍状物至鳍状物的空间(如鳍状物间距)，可依设计需求控制后续形成的介电层(如介电层220与222)的厚度。介电鳍状物206的形成方法可为任何合适方法。在一例中，可先沉积隔离结构208如半导体鳍状物204的侧壁上的间隔物层，如上所述。在使隔离结构208凹陷至低于半导体鳍状物204之前，沉积介电鳍状物206所用的介电层于隔离结构208的侧壁上。之后使隔离结构208凹陷(比如采用化学蚀刻制程)，让隔离结构的上表面低于半导体鳍状物204的上表面与形成介电鳍状物206所用的介电层的上表面。
在许多实施例中，提供虚置栅极堆叠210作为后续形成高介电常数的介电层与金属栅极结构所用的占位栅极，其可包含虚置栅极211与多种其他材料层。高介电常数指的是大于氧化硅的介电常数(约3.9)。在一些实施例中，虚置栅极211包括多晶硅。在如图3A所示的实施例中，虚置栅极堆叠可包括界面层224于半导体鳍状物204与虚置栅极211之间、虚置栅极介电层(未图示)于界面层224上、硬遮罩层216位于虚置栅极211上、及/或硬遮罩层218位于硬遮罩层216上。在制作装置200的其他构件(如外延的源极/漏极结构250)之后的栅极置换制程时，虚置栅极堆叠210的部分可置换为高介电常数的介电层与金属栅极，如下详述。硬遮罩层216与218可各自包含任何合适的介电材料，比如半导体氧化物及/或半导体氮化物。在一例中，硬遮罩层216包含碳氮化硅，且硬遮罩层218包含氧化硅。界面层224可包含任何合适材料，比如氧化硅。虚置栅极堆叠210的多种材料层的形成方法可为任何合适制程，比如化学气相沉积、物理气相沉积、原子层沉积、化学氧化、其他合适制程、或上述的组合。
如图1A、图3A与图3B所示，方法100的步骤104形成介电层220于装置200上。在许多实施例中，介电层220顺应性地形成于装置200(包括半导体鳍状物204、介电鳍状物206、与虚置栅极堆叠210)上。介电层220可包含任何合适的介电材料如含氮介电材料，且其形成方法可为任何合适方法如原子层沉积、化学气相沉积、物理气相沉积、其他合适方法、或上述的组合。在所述实施例中，介电层220的形成方法为热原子层沉积制程。在一些例子中，介电层220可包含氮化硅、碳氮化硅、碳氮氧化硅、其他合适介电材料、或上述的组合。在所述实施例中，介电层220包括两部分：沉积于半导体鳍状物204的侧壁上的部分220A，与沉积于介电鳍状物206的侧壁上的部分220B。在实施例中，部分220A与220B隔有后续的介电层222(如下述)。
如图1A、图3A与图3B所示，方法100的步骤106形成介电层222于介电层220上。与介电层220类似，介电层222顺应性地形成于虚置栅极堆叠210上。值得注意的是，由于介电鳍状物206的存在会减少鳍状物置鳍状物的空间如图3B所示，介电层222可填入介电层220上的任何间隙。介电层222可包含任何合适介电材料如含氧的介电材料或高介电常数的介电材料，且其形成方法可为任何合适方法如原子层沉积、化学气相沉积、物理气相沉积、其他合适方法、或上述的组合。在所述实施例中，介电层220的形成方法为热原子层沉积。在一些例子中，介电层222可包含氧化硅、碳氧化硅、高介电常数的介电材料(如氧化铪、氧化锆、氧化镧、氧化钇、或类似物)、其他合适介电材料、或上述的组合。值得注意的是，介电层220与222的厚度取决于半导体鳍状物204与介电鳍状物206之间的鳍状物至鳍状物空间，但不局限于任何特定数值。举例来说，介电层220与222的厚度可各自小于约10nm。此外，本公开实施例的介电层220与222包括不同组成，使两种材料层对一般蚀刻剂具有蚀刻选择性。
如图1A、图4A与图4B所示，方法100的步骤108移除半导体鳍状物204的一部分以形成凹陷230。在许多实施例中，方法100以合适的蚀刻制程如干蚀刻制程、湿蚀刻制程、或反应性离子蚀刻制程形成凹陷230。在一些实施例中，方法100选择性地移除半导体鳍状物204而不蚀刻或实质上不蚀刻半导体鳍状物204与介电鳍状物206的侧壁上的介电层220与222的部分。如此处所述，步骤108可移除介电层220与222的部分以及形成于虚置栅极与介电鳍状物206上的硬遮罩层218，以形成凹陷230。步骤108的蚀刻制程可采用干蚀刻制程，其采用的蚀刻剂包括含溴气体(如溴化氢及/或溴仿)、含氟气体(如四氟化碳、六氟化硫、二氟甲烷、及/或六氟乙烷)、其他合适气体、或上述的组合。调整蚀刻制程的时间，可控制半导体鳍状物204的移除量。在一些实施例中，步骤108的蚀刻制程亦移除介电层222形成于介电层220的上表面上的部分。
如图1A、图5A与图5B所示，方法100的步骤110移除介电层220的部分220A，以横向蚀刻凹陷230。在许多实施例中，以合适的蚀刻制程如等向湿蚀刻制程移除部分220A。在一些例子中，蚀刻制程可采用氢氟酸与氨的混合物作为蚀刻剂。值得注意的是，步骤110的蚀刻制程可选择性地移除部分220A，而不移除或实质上不移除介电层222与介电鳍状物206。如此一来，相对于步骤110的蚀刻制程时所用的蚀刻剂，介电层220与介电层222及/或介电鳍状物206之间的蚀刻选择性为至少4。由于凹陷230的开口小，多余蚀刻剂可能会非预期地移除少量的部分220B(损失约7nm至约10nm的高度)。然而这些损失极小且实质上不影响后续的制作步骤。
在一些实施例中，可结合步骤108与110，以在单一制作阶段中移除半导体鳍状物204的部分与介电层220的部分220A。为达此目标，可精细调整移除半导体鳍状物204的部分与部分220A的蚀刻制程，使半导体鳍状物204与介电层222之间的蚀刻选择性，以及介电层220与介电层222之间的蚀刻选择性大，但半导体鳍状物204与介电层220之间的蚀刻选择性最小化或不明显。在一些例子中，蚀刻制程可为干蚀刻制程，其对半导体鳍状物204与介电层222之间(与对介电层220及介电层222之间)的蚀刻选择性可为至少4。干蚀刻制程可采用含溴蚀刻剂(如溴化氢及/或溴仿)、含氟蚀刻剂(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、其他合适气体、或上述的组合。此外，为达此蚀刻选择性，介电层220(包含部分220A与220B)可为金属氧化物材料如氧化铝、氧化铪、氧化锆、其他金属氧化物材料、或上述的组合。
如图4B所示的所述实施例中，由于步骤108的选择性蚀刻制程，凹陷230的宽度w由半导体鳍状物204的宽度所定义。如图5B所示，之后在步骤110时移除部分220A，使宽度w增加至宽度w1，其考量到半导体鳍状物204的宽度以及介电层220(如部分220A)的厚度。因此在上述步骤104的沉积制程时，可调整介电层220的厚度以调整宽度w1。在一些例子中，可调整沉积制程的时间以调整介电层220的厚度。在一些例子中，宽度w1可介于约20nm至约30nm之间。值得注意的是，虽然形成与移除半导体鳍状物204与部分220A的方法可控制如上述(如顺应性的沉积与选择性蚀刻)，明确定义的宽度w1具有微小变异。有利的是，由于每一凹陷230提供后续外延成长源极/漏极结构所用的空间，明确定义的宽度w1可维持外延的源极/漏极结构的尺寸一致，进而改善最终装置效能。
如图1A所示，对半导体鳍状物204含有两个不同的半导体材料204A与204B的实施例而言，方法100的步骤112、114、与116可形成多栅极装置(如全绕式栅极场效晶体管)的部分。可以理解的是，此处所述的步骤112、114、与116仅为举例，若需其他种类的装置如鳍状场效晶体管，则可直接进行方法100的步骤118，如图1B所示。
如图6A与图6B所示，方法100的步骤112以合适的蚀刻制程选择性地移除半导体材料204B的部分，以形成间隙于半导体材料204A的层状物之间，使半导体材料204A悬挂于空间中。如上所述，半导体材料204A包括硅，而半导体材料204B包括硅锗。综上所述，步骤112的蚀刻制程可选择性地移除硅锗的部分，而不移除或实质上不移除硅。在一些实施例中，蚀刻制程微等向蚀刻制程(如干蚀刻制程或湿蚀刻制程)，且以蚀刻制程的时间控制半导体材料204B的移除量。在一例中，方法100选择性移除半导体材料204B的部分的方法为湿蚀刻制程，其采用氢氟酸及/或氢氧化铵作为蚀刻剂，可先氧化半导体材料204B的部分已形成氧化硅锗，再移除氧化硅锗。
如图1A、图7A与图7B所示，方法100的步骤114沉积间隔物层240于装置200上。在许多实施例中，顺应性地形成间隔物层240于装置200上，使间隔物层240形成于虚置栅极堆叠210与半导体鳍状物204的保留部分(包括半导体材料204A与204B)的侧壁上。在所述实施例中，间隔物层240形成于介电层222上，以及部分220B与介电鳍状物206的上表面上。如图7A所示，间隔物层240可填入半导体材料204A的层状物之间的空间。在一些实施例中，间隔物层240的沉积方法可为任何合适方法如原子层沉积，以达任何合适厚度。在一些例子中，间隔物层240可包含任何合适的介电材料，比如氮化硅、氧化硅、氮碳化硅、碳氧化硅、其他合适介电材料、或上述的组合。
之后如图1A、图8A与图8B所示，方法100的步骤116在蚀刻制程中移除间隔物层240的部分，只保留间隔物层240的部分于半导体材料204B的侧壁上。间隔物层240的保留部分形成间隔物于半导体材料204B的露出侧壁上，并设置为有助于形成多栅极装置的后续制作步骤。在一些例子中，间隔物层240的保留部分设置以减少最终多栅极装置的寄生电容。在一些实施例中，步骤116的蚀刻制程为等向蚀刻制程，而蚀刻制程的时间可控制间隔物层240的移除量。在一些例子中，步骤116的蚀刻制程所移除的间隔物层240的厚度可为约3nm至约7nm。本公开实施例当然不限于这些尺寸范围。
如图1B、图9A与图9B所示，方法100的步骤118形成外延的源极/漏极结构250于凹陷230中。如图9A所示，外延的源极/漏极结构250可包含多个外延半导体层如层状物252与254。在一些实施例中，层状物252与254包含的掺质量不同。在一些例子中，层状物252中包含的掺质量小于层状物254中包含的掺质量，不过本公开实施例当然不限于此设置。如图9B所示，外延的源极/漏极结构250(此图只显示层状物254)形成于凹陷230中并沿着介电层222的侧壁。换言之，外延的源极/漏极结构250的横向成长受限于凹陷230的宽度w1。如上所述，由于控制沉积与选择性蚀刻半导体鳍状物204与介电层220的部分220A，使凹陷230具有明确定义的宽度w1，亦可明确控制外延的源极/漏极结构250的尺寸为实质上一致且变异小的尺寸(比如具有宽度w1)。在许多实施例中，每一半导体鳍状物204的宽度与介电层220的厚度(见图4B与5B)定义每一外延的源极/漏极结构250。在所述实施例中，每一外延的源极/漏极结构250的底部与介电层220隔有气隙288，不过本公开实施例不局限于此设置。
外延的源极/漏极结构250(如包含其中的层状物252与254)的形成方法可为任何合适方法，比如分子束外延、有机金属化学气相沉积、其他合适外延成长制程、或上述的组合。外延的源极/漏极结构250适用于p型鳍状场效晶体管(如p型外延材料)，或适用于n型鳍状场效晶体管(如n型外延材料)。p型外延材料可包含一或多个硅锗的外延层，而硅锗掺杂p型掺质如硼、锗、铟、及/或其他p型掺质。n型外延材料可包含一或多个硅或碳化硅的外延层，而硅或碳化硅可掺杂n型掺质如砷、磷、及/或其他n型掺质。
如图1B、图10A与图10B所示，方法100的步骤120由任何合适的蚀刻制程选择性地移除介电层222，以形成与外延的源极/漏极结构250(如层状物254)相邻的凹陷260。在许多实施例中，蚀刻制程移除位于外延的源极/漏极结构250与介电层220的部分220B之间的介电层222。蚀刻制程可采用任何合适的蚀刻剂，其设置为移除介电层222而不移除或实质上不移除外延的源极/漏极结构250与介电层220。在一些实施例中，蚀刻制程可为等向蚀刻制程(如等向的干蚀刻或等向的湿蚀刻制程)，其采用的蚀刻剂包括氢氟酸、氨、三氟化氮、其他合适蚀刻剂、或上述的组合。与形成凹陷230的步骤类似，凹陷260设置为具有明确定义的宽度w’，端视介电层222的厚度而定。综上所述，当步骤120进行选择性移除时，凹陷260的宽度w’可依至或实质上一致。在一些例子中，宽度w’为约5nm至约15nm。在许多实施例中，凹陷260设置以容纳包覆源极/漏极结构250的硅化物层。
如图1B、图11A与图11B所示，方法100的步骤122以合适的蚀刻制程选择性地移除介电层220的保留部分(如部分220B)时，可加大凹陷260至宽度w1’。步骤122可采用等向干蚀刻或湿蚀刻制程，其采用氢氟酸、氨、及/或三氟化氮的组合做为蚀刻剂。在一些实施例中，移除介电层220的保留部分所用的蚀刻配方，与移除介电层222所用的蚀刻配方类似，然而可精细调整蚀刻选择性使步骤122的蚀刻制程选择性地移除介电层220而不蚀刻或实质上不蚀刻介电鳍状物206或外延的源极/漏极结构250。在一些实施例中，加大凹陷260的实施方式可形成气隙于外延的源极/漏极结构250与介电鳍状物206之间，以降低装置200的寄生电容。在其他实施例或额外实施例中，需加大凹陷260以适于沉积硅化物层(如下述的硅化物层270)，进而符合装置效能及/或沉积能力的考量。在一些实施例中，可自方法100省略步骤122，即可在方法100的步骤120之后直接进行步骤124。
如图1B、图12A与图12B所示，方法100的步骤124形成硅化物层270于凹陷260中外延的源极/漏极结构250上，使硅化物层270包覆外延的源极/漏极结构250(如图12B所示的层状物254)。在许多实施例中，硅化物层270包括镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物、其他合适硅化物、或上述的组合。硅化物层270的形成方法可为任何合适方法。在一例中，可沉积金属层如镍于装置200上，且沉积制程可为化学气相沉积、原子层沉积、物理气相沉积、其他合适制程、或上述的组合。接着退火装置200，使金属层与外延的源极/漏极结构250的半导体材料反应形成硅化物层270。之后移除未反应的金属层，保留硅化物层270于外延的源极/漏极结构250上。在另一例中，可由此处提供的合适沉积方法，选择性地沉积金属层于外延的源极/漏极结构250的半导体材料上。之后退火装置200以形成硅化物层270于凹陷260中外延的源极/漏极结构250上。在一些实施例中，步骤124的硅化物层270可部分或完全地填入凹陷260，端视凹陷260的宽度w1’的特定数值而定。在一些例子中，硅化物层270的厚度可为约5nm至约10nm，其可为凹陷260的宽度w1’的约30％至约100％。如此一来，步骤124在形成硅化物层270之后，可保留气隙294于部分220B与硅化物层270之间，端视硅化物层270的厚度而定。
值得注意的是，由于在使介电层222凹陷之后与形成源极/漏极接点的前实施步骤124，凹陷260可提供空间以用于即将形成在外延的源极/漏极结构250的露出表面上的硅化物层270，使硅化物层270包覆外延的源极/漏极结构250。有利的是，此处提供的实施例可增加硅化物层270与外延的源极/漏极结构250之间的接触面积，进而降低外延的源极/漏极结构250与之后形成的源极/漏极接点之间的接点电阻。
如图1B、13A与图13B所示，方法100的步骤126在栅极置换制程中将虚置栅极堆叠210置换为金属栅极结构280。在此实施例中，金属栅极结构280为高介电常数的栅极介电层与金属栅极结构，其栅极介电层的介电常数大于氧化硅的介电常数(约3.9)。步骤126的栅极置换制程可采用一系列制作步骤，其详述如下。
在一些实施例中，方法100先沉积接点蚀刻停止层282于装置200上。接点蚀刻停止层282可包含氮化硅、氮氧化硅、含氧或碳元素的氮化硅、其他合适材料、或上述的组合，且其形成方法可为化学气相沉积、物理气相沉积、原子层沉积、其他合适方法、或上述的组合。方法100接着可沉积层间介电层284于接点蚀刻停止层282上。层间介电层284包括介电材料如四乙氧基硅烷的氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅如硼磷硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、硼硅酸盐玻璃、其他合适介电材料、或上述的组合。层间介电层284可包含多种介电材料的多层结构，且其形成方法可为沉积制程如化学气相沉积、可流动的化学气相沉积、旋转涂布玻璃、其他合适方法、或上述的组合。在一些实施例中，形成层间介电层284的方法还包含进行化学机械研磨制程，可平坦化装置200的上表面，以露出虚置栅极堆叠210的上表面。
对多栅极装置如全绕式栅极场效晶体管的实施例而言，以图13A为例，在形成接点蚀刻停止层282及/或层间介电层284之前，蚀刻制程自半导体鳍状物204选择性地移除半导体材料204B的层状物(包含硅锗)，使孔洞或间隙(未图示)形成于半导体材料204A的层状物(包含硅)的堆叠之间。在一些实施例中，蚀刻制程可为干蚀刻制程或湿蚀刻制程。在一实施例中，方法100选择性地移除半导体材料204B的部分的步骤为湿蚀刻制程，其可采用氢氟酸极/或氢氧化铵作为蚀刻剂。
之后方法100的步骤126以任何合适方法移除虚置栅极堆叠210，以形成栅极沟槽(未图示)于半导体鳍状物204上。形成栅极沟槽的方法可包括一或多道蚀刻制程，其对虚置栅极堆叠210中包含的材料(如虚置栅极211中包含的多晶硅)具有选择性。蚀刻制程可包含干蚀刻、湿蚀刻、反应性离子蚀刻、其他合适的蚀刻方法、或上述的组合。
方法100接着形成金属栅极结构280于栅极沟槽中。对半导体鳍状物204包含交替的半导体材料204A与204B的堆叠的实施例而言，自装置200移除半导体材料204B之后，亦沉积金属栅极结构280的多种材料层于半导体材料204A的层状物之间的间隙中。虽然未图示，但金属栅极结构280可包含多种材料层，比如高介电常数的栅极介电层形成于接口层224上、功函数金属层形成于高介电常数的栅极介电层上、基体导电层形成于功函数金属层上、其他合适层、或上述的组合。金属栅极结构280可包含其他材料层如阻障层、粘着层、硬遮罩层、及/或盖层。高介电常数的介电层可包含一或多种高介电常数的介电材料(或一或多层的高介电常数的介电材料)，比如氧化铪硅、氧化铪、氧化铝、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、或上述的组合。功函数金属层可包含任何合适材料，比如氮化钛、氮化钽、钌、钼、钨、铂、钛、铝、碳化钽、碳氮化钽、氮化钽硅、氮化钛硅、其他合适材料、或上述的组合。在一些实施例中，功函数金属层包括相同或不同种类的多个材料层(比如都是n型功函数金属或都是p型功函数金属)，以达所需的临界电压。基体导电层可包括铝、铜、钨、钴、钌、其他合适导电材料、或上述的组合。金属栅极结构280的多种层状物的形成方法可为任何合适方法，比如化学气相沉积、原子层沉积、物理气相沉积、电镀、化学氧化、热氧化、其他合适方法、或上述的组合。方法100之后可进行一或多道研磨制程如化学机械研磨，以移除任何多余的导电材料并平坦化装置200的上表面。
图14A与图14B是实施步骤122与126之后的装置200的附图，比如选择性移除介电层220的保留部分(如部分220B)之后的装置200。图14A与图14B所示的实施例与图13A与图13B所示的实施例类似，差别在于接点蚀刻停止层282位于金属栅极结构280的侧壁上(如图14A所示)，并位于半导体鳍状物204与介电鳍状物206的侧壁之间(如图14B所示)。
如图1B所示，方法100的步骤128可进行额外制程步骤。举例来说，可形成额外的垂直内连线结构如接点290/292及/或通孔，及/或水平内连线结构如线路，以及多层内连线结构如金属层与层间介电层于装置200上。多种内连线结构可采用多种导电材料，包括铜、钨、钴、铝、钛、钽、铂、钼、银、金、锰、锆、钌、上述的合金、金属硅化物、其他合适材料、或上述的组合。金属硅化物可包含镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物、其他合适的金属硅化物、或上述的组合。
本公开的一或多个实施例提供多种优点至半导体装置与其形成方法，但不局限于此。本公开实施例提供形成硅化物层于外延的源极/漏极结构上的方法。本公开实施例包括形成硅化物层以包覆外延的源极/漏极结构。在许多实施例中，在形成接点沟槽或接点孔之前，按序移除(如选择性移除)多个鳍状物侧壁间隔物的步骤，设置为定义外延的源极/漏极结构与硅化物层形成其中的空间。综上所述，为了减少外延的源极/漏极结构与源极/漏极接点之间的接点电阻，可提供足够的制程容许范围以用于形成一致尺寸的外延的源极/漏极结构与包覆的硅化物层。
在一实施例中，半导体结构的形成方法包括：形成第一介电层于自基板凸起的半导体鳍状物上；形成第二介电层于第一介电层上；接着移除半导体鳍状物的一部分，以形成第一介电层的多个部分所定义的第一凹陷；之后移除定义第一凹陷的第一介电层的部分。方法之后形成外延的源极/漏极结构于第一凹陷中，使外延的源极/漏极结构形成于第二介电层的多个部分之间；移除第二介电层以形成第二凹陷，其中第二凹陷位于外延的源极/漏极结构与第一介电层的保留部分之间；以及接着形成硅化物层于外延的源极/漏极结构上，其中硅化物层包覆外延的源极/漏极结构。
在一些实施例中，形成第一介电层的步骤包括顺应性地沉积第一介电材料于半导体鳍状物上。
在一些实施例中，形成第二介电层的步骤包括将第二介电材料填入第一介电的部分之间的空间，且第二介电材料与第一介电材料不同。
在一些实施例中，移除半导体鳍状物的部分的步骤包括移除第一介电层的上表面上的第二介电层的部分。
在一些实施例中，移除第一介电层的部分的步骤采用的蚀刻剂包含氢氟酸、氨、或上述的组合。
在一些实施例中，方法还包括在形成硅化物层之前，移除第一介电层的保留部分以加大第二凹陷。
在一些实施例中，方法还包括形成接点蚀刻停止层于第二凹陷中的硅化物层上，其中接点蚀刻停止层包覆硅化物层。
在另一实施例中，半导体结构的形成方法包括：形成半导体鳍状物与介电鳍状物于基板上，其中介电鳍状物与半导体鳍状物相邻；形成虚置栅极堆叠于半导体鳍状物与介电鳍状物上；沉积第一介电层于半导体鳍状物与介电鳍状物上；以及沉积第二介电层于第一介电层上。方法移除半导体鳍状物的部分以形成第一凹陷，其中移除步骤移除半导体鳍状物的侧壁上的第一介电层的部分；沉积外延的半导体层于第一凹陷中；以及移除第二介电层以形成外延的半导体层与第一介电层的保留部分所定义的第二凹陷。方法之后形成硅化物层于第二凹陷中的外延的半导体层上；以及将虚置栅极堆叠置换为金属栅极结构。
在一些实施例中，形成半导体鳍状物的步骤包括形成交替的含硅半导体材料层与含硅锗半导体材料层。
在一些实施例中，方法还包括在移除半导体鳍状物的部分之后，自半导体状物移除含硅锗半导体材料的部分；沉积第三介电层于含硅锗半导体材料的保留部分上；以及
蚀刻第三介电层以形成间隔物于含硅锗半导体材料的保留部分的侧壁上。
在一些实施例中，将虚置栅极堆叠置换为金属栅极结构的步骤包括：移除含硅锗半导体材料的保留部分，以形成间隙于含硅半导体材料的层状物之间；沉积接点蚀刻停止层于第二凹陷中的硅化物层上；形成层间介电层于接点蚀刻停止层上；移除虚置栅极堆叠以形成栅极沟槽于半导体鳍状物上；以及形成金属栅极结构于栅极沟槽中，以及含硅半导体材料的层状物之间的间隙中。
在一些实施例中，移除半导体鳍状物的部分的步骤，移除介电鳍状物的侧壁上的第一介电层的部分。
在一些实施例中，将虚置栅极堆叠置换为金属栅极结构的步骤包括：沉积接点蚀刻停止层于第二凹陷中的硅化物层上；形成层间介电层于接点蚀刻停止层上；移除虚置栅极堆叠以形成栅极沟槽于半导体鳍状物上；以及形成金属栅极结构于栅极沟槽中。
在一些实施例中，方法还包括形成源极/漏极接点于硅化物层上，其中形成源极/漏极接点的步骤包括：形成接点沟槽于层间介电层中；以及沉积导电材料于接点沟槽中，以形成源极/漏极接点。
在一些实施例中，沉积硅化物层的步骤部分地填入第二凹陷。
在又一实施例中，半导体结构包括：半导体鳍状物，位于基板上；外延的源极/漏极结构，位于半导体鳍状物上；硅化物层，位于外延的源极/漏极结构上，其中硅化物层位于外延的源极/漏极结构的侧壁上；介电层，位于硅化物层的侧壁上；以及源极/漏极接点，位于外延的源极/漏极结构上并位于层间介电层中。
在一些实施例中，介电层为第一介电层，且还包括第二介电层，其中第二介电层包覆硅化物层并分隔硅化物层与第一介电层。
在一些实施例中，半导体结构还包括气隙于外延的源极/漏极结构底部与介电层底部之间。
在一些实施例中，半导体鳍状物包括交替的硅层与硅锗层。
在一些实施例中，半导体结构还包括介电鳍状物与半导体鳍状物相邻并位于基板上，其中介电层位于介电鳍状物的侧壁上。
上述实施例的特征有利于本技术领域中技术人员理解本公开。本技术领域中技术人员应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开精神与范围，并可在未脱离本公开的精神与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体结构的形成方法，包括：
形成一第一介电层于自一基板凸起的一半导体鳍状物上；
形成一第二介电层于该第一介电层上；
移除该半导体鳍状物的一部分，以形成该第一介电层的多个部分所定义的一第一凹陷；
移除定义该第一凹陷的该第一介电层的所述部分；
形成一外延的源极/漏极结构于该第一凹陷中，使该外延的源极/漏极结构形成于该第二介电层的多个部分之间；
移除该第二介电层以形成一第二凹陷，其中该第二凹陷位于该外延的源极/漏极结构与该第一介电层的保留部分之间；以及
形成一硅化物层于该外延的源极/漏极结构上，其中该硅化物层包覆该外延的源极/漏极结构。
CN201911011224.1A 2018-10-23 2019-10-23 半导体结构的形成方法 Pending CN111092122A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749448P 2018-10-23 2018-10-23
US62/749,448 2018-10-23
US16/444,735 US10847373B2 (en) 2018-10-23 2019-06-18 Methods of forming silicide contact in field-effect transistors
US16/444,735 2019-06-18

Publications (1)

Publication Number Publication Date
CN111092122A true CN111092122A (zh) 2020-05-01

Family

ID=70280952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911011224.1A Pending CN111092122A (zh) 2018-10-23 2019-10-23 半导体结构的形成方法

Country Status (3)

Country Link
US (4) US10847373B2 (zh)
CN (1) CN111092122A (zh)
TW (1) TW202025398A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764351A (zh) * 2020-08-21 2021-12-07 台湾积体电路制造股份有限公司 半导体器件和制造方法
US20220328477A1 (en) * 2021-04-08 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure including forksheet transistors and methods of forming the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031502B2 (en) * 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices
US10910470B1 (en) * 2019-07-18 2021-02-02 International Business Machines Corporation Nanosheet transistors with inner airgaps
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11489063B2 (en) * 2019-08-30 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of manufacturing a source/drain feature in a multi-gate semiconductor structure
US11264485B2 (en) 2019-10-24 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure for semiconductor device
US11227956B2 (en) 2019-12-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet field-effect transistor device and method of forming
DE102020134536B4 (de) * 2020-01-29 2025-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Luftspalt in inneren abstandshaltern und verfahren zum fertigen desselben in feldeffekttransistoren
DE102020130150A1 (de) * 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen mit rückseitiger stromschiene und rückseitiger selbstjustierender durchkontaktierung
KR102890787B1 (ko) * 2020-04-07 2025-11-26 삼성전자주식회사 게이트 스페이서를 갖는 반도체 소자들
CN113140565B (zh) * 2020-04-28 2025-01-14 台湾积体电路制造股份有限公司 半导体器件和制造方法
DE102020131611B4 (de) * 2020-05-28 2025-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit luftspalten und verfahren zu deren herstellung
US11848238B2 (en) 2020-06-30 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for manufacturing semiconductor devices with tunable low-k inner air spacers
US12107087B2 (en) 2020-10-30 2024-10-01 Taiwan Semiconductor Manufacturing Company, Ltd Semiconductor device with gate isolation structure and method for forming the same
EP4009377A1 (en) * 2020-12-07 2022-06-08 Samsung Electronics Co., Ltd. Semiconductor device
US12243783B2 (en) * 2021-02-04 2025-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source/drain recess formation with metal-comprising masking layers and structures resulting therefrom
US11757024B2 (en) * 2021-04-07 2023-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Etch selectivity control for epitaxy process window enlargement in semiconductor devices
US12218214B2 (en) * 2021-04-15 2025-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain silicide for multigate device performance and method of fabricating thereof
US20220359652A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with wrap around silicide layer
US12191379B2 (en) * 2021-07-09 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate semiconductor device with inner spacer and fabrication method thereof
US12363988B2 (en) * 2021-07-09 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Inner spacer features for multi-gate transistors
US12317549B2 (en) * 2021-07-23 2025-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric fin structures with varying height
US12414354B2 (en) * 2021-08-30 2025-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strutures with dielectric fins
KR20230043455A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 반도체 장치
US12266538B2 (en) * 2022-02-17 2025-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device using etchant composition having high etching selectivity
US20230393092A1 (en) * 2022-06-02 2023-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8722109B1 (en) 2013-03-12 2014-05-13 Abdul-Wahab Fahad Al-Shemmeri Composition comprising plant extracts and essential oils
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10438948B2 (en) * 2016-01-29 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device of preventing merging of resist-protection-oxide (RPO) between adjacent structures
US10944009B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating a FinFET device with wrap-around silicide source/drain structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764351A (zh) * 2020-08-21 2021-12-07 台湾积体电路制造股份有限公司 半导体器件和制造方法
CN113764351B (zh) * 2020-08-21 2024-04-12 台湾积体电路制造股份有限公司 半导体器件和制造方法
US20220328477A1 (en) * 2021-04-08 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure including forksheet transistors and methods of forming the same
US12464812B2 (en) * 2021-04-08 2025-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure including forksheet transistors and methods of forming the same

Also Published As

Publication number Publication date
US20200126798A1 (en) 2020-04-23
US20210074548A1 (en) 2021-03-11
TW202025398A (zh) 2020-07-01
US11764065B2 (en) 2023-09-19
US20220238341A1 (en) 2022-07-28
US10847373B2 (en) 2020-11-24
US20230369054A1 (en) 2023-11-16
US11309187B2 (en) 2022-04-19
US12009216B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
US12009216B2 (en) Methods of forming silicide contact in field-effect transistors
US11996483B2 (en) FET with wrap-around silicide and fabrication methods thereof
TWI711075B (zh) 半導體結構及其製造方法
US10734519B2 (en) Structure and method for FinFET device with asymmetric contact
US11367782B2 (en) Semiconductor manufacturing
US12368060B2 (en) Semiconductor devices and methods of manufacturing
US20210043764A1 (en) Structure and Method for FinFET Device with Contact Over Dielectric Gate
US20220384572A1 (en) Semiconductor Devices and Methods of Manufacturing
CN110783202A (zh) 半导体结构的制作方法
US11916114B2 (en) Gate structures in transistors and method of forming same
TW202002004A (zh) 半導體結構的製造方法
US11133223B2 (en) Selective epitaxy
US20220293792A1 (en) Structure and Method for FinFET Device with Asymmetric Contact
TWI783350B (zh) 半導體結構與其形成方法
CN113363213A (zh) 半导体器件及其形成方法
TWI792891B (zh) 半導體結構及其形成方法
CN114823672A (zh) 半导体器件及方法
TW202143300A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200501

WD01 Invention patent application deemed withdrawn after publication