CN111009525A - Esd保护的栅极接地mos结构 - Google Patents
Esd保护的栅极接地mos结构 Download PDFInfo
- Publication number
- CN111009525A CN111009525A CN201911125437.7A CN201911125437A CN111009525A CN 111009525 A CN111009525 A CN 111009525A CN 201911125437 A CN201911125437 A CN 201911125437A CN 111009525 A CN111009525 A CN 111009525A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- region
- type
- gate
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 238000002513 implantation Methods 0.000 claims description 27
- 239000007943 implant Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000002347 injection Methods 0.000 abstract description 43
- 239000007924 injection Substances 0.000 abstract description 43
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
- H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
- H10D89/815—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base region of said parasitic bipolar transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种半导体集成电路器件，具体涉及一种静电释放(Electro Static Discharge，ESD)保护的栅极接地NMOS管结构。ESD保护的栅极接地MOS结构，包括第一导电类型阱区和第二导电类型阱区，第二导电类型阱区环绕在第一导电类型阱区外侧；第一导电类型阱区中形成第二导电类型扩散区，和环绕第二导电类型扩散区的第一导电类型阱环区；第二导电类型扩散区中形成多个第二导电类型注入区，多个第二导电类型注入区间隔排布，相邻两个第二导电类型注入区的间隔上形成栅极，栅极接地；第二导电类型阱区中设有第二导电类型注入区。通过多指状MOS管和双层保护环能够对输入输出端和电源端同时进行静电保护。
Description
技术领域
本申请涉及一种半导体集成电路器件，具体涉及一种静电释放(Electro StaticDischarge，ESD)保护的栅极接地NMOS管结构。
背景技术
静电释放会对集成电路造成致命的威胁，很大程度上，集成电路的实效是由静电释放引起的，因此需要在集成电路的输入输出端和电源上设置ESD保护电路。
相关技术中，最常用的ESD保护电路时栅极接地MOS，栅极接地MOS作为ESD器件通常是利用形成的寄生NPN三极管来进行钳位电压和泄放电流。一般输入输出端和电源端的需要不同的栅极接地MOS来进行ESD保护，为了提高整个芯片的ESD保护能力，通常需要防止多组电源ESD器件，这不仅会使得集成电路布局较为冗杂还会增加集成电路的生产成本。
发明内容
本申请提供了一种ESD保护的栅极接地MOS结构，可以解决相关技术中集成电路布局较为冗杂还会增加集成电路的生产成本的问题。
一方面，本申请实施例提供了一种ESD保护的栅极接地MOS结构，包括第一导电类型阱区和第二导电类型阱区，所述第二导电类型阱区环绕在所述第一导电类型阱区外侧；
所述第一导电类型阱区中形成第二导电类型扩散区，和环绕所述第二导电类型扩散区的第一导电类型阱环区；
所述第二导电类型扩散区中形成多个第二导电类型注入区，多个所述第二导电类型注入区间隔排布，相邻两个所述第二导电类型注入区的间隔上形成栅极，所述栅极接地；
所述第二导电类型阱区中设有第二导电类型注入区。
可选的，所述第一导电类型阱环区中形成第一导电类型注入区，所述第一导电类型注入区上覆盖有第一接触结构，第一电阻的一端连接所述第一接触结构，所述第一电阻的另一端接地。
可选的，所述第一电阻的阻值范围为1千欧姆～2千欧姆。
可选的，形成器件漏极的所述第二导电类型注入区上覆盖有第二接触结构，和环绕所述第二接触结构的阻挡层。
可选的，所述阻挡层的外侧边缘与所述第二接触结构之间的距离范围为1微米～2微米。
可选的，所述第二接触结构用于连接电源端VDD或输入输出端IO。
可选的，形成器件源极的所述第二导电类型注入区上覆盖有第三接触结构，所述第三接触结构接地。
可选的，所述第二导电类型注入区能够形成器件的源极或漏极，且形成漏极的第二导电类型注入区与形成源极的第二导电类型注入区依次交替排布。
可选的，第二电阻的一端连接所述栅极，所述第二电阻的另一端接地。
可选的，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
本申请技术方案，至少包括如下优点：通过多指状MOS管和双层保护环能够对输入输出端和电源端同时进行静电保护，从而简化集成电路布局。形成了多个呈指状排列的MOS管，多指状MOS管能够钳位电压和泄放电流，能够对输入输出端进行静电保护；双层保护环分别为位于外侧的环形第二导电类型阱区和位于内侧的第一导电类型阱环区，双环和MOS形成的寄生NPN三极管能够钳位电压和泄放电流，能够对电源端进行静电保护。双层保护环能够降低多指状MOS管相互影响产生的低阻抗通路的发生栓锁的风险。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例一的剖视结构示意图。
图2是本申请实施例二至实施例四的剖视结构示意图。
图3是本申请实施例二至实施例四的俯视结构示意图。
图4为本申请实施例二至实施例四的的等效电路图。
100.P型阱区，110.N型阱区，111.第一N型注入区，112.第二N型注入区，113.第三N型注入区，120.p型注入区，200.N型阱区，210.第四N型注入区，300.多晶硅栅层，410.第一接触结构，420.第二接触结构，430.第三接触结构，500.阻挡层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例一：
本实施例提供一种ESD保护的栅极接地MOS结构，ESD保护的栅极接地MOS结构包括：第一导电类型阱区和第二导电类型阱区，第二导电类型阱区环绕在第一导电类型阱区外侧；第一导电类型阱区中形成第二导电类型扩散区，和环绕第二导电类型扩散区的第一导电类型阱环区；第二导电类型扩散区中形成多个第二导电类型注入区，多个第二导电类型注入区间隔排布，相邻两个第二导电类型注入区的间隔上形成栅极，栅极接地；第二导电类型阱区中设有第二导电类型注入区。第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
本实施例中，通过多指状MOS管和双层保护环能够对输入输出端和电源端同时进行静电保护。形成了多个呈指状排列的MOS管，多指状MOS管能够钳位电压和泄放电流，且同时能够对输入输出端和电源端同时进行静电保护；双层保护环分别为位于外侧的环形第二导电类型阱区和位于内侧的第一导电类型阱环区，双层保护环能够降低多指状MOS管相互影响产生的低阻抗通路的风险。
参照图1，第一导电类型为P型，第二导电类型为N型，即ESD保护的栅极接地MOS结构包括：P型阱区100和N型阱区200，N型阱区200环绕在P型阱区100外侧；P型阱区100中形成N型扩散区110和环绕N型扩散区110的P型阱环区，N型扩散区110中形成三个N型注入区，三个N型注入区间隔排布，位于中间的为第一N型注入区111，位于左侧的为第二N型注入区112，位于右侧的为第三N型注入区113；相邻两个N型注入区的间隔上覆有多晶硅栅层300形成栅极，即第二N型注入区112和第一N型注入区111之间的间隔上形成第一栅极，第一N型注入区111和第三N型注入区113之间的间隔上形成第二栅极，第一栅极和第二栅极均接地；N型阱区200中设有N型注入区，位于N型阱区200中的N型注入区为第四N型注入区210。
实施例二：
基于实施例一，本实施例中第一导电类型阱环区中形成第一导电类型注入区，第一导电类型注入区上覆盖有第一接触结构410，第一电阻R1的一端连接第一接触结构410，第一电阻R1的另一端接地。
通过将第一导电类型阱环区中的第一导电类型注入区接地，从而增加了本申请中器件静电释放的通路，避免静电释放不出去的问题。
参照图2和图3，第一导电类型为P型，第二导电类型为N型，即P型阱环区中形成p型注入区120，p型注入区120的上表面上覆盖有第一接触结构410，第一电阻R1的一端连接第一接触结构410，第一电阻R1的另一端接地。第一电阻R1的阻值范围为1千欧姆～2千欧姆。
实施例三：
基于实施例一，本实施例中第二导电类型注入区能够形成器件的源极或漏极，且形成漏极的第二导电类型注入区与形成源极的第二导电类型注入区依次交替排布。相邻两个第二导电类型注入区和第一导电类型阱区之间形成一个MOS管的三极，其中第一导电类型阱区为该MOS管的栅极，两个第二导电类型注入区中的其中一个是该MOS管的漏极，另一个为该MOS管的源极；由于形成漏极的第二导电类型注入区与形成源极的第二导电类型注入区依次交替排布，因此器件中多个指状的MOS管的类型相同，即要么均为N型MOS管要么均为P型MOS管，进而形成多个指状排列的MOS管。至于第二导电类型注入区究竟是形成器件的源极还是器件的漏极，是在该MOS管使用时栅-源电压加上哪个第二导电类型注入区上决定的，加有该栅-源电压的第二导电类型注入区就为源极。
形成器件漏极的第二导电类型注入区上覆盖有第二接触结构420，和环绕第二接触结构420的阻挡层500。
形成器件源极的第二导电类型注入区上覆盖有第三接触结构，第三接触结构接地。
器件的多指状MOS通过第一导电类型阱环区中的第一导电类型注入区接地，以及第三接触结构接地，能够增加多条静电释放通路，避免静电释放阻塞。
参见图2和图3，形成器件漏极的N型注入区上覆盖有第二接触结构420以及环绕第二接触结构420的阻挡层500。形成器件源极的N型注入区上覆盖有第三接触结构，第三接触结构接地。
图2中的N型注入区从左往右依次为：第四N型注入区210、第二N型注入区112、第一N型注入区111、第三N型注入区113和第四N型注入区210。
如图2和图4所示，第四N型注入区210，与第二N型注入区112和P型阱区100形成第一NMOS管N1，第四N型注入区210为该第一NMOS管N1的漏极，第二N型注入区112为该第一NMOS管N1的源极，P型阱区100为栅极。形成漏极的第四N型注入区210上覆盖有第二接触结构420以及环绕第二接触结构420的阻挡层500，形成源极的第二N型注入区112上覆盖有第三接触结构，第三接触结构接地。第一NMOS管N1通过第二N型注入区112和第三接触结构接地实现静电释放通路。
第二N型注入区112，与第一N型注入区111与P型阱区100形成第二NMOS管N2，第二N型注入区112为该第二NMOS管N2的源极，第一N型注入区111为该第二NMOS管N2的漏极，P型阱区100为栅极。形成源极的第二N型注入区112上覆盖有第三接触结构，第三接触结构接地，形成漏极的第一N型注入区111上覆盖有第二接触结构420以及环绕第二接触结构420的阻挡层500。第二NMOS管N2通过p型注入区120和第一接触结构410接地实现静电释放通路。
第一N型注入区111，与第三N型注入区113以及P型阱区100形成第三NMOS管N3，第一N型注入区111为该第三NMOS管N3的漏极，第三N型注入区113为该第三NMOS管N3的源极，P型阱区100为栅极。形成源极的第三N型注入区113上覆盖有第三接触结构，第三接触结构接地。第三NMOS管N3通过p型注入区120和第一接触结构410接地实现静电释放通路。
如图4所示，第一NMOS管N1第二NMOS管N2和第三NMOS管N3栅极连接的第三电阻Rsub为器件工作时P型阱区100形成的电阻。
实施例四
基于实施例三中形成器件漏极的第二导电类型注入区上覆盖有第二接触结构420，和环绕第二接触结构420的阻挡层500。本实施例阻挡层500的外侧边缘与第二接触结构420之间的距离范围WSB为1微米～2微米。第二接触结构420用于连接电源端VDD或输入输出端IO。
另外对于实施例一种的栅极通过连接一电阻然后接地，能够对电路进行保护。因此将第二电阻Rg的一端连接栅极，第二电阻Rg的另一端接地。
第一接触结构410、第二接触结构420和第三接触结构选用导电材料即可，为了提高互连线材料的耐热性第一接触结构410、第二接触结构420和第三接触结构材料可选用具有高温抗氧化性和导电性的硅化物。
显然，为清楚地说明，上述实施例仅仅是以多指状NMOS为例进行描述，其而并非对实施方式的限定，对于多指状PMOS也同样适用。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种ESD保护的栅极接地MOS结构，其特征在于，包括第一导电类型阱区和第二导电类型阱区，所述第二导电类型阱区环绕在所述第一导电类型阱区外侧；
所述第一导电类型阱区中形成第二导电类型扩散区，和环绕所述第二导电类型扩散区的第一导电类型阱环区；
所述第二导电类型扩散区中形成多个第二导电类型注入区，多个所述第二导电类型注入区间隔排布，相邻两个所述第二导电类型注入区的间隔上形成栅极，所述栅极接地；
所述第二导电类型阱区中设有第二导电类型注入区。
2.如权利要求1所述的ESD保护的栅极接地MOS结构，其特征在于，所述第一导电类型阱环区中形成第一导电类型注入区，所述第一导电类型注入区上覆盖有第一接触结构，第一电阻的一端连接所述第一接触结构，所述第一电阻的另一端接地。
3.如权利要求2所述的ESD保护的栅极接地MOS结构，其特征在于，所述第一电阻的阻值范围为1千欧姆～2千欧姆。
4.如权利要求1所述的ESD保护的栅极接地MOS结构，其特征在于，形成器件漏极的所述第二导电类型注入区上覆盖有第二接触结构，和环绕所述第二接触结构的阻挡层。
5.如权利要求4所述的ESD保护的栅极接地MOS结构，其特征在于，所述阻挡层的外侧边缘与所述第二接触结构之间的距离范围为1微米～2微米。
6.如权利要求4所述的ESD保护的栅极接地MOS结构，其特征在于，所述第二接触结构用于连接电源端VDD或输入输出端IO。
7.如权利要求4所述的ESD保护的栅极接地MOS结构，其特征在于，形成器件源极的所述第二导电类型注入区上覆盖有第三接触结构，所述第三接触结构接地。
8.如权利要求7所述的ESD保护的栅极接地MOS结构，其特征在于，所述第二导电类型注入区能够形成器件的源极或漏极，且形成漏极的第二导电类型注入区与形成源极的第二导电类型注入区依次交替排布。
9.如权利要求1所述的ESD保护的栅极接地MOS结构，其特征在于，第二电阻的一端连接所述栅极，所述第二电阻的另一端接地。
10.如权利要求1～9中任意一项权利要求所述的所述的ESD保护的栅极接地MOS结构，其特征在于，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911125437.7A CN111009525B (zh) | 2019-11-18 | 2019-11-18 | Esd保护的栅极接地mos结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911125437.7A CN111009525B (zh) | 2019-11-18 | 2019-11-18 | Esd保护的栅极接地mos结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111009525A true CN111009525A (zh) | 2020-04-14 |
| CN111009525B CN111009525B (zh) | 2023-08-18 |
Family
ID=70113754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911125437.7A Active CN111009525B (zh) | 2019-11-18 | 2019-11-18 | Esd保护的栅极接地mos结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111009525B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020140037A1 (en) * | 2001-03-30 | 2002-10-03 | Jong-Chuck Jung | Integrated circuit with silicided ESD protection transistors |
| CN202888176U (zh) * | 2012-05-29 | 2013-04-17 | 上海腾怡半导体有限公司 | 一种bcd工艺下的esd器件结构 |
| US20140159206A1 (en) * | 2012-12-10 | 2014-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for ESD Structures |
| US9368487B1 (en) * | 2015-01-28 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device with dynamic low voltage triggering mechanism |
| CN106531734A (zh) * | 2015-09-14 | 2017-03-22 | 上海岭芯微电子有限公司 | Esd保护结构 |
-
2019
- 2019-11-18 CN CN201911125437.7A patent/CN111009525B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020140037A1 (en) * | 2001-03-30 | 2002-10-03 | Jong-Chuck Jung | Integrated circuit with silicided ESD protection transistors |
| CN202888176U (zh) * | 2012-05-29 | 2013-04-17 | 上海腾怡半导体有限公司 | 一种bcd工艺下的esd器件结构 |
| US20140159206A1 (en) * | 2012-12-10 | 2014-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for ESD Structures |
| US9368487B1 (en) * | 2015-01-28 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device with dynamic low voltage triggering mechanism |
| CN106531734A (zh) * | 2015-09-14 | 2017-03-22 | 上海岭芯微电子有限公司 | Esd保护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111009525B (zh) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102361141B1 (ko) | 정전기 방전 보호용 반도체 소자 | |
| TWI693691B (zh) | 用於靜電放電保護的閘極耦合的ｎ型金屬氧化物半導體裝置 | |
| US6670678B2 (en) | Semiconductor device having ESD protective transistor | |
| CN104218077A (zh) | Esd晶体管 | |
| CN105206609A (zh) | 用于cmos集成电路的紧凑保护环结构 | |
| WO2011108445A1 (ja) | Ｅｓｄ保護回路及びこれを備えた半導体装置 | |
| US10008492B2 (en) | Electrostatic discharge (ESD) protection device and method fabricating the ESD protection device | |
| JP5359072B2 (ja) | 半導体装置 | |
| JP5165321B2 (ja) | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 | |
| US8866228B2 (en) | Diode and electrostatic discharge protection circuit including the same | |
| CN111009525A (zh) | Esd保护的栅极接地mos结构 | |
| CN103904077B (zh) | Esd保护结构、集成电路和半导体器件 | |
| CN107799515A (zh) | 半导体装置 | |
| KR20120020725A (ko) | 정전기 방전 보호소자 | |
| CN115579359A (zh) | 用于静电防护的ggnmos结构 | |
| CN108649028B (zh) | 静电保护器件 | |
| JP2004200601A (ja) | オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 | |
| TWI843628B (zh) | 靜電放電保護裝置及電晶體結構 | |
| JP2007019413A (ja) | 保護回路用半導体装置 | |
| JP2012028380A (ja) | 半導体装置 | |
| CN114446948B (zh) | 一种适用于多端口静电保护mos结构 | |
| CN112397501B (zh) | 静电放电保护电路 | |
| TWI440157B (zh) | 高電壓靜電放電防護用之自我檢測裝置及其製造方法 | |
| JP2009038101A (ja) | 半導体装置 | |
| US11152247B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |