[go: up one dir, main page]

CN1198330C - 布线设计方法 - Google Patents

布线设计方法 Download PDF

Info

Publication number
CN1198330C
CN1198330C CNB021057540A CN02105754A CN1198330C CN 1198330 C CN1198330 C CN 1198330C CN B021057540 A CNB021057540 A CN B021057540A CN 02105754 A CN02105754 A CN 02105754A CN 1198330 C CN1198330 C CN 1198330C
Authority
CN
China
Prior art keywords
wiring
wire harness
striped
cross
stripeds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021057540A
Other languages
English (en)
Other versions
CN1404133A (zh
Inventor
穴沢哲哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1404133A publication Critical patent/CN1404133A/zh
Application granted granted Critical
Publication of CN1198330C publication Critical patent/CN1198330C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10W20/43
    • H10W20/42

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

首先,条纹布线A与B相互虚交叉。每一条纹布线A和B中线束的宽度设置为等于或小于在制造过程限制的最大线宽度。然后,将交叉部分条纹布线A和B的线束宽度相互比较,其中较长的线束设置为待移动位置的线束。但是,只有交叉部分的线束需要移动位置。然后,条纹布线A和B的中心线X和Y的交叉点被设置为参考位置,待移动位置的线束向着远离参考位置的方向移动,直到布线占有率等于或小于布线最大占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。

Description

布线设计方法
技术领域
本发明涉及一种半导体集成电路的布线设计方法,尤其涉及条纹布线交叉部分的结构,每一组布线都包含由若干宽度等于或小于限定的固定宽度的线束,以及涉及相应的设计方法。
背景技术
近年来,随着半导体集成电路集成度的不断提高,铜布线已经取代了以前主要使用的铝布线。与相同宽度的铝布线相比,铜布线的优点是阻抗比较低,而且对电迁移有较高的阻抗,因而更适合形成微型布线。
铜布线通常是使用一种镶嵌方法形成的,这种方法有时也称为双镶嵌方法。根据镶嵌方法,铜布线是通过这样的一种方法形成的:在半导体衬底上的绝缘薄膜上形成一个沟槽,通过诸如电镀的方式将铜嵌入沟槽,然后用一种化学机械抛光(CMP)方法将绝缘薄膜上一部分铜移去,而在沟槽中留下一部分铜。
现有技术的有代表性的布线方法可参见日本专利申请特开2001-36066,申请日1999年7月15日,在此引入作为参考。
本申请发明者认为在传统的布线设计方法中存在以下问题:在相同的衬底上将宽线和窄线混放在一起,会在使用CMP方法时很难进行均匀抛光。例如,如果根据宽线进行CMP抛光,那么窄线将会变得非常薄。
为了解决这个问题,必须对布线宽度加以限制,而且所有线的宽度必须等于或小于一个限定值(下文中称为线的最大宽度)。由于类似的原因,还必须设定一个单位面积上的布线占有率,使得布线占有率不超过在制造过程中限定的布线最大占有率。尤其是在如图1所示的有大电流通过时的布线配置的情况下,该布线被分成若干线条,每一线条的宽度都小于最大宽度,而且在每线条之间都留有一定的间隔,这样可以使得布线的占有率不超过布线最大占有率。在下文中,图1所示的若干条平行线的组合称为线束,这些线束的一组集合称为条纹布线。
例如,在两组条纹布线的交叉(连接)部分,这两组线的简单交叉会导致如图2所示的状态,在条纹布线A和B的交叉部分,布线占有率超过了单位面积上的布线最大占有率。按照惯例,可以使用如下几种方法来解决这一问题:将交叉部分的线束细化,以便不超过单位面积上的布线最大占有率,如图3所示;在其它布线层构造一根连接线53,条纹布线A和B的线束51和52之间的电连接通过标号为53的布线和标号为54的接触孔来实现,如图4所示。
但是,如图3所示的在交叉部分细化线束的方法可能会使部分线上的电流过大,或者限制条纹布线的电流,无法提供一个必要的电流量。如果按照如图4所示的方法在其它布线层构造一根连接线,就不会有电流量的限制,但是对其它布线层的使用会降低布线设计的自由度。
发明内容
本发明的目的在于提供一种布线结构以及一种布线设计方法,它能够给布线设计以很高的自由度,设置两组条纹布线交叉部分单位面积上的布线占有率,使其等于或小于布线最大占有率,并提供必要的电流量。
依照本发明的一个方面,提供本发明的一种布线设计方法,用于设计条纹布线的交叉部分,这种条纹布线由若干等于或小于限定于固定宽度的线束组成。这种方法包括如下几个步骤:将第一和第二条纹布线相互虚交叉,每组布线由若干等于或小于限定的固定宽度的线束组成;将交叉部分中属于第一或第二条纹布线中的的任一组线束设置为待移动位置的线束;确定一个参考位置;向远离参考位置的方向移动待移动位置的线束,直到在交叉部分第一和第二线束的布线占有率等于或小于布线最大占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。
依照本发明的另一个方面,提供本发明的另外一种布线设计方法,该方法用于设计条纹布线的交叉部分,这种条纹布线由若干等于或小于限定的固定宽度的线束组成。该方法包含如下几个步骤:将第一和第二条纹布线相互虚交叉;从最外侧的线束开始,将第一和第二条纹布线中线束数量较少的布线的线束与另一组条纹布线的线束相连,顺序形成L型的线束;从L型线束的拐角处形成一组辅助线束,该线束的方向垂直于第一和第二条纹布线的中心线;确定一个参考位置;向远离参考位置的方向移动辅助线束,直到每组布线的布线占有率等于或小于布线最大布线占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。
依照本发明的第三个方面,提供一种本发明的半导体装置,它包括:由若干限定于固定宽度或更小宽度的线束组成的第一条纹布线;由若干限定于最大宽度或更小宽度的线束组成的第二条纹布线,与第一条纹布线有交叉部分。在这种情况下,属于第一和第二条纹布线之一的交叉部分中间线束之间的间隔,其宽度要比相同条纹布线中非交叉部分的线束间间隔大。
根据本发明的半导体装置,第一和第二条纹布线相互虚交叉,第一和第二条纹布线之间的交叉部分的线束位置以这种方式进行移位,使得每单位面积上的布线占有率等于或低于布线最大占有率,根据预定的参考位置在交叉位置及其附近形成线束。
因而,根据本发明,由于第一和第二条纹布线是在一个布线层上彼此相连的,没有使用任何其它布线层,这样就提高了布线设计的自由度。另外,根据本发明,由于没有在条纹布线的交叉位置对线束进行细化操作,这样就有可能阻止部分线束电流过大,阻止对条纹布线的电流量进行限制,从而提供必要的电流量,结果,可以确保布线的可靠性。
本发明要求保护的一种布线设计方法,用于设计条纹布线的交叉部分,条纹布线由若干限定于固定宽度或更小宽度的线束组成,该方法包括:一个虚交叉步骤,用于设定第一和第二条纹布线以便使它们彼此虚交叉,该条纹布线由若干限定于固定宽度或更小宽度的线束组成;一个布线设置步骤,用于在第一和第二条纹布线交叉部分的线束中将属于两组布线中的任何一组线束设置为待移动位置的线束;一个参考位置确定步骤,用于确定一个参考位置;以及一个线束移动步骤,用于将待移动位置的线束向着远离参考位置的方向,移动到使第一和第二条纹布线的交叉部分上的布线占有率等于或小于最大布线占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。
根据本发明的上述布线设计方法,另外还包括一个线束长度比较步骤,用于对交叉部分第一和第二条纹布线的线束长度进行比较,其中较长的线束设置为待移动位置的线束。
根据本发明的上述布线设计方法,其中参考位置设置为第一和第二条纹布线中心线的交叉点。
根据本发明的上述布线设计方法,其中参考位置设置为交叉部分线束中最外面的线束的位置。
根据本发明的上述布线设计方法,其中待移动位置的线束沿着一条纹布线的中心线移动,该条纹布线不同于待移动位置的线束所属的条纹布线。
根据本发明的另一种要求保护的布线设计方法,用于设计条纹布线的交叉部分,条纹布线由若干限定于固定宽度或更小宽度的线束组成,该方法包括:一个虚交叉步骤,用于设定第一和第二条纹布线互相虚交叉;一个L形线束形成步骤,从最外侧的线束开始,顺序将第一和第二条纹布线中线束数量较少的布线的线束与另一组布线的线束相连而形成L形线束;一个辅助线束形成步骤,用于从L形线束的拐角处沿垂直于第一和第二条纹布线的中心线的方向形成辅助线束;一个参考位置确定步骤,用于确定一个参考位置;以及一个辅助线束移动步骤,用于将辅助线束向着远离参考位置的方向移动到使第一和第二条纹布线的交叉部分上的布线占有率等于或小于最大布线占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。
根据本发明的上述布线设计方法,其中参考位置设置为第一和第二条纹布线中心线的交叉部分。
根据本发明的上述布线设计方法,其中辅助线束是从距参考位置最近的L形线束的拐角处开始顺序形成的。
根据本发明要求保护的一种半导体装置,包括:一个第一条纹布线,由若干限定于固定宽度或更小宽度的线束组成;以及一个第二条纹布线,由若干限定于固定宽度或更小宽度的线束组成,而且与上述第一条纹布线有交叉部分,其中属于第一和第二条纹布线之一的交叉部分的线束之间的间隔被设置为宽于属于同一条纹布线中除交叉部分之外的其它部分的线束之间的间隔,该间隔的设置使得交叉部分上的布线占有率不高于最大布线占有率,上述第一与第二条纹布线在相同的布线层上相互连接。
根据本发明的上述半导体装置,其中在第一和第二条纹布线的交叉部分的线束中比较长的线束之间的间隔被设置。
根据本发明的上述半导体装置,其中在第一和第二条纹布线的交叉部分的线束中数目比较少的线束之间的间隔被设置。
根据本发明的上述半导体装置,还包含L形线束,该线束通过将上述第一和第二条纹布线中线束数目较少的布线的线束与另一条纹布线的线束相连,从最外侧的线束开始,顺序形成,所述L形线束沿着所述第一和第二条纹布线的交叉部分从外侧向内侧的方向并排布置。
根据本发明的上述半导体装置,其中交叉部分形成一种三线连接,在此连接中上述第一条纹布线的末端与上述第二条纹布线相连。
根据本发明的上述半导体装置,其中交叉部分形成一种四线连接,在此连接中上述第一与第二条纹布线在预定的位置上相互交叉。
附图说明
图1所示为将一条宽布线分割成若干条宽度小于最大宽度的布线的例子。
图2所示为将两组条纹布线简单交叉的例子。
图3所示为细化交叉部分两组布线线束的例子。
图4所示为通过在其它层上构造的连接线和接触孔连接两组条纹布线的例子。
图5所示为本发明第一实施方案的布线设计方法示意图(1)。
图6所示为本发明第一实施方案的布线设计方法示意图(2)。
图7所示为本发明第一实施方案的布线设计方法示意图(3)。
图8所示为本发明第一实施方案的布线设计方法示意图(4)。
图9所示为第一实施方案布线设计方法的流程图。
图10所示为根据第一实施方案设计的条纹布线的交叉部分。
图11所示为第一实施方案修改例的布线设计方法示意图(1)。
图12所示为第一实施方案修改例的布线设计方法示意图(2)。
图13所示为根据第一实施方案修改例设计的条纹布线的交叉部分。
图14所示为本发明第二实施方案的布线设计方法示意图(1)。
图15所示为本发明第二实施方案的布线设计方法示意图(2)。
图16所示为第二实施方案布线设计方法的流程图。
图17所示为根据第二实施方案设计的条纹布线的交叉部分。
图18所示为本发明第三实施方案的布线设计方法示意图(1)。
图19所示为本发明第三实施方案的布线设计方法示意图(2)。
图20所示为本发明第三实施方案的布线设计方法示意图(3)。
图21所示为本发明第三实施方案的布线设计方法示意图(4)。
图22所示为本发明第三实施方案的布线设计方法示意图(5)。
图23所示为第三实施方案布线设计方法的流程图。
图24所示为根据第三实施方案设计的条纹布线的交叉部分。
图25所示为第三实施方案应用于四线连接的情况时条纹布线的交叉部分。
具体实施方式
下文将结合相应的附图对本发明的优选实施方案进行描述。
(第一实施方案)
图5至8是示意图,示出了根据本发明的第一实施方案的布线设计方法,图9是示出了本实施方案的布线设计方法的一个流程图。
本实施方案给出了本发明用于设计条纹布线A的末端和条纹布线B的交叉(连接)部分的一个例子,其中条纹布线A由4条相互平行的线束11组成,条纹布线B由5条相互平行的线束12组成。
条纹布线A和B的线束11和12都被设置为等于或低于一个最大线宽度a(例如3μm),最大线宽度a是根据制造过程的限制条件确定的。另外,每条线束11和线束12之间的间隔被设置为使得条纹布线A和B单位面积上的布线占有率小于一个布线最大占有率b(例如80%),布线最大占有率是根据制造过程的限制条件确定的。
首先,如图5所示,将条纹布线A和B在预定的位置上简单地相互交叉在一起(第11步)。在该状态下,交叉部分的布线占有率超过了布线最大占有率b。
然后,交叉部分条纹布线A的线束11的长度W1(见图7)与条纹布线B的线束12的长度W2(见图8)进行比较(第12步),其中较长的线束作为待移动位置的线束(第13步)。此处由于条纹布线A的线束11的长度W1比条纹布线B的线束12的长度W2长,所以条纹布线A的线束11被设置为待移动位置的线束。但是,线束11中需要移动位置的部分仅包含它在条纹布线A和B的交叉部分中的那一部分。在下文中,线束11中需要移动位置的部分记为线束11a(见图7)。
如果交叉部分条纹布线A和B的长度W1和W2彼此相等,可以选择条纹布线中的任何一组线束作为待移动位置的线束,也可以将两组线束同时设置为可移动位置的线束。
然后,确定位置移动的一个参考位置。此处,如图5所示,条纹布线A的中心线X与条纹布线B的中心线Y的交叉部分被设置为参考点C(第14步)。然后,如图6所示,向远离参考位置C的方向移动线束11a的位置,直到条纹布线A和B交叉部分及其周围每单位面积上的布线占有率等于或小于布线最大布线占有率b为止(第15步)。在这种情况下,线束11a沿着条纹布线B的中心线Y迁移,使得不超出条纹布线A和B的边界。这样,在条纹布线A和B交叉部分的布线设计就完成了。如图10所示为根据本实施方案设计的一种半导体装置条纹布线的交叉部分。
根据本实施方案,由于条纹布线A和B是在同一个布线层相互连接的,所以没有降低布线设计的自由度,否则的话,如果使用其它布线层来连接条纹布线A和B,布线设计的自由度就会降低。另外,由于交叉部分线束11a的位置是为了满足布线最大占有率而确定的,所以在制造过程中不会难以实现。而且根据本实施方案,交叉部分线束11a只进行位置迁移,不进行线束的细化操作。这样,就会避免部分线束上的大电流和对条纹布线提供的电流量的限制引起的无法提供足够量的电流,从而保证布线的可靠性。
(第一实施方案的修改例)
在上述实施方案中,曾经参照三线连接的情况,其中条纹布线A的末端与条纹布线B相连。但是,本发明还可以用于四线连接(交叉布线)。
图11和12示出了对交叉的条纹布线A和B的交叉部分进行布线设计的方法。条纹布线A由4条相互平行的线束11组成,条纹布线B由5条相互平行的线束12组成。在下文中,将参照图9的流程图进行阐述,类似于前述实施方案的情况。
首先,如图11所示,将条纹布线A和B在预定的位置上简单地相互交叉(第11步)。在该状态下,交叉部分的布线占有率超过了布线最大占有率b。
然后,交叉部分条纹布线A的线束11的长度与条纹布线B的线束12的长度进行比较(第12步),较长的线束作为待移动位置的线束(第13步)。在本例中,条纹布线A的线束11被设置为待移动位置的线束。但是,线束11中需要移动位置的部分仅包含它在条纹布线A和B的交叉部分中的那一部分。在下文中,线束11中需要移动位置的部分记为线束11a。
然后,确定位置移动的一个参考位置。此处,条纹布线A的中心线X与条纹布线B的中心线Y的交叉部分被设置为参考点C(第14步)。然后,如图12所示,向远离参考位置C的方向移动线束11a的位置,直到条纹布线A和B交叉部分及其周围单位面积上的布线占有率小于布线最大布线占有率b为止(第15步)。在这种情况下,线束11a沿着条纹布线B的中心线Y迁移,不超出条纹布线A和B的边界。这样,在条纹布线A和B交叉部分的布线设计就完成了。如图13所示为根据第一实施方案的修改例设计的一种半导体装置条纹布线的交叉部分。
(第二实施方案)
图14和15是示意图,示出了根据本发明的第二实施方案的布线设计方法,图16示出了本实施方案的布线设计方法的一个流程图。
本实施方案给出了本发明用于设计条纹布线A的末端与条纹布线B的交叉部分的一个例子,其中条纹布线A由4条线束21组成,条纹布线B由3条线束22组成。
在本实施方案中,条纹布线A和B的线束21和22也被设置为等于或低于一个最大线宽度a(例如3μm),最大线宽度a是根据制造过程的限制条件确定的。另外,线束21和线束22之间的间隔分别设置为使得每个条纹布线A和B单位面积上的布线占有率小于一个布线最大占有率b(例如80%),布线最大占有率是根据制造过程的限制条件确定的。
首先,如图14所示,将条纹布线A和B在预定的位置上简单地相互交叉(第21步)。在该状态下,交叉部分的布线占有率超过了布线最大占有率b。
然后,交叉部分条纹布线A的线束21的长度W1与条纹布线B的线束22的长度W2进行比较(第22步),较长的线束作为待移动位置的线束(第23步)。此处由于条纹布线B的线束22的长度W2比条纹布线A的线束21的长度W1长,所以条纹布线B的线束22被设置为待移动位置的线束。但是,线束22中需要移动位置的部分仅包含它在条纹布线A和B的交叉部分中的那一部分。在下文中,线束22中需要移动位置的部分记为线束22a。
然后,确定位置移动的一个参考位置。此处,条纹布线A的中心线X与条纹布线B的中心线Y的交叉部分被设置为参考点C(第24步)。然后,向远离参考位置C的方向移动线束22a的位置,直到每单位面积上的布线占有率小于布线最大布线占有率b为止(第25步)。
然后,判断线束22a是否超出了条纹布线A和B的边缘(第26步)。如果位置改变后的线束没有超出条纹布线A和B的边缘,则类似于第一实施方案的处理流程,确定交叉部分线束的位置,然后处理结束。但在本实施方案中,由于线束22a超出了条纹布线B的边缘,必须改变参考位置。
在这种情况下,在需要改变位置的线束22a的三条线中,处于线束22a最外侧的线(以点C为参考点时超出条纹布线B的边界的那条线)的位置被设定为参考位置(第27步)。然后,如图15所示,线束22a的另外两条线沿着条纹布线A的中心线X,向着远离参考位置的方向迁移,直到单位面积上的布线占有率小于布线最大布线占有率b为止(第28步)。这样,在条纹布线A和B交叉部分的布线设计就完成了。如图17所示为根据本实施方案设计的一种半导体装置条纹布线的交叉部分。
根据本实施方案,类似于第一实施方案的情况,由于条纹布线A和B是在同一个布线层相互连接的,所以没有降低布线设计的自由度,否则的话,如果使用了其它布线层来连接条纹布线A和B,布线设计的自由度就会降低。另外,由于线束的位置是为了满足布线最大占有率而确定的,所以在制造过程中不会难以实现。而且根据本实施方案,交叉位置处线束22a只进行位置迁移,不进行线束细化操作,这样就会避免部分线束上的大电流造成无法提供必要的电流和对条纹布线造成的电流量的限制,从而保证布线的可靠性。
在第一和第二实施方案中,在交叉部分较长的线束被设置为待改变位置的线束。然而,较短的线束也可以改变位置。但是较长的线束更适合作为待改变位置的线束,因为这样更容易减小整个交叉部分的面积,减小交叉部分在路径上被弯曲的线束的数量和设计阶段改变位置的线束数量,方便布线设计。
(第三实施方案)
图18到22是示意图,示出了根据本发明的第三实施方案的布线设计方法,图23示出了本实施方案的布线设计方法的一个流程图。
本实施方案给出了本发明用于设计条纹布线B与条纹布线A的末端相互交叉(连接)的一个例子,其中条纹布线B由5条相互平行的线束32组成,条纹布线A由4条相互平行的线束31组成。
条纹布线A和B的线束31和32的宽度被设置为等于或小于一个最大线宽度a(例如3μm),最大线宽度a是根据制造过程的限制条件确定的。另外,线束31和线束32之间的间隔分别设置使得每一条纹布线A和B单位面积上的布线占有率小于一个布线最大占有率b(例如80%),布线最大占有率根据制造过程的限制条件确定的。
首先,如图18所示,将条纹布线A和B相互交叉(第31步)。然后,如图19所示,由线束数量较少的条纹布线A的最外边的线31和条纹布线B的最外边的线32形成L形线束41a。另外,如图20所示,由条纹布线A从外数第二条线和条纹布线B从外数第二条线形成L形线束41b。这样,这样,L形线束41a和41b就是通过将有较少线束数量的条纹布线A的线束31与条纹布线B的线束32顺序相连而形成的(第32步)。
然后,如图20所示,在条纹布线B的线束32的位置上形成线束41c到线束41e,它们没有与条纹布线A的线束31相连(第33步)。
然后,如图21所示,在L形线束41a和41b的的拐角处分别形成43a到43d几条辅助线束,其方向与中心线X和Y的方向垂直(第34步)。
在这种情况下,辅助线束43a到43d的起始点位于L形线束41a和41b的拐角处;如果L形线束41a和41b相对中心线X和Y对称位置上存在,那么辅助线束的终点都在中心线X和Y上。如果L形线束41a和41b不存在,那么终点都在条形布线A和B的边缘。另外,辅助线束43a到43d是从离交叉点C最近的L形线束41a开始顺序形成的,其中交叉点C是条纹布线A和B的中心线X和Y的交叉点。
因此,按照图22来部署辅助线束43a到43d,辅助线束43a到43d沿着中心线X和Y,向着远离交叉点C的方向移动,直到单位面积上的布线占有率小于布线最大占有率b为止(第35步)。这样,在条纹布线A和B交叉部分的布线设计就完成了。如图24所示为根据本实施方案设计的一种半导体装置条纹布线的交叉部分。
根据本实施方案,由于条纹布线A和B是在同一个布线层上相互连接的,所以也没有降低布线设计的自由度,否则的话,如果使用了其它布线层来连接条纹布线A和B,就会降低布线设计的自由度。另外,由于交叉部分辅助线束43a到43d的位置是为了满足布线最大占有率而确定的,所以在制造过程中不会不可实现。而且根据本实施方案,可以避免部分线束上的大电流造成的无法提供所需电流和对条纹布线造成的电流量的限制,从而保证布线的可靠性。
在上述第三实施方案中,描述是参照三线连接的情况,条纹布线A的末端与条纹布线B相连。然而,本发明还可以用于四线连接(交叉布线)。图25示出了第三实施方案用于四线连接设计时条纹布线A和B的交叉部分。同样在这种情况下,对条纹布线之间交叉部分的设计按照图23所示的流程图来进行。

Claims (14)

1.一种布线设计方法,用于设计条纹布线的交叉部分,条纹布线由若干限定于固定宽度或更小宽度的线束组成,该方法包括:
一个虚交叉步骤,用于设定第一和第二条纹布线以便使它们彼此虚交叉,该条纹布线由若干限定于固定宽度或更小宽度的线束组成;
一个布线设置步骤,用于在第一和第二条纹布线交叉部分的线束中将属于两组条纹布线中的任何一组线束设置为待移动位置的线束;
一个参考位置确定步骤,用于确定一个参考位置;以及
一个线束移动步骤,用于将待移动位置的线束向着远离参考位置的方向,移动到使第一和第二条纹布线的交叉部分上的布线占有率等于或小于最大布线占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。
2.根据权利要求1的一种布线设计方法,另外还包括一个线束长度比较步骤,用于对交叉部分第一和第二条纹布线的线束长度进行比较,其中较长的线束设置为待移动位置的线束。
3.根据权利要求1的一种布线设计方法,其中参考位置设置为第一和第二条纹布线中心线的交叉点。
4.根据权利要求1的一种布线设计方法,其中参考位置设置为交叉部分线束中最外面的线束的位置。
5.根据权利要求1的一种布线设计方法,其中待移动位置的线束沿着一条纹布线的中心线移动,该条纹布线不同于待移动位置的线束所属的条纹布线。
6.一种布线设计方法,用于设计条纹布线的交叉部分,条纹布线由若干限定于固定宽度或更小宽度的线束组成,该方法包括:
一个虚交叉步骤,用于设定第一和第二条纹布线互相虚交叉;
一个L形线束形成步骤,从最外侧的线束开始,顺序将第一和第二条纹布线中线束数量较少的布线的线束与另一组条纹布线的线束相连而形成L形线束;
一个辅助线束形成步骤,用于从L形线束的拐角处沿垂直于第一和第二条纹布线的中心线的方向形成辅助线束;
一个参考位置确定步骤,用于确定一个参考位置;以及
一个辅助线束移动步骤,用于将辅助线束向着远离参考位置的方向移动到使第一和第二条纹布线的交叉部分上的布线占有率等于或小于最大布线占有率的位置,布线最大占有率是根据制造过程的限制条件确定的。
7.根据权利要求6的一种布线设计方法,其中参考位置设置为第一和第二条纹布线中心线的交叉部分。
8.根据权利要求6的一种布线设计方法,其中辅助线束是从距参考位置最近的L形线束的拐角处开始顺序形成的。
9.一种半导体装置,包括:
一个第一条纹布线,由若干限定于固定宽度或更小宽度的线束组成;以及
一个第二条纹布线,由若干限定于固定宽度或更小宽度的线束组成,而且与上述第一条纹布线有交叉部分,其中属于第一和第二条纹布线之一的交叉部分的线束之间的间隔被设置为宽于属于同一条纹布线中除交叉部分之外的其它部分的线束之间的间隔,该间隔的设置使得交叉部分上的布线占有率不高于最大布线占有率,上述第一与第二条纹布线在相同的布线层上相互连接。
10.根据权利要求9的一种半导体装置,其中在第一和第二条纹布线的交叉部分的线束中比较长的线束之间的间隔被设置。
11.根据权利要求9的一种半导体装置,其中在第一和第二条纹布线的交叉部分的线束中数目比较少的线束之间的间隔被设置。
12.根据权利要求9的一种半导体装置,还包含L形线束,该线束通过将上述第一和第二条纹布线中线束数目较少的布线的线束与另一条纹布线的线束相连,从最外侧的线束开始,顺序形成,所述L形线束沿着所述第一和第二条纹布线的交叉部分从外侧向内侧的方向并排布置。
13.根据权利要求9的一种半导体装置,其中交叉部分形成一种三线连接,在此连接中上述第一条纹布线的末端与上述第二条纹布线相连。
14.根据权利要求9的一种半导体装置,其中交叉部分形成一种四线连接,在此连接中上述第一与第二条纹布线在预定的位置上相互交叉。
CNB021057540A 2001-09-05 2002-04-16 布线设计方法 Expired - Fee Related CN1198330C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001269205A JP4515003B2 (ja) 2001-09-05 2001-09-05 半導体装置
JP269205/2001 2001-09-05

Publications (2)

Publication Number Publication Date
CN1404133A CN1404133A (zh) 2003-03-19
CN1198330C true CN1198330C (zh) 2005-04-20

Family

ID=19095066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021057540A Expired - Fee Related CN1198330C (zh) 2001-09-05 2002-04-16 布线设计方法

Country Status (6)

Country Link
US (1) US6745378B2 (zh)
EP (1) EP1291792A3 (zh)
JP (1) JP4515003B2 (zh)
KR (1) KR100718173B1 (zh)
CN (1) CN1198330C (zh)
TW (1) TW569362B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
CN102339826B (zh) * 2011-11-01 2013-01-16 矽力杰半导体技术(杭州)有限公司 一种器件匹配的集成电路及其设计方法
US8990756B2 (en) * 2012-11-22 2015-03-24 Synopsys Taiwan Co., LTD. Gateway model routing with slits on wires
KR102000622B1 (ko) 2013-01-17 2019-07-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102832679B1 (ko) * 2019-11-22 2025-07-11 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN114388450B (zh) * 2022-03-24 2022-07-05 上海燧原科技有限公司 一种集成电路器件结构和集成芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
JP4228418B2 (ja) 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
JP2000268072A (ja) * 1999-03-17 2000-09-29 Nec Corp 半導体装置、該半導体装置の自動配線方法及び自動配線プログラムを記録した記録媒体
US6239023B1 (en) * 1999-05-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Method to reduce the damages of copper lines
US6202191B1 (en) * 1999-06-15 2001-03-13 International Business Machines Corporation Electromigration resistant power distribution network
US6448173B1 (en) * 2000-06-07 2002-09-10 International Business Machines Corporation Aluminum-based metallization exhibiting reduced electromigration and method therefor

Also Published As

Publication number Publication date
EP1291792A2 (en) 2003-03-12
JP2003076735A (ja) 2003-03-14
EP1291792A3 (en) 2006-01-25
CN1404133A (zh) 2003-03-19
KR20030021115A (ko) 2003-03-12
JP4515003B2 (ja) 2010-07-28
US20030046647A1 (en) 2003-03-06
US6745378B2 (en) 2004-06-01
TW569362B (en) 2004-01-01
KR100718173B1 (ko) 2007-05-15

Similar Documents

Publication Publication Date Title
CN1207772C (zh) 设计布线连接部分的方法和半导体器件
CN1198330C (zh) 布线设计方法
CN1604316A (zh) 利用多层布线防止低介电常数膜剥离的半导体器件
CN1327616A (zh) 集成电路电力和地线路
CN1331491A (zh) 半导体集成电路以及半导体集成电路布线布局
CN1790698A (zh) 半导体器件和设计方法及该方法的记录介质和支持系统
CN1250951A (zh) 半导体器件及其制造方法
CN1819158A (zh) 半导体器件
CN100351841C (zh) 具有倾斜布线的半导体集成电路及其布图方法
CN1290964A (zh) 标准单元、标准单元阵列及其布局和布线的系统与方法
CN1677661A (zh) 具有用以改善表面平整度的空置图案的多层布线结构
CN1204153A (zh) 半导体集成电路器件
CN1750251A (zh) 半导体装置的设计方法及半导体装置
CN1151549C (zh) 半导体集成电路及其制造方法
CN2775841Y (zh) 金属导线结构
CN1424758A (zh) 半导体装置及其制造方法
CN101030578A (zh) 半导体集成电路装置及其制造方法
CN1231959C (zh) 产生金属层虚拟图案的方法
CN2708505Y (zh) 内连线错误的改善图案
CN1139888C (zh) 用于半导体集成电路的设置及布线方法
CN1866507A (zh) 多层互补式导线结构及其制造方法
CN1630062A (zh) 半导体集成电路的制备方法
TWI332248B (en) Method for designing interconnect for a new processing technology and the interconnect
CN1700434A (zh) 在焊盘内的测试电路
CN1449039A (zh) 半导体集成电路装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081212

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050420

Termination date: 20160416

CF01 Termination of patent right due to non-payment of annual fee