[go: up one dir, main page]

CN117317001A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN117317001A
CN117317001A CN202311438775.2A CN202311438775A CN117317001A CN 117317001 A CN117317001 A CN 117317001A CN 202311438775 A CN202311438775 A CN 202311438775A CN 117317001 A CN117317001 A CN 117317001A
Authority
CN
China
Prior art keywords
layer
channel
substrate
vertical
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311438775.2A
Other languages
English (en)
Inventor
黎子兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhineng Technology Co Ltd
Original Assignee
Guangdong Zhineng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Zhineng Technology Co Ltd filed Critical Guangdong Zhineng Technology Co Ltd
Publication of CN117317001A publication Critical patent/CN117317001A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。半导体器件，包括：衬底，其包括垂直界面；沟道层，其设置在垂直界面之外；以及沟道提供层，其设置在沟道层之外；其中，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别地涉及一种半导体器件及其制造方法。
背景技术
III族氮化物半导体是重要的半导体材料，主要包括AlN、GaN、InN及这些材料的化合物如AlGaN、InGaN、AlInGaN等。由于具有直接带隙、宽禁带、高击穿电场强度等优点，以GaN为代表的III族氮化物半导体在发光器件、电力电子、射频器件等领域具有广阔的应用前景。
与传统的Si等非极性半导体材料不同，III族氮化物半导体具有极性，或者说他们是极性半导体材料。极性半导体具有许多独特的特性。尤为重要的事，在极性半导体的表面或两种不同的极性半导体界面处存在固定极化电荷。这些固定极化电荷的存在可吸引可移动的电子或空穴载流子，从而形成二维电子气2DEG或二维空穴气2DHG。这些二维电子气2DEG或二维空穴气2DHG的产生不需要附加电场，也不依赖于半导体内的掺杂效应，是自发产生的。极性半导体界面处的二维电子气或二维空穴气可以具有较高的面电荷密度。同时，由于不需要掺杂，二维电子气或二维空穴气受到的离子散射等作用也大大减少，因此具有较高的迁移率。较高的面电荷密度和迁移率使得这种界面处自发产生的二维电子或空穴气体具有良好的导通能力和很高的响应速度。结合氮化物半导体本身固有的高击穿电场强度等优点，这种二维电子气或二维空穴气可被用于制作高电子迁移率晶体管(HEMT)或高空穴迁移率晶体管(HHMT),在高能量、高电压或高频率的应用中性能显著优于传统的Si或GaAs器件。然而，现有的结构却存在较多缺陷，严重制约了其应用范围。
发明内容
针对现有技术中存在的问题，本发明提出一种半导体器件，包括：衬底，其包括垂直界面；沟道层，其设置在垂直界面之外；以及沟道提供层，其设置在沟道层之外；其中，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG。
如上所述的半导体器件，其中垂直界面的晶格具有六角对称性。
如上所述的半导体器件，其中衬底是Si衬底，垂直界面是Si(111)面。
如上所述的半导体器件，其中衬底是Al2O3蓝宝石衬底，垂直界面是Al2O3的(0001)面。
如上所述的半导体器件，其中衬底是SiC衬底，垂直界面是SiC的(0001)或(000-1)面。
如上所述的半导体器件，其中衬底是GaN本征衬底，垂直界面是GaN本征衬底的(0001)面或(000-1)面。
如上所述的半导体器件，其中沟道层与沟道提供层之间的界面包括第一极性面，在第一极性面提供二维电子气2DEG。
如上所述的半导体器件，其中沟道层与沟道提供层之间的界面包括第二极性面，在第二极性面提供二维空穴气2DHG。
如上所述的半导体器件，其中沟道层与沟道提供层之间的界面包括第一极性面和第二极性面，其中在第一极性面提供二维电子气2DEG，在第二极性面提供二维空穴气2DHG。
如上所述的半导体器件，进一步包括缓冲层，其在衬底与沟道层之间。
如上所述的半导体器件，其中缓冲层的高度高于衬底的高度。
如上所述的半导体器件，进一步包括成核层，其在衬底的垂直界面上。
如上所述的半导体器件，进一步包括成核层和缓冲层，其中，成核层在衬底的垂直界面上，缓冲层在成核层与沟道层之间。
如上所述的半导体器件，其中沟道层的高度高于衬底的高度。
如上所述的半导体器件，其中在沟道提供层2DEG区域形成一个或多个电极。
如上所述的半导体器件，其中在沟道提供层2DHG区域形成一个或多个电极。
如上所述的半导体器件，进一步包括衬底水平面上的绝缘层，其在衬底与沟道层和沟道提供层之间。
根据本发明的另一个方面，提出一种半导体器件的制造方法，包括如下步骤：在衬底上形成垂直界面；在垂直界面之外形成沟道层；以及在沟道层之外形成沟道提供层；其中，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气2DEG或者二维空穴气2DHG。
如上所述的方法，进一步包括在衬底上形成绝缘层。
如上所述的方法，进一步包括在垂直界面之外形成缓冲层。
如上所述的方法，进一步包括在垂直界面上形成成核层。
根据本发明的另一个方面，提出一种半导体器件，包括：鳍柱；以及一个或多个电极，其设置在鳍柱表面；其中，鳍柱的至少一个垂直面包括二维电子气2DEG或二维空穴气2DHG。
如上所述的半导体器件，其中鳍柱包括第一垂直面和第二垂直面，其中，第一垂直面包括二维电子气2DEG；第二垂直面包括二维空穴气2DHG。
如上所述的半导体器件，其中鳍柱包括：沟道层；以及沟道提供层，其至少部分覆盖沟道层的垂直面。
如上所述的半导体器件，其中鳍柱形成在衬底的垂直界面上。
如上所述的半导体器件，其中鳍柱或鳍柱的一部分是通过晶体外延生长形成的。
附图说明
下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：
图1是III族氮化物半导体纤锌矿结构的示意图；
图2是Si(111)面上生长AlN的原子对应关系示意图；
图3A和图3B示出了GaN的晶格结构；
图4A和图4B是二维电子气或二维空穴气形成结构示意图；
图5是现有的Si衬底HEMT晶体管的结构示意图；
图6是根据本发明一个实施例的半导体器件的结构示意图；
图7A-图7H是根据本发明一个实施例的半导体器件的制造方法流程图；
图7I是Si(111)面与其他面的几何关系示意图；
图7J是Al2O3(蓝宝石)的晶体结构示意图；
图7K是4H-SiC的晶体结构的示意图；
图7L是不同各项异性腐蚀方式的示意图；
图8是根据本发明一个实施例仅形成HEMT的半导体器件的示意图；
图9是根据本发明一个实施例仅形成HHMT的半导体器件的示意图；
图10是根据本发明一个实施例的高迁移率晶体管的源极、漏极和栅极排布示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
III族氮化物半导体主要有纤锌矿(Wurtzite)和闪锌矿(Zinc-blende)两种晶体结构。由于稳定性及较容易获得较高晶体质量的优势，实际应用的III族氮化物半导体通常具有纤锌矿结构。以下也以纤锌矿结构为例来说明本发明的技术方案。在采用相同原理的情况下，本发明也可以应用于闪锌矿结构的III族氮化物半导体。
图1是III族氮化物半导体纤锌矿结构的示意图，其中黑色圆点表示Al、Ga、In；而白色圆点表示N；a和c是晶格常数，其中a＝0.318nm，c＝0.516nm。III族氮化物半导体纤锌矿结构的GaN或AlN在(0001)面(c面)上具有六角对称性(hexagonal symmetry)。由于制备GaN和AlN体材料非常昂贵，GaN和AlN通常是在异质衬底上外延生长并制作器件的。最常见的衬底材料主要有Al2O3(蓝宝石单晶)、硅以及SiC三种。Al2O3的(0001)面，4H-SiC的(0001)面以及硅的(111)面也同样具有六角对称性，适于作为异质生长的衬底面，最有利于获得较高质量的GaN或AlN晶体。也就是说，在异质衬底的这些面上生长的GaN或AlN材料通常为(0001)或(000-1)取向。对于Si衬底材料，由于Ga原子回熔效应的影响，GaN不能直接在Si衬底上生长，通常需要先在Si衬底上生长AlN成核层等结构才能生长GaN外延层。
图2是Si(111)面上生长AlN的原子对应关系示意图。如图所示，深色或浅色的黑点表示Si原子，白色圆点表示Al或N原子。Si(111)面上具有六角对称结构，其上的AlN(0001)面上也具有六角对称结构。由于晶格的对称性，在Si衬底和AlN成核层经过表面重建形成良好的结构过渡。
图3A和图3B示出了GaN的晶格结构。如图所示，GaN是一种各向异性的材料。由于缺乏反转对称性，GaN的(0001)面是极性面，与(0001)面垂直的面是非极性面，其他面则为半极性面。特别地，(0001)与(000-1)面的对应关系为[0001]的反方向即为[000-1]。
由于自发极化和压电极化效应的存在，(0001)面上的GaN与AlGaN界面处有很强的极化正电荷。相对应的(000-1)面上的GaN与AlGaN界面处有很强的极化负电荷。这些极化正电荷或负电荷的存在，会分别吸引并导致界面处二维电子气与二维空穴气的生成。在非极性面上通常不存在这些二维电子或空穴气体，所以导电能力通常较低。半极性面的性质则介于两者之间。因此，GaN的极性面是制作二维电子或空穴气最为理想的区域。
图4A和图4B是二维电子气或二维空穴气形成结构示意图。如图所示，如果GaN(0001)方向上与AlGaN接触，那么GaN和AlGaN之间的过渡区域将形成具有很高的载流子浓度和很高的载流子迁移率的二维电子气2DEG。如果GaN(000-1)方向上与AlGaN接触，那么GaN和AlGaN之间的过渡区域将形成具有很高的载流子浓度和很高的载流子迁移率二维空穴气2DHG。这些二维电子气2DEG或二维空穴气2DHG，是制作高电子迁移率晶体管(HEMT)和高空穴迁移率晶体管(HHMT)的核心组成部分。
图5是现有的Si衬底HEMT晶体管的结构示意图。图5仅仅是示例性的说明HEMT晶体管的结构。如本领域技术人员所知的，在其他类型的衬底，例如Al2O3(蓝宝石)、SiC、GaN、甚至直接接合铜(Direct-Bonded Copper，DBC)之上也可以形成HEMT晶体管。如前所述的，在Si衬底(111)面上形成晶体管结构，而图中箭头所指的方向即为Si衬底(111)面，即GaN的(0001)面。
如图所示，HEMT晶体管500包括形成在Si衬底501上的成核层502、缓冲层503、沟道层504和沟道提供层505。成核层502一般为AlN。在成核层502上可以继续生长缓冲层503。缓冲层503可以减小衬底501与沟道层504之间的晶格常数和热膨胀系数的差异，避免氮化物外延层出现龟裂等情况。缓冲层503可以具有单层或多层结构，包括AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一种或多种。
沟道层504与沟道提供层505可以设置在缓冲层503上。沟道层504与沟道提供层505是不同的半导体层。2维电子气(2DEG)506形成在沟道层504一侧邻近沟道层504与沟道提供层505之间界面的区域中。沟道层504与沟道提供层505包括具有与不同的极化特性和/或能带隙和/或晶格常数的半导体材料。例如，沟道提供层505可以包括具有比沟道层504高的极化性和/或宽的能带隙的材料(半导体)。沟道提供层的一个实例是势垒层。势垒层的禁带宽度大于沟道层的禁带宽度。
在一些实施例中，沟道层504包括基于III-V族的化合物半导体。例如，沟道层504可以包括基于GaN的材料(例如GaN)。举例而言，沟道层504可以是未掺杂GaN层或者掺杂有一种或多种杂质的GaN层。
在一些实施例中，沟道提供层505可以具有单层或多层结构，包括AlGaN、AlInN、InGaN、AlN、AlInGaN等材料中一种或多种。沟道提供层505可以是未掺杂层，或者可以是掺杂有一种或多种杂质的半导体层。例如，沟道提供层505可以用N型杂质掺杂。沟道提供层505的厚度可以为几十纳米(nm)或者更小。例如，沟道提供层505的厚度可以为约50nm或者更小。
如图所示，HEMT晶体管500进一步包括源电极507、漏电极508和栅电极509。源电极507和漏电极508可以设置在沟道提供层505上且在栅电极509的两侧。在一些实施例中，源电极507和漏电极508可以形成在沟道提供层505上。源电极507和漏电极508电连接到2DEG506。在一些实施例中，欧姆接触层(未示出)可以进一步设置在源电极507与沟道提供层505之间以及漏电极508与沟道提供层505之间，提供源电极507和漏电极508与沟道提供层505的欧姆接触。栅电极509可以设置在沟道提供层505上。栅电极509可以由各种金属或金属化合物形成。
如图所示，HEMT晶体管500包括钝化层510。钝化层510可以设置在沟道提供层505上，覆盖源电极507、漏电极508和栅电极509之外的区域。钝化层510可以由至少一种绝缘材料诸如硅氧化物、硅氮氧化物或硅氮化物形成，并可以具有单层或者多层结构。
如本领域技术人员所知，以上的描述仅仅是示例性的说明HEMT晶体管的结构。HEMT晶体管还存在着多种其他的结构或者在这些结构上的改进、变更、或者变型，以提供不同的特性或者功能。这些结构及其改进、变更或变型在本发明的技术构思之下，也可以应用于本发明的方案中。
与现有技术不同，本发明提出了一种具有垂直沟道结构的半导体器件。在本发明的一些实施例中，这种半导体器件可以是高迁移率晶体管，HEMT、HHMT以及它们的异质集成。这种半导体器件可以其他器件，例如肖特基二极管等。
图6是根据本发明一个实施例的半导体器件的结构示意图。如图所示，半导体器件600包括衬底601。衬底601包括第一区域661和第二区域662。第一区域661和第二区域662具有不同的高度，由此在第一区域661与第二区域662之间形成了垂直界面663，从而形成台阶状的衬底结构。半导体器件600还可以包括绝缘层615和616，其覆盖在衬底601的第一区域661和第二区域662上。
根据本发明的一个实施例，垂直界面663具有六角对称的晶格结构，例如Al2O3的(0001)面，4H-SiC的(0001)面以及Si的(111)面。以Si衬底为例，与一般的Si衬底晶格方向不同，图中垂直箭头所示的垂直方向界面是Si(110)面，而图中水平箭头所示的水平方向的界面是Si(111)面。以上仅仅是示例性的说明在Si衬底上形成的本发明半导体器件的结构。如本领域技术人员所知的，在其他类型的衬底，例如Al2O3(蓝宝石)、SiC、GaN、甚至直接接合铜(Direct-Bonded Copper，DBC)之上也可以形成类似的结构。
虽然我们所有的图示中III族氮化物的生长面正前方是(0001)取向，但这不是必须的，在一定的工艺条件下也可以是(000-1)取向。
对于Si材料而言，其具有反转对称性，所以Si的(111)面与(-1-1-1)面没有性质差异。在硅的(111)面上生长的AlN以及之后的GaN等材料通常都是镓极性的，也就是其生长面为(0001)面。虽然得到高质量的氮极性晶体是困难的，但是也是可行的。
对于Al2O3而言，其也具有反转对称性，所以其(0001)面与(000-1)面也没有性质差异。在蓝宝石的(0001)面上生长的AlN以及之后的GaN等材料通常都是镓极性的，也就是其生长面为(0001)面。在合适工艺条件下也可以生长出合适的氮极性晶体。也就是说，如果其生长面为(000-1)面，也可以获得较高的晶体质量。
对于4H-SiC衬底而言，其没有反转对称性，所以其(0001)面与(000-1)面存在性质差异。一般在(000-1)面无法获得高质量晶体。同时，使用(0001)生长面可以获得很好的镓极性的晶体；但是，一般也无法获得高质量的氮极性的晶体。
半导体器件600进一步包括成核层602、缓冲层603、沟道层604和沟道提供层605。成核层602生长在垂直界面663，缓冲层603生长在成核层602上，并包覆成核层602。沟道层604生在缓冲层603之上并包覆缓冲层603。沟道提供层605生在沟道层604之上并包覆沟道层604。与图5中类似的部分在此不再赘述。
在一些实施例中，例如使用Si衬底之外的其他衬底，成核层602并不是必要的。晶体可以直接生长在垂直界面663上。例如，Al2O3(蓝宝石)的(0001)面或者4H-SiC的(0001)面，GaN等晶体可以直接在其上生长。在一些实施例中，缓冲层603并不是必要的。由于垂直界面663的面积相对比较小，相比图5所示的结构，晶格不匹配的影响程度较低，因此可以不采用缓冲层603，而直接生长沟道层604。
在一些实施例中，生长缓冲层603、沟道层604或者沟道提供层605时，缓冲层603、沟道层604或者沟道提供层605高度可以高于Si衬底601的高度，从而形成鳍柱结构。例如，鳍柱可以包括缓冲层603、沟道层604和沟道提供层605。再例如，鳍柱可以包括沟道层604和沟道提供层605而不包括缓冲层603。鳍柱结构使得沟道层604与沟道提供层605之间的界面可以具有更大的面积，从而提供更好的器件性能，形成更加复杂的结构。
在一些实施例中，生长缓冲层603、沟道层604或者沟道提供层605时，缓冲层603、沟道层604或者沟道提供层605高度可以不高于Si衬底601的高度。例如，通过钝化层覆盖部分的垂直界面663，仅在剩余的部分垂直界面663上形成缓冲层603、沟道层604或者沟道提供层605。
在一些实施例中，成核层602、缓冲层603、沟道层604或者沟道提供层605可以不是包覆的位置关系。例如，可以通过保护层覆盖成核层602、缓冲层603、或者沟道层604的部分表面，而仅在剩余的表面上形成缓冲层603、沟道层604或者沟道提供层605。再或者，在生长缓冲层603、沟道层604或者沟道提供层605后，去除部分缓冲层603、沟道层604或者沟道提供层605。因此，成核层602、缓冲层603、沟道层604或者沟道提供层605也可以是其他的位置关系。
与图5所示实施例的结构不同之处在于各个层晶体的晶格取向。由于Si衬底的垂直界面663是Si(111)面，在其上生长的成核层602的AlN晶体在垂直方向上的界面664为AlN(0001)面。类似地，在成核层602上生长的缓冲层604在垂直方向的界面665和666分别为(Al)GaN(000-1)和(0001)面。更进一步地，沟道层604的垂直方向界面667和668也为(Al，In)GaN的(000-1)和(0001)面。也就是说，如图中水平向左方向箭头所示为(Al，In)GaN晶体的(000-1)面；而如图中水平向右方向箭头所示为(Al，In)GaN晶体的(0001)面。
本领域技术人员还可以这样理解，与图5的晶体取向类似，图5中晶体向上的取向成为图6中晶体向右的取向。当然，由于沟道层604和沟道提供层605超过了Si衬底601的高度，在半导体器件600中增加了图5结构中不存在的左侧界面。而左侧界面上各个晶体的取向实际上与右侧界面上各个晶体的取向是相对应的。
由于在非极性面上通常不存在这些二维电子气2DEG或二维空穴气体2DHG，所以导电能力通常较低。半极性面的性质则介于两者之间。所以，如果需要获得2DEG或者2DHG，在极性面上制作是最为理想的。在图6所示的结构中，沟道层604的极性界面为(000-1)和(0001)面。在沟道层604中邻近沟道层604与沟道提供层605的界面可以提供2DEG或者2DHG；其中沟道层604的极性面(0001)面与沟道提供层605邻近的区域为2DEG 606，沟道层604的极性面(000-1)面与沟道提供层605邻近的区域为2DHG 611。由此，在半导体器件600中提供了集成的2DEG或者2DHG。
在一些实施例中，垂直面上的沟道层和沟道提供层都是极性化合物半导体。沟道提供层具有比沟道层更大的禁带宽度。在沟道层和势垒层之间存在固定极化电荷，这些固定极化电荷吸引产生了界面处的二维电子气2DEG或二维空穴气2DHG。或者，从最根本上来说，在沟道层和势垒层界面处自发产生了二维电子气2DEG或二维空穴气体2DHG而不需要外加电场或其他条件。
如图6所示，进一步地，半导体器件600在沟道提供层605靠近2DEG 606一侧的包括源电极607、漏电极608和栅电极609。由此，在半导体器件600的2DEG一侧，形成了高迁移率晶体管HEMT。半导体器件600在沟道提供层605靠近2DEG 611一侧的包括源电极613、漏电极614和栅电极615。由此，在半导体器件600的2DHG一侧，形成了高迁移率晶体管HHMT。由此，在半导体器件600中提供了集成的HEMT或者HHMT。进一步地，半导体器件600可以包括钝化层610，其覆盖在沟道提供层605上以保护其内部的结构。
在本实施例中，二维电子气2DEG或二维空穴气体2DHG形成在垂直方向上，形成了具有垂直沟道的鳍式结构。这种结构具有许多优良的特性是图5这种水平沟道的结构所不具备的。例如，通过提升垂直沟道的厚度，可以增加器件的导电面积，不再为衬底的面积所限制。同时，这种垂直沟道的器件与衬底的接触面积相对较小，受衬底的影响也相对较少，比较容易克服传统的平面器件容易出现外延层龟裂等问题。并且传统的平面结构只能形成高质量的[0001]取向的氮化物外延层，不利于形成2DHG，限制了其应用范围。
图7A-图7H是根据本发明一个实施例的半导体器件的制造方法流程图。如图7所示，半导体器件的制造方法包括：在步骤710，如图7A所示，在衬底上形成垂直界面。在类似图6所述的基本结构中，III族氮化物外延层是通过外延生长获得的。在外延生长之前，需要刻蚀出所需的衬底结构。有很多种方法去获得这种衬底结构，本实施例所示的方法仅仅是其中之一。
在本实施例中，以Si衬底的(111)面上所制作的器件为例，即垂直界面为Si(111)面。其他衬底如Al2O3(蓝宝石)、SiC等，只要可在垂直于衬底的表面获得具有六角对称性的面，如Al2O3(蓝宝石)(0001)面，4H-SiC(0001)面等都可以实现同样结构的器件。
对于Si衬底而言，至少(110)和(112)面的衬底都可在垂直方向上获得具有六角对称性的面，即泛指的Si(111)。Si由于具有反转对称性，Si(111)面与(-1-1-1)面是相同的。在实际中，还可能存在其他的等效面。图7I是与Si衬底(111)面垂直的晶面示意图。如图7I所示的Si(111)面与其他面的几何关系，可以看出(110)与(112)面都可以在垂直方向制作出(111)面。本领域技术人员应当理解，还存在其他与(111)面具有垂直关系的晶面。以这些方式形成的Si衬底经过蚀刻后都可能在垂直界面上获得Si(111)面，而这些方式也都在本发明的范围之中。
Al2O3(蓝宝石)的(0001)面也具有六角对称性，是GaN材料的常用生长面，可以获得较高的GaN晶体质量。常见的与(0001)垂直的面有m面(1-100),a面(11-20)等。因此，在具有这些表面的衬底上可获得垂直方向上的(0001)面并成为GaN基外延层的生长面。图7J示出了Al2O3(蓝宝石)的晶体结构示意图。
SiC也具有相似的特点。SiC具有很多多型体(polytypes)。以功率半导体中常见的4H-SiC为例，图7K示出了4H-SiC的晶体结构。4H-SiC的(0001)面具有六角对称性，是GaN材料的常用生长面，获得较高的GaN晶体质量。常见的与(0001)垂直的面有m面(1-100),a面(11-20)等。因此，在具有这些表面的衬底上可获得垂直方向上的(0001)面并成为GaN基外延层的生长面。
在本发明的一些实施例中，在(110)面的Si衬底701上可以通过各项异性腐蚀等方式获得垂直方向上的(111)面，形成图7A所示的结构。图7L示出了不同的各项异性腐蚀方式以及采用的腐蚀剂，注意D方向的垂直面为Si的(111)面。
进一步地，在步骤720，如图7B所示，在垂直界面形成保护层。在一些实施例中，可以通过晶体生长的方式在整个衬底上形成保护层，然后通过具有垂直取向的蚀刻技术去除保护层，仅保留垂直界面上的保护层702和703。例如，可以使用LPCVD等技术生长SiN来形成保护层，经过垂直取向蚀刻后，仅保留在侧壁的SiN。在一些实施例中，可以通过沉积的方式在衬底701上沉积保护层，然后在垂直界面上的保护层表面形成掩膜层，通过蚀刻技术去除掩模层以外的保护层，仅保留垂直界面上的保护层702和703，然后再去除保护层上的掩模层。
进一步地，在步骤730，如图7C所示，在衬底上保护层之外的区域形成绝缘层。在一些实施例中，可以通过晶体生长的方式在整个衬底上形成绝缘层704。例如，通过氧化技术生长SiO2。由于垂直界面有SiN的保护，基本没有SiO2的生长。在一些实施例中，可以通过沉积的方式形成绝缘层。例如，在整个衬底上沉积SiO2，然后通过蚀刻技术去除保护层702和703上的SiO2，曝露出保护层702和703。
进一步地，在步骤740，如图7D所示，移除保护层，曝露衬底的垂直界面。在一些实施例中，可以通过选择性蚀刻的方法移除保护层，而保留绝缘层。例如，对于SiN保护层，通过热磷酸等物质，选择性刻蚀SiN，暴露出垂直表面的Si(111)面。
如本领域技术人员所了解的，对于其他类型的衬底材料，如Al2O3(蓝宝石)、SiC等，GaN可以直接在Al2O3(蓝宝石)的(0001)面或SiC的(0001)面成核生长。因此，对于其他类型的衬底材料，可以直接在步骤710的衬底701上形成绝缘层而曝露垂直表面的成核面，而不必引入步骤720-740的过程。
在一些实施例中，对于Al2O3(蓝宝石)和SiC衬底，那么绝缘层704也可能不是必要的。因为Ga原子与Al2O3或SiC是兼容的，没有回熔现象。在合适的工艺条件下，在具六角对称性的Al2O3(0001)或SiC(0001)上更容易成核与生长，因此，这种具有垂直的生长面的衬底自然的具有选区生长的能力。当然，如果仍然采用非晶的绝缘层如SiO2或SiN，可以使得工艺控制更为容易。
在步骤750，如图7E所示，在垂直表面上形成成核层。对于Si衬底，由于Ga原子的回熔(melt-back)效应，采用成核层705(例如AlN)。但是，AlN选区生长能力较弱，所以在绝缘层704上也可能有一定的生长，这对半导体器件有不利的影响。
在一些实施例中，可以在生长AlN后取出晶圆，通过具有各项异性的刻蚀，仅保留垂直面上的AlN成核层而把其他地方的AlN去除，例如，利用垂直向下离子轰击的干法刻蚀。由于垂直表面上的AlN受到的离子轰击较弱而其他面上的AlN受到的轰击较强，这样就可以实现仅保留垂直面上的AlN的目标。在其他一些实施例中，由于Si(111)面相对于非晶的SiO2或SiN等绝缘材料更容易导致AlN的成核，在合适的生长工艺下，AlN也可以实现仅在垂直的(111)硅面上成核与生长。这样可以简化制造过程。
如本领域技术人员所知，GaN可以直接在Al2O3(蓝宝石)的(0001)面或SiC的(0001)面成核生长，虽然晶体质量控制较难。因此，在某些情况下，可以不必包括步骤750以引入例如低温GaN或者AlN的成核层705。
在步骤760，如图7F所示，在成核层上形成缓冲层。在成核层705上通过外延生长形成缓冲层706。如前所述，在本发明的半导体器件的结构中，缓冲层并不是必需的。在本质上看，缓冲层和沟道层的性质非常接近，甚至可以是同一种材料。或者说，基本的结构是成核层/沟道层/沟道提供层，而在沟道提供层和成核层之间可以有缓冲层。
在步骤770，如图7G所示，在缓冲层上形成沟道层。在步骤780，如图7H所示，在沟道层上形成沟道提供层。从根本上说，最为关键的是形成沟道。沟道是在具有较窄禁带宽度氮化物半导体/较宽禁带宽度氮化物半导体的界面处产生的。而最为常见的例子是GaN/AlGaN界面。沟道可以产生2DEG或2DHG。沟道位于具有较低禁带宽度的沟道层内并靠近沟道层/沟道提供层的界面处。载流子(电子或空穴)主要在沟道内流动，具有较高的迁移率和电荷密度。
在一些实施例中，缓冲层、沟道层、和沟道提供层或者沟道层和沟道提供层形成鳍柱结构。鳍柱具有高于衬底701的高度，从而可以在沟道层604与沟道提供层605之间提供更大的界面，从而提供更好的器件性能，有利于形成更加复杂的结构。
在步骤790，在沟道提供层上形成电极以及钝化层。在沟道提供层上可以进一步形成源极、漏极和栅极以及钝化层，从而形成类似图6所示的结构。
在一些实施例中，源极与漏极与2DEG或2DHG形成欧姆接触，以减少接触电阻。在一些实施例中，栅极经设置以尽量减少到沟道的漏电流。例如，栅极可以和沟道提供层形成肖特基接触，也可以在栅电极下形成绝缘层来降低漏电流，也就是在形成栅电极前先形成一层栅绝缘层。
在一些实施例中，对于HEMT和HHMT两种器件,其源极和漏极通常都可以采用同一种材料，但是由于HEMT的欧姆接触金属和HHMT的欧姆接触金属通常不同，所以HEMT的源漏极材料和HHMT的源漏极通常不同。由于对功函数的要求通常不同，HEMT的栅极材料和HHMT的栅极通常也不同。
在一些实施例中，沟道提供层上形成钝化层时，可以在外延生长完氮化物半导体后在同一生长设备中原位(in-situ)生成，也可以在晶片取出后再额外生成。
在有些应用中，在一个鳍柱上仅生成HEMT或HHMT是有利的。尤其是当工作电压较高时，在同一个鳍柱上形成的HEMT和HHMT之间可能存在着较大的漏电流。同时，如果同一鳍柱上的HEMT与HHMT距离较近，可能会造成这些器件间存在较大的寄生电容，降低了器件的频率响应能力。
在本发明的一些实施例中，一个鳍柱上仅形成HEMT或HHMT。
图8是根据本发明一个实施例仅形成HEMT的半导体器件的示意图。如图所示，半导体器件800包括衬底801。衬底801包括垂直界面。在垂直界面两侧的衬底上包括绝缘层815和819。在垂直界面上形成成核层802、缓冲层803、沟道层804和沟道提供层805，形成鳍柱结构。在沟道层804和沟道提供层805之间的界面附近沟道层804内形成2DEG 806。进一步地，沟道提供层805上设置了源极807、漏极808和栅极809。在整个鳍柱上源极807、漏极808和栅极809以外的区域形成钝化层810。与图6所示的实施例相同的部分不再赘述。
如图所示，沟道提供层805并未设置在整个沟道层804的表面，而是覆盖沟道层804的(0001)极性面，并在沟道层804中形成2DEG。在一些实施例中，沟道提供层805可以覆盖或不覆盖沟道层804的非极性面，例如覆盖、覆盖部分、或者不覆盖鳍柱的上表面。如图所示，在沟道层804的(000-1)极性面不存在沟道提供层，因此也就不存在2DHG。在鳍柱上仅形成HEMT晶体管结构。
根据本发明的一个实施例，可以通过以下方法来形成图8所示的半导体器件的结构：在生长沟道层804后淀积第一钝化层，覆盖整个鳍柱。刻蚀第一钝化层以至少曝露(0001)面上的沟道层804。再生长沟道提供层，在生长第二钝化层，覆盖整个鳍柱，形成图8所示的结构。或者，生长沟道层804、沟道提供层805和第一钝化层。然后，刻蚀位于(000-1)面上的第一钝化层以及沟道提供层，再生长第二钝化层。
在一些实施例中，由于沟道提供层通常通过生长选择性较差的AlGaN材料形成，第一钝化层上可能覆盖有较薄的沟道提供层材料。但是，由于沟道提供层材料具有较好的绝缘能力，因此对器件性能没有明显影响。当然，在一些实施例中，也可以通过刻蚀的办法去除覆盖在第一钝化层上的沟道提供层材料。注意，第一和第二钝化层位于器件上不同的区域，但是材料可以完全相同。因此在图8中没有区分第一与第二钝化层。
图9是根据本发明一个实施例仅形成HHMT的半导体器件的示意图。如图所示，半导体器件900包括衬底901。衬底901包括垂直界面。在垂直界面两侧的衬底上包括绝缘层915和919。在垂直界面上形成成核层902、缓冲层903、沟道层904和沟道提供层905，形成鳍柱结构。在沟道层904和沟道提供层905之间的界面附近沟道层904内形成2DEG 911。进一步地，沟道提供层905上设置了源极907、漏极908和栅极909。在整个鳍柱上源极907、漏极908和栅极909以外的区域形成钝化层910。与图6所示的实施例相同的部分不再赘述。
如图所示，沟道提供层905并未设置在整个沟道层904的表面，而是覆盖沟道层904的(000-1)极性面，并在沟道层904中形成2DHG。在一些实施例中，沟道提供层905可以覆盖或不覆盖沟道层904的非极性面，例如覆盖、覆盖部分、或者不覆盖鳍柱的上表面。如图所示，在沟道层904的(0001)极性面不存在沟道提供层，因此也就不存在2DEG。在鳍柱上仅形成HHMT晶体管结构。
根据本发明的一个实施例，可以通过以下方法来形成图9所示的半导体器件的结构：在生长沟道层904后淀积第一钝化层，覆盖整个鳍柱。刻蚀第一钝化层以至少曝露(000-1)面上的沟道层904。再生长沟道提供层905，再生长第二钝化层，覆盖整个鳍柱，形成图9所示的结构。或者，生长沟道层904、沟道提供层905和第一钝化层。然后，刻蚀位于(0001)面上的第一钝化层以及沟道提供层，再生长第二钝化层。
在一些实施例中，由于沟道提供层通常通过生长选择性较差的AlGaN材料形成，第一钝化层上可能覆盖有较薄的沟道提供层材料。但是，由于沟道提供层材料具有较好的绝缘能力，因此对器件性能没有明显影响。当然，在一些实施例中，也可以通过刻蚀的办法去除覆盖在第一钝化层上的沟道提供层材料。注意，第一和第二钝化层位于器件上不同的区域，但是材料可以完全相同。因此在图9中没有区分第一与第二钝化层。
如本领域技术人员所理解的，HHMT与HEMT源漏栅的相对排布仅是用于示意，也可以有很多其他的相对位置关系。这些HHMT与HEMT相对位置的排布也在本发明的范围之中。
如本领域技术人员所理解的，在以上结构中源极、漏极和栅极的相对排布仅是用于示意，也可以有很多其他的相对位置关系。例如，源极、漏极和栅极可以处于同一水平高度；或者源极、漏极和栅极中的二者处于同一水平高度；或者源极、漏极和栅极可以处于不同的高度；或者源极、漏极和栅极处于同一垂直线上；或者源极、漏极和栅极中的二者处于同一垂直线上；或者源极、漏极和栅极处于不同的水平线上，或者源极、漏极和栅极的排布是以上的组合。
图10是根据本发明一个实施例的高迁移率晶体管的源极、漏极和栅极排布示意图。如图所示，在衬底1000上的半导体器件的垂直界面1010上形成高迁移率晶体管。高迁移率晶体管包括源极1001、漏极1002和栅极1003。如图所示，源极1001、漏极1002和栅极1003处于同一水平高度。
上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims (10)

1.一种半导体器件，包括：
衬底，其包括垂直界面；
沟道层，其设置在垂直界面之外；以及
沟道提供层，其设置在沟道层之外；
其中，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气；所述沟道层的高度高于所述垂直界面的高度。
2.根据权利要求1所述的半导体器件，其中衬底是Si衬底，垂直界面是Si(111)面；或者，衬底是Al2O3蓝宝石衬底，垂直界面是Al2O3的(0001)面；或者，衬底是SiC衬底，垂直界面是SiC的(0001)或(000-1)面或者，衬底是GaN本征衬底，垂直界面是GaN本征衬底的(0001)面或(000-1)面。
3.根据权利要求1所述的半导体器件，其中所述垂直界面与所述沟道层之间包括成核层和/或缓冲层，所述缓冲层的高度高于所述垂直界面的高度。
4.根据权利要求3所述的半导体器件，其中所述沟道层的高度高于所述成核层和/或缓冲层的高度。
5.根据权利要求1所述的半导体器件，其中在所述沟道提供层二维电子气区域包括一个或多个电极。
6.一种半导体器件的制造方法，包括如下步骤：
在衬底上形成垂直界面；
在垂直界面之外形成沟道层，所述沟道层的高度高于所述垂直界面的高度；以及
在沟道层之外形成沟道提供层；其中，沟道层中邻近沟道层与沟道提供层的界面形成垂直的二维电子气；以及
在所述沟道提供层二维电子气区域形成一个或多个电极。
7.根据权利要求6所述的方法，进一步包括在衬底上形成绝缘层。
8.根据权利要求6所述的方法，进一步包括在垂直界面之外形成成核层和/或缓冲层，所述成核层和/或缓冲层的高度高于所述垂直界面的高度。
9.根据权利要求8所述的方法，其中所述沟道层的高度高于所述成核层和/或缓冲层的高度。
10.一种半导体器件，包括：
鳍柱；以及
一个或多个电极，其设置在鳍柱表面；
其中，所述鳍柱的至少一个垂直面包括二维电子气；其中所述鳍柱进一步包括：沟道层以及沟道提供层，所述沟道提供层至少部分覆盖沟道层的垂直面。
CN202311438775.2A 2019-04-12 2019-04-16 一种半导体器件及其制造方法 Pending CN117317001A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2019102916246 2019-04-12
CN201910291624 2019-04-12
CN201910301888.5A CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910301888.5A Division CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN117317001A true CN117317001A (zh) 2023-12-29

Family

ID=67822538

Family Applications (8)

Application Number Title Priority Date Filing Date
CN202311438430.7A Pending CN117334738A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN202311438775.2A Pending CN117317001A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910301888.5A Active CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910718112.3A Active CN110400848B (zh) 2019-04-12 2019-08-05 一种肖特基二极管及其制造方法
CN202010149409.5A Active CN111816700B (zh) 2019-04-12 2020-03-05 一种半导体器件、制造方法及其应用
CN202010288958.0A Active CN111816702B (zh) 2019-04-12 2020-04-13 一种空穴沟道半导体晶体管、制造方法及其应用
CN202010288959.5A Active CN111816706B (zh) 2019-04-12 2020-04-13 一种鳍状半导体器件、制造方法及其应用
CN202411185387.2A Pending CN119050152A (zh) 2019-04-12 2020-04-13 一种鳍状电子沟道半导体器件、鳍状互补型半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311438430.7A Pending CN117334738A (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
CN201910301888.5A Active CN110224019B (zh) 2019-04-12 2019-04-16 一种半导体器件及其制造方法
CN201910718112.3A Active CN110400848B (zh) 2019-04-12 2019-08-05 一种肖特基二极管及其制造方法
CN202010149409.5A Active CN111816700B (zh) 2019-04-12 2020-03-05 一种半导体器件、制造方法及其应用
CN202010288958.0A Active CN111816702B (zh) 2019-04-12 2020-04-13 一种空穴沟道半导体晶体管、制造方法及其应用
CN202010288959.5A Active CN111816706B (zh) 2019-04-12 2020-04-13 一种鳍状半导体器件、制造方法及其应用
CN202411185387.2A Pending CN119050152A (zh) 2019-04-12 2020-04-13 一种鳍状电子沟道半导体器件、鳍状互补型半导体器件

Country Status (7)

Country Link
US (4) US12136669B2 (zh)
EP (3) EP3955312B1 (zh)
JP (1) JP7497446B2 (zh)
KR (1) KR102826398B1 (zh)
CN (8) CN117334738A (zh)
TW (1) TWI749493B (zh)
WO (3) WO2020206959A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
CN111816701B (zh) * 2019-04-12 2024-12-27 广东致能科技有限公司 一种半导体器件及其制造方法
US12464756B2 (en) 2019-04-12 2025-11-04 Guangdong Zhineng Technologies, Co. Ltd. High electron mobility transistor (HEMT) and method of manufacturing the same
CN113140628B (zh) * 2020-01-17 2023-09-29 广东致能科技有限公司 一种半导体器件及其制造方法
WO2021208624A1 (zh) * 2020-04-13 2021-10-21 广东致能科技有限公司 一种空穴沟道半导体晶体管、制造方法及其应用
EP3944340A4 (en) * 2020-04-13 2022-08-24 Guangdong Zhineng Technology Co., Ltd. FIN-SHAPED SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD AND ITS USE
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN113571515B (zh) * 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动系统
CN113838929B (zh) * 2020-06-23 2025-10-17 广东致能半导体有限公司 一种半导体器件及其制造方法
CN113948582B (zh) * 2020-07-15 2024-07-02 广东致能科技有限公司 一种二极管及其制造方法
WO2022171168A1 (zh) * 2021-02-10 2022-08-18 广东致能科技有限公司 一种体滤波器
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
US12243936B2 (en) * 2021-12-28 2025-03-04 Raytheon Company AIN channel heterostructure field effect transistor
CN117198877A (zh) * 2022-05-30 2023-12-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN118281059A (zh) * 2022-12-29 2024-07-02 广东致能科技有限公司 一种半导体器件及制造方法
CN118281055A (zh) * 2022-12-29 2024-07-02 广东致能科技有限公司 一种半导体器件及制造方法
CN116031289A (zh) * 2023-01-17 2023-04-28 湖北九峰山实验室 半导体射频器件及其制备方法
CN116072531B (zh) * 2023-03-07 2023-08-22 徐州致能半导体有限公司 一种在半导体功能区侧面制作电极的方法
CN116344612B (zh) * 2023-05-24 2023-08-04 湖北九峰山实验室 垂直功率器件及其制作方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US8188513B2 (en) * 2007-10-04 2012-05-29 Stc.Unm Nanowire and larger GaN based HEMTS
DE102007052202B3 (de) * 2007-10-30 2008-11-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
US8692319B2 (en) * 2011-06-03 2014-04-08 Infineon Technologies Austria Ag Lateral trench MESFET
US8541293B2 (en) * 2011-09-21 2013-09-24 Institute of Microelectronics, Academy of Sciences Method of controlled lateral etching
KR20160134872A (ko) * 2011-12-19 2016-11-23 인텔 코포레이션 비평면 iii-n 트랜지스터
KR20140013618A (ko) 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
DE102012217073B4 (de) * 2012-09-21 2024-11-28 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
TWI496285B (zh) * 2012-12-07 2015-08-11 Richtek Technology Corp 高電子遷移率電晶體及其製造方法
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
JP6064628B2 (ja) * 2013-01-29 2017-01-25 富士通株式会社 半導体装置
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
TWI620340B (zh) * 2013-03-15 2018-04-01 傲思丹度科技公司 增強效能主動式像素陣列及用於達成其之磊晶成長方法
WO2014205003A1 (en) * 2013-06-18 2014-12-24 Barlow Stephen P Trench high electron mobility transistor
CN103531615A (zh) 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
JP2015099903A (ja) * 2013-10-17 2015-05-28 ローム株式会社 窒化物半導体装置およびその製造方法
WO2015059854A1 (ja) * 2013-10-25 2015-04-30 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
KR101940234B1 (ko) * 2013-12-03 2019-01-21 한국전자통신연구원 쇼트키 다이오드 및 그의 제조방법
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
WO2016048328A1 (en) * 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
CN105280725B (zh) * 2015-04-17 2019-03-12 苏州捷芯威半导体有限公司 一种氮化镓二极管及其制作方法
CN107660310B (zh) * 2015-06-26 2022-03-08 英特尔公司 异质外延n型晶体管与p型晶体管的基于阱的集成
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
KR101774824B1 (ko) * 2015-11-09 2017-09-05 가천대학교 산학협력단 실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법
US9659942B1 (en) * 2015-11-24 2017-05-23 International Business Machines Corporation Selective epitaxy growth for semiconductor devices with fin field-effect transistors (FinFET)
CN105448977A (zh) 2015-12-31 2016-03-30 深圳市华讯方舟微电子科技有限公司 高电子迁移率晶体管及其制造方法
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN105679823B (zh) * 2016-02-17 2019-09-03 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
CN107958934A (zh) 2016-10-18 2018-04-24 联华电子股份有限公司 不对称鳍状结构及其制作方法
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
JP6866619B2 (ja) * 2016-12-01 2021-04-28 日産自動車株式会社 半導体装置
CN106410045B (zh) * 2016-12-08 2019-07-05 西安电子科技大学 基于CH3NH3PbI3材料的P型HHMT晶体管及其制备方法
WO2018103646A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 基于CH3NH3PbI3材料的HEMT/HHMT器件的制备方法
CN106549038B (zh) * 2016-12-09 2019-08-02 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
CN106684143A (zh) * 2017-02-17 2017-05-17 杭州电子科技大学 基于垂直沟道的异质结场效应管器件及其制备方法
US9978872B1 (en) * 2017-03-23 2018-05-22 International Business Machines Corporation Non-polar, III-nitride semiconductor fin field-effect transistor
WO2018181237A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置
US10658370B2 (en) * 2017-06-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN109524460B (zh) * 2017-09-19 2022-05-17 世界先进积体电路股份有限公司 高空穴移动率晶体管
US11437504B2 (en) * 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions
CN108511513B (zh) 2018-02-09 2019-12-10 海迪科（南通）光电科技有限公司 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法
WO2019188767A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP7021063B2 (ja) * 2018-12-10 2022-02-16 株式会社東芝 半導体装置
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
US11367787B2 (en) * 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW202105719A (zh) 2021-02-01
JP7497446B2 (ja) 2024-06-10
US12302598B2 (en) 2025-05-13
US20220199818A1 (en) 2022-06-23
CN111816700A (zh) 2020-10-23
EP3955312B1 (en) 2024-12-04
JP2023515048A (ja) 2023-04-12
CN111816706B (zh) 2024-09-06
US20230047052A1 (en) 2023-02-16
CN119050152A (zh) 2024-11-29
EP3955315A4 (en) 2022-06-15
CN110400848B (zh) 2022-12-02
US11830940B2 (en) 2023-11-28
WO2020207098A1 (zh) 2020-10-15
WO2021175222A1 (zh) 2021-09-10
EP3955315B1 (en) 2024-09-18
CN110224019A (zh) 2019-09-10
CN110400848A (zh) 2019-11-01
EP3955312A4 (en) 2022-10-19
EP3955315A1 (en) 2022-02-16
CN111816702A (zh) 2020-10-23
US12432958B2 (en) 2025-09-30
CN111816706A (zh) 2020-10-23
CN111816700B (zh) 2024-09-06
US12136669B2 (en) 2024-11-05
US20220199819A1 (en) 2022-06-23
CN110224019B (zh) 2023-12-01
CN117334738A (zh) 2024-01-02
CN111816702B (zh) 2025-05-09
EP3955312A1 (en) 2022-02-16
EP4068387A1 (en) 2022-10-05
WO2020206959A1 (zh) 2020-10-15
TWI749493B (zh) 2021-12-11
KR20220136421A (ko) 2022-10-07
EP4068387A4 (en) 2023-01-11
US20200328297A1 (en) 2020-10-15
KR102826398B1 (ko) 2025-06-26

Similar Documents

Publication Publication Date Title
TWI749493B (zh) 一種半導體元件及其製造方法
US10312361B2 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US20060220060A1 (en) Semiconductor device and manufacturing method thereof
CN104904019B (zh) 用于氮化镓垂直晶体管的方法和系统
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
CN103189993A (zh) 半导体器件及其制造方法
US12040356B2 (en) Fin-shaped semiconductor device, fabrication method, and application thereof
JP2009026975A (ja) 半導体装置
TW202115911A (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
CN103003930B (zh) 场效应晶体管
US7465968B2 (en) Semiconductor device and method for fabricating the same
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
JP4474292B2 (ja) 半導体装置
US11935947B2 (en) Enhancement mode high electron mobility transistor
JPWO2018181200A1 (ja) 半導体装置
CN118281055A (zh) 一种半导体器件及制造方法
JP7056390B2 (ja) 窒化物半導体装置の製造方法
US12432996B2 (en) Power semiconductor device and manufacturing method thereof
TWI789694B (zh) 半導體結構、半導體元件及其形成方法
JP2024166957A (ja) 窒化物半導体デバイス
TW202425316A (zh) 高電子遷移率電晶體
CN116344608A (zh) 半导体装置及其制作方法
CN116093140A (zh) 一种功率晶体管
CN118281080A (zh) 一种肖特基二极管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 3rd Floor, Building A, Haina Baichuan Headquarters Building, No. 6 Baoxing Road, Haibin Community, Xin'an Street, Bao'an District, Shenzhen City, Guangdong Province 518100

Applicant after: Guangdong Zhineng Semiconductor Co.,Ltd.

Address before: Room 501, 505, 506, Building 4, No. 18 Shenzhou Road, Huangpu District, Guangzhou City, Guangdong Province (self assigned number D)

Applicant before: Guangdong Zhineng Technology Co.,Ltd.

Country or region before: China