[go: up one dir, main page]

TW202115911A - 一種高電子遷移率電晶體(hemt)及其製造方法 - Google Patents

一種高電子遷移率電晶體(hemt)及其製造方法 Download PDF

Info

Publication number
TW202115911A
TW202115911A TW109126396A TW109126396A TW202115911A TW 202115911 A TW202115911 A TW 202115911A TW 109126396 A TW109126396 A TW 109126396A TW 109126396 A TW109126396 A TW 109126396A TW 202115911 A TW202115911 A TW 202115911A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
channel
mobility transistor
electron mobility
Prior art date
Application number
TW109126396A
Other languages
English (en)
Other versions
TWI786422B (zh
Inventor
黎子蘭
Original Assignee
大陸商廣東致能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廣東致能科技有限公司 filed Critical 大陸商廣東致能科技有限公司
Publication of TW202115911A publication Critical patent/TW202115911A/zh
Application granted granted Critical
Publication of TWI786422B publication Critical patent/TWI786422B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種高電子遷移率電晶體(HEMT)包括：垂直介面；溝道層，設置在垂直介面外；溝道提供層，設置在溝道層外，溝道層中鄰近溝道層與溝道提供層的介面形成垂直的二維電子氣(2DEG)；第一電極，其經配置能夠與垂直的2DEG電連接；第二電極，其經配置能夠與垂直的2DEG電連接；以及閘電極，設置在溝道提供層外。一種HEMT的製造方法，包括：形成垂直介面；在垂直介面之外形成溝道層；在溝道層之外形成溝道提供層，其中溝道層中鄰近溝道層與溝道提供層的介面形成垂直的2DEG；以及形成與2DEG電接觸的第一電極和第二電極以及肖特基接觸的閘電極。

Description

一種高電子遷移率電晶體(HEMT)及其製造方法
本發明涉及半導體技術領域，特別涉及一種高電子遷移率電晶體(HEMT)及其製造方法。
III族氮化物半導體是重要的半導體材料，主要包括 AlN、GaN、InN及這些材料的化合物如AlGaN、InGaN、AlInGaN等。由於具有直接帶隙、寬禁帶、高擊穿電場強度等優點，以GaN為代表的III族氮化物半導體在發光器件、電力電子、射頻器件等領域具有廣闊的應用前景。
與傳統的Si等非極性半導體材料不同，III族氮化物半導體具有極性，即是極性半導體材料。極性半導體具有許多獨特的特性。尤為重要的是，在極性半導體的表面或兩種不同的極性半導體介面處存在固定極化電荷。這些固定極化電荷的存在可吸引可移動的電子或空穴載流子，從而形成二維電子氣2DEG或二維空穴氣2DHG。這些二維電子氣2DEG或二維空穴氣2DHG的產生不需要附加電場，也不依賴於半導體內的摻雜效應，是自發產生的。極性半導體介面處的二維電子氣或二維空穴氣可以具有較高的面電荷密度。同時，由於不需要摻雜，二維電子氣或二維空穴氣受到的離子散射等作用也大大減少，因此具有較高的遷移率。較高的面電荷密度和遷移率使得這種介面處自發產生的二維電子或空穴氣體具有良好的導通能力和很高的回應速度。
結合氮化物半導體本身固有的高擊穿電場強度等優點，這種二維電子氣或二維空穴氣可被用於製作高電子遷移率電晶體, 在高能量、高電壓或高頻率的應用中性能顯著優於傳統的Si或GaAs器件。然而，現有的結構卻存在較多缺陷，嚴重制約了其應用範圍。隨著電子設備演變成各種形式，顯示裝置也相應地改變，例如顯示裝置需要具有可撓性、耐磨性等。此外，消費者需要薄的顯示裝置。除了需將各種功能部件被集成到顯示設備中，更需留意顯示裝置的厚度。
本發明涉及一種高電子遷移率電晶體(HEMT)，包括：垂直介面；溝道層，其設置在垂直介面之外；溝道提供層，其設置在溝道層之外，溝道層中鄰近溝道層與溝道提供層的介面形成垂直的二維電子氣2DEG；第一電極，其經配置能夠與垂直的二維電子氣2DEG電連接；第二電極，其經配置能夠與垂直的二維電子氣2DEG電連接；以及閘電極，其設置在溝道提供層之外。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極或第二電極與溝道提供層之間形成歐姆接觸。
在一些實施例中，所述的高電子遷移率電晶體，其中垂直介面是Si（111）面、藍寶石Al2 O3 的(0001)面、SiC的(0001) 或（000-1）面、或者GaN本徵基板的（0001）面。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極、第二電極和閘電極位於二維電子氣2DEG的同側。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極和第二電極和閘電極的水準高度相同或者豎直位置相同。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極和第二電極與閘電極分別位於二維電子氣2DEG的兩側。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極在溝道層下方延伸。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極為漏極。
在一些實施例中，所述的高電子遷移率電晶體，其中第二電極在溝道層上方延伸。
在一些實施例中，所述的高電子遷移率電晶體，其中第二電極為源極。
在一些實施例中，所述的高電子遷移率電晶體，進一步包括垂直介面上的成核層。
特別的，所述的高電子遷移率電晶體，進一步包括在成核層與溝道層之間的緩衝層。
在一些實施例中，所述的高電子遷移率電晶體，進一步包括在溝道層遠離二維電子氣2DEG一側形成的遮罩層。
在一些實施例中，所述的高電子遷移率電晶體，進一步包括溝道層和溝道提供層下方延伸的絕緣層。
在一些實施例中，所述的高電子遷移率電晶體，進一步包括溝道提供層與閘電極之間的閘絕緣層。
本發明還涉及一種高電子遷移率電晶體（HEMT），包括：鰭柱（Fin Column），其至少一側包括垂直延伸的溝道層和溝道提供層，其中溝道層中鄰近溝道層與溝道提供層的介面形成垂直的二維電子氣2DEG；第一電極，其與鰭柱歐姆接觸，並且與2DEG電連接；第二電極，其與鰭柱歐姆接觸，並且與2DEG電連接；第三電極，其設置在鰭柱上。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極或第二電極為源極或漏極；第三電極為閘極。
在一些實施例中，所述的高電子遷移率電晶體，進一步包括溝道提供層與閘電極之間的閘絕緣層。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極、第二電極和第三電極位於鰭柱的側面。
在一些實施例中，所述的高電子遷移率電晶體，其中第一電極位於鰭柱的頂部。
在一些實施例中，所述的高電子遷移率電晶體，其中第二電極位於鰭柱的底部。
在一些實施例中，所述的高電子遷移率電晶體，其中第二電極的面積大於鰭柱底面的面積。
本發明還涉及一種高電子遷移率電晶體（HEMT）的製造方法，包括：形成垂直介面；在垂直介面之外形成溝道層；在溝道層之外形成溝道提供層，其中溝道層中鄰近溝道層與溝道提供層的介面形成垂直的二維電子氣2DEG；以及形成與二維電子氣2DEG電接觸的第一電極和第二電極以及溝道提供層外的閘電極。
在一些實施例中，所述的方法，其中垂直介面形成於基板上。
在一些實施例中，所述的方法，其中溝道提供層與閘電極之間包括閘絕緣層。
在一些實施例中，所述的方法，其中，在形成第一電極或第二接觸歐姆電極之前，包括橫向蝕刻溝道提供層或橫向蝕刻溝道提供層和部分溝道層。
在一些實施例中，所述的方法，進一步包括在垂直介面上形成成核層，其中，形成成核層的過程中通入含氯氣體。
在一些實施例中，所述的方法，進一步包括：形成與二維電子氣2DEG電接觸第二電極以及閘電極；去除部分或全部基板；以及在溝道層和溝道提供層下方形成第一電極。
為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
在以下的詳細描述中，可以參看作為本申請一部分用來說明本申請的特定實施例的各個說明書附圖。在附圖中，相似的附圖標記在不同圖式中描述大體上類似的組件。本申請的各個特定實施例在以下進行了足夠詳細的描述，使得具備本領域相關知識和技術的普通技術人員能夠實施本申請的技術方案。應當理解，還可以利用其它實施例或者對本申請的實施例進行結構、邏輯或者電性的改變。
本發明提出了一種具有垂直溝道結構的高電子遷移率電晶體。圖1 是根據本發明一個實施例的高電子遷移率電晶體結構示意圖。如圖所示，高電子遷移率電晶體HEMT100包括基板101。基板101具有高度不同的兩個區域120和130，形成臺階狀的結構。由此，在兩個區域120和130中間形成了垂直介面121。
在基板101上形成垂直介面121更利於製程工藝的設計，是一種較佳的實施例。然而本發明的方案並與僅限於此。在一些實施例中，垂直介面121也可以不形成於基板101上。例如，可以通過在基板上以垂直取向生長晶體或者蝕刻基板上的已有結構而形成垂直介面121。
垂直介面的晶格具有六角對稱性。例如，垂直介面是Si（111）面、藍寶石Al2 O3 的(0001)面、SiC的(0001)或（000-1）面、或者GaN本徵基板的（0001）面或（000-1）面。進一步地，當垂直介面形成於基板上時，基板可以是對應的Si基板、藍寶石Al2 O3 基板、SiC基板、或者GaN本徵基板。
HEMT100 進一步包括垂直介面121 之外的溝道層106 和溝道提供層107。溝道層105更靠近垂直介面121。在一些實施例中，溝道層106的高度高於垂直介面121的高度。溝道提供層107生長在溝道層106之外。在溝道層106內，鄰近溝道提供層107的介面上形成二維電子氣2DEG 108。
在一些實施例中，HEMT100還包括成核層104。成核層104生長在垂直介面121上。例如，成核層104可以為AlN。在一些實施例中，HEMT100還包括緩衝層104。緩衝層105生長在成核層104上。例如，緩衝層105可以具有單層或多層結構，包括AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN 中一種或多種。溝道層106生在成核層104或者緩衝層105之上。
HEMT100包括第一電極111、第二電極113和第三電極112。第一電極111和第二電極113與溝道層或溝道提供層形成歐姆接觸，從而與2DEG 108電接觸。
在一些實施例中，第一電極111 作為漏極，提供在溝道層106或溝道提供層107上靠近基板101的一側。第二電極113作為源極，提供在溝道層106或溝道提供層107上遠離基板101一側。通常情況下，作為漏極的第一電極111接入的高電壓，作為源極的第二電極113遠離第一電極111，以有利於提高耐壓，減少損耗。
第三電極112作為閘極，提供在溝道提供層107之外。第三電極112，也被稱作閘電極，其控制在第一電極111與第二電極113之間的通道區域中的電流強度。在一些實施例中，第三電極112與溝道提供層107形成肖特基接觸。在一些實施例中，溝道提供層107之外還包括其他層，例如：帽層、閘絕緣層等。第三電極與帽層或閘絕緣層接觸而不與溝道提供層107直接接觸。第三電極112電壓可控制溝道層-溝道提供層形成的異質結勢阱的深度，控制勢阱中2DEG 的面電荷密度，進而控制HEMT 100中第一電極111和第二電極113之間的工作電流。
優選地，第三電極112位於第一電極111和第二電極113之間，更靠近第二電極113。在作為漏極的第一電極 111接入的高電壓情況下，這樣的設置增大了漏極和閘極之間的距離，能有效提升高電子遷移率電晶體的耐壓性。
圖1示出了HEMT100三個電極的一種佈置方式。第一電極111位於下方；第三電極112位於第一電極111上方；而第二電極113位於第三電極112上方，即具有相同的豎直位置。基板101上方僅能觀察到第三電極112。這樣，能夠最大限度地減少晶片面積，提高集成度。在一些實施例中，第一電極111、第二電極113和第三電極112橫向佈置而具有相同的水準高度。這樣的設置有利於引線的連接。第一電極111或第二電極113 都可以成為源極或者漏極。
如圖1所示，第一電極111和第二電極113位於溝道層106之外。在一些實施例中，第一電極111和第二電極113也可以分別在溝道層106的上方或者下方兩側延伸。
在一些實施例中，基板101與溝道層106和溝道提供層107之間包括隔離層102。隔離層102水準橫向延伸，其材料可以為SiO2 等絕緣材料。隔離層102將HEMT100與基板101隔離，能夠避免基板101對於器件性能產生影響，使得器件提高耐壓和減小暗電流的能力都有明顯提升。
在一些實施例，溝道層106遠離2DEG 108的一側包括遮罩層103。遮罩層103的存在使得溝道層106的這一側並不會形成二維空穴氣2DHG。在一些實施例中，遮罩層103佔據溝道層106遠離2DEG一側的第一電極111與第二電極113對應位置之間的大部分或者絕大部分區域，從而在水準方向上將基板101與溝道層106隔離。這樣能夠進一步避免基板101 對於器件性能產生影響。
在一些實施例中，遮罩層103可以包圍或者部分包圍溝道層106和溝道提供層107。例如，遮罩層103可以延伸到溝道層106和溝道提供層107的上方。或者，再進一步，遮罩層103可以包覆溝道層106和溝道提供層107。這樣，從而將HEMT100進一步隔離，減少周圍其他材料的影響。在一些實施例中，遮罩層103的材料可以為SiO2 等絕緣材料。遮罩層103將HEMT100隔離或部分隔離，對於提高器件的耐壓和減小暗電流都有明顯幫助。
在一些實施例，在溝道提供層107和第三電極112之間可以包括閘絕緣層109。閘絕緣層109將第三電極112和溝道提供層107隔離開，這樣可以大幅降低第三電極112和第一電極111之間的漏電流。同時閘絕緣層109還能鈍化溝道提供層107表面，可以進一步提升高電子遷移率電晶體工作更穩定性。
在一些實施例中，在溝道提供層107和第三電極112之間可以包括帽層（例如AlGaN 或GaN）。在一些實施例，在溝道提供層107上可以包括鈍化層119。例如，鈍化層119可以佔據第一電極111和第二電極113之間覆蓋溝道提供層的部分以及覆蓋閘電極112的部分，從而對內部的溝道層106以及溝道提供層107提供保護。在一些實施例中，外絕緣層119的材料可以為SiN、SiO2 等絕緣材料。帽層和鈍化層對於減小漏極電流崩塌，維持極化特性產生的2DEG有幫助。同時，也能減小閘極洩漏電流，防止溝道提供層107在生長完後的降溫過程中發生開裂，增強源、漏極歐姆接觸和擊穿電壓。
根據本發明一個實施例，基板101的材料可以是Si、SiC、本徵GaN或藍寶石Al2 O3 。在一些實施例中，選擇相較其他材料成本較低，工藝更為成熟的Si基板。基板101中的Si會與溝道層106中的GaN發生回熔效應，影響溝道層106的生長。因此，引入成核層104，其材料可以是AlN，覆蓋Si基板101的垂直介面121，以避免Si基板101中的Si與溝道層106中的GaN直接接觸。當基板為非Si材料時，成核層104也可以存著但不是必需的。
在一些實施例中，當基板101為非本徵GaN 基板時，優選地引入緩衝層105以減少晶格差異帶來的影響。緩衝層105可以是AlN、GaN、AlGaN、5InGaN、AlInN 和AlGaInN 中一種或多種，可以減小基板101與溝道層106之間的晶格常數和熱膨脹係數等差異帶來的影響，有效避免氮化物外延層出現龜裂等情況。緩衝層105也是HEMT100的可選擇的結構。
根據本發明一個實施例，溝道層106的材料可以是GaN。根據本發明一個實施例，溝道提供層107的材料可以是AlGaN。如本領域技術人員所瞭解的，例如背景技術中提及的，溝道層106和溝道提供層107還可以是其他材料。這裡不再贅述。
由於自發極化和壓電極化效應的存在，溝道層106與溝道提供層107介面處有很強的極化電荷。這些極化電荷的存在，會吸引並導致介面處2DEG或2DHG的生成。在一些實施例中，垂直介面121為Si基板的（111）面、GaN的（0001）面等，溝道提供層107僅形成於溝道層106 右側，HEMT100 中只包含2DEG 108。類似地，如果垂直介面為GaN 的（000-1）面，溝道提供層107形成於溝道層106右側，則形成僅包含二維空穴氣的高空穴遷移率電晶體HHMT。再比如，垂直介面121為Si基板的（111）面、GaN的（0001）面等，溝道提供層107形成於溝道層106左側，則形成僅包含二維空穴氣的HHMT。再比如，垂直介面121為Si基板的（111）面、GaN的（0001）面等，溝道提供層107形成於溝道層105左右兩側，左側可以形成二維空穴氣的高空穴遷移率電晶體或其他結構，右側可以形成2DEG的高電子遷移率電晶體或其他結構。如本領域技術人員所瞭解的，這些變化都在本發明的範圍之中。
在一些實施例中，更有利地實施僅包括2DEG或者2DHG的高電子遷移率電晶體或高空穴遷移率電晶體。通常，實現這種結構，可以使基板101和遮罩層103形成的臺階結構足夠高，再生長成核層104、緩衝層105、溝道層106、溝道提供層107等結構。例如，圖1所示的結構中，去除2DHG能夠避免2DHG可以對各個電極的電勢變化做出回應，從而不會增加寄生電容和漏電通道，也不會增大高電子遷移率電晶體的漏電流。因此，圖1所述結構的HEMT100工作穩定性更佳。
在一些實施例中，隔離層102、遮罩層103、閘絕緣層109 和外絕緣層119的材料可以是由至少一種絕緣材料諸如矽氧化物、矽氮氧化物或矽氮化物形成，並也可以具有單層或者多層結構。
如本發明的一些實施例中所顯示的，包括形成在垂直方向上2DEG的高電子遷移率電晶體具有許多優良的特性。首先，高電子遷移率電晶體的耐壓能力大大提高。即使採用成本更低工藝更為成熟的Si基板，高電子遷移率電晶體的耐壓能力也與本徵GaN基板上的高電子遷移率電晶體接近。其次，本發明的垂直溝道器件與基板的接觸面積相對較小，受基板的影響也相對較少，比較容易克服傳統的平面器件容易出現外延層龜裂等問題。進一步地，通過提升垂直溝道的排布密度，可以增加器件的導電面積，能夠更為充分地利用基板的面積。
如本領域技術人員所知，以上的描述僅僅是示例性的說明高電子遷移率電晶體的結構。高電子遷移率電晶體還存在著多種其他的結構或者在這些結構上的改進、變更、或者變型，以提供不同的特性或者功能。這些結構及其改進、變更或變型在本發明的技術構思之下，也可以應用于本發明的方案中。
本發明還包括一種高電子遷移率電晶體的製造方法。圖2A-圖2P 為根據本發明一個實施例的高電子遷移率電晶體的製造方法流程圖。在本實施例中，以Si 基板上所製作器件為例。如本領域技術人員所理解，其他基板如本徵GaN、Al2 O3 （藍寶石）、SiC 等，也可以實現類似結構。
如圖所示，HEMT的製造方法200包括：在步驟210，在基板201上形成垂直介面221，如圖2A所示。由此，基板201上形成高低不同的第一區域215和第二區域217。垂直介面221在第一區域215 與第二區域217 之間。
在步驟220，在基板上生長保護層，覆蓋垂直表面221，如圖2B 所示。在一些實施例中，在基板201上使用LPCVD等技術生長SiN，覆蓋基板201。然後通過具有垂直取向的刻蝕技術，僅保留在垂直介面221的SiN形成的保護層231。保護層231覆蓋基板垂直介面221。
在步驟230，在基板201上方形成隔離層202和遮罩層203，如圖2C所示。在基板上覆蓋有隔離層202和遮罩層203。在一些實施例中，可以通過氧化技術生長SiO2 10，從而在基板上201形成絕緣層。由於基板201的垂直介面221上覆蓋有保護層231，基板201的垂直介面221上基本沒有隔離層202和遮罩層203生長。然後在第一區域215上方的絕緣層覆蓋掩膜，通過光刻技術部分刻蝕第二區域217上的絕緣層，以降低第二區域217 上絕緣層的高度，但保證第二區域217上仍覆蓋有絕緣層。這樣在基板201上形成了高度較高的隔離層202和高度較低的遮罩層203。本領域技術人員應當理解，其他形成隔離層和遮罩層的方法也可以應用於此。
在步驟240，去除保護層，如圖2D所示。在一些實施例中，通過選擇性蝕刻技術，去除垂直介面221上SiN，使得基板201的垂直介面221曝露，但同時保留了基板201上的隔離層202和遮罩層203。
本領域技術人員應當理解，還存在其他技術以在基板上形成隔離層和遮罩層，但同時曝露基板的垂直介面。例如，可以在水準基板上生長絕緣層。然後，絕緣層的一部分覆蓋掩膜，通過光刻蝕刻絕緣層和基板，使基板形成第一區域215和第二區域217，其中第一區域215覆蓋有絕緣層，第二區域217和垂直介面221曝露。再在所有暴露的表面上上形成保護層。再以各向異性的蝕刻方式蝕刻第二區域217上的保護層並保留垂直介面221上的保護層。之後在第二區域217上表面形成絕緣層，然後再選擇性的蝕刻保護層。這樣可以在第一區域215和第二區域217上覆蓋絕緣層的同時使得垂直介面221曝露。
在步驟250，在基板201曝露的垂直表面221上形成成核層204，如圖2E所示。對於Si基板，由於Ga原子的回熔(melt-back)效應，採用AlN成核層204。如本領域技術人員所知，GaN可以直接在Al2 O3 （藍寶石）、SiC或本徵GaN上成核生長，但是晶體品質控制較難。因此，在一般工藝過程中都會引入成核層204。在某些情況下，可以不必包括步驟250以引入例如低溫GaN或者AlN的成核層204。
AlN選區生長能力較弱，所以在隔離層202和遮罩層203 上也可能有一定的生長，這對半導體器件有不利的影響。在一些實施例中，可以在生長AlN後取出晶圓，通過具有各項異性的蝕刻，僅保留垂直面上的AlN成核層而把其他地方的AlN去除，例如，利用垂直向下離子轟擊的幹法蝕刻。由於垂直表面上的AlN受到的離子轟擊較弱而其他面上的AlN受到的轟擊較強，這樣就可以實現僅保留垂直面上的AlN的目標。
在一些實施例中，想要去除隔離層202和遮罩層203上的AlN還可以在形成成核層的過程中通入腐蝕性氣體，例如：氯氣或含氯氣體。由於隔離層202和遮罩層203是非晶或多晶結構，在氯氣氛下，AlN 在隔離層202和遮罩層203上更難成核。另外，即使在隔離層202和遮罩層203出現了AlN附著，由於附著在隔離層202和遮罩層203上的AlN同樣為非晶或多晶結構，氯氣對其具有較強的腐蝕性，附著的AlN會被氯氣蝕刻掉。而成核層部分的AlN是單晶結構，氯氣對其的腐蝕很弱，成核層部分的AlN 能在氯氣氛下較好的生長。因此，這種方法同樣能實現成核層的選區生長。
在步驟260，在成核層上形成緩衝層，如圖2F所示。在成核層204上通過外延生長形成緩衝層205。如前所述，在本發明的半導體器件的結構中，緩衝層並不是必需的。在本質上看，緩衝層和溝道層的性質非常接近，甚至可以是同一種材料。或者說，基本的結構是溝道層/溝道提供層，而在溝道層和成核層之間可以有緩衝層。
在步驟270，在緩衝層上形成溝道層，如圖2G 所示。在緩衝層205上通過外延生長形成溝道層206。在步驟280，在溝道層上形成溝道提供層，如圖2H所示。在溝道層206上通過外延生長形成溝道提供層207。
從根本上說，最為關鍵的是形成溝道。溝道是在具有較窄禁帶寬度氮化物半導體/較寬禁帶寬度氮化物半導體的介面處產生的，位於具有較低禁帶寬度的溝道層內並靠近溝道層/溝道提供層的介面處。最為常見的例子是GaN/AlGaN介面。溝道可以容納2DEG。電子主要在溝道內流動，具有較高的遷移率和電荷密度。
在步驟290，在絕緣層202上形成第一電極211，如圖2I所示。在一些實施例中，可以蝕刻定義漏區的溝道提供層207以及部分溝道層206，然後在曝露的區域形成第一電極211。電極沉積方法可以使用，例如：電子束蒸發物理沉積方法或電化學方法。第一電極211與溝道層206形成歐姆接觸，並能夠與2DEG電連接。在一些實施例中，可以不必進行部分蝕刻。在溝道提供層207定義漏區的部分形成第一電極211。第一電極211與溝道提供層207形成歐姆接觸，並也能夠實現與2DEG電連接。
通常來說第一電極材料為金屬。在一些實施例中，在第一電極沉積的過程中除了底部會沉積，側面也會有少量沉積，可以通過各向同性刻蝕去除在側壁的不需要沉積的金屬層。
在步驟2100，形成鈍化層209，包覆溝道提供層207以及第一電極211，如圖2J所示。在溝道提供層207外可以通過材料沉積的方式在溝道提供層207上形成絕緣層208。例如，通過CVD技術生長SiO2 。
在步驟2110，去除閘電極區域位置上方的鈍化層209，如圖2K所示。在一些實施例中，可以將閘電極區域位置上方的鈍化層完全去除，曝露出閘電極區域位置上方的溝道提供層207。在另一些實施例中，可以選擇保留部分鈍化層，而不必曝露出溝道提供層207。在形成閘電極之後，溝道提供層207與閘電極之間的鈍化層能夠成為閘絕緣層。
在步驟2120，在鈍化層209上形成第三電極212，如圖2L 所示。第三電極212作為閘極提供在溝道提供層209之外。第三電極212與閘絕緣層或者溝道提供層207形成肖特基接觸。第三電極可以使用，例如：電子束蒸發物理沉積方法或電化學方法形成。
通常來說第三電極材料為金屬。在一些實施例中，在第三電極沉積的過程中除了底部會沉積，側面也會有少量沉積，可以通過各向同性腐蝕去除在側壁的不需要沉積的金屬層。
在步驟2130，形成鈍化層209，包覆第三電極，如圖2M所示。在一些實施例中，可以通過CVD沉積的方式形成鈍化層209，包覆第三電極。例如，通過CVD沉積生長SiO2 。
在步驟2140，去掉第一電極區域位置上方的鈍化層209，如圖2N所示。與步驟2110類似，通過選擇性蝕刻技術，刻蝕暴露出第一電極區域位置上方的鈍化層，但同時保留了溝道提供層外的部分絕緣層。
在步驟2150，在鈍化層209上形成第二電極213，如圖2O所示。與步驟290類似，可以部分蝕刻源極對應位置的鈍化層209和溝道提供層207或者部分溝道層206，在曝露的溝道層206之外形成第二電極213。電極形成方法可以使用，例如：電子束蒸發物理沉積方法或電化學方法。第二電極213與溝道層206為歐姆接觸，並且能夠與2DEG形成電連接。
通常來說第二電極材料為金屬。在一些實施例中，在第二電極沉積的過程中除了底部會沉積，側面也會有少量沉積，可以通過各向同性腐蝕去除在側壁的不需要沉積的金屬層。
在步驟2160，形成鈍化層209，包覆第二電極213，如圖 2P所示。在一些實施例中，可以通過CVD沉積的方式形成鈍化層209。例如，通過CVD沉積生長SiO2 。
在一些實施例中，溝道提供層上形成絕緣層時，可以在外延生長完氮化物半導體後在同一生長設備中原位(in-situ)生成，例如原位生長SiN絕緣層，也可以在晶片取出後再額外生成。
圖3為本發明一個實施例高電子遷移率電晶體HEMT結構示意圖。在圖3的實施例中，在溝道層的另一側還形成了二維空穴氣2DHG。如圖所示，高電子遷移率電晶體300包括：基板301、成核層304、緩衝層305、溝道層306、溝道提供層307、絕緣層302、間隔層303等。在溝道提供層307上一側形成與2DEG 309歐姆接觸的第一電極333和第二電極330以及在溝道提供層307上的與溝道提供層307構成肖特基接觸的第三電極332。與圖1所示高電子遷移率電晶體類似的結構在此不再贅述。在圖3所示的實施例中，在溝道層306的左側形成2DHG 308。然而，相較圖1中的結構，圖3所示結構製備工藝更加簡單。
圖4是根據本發明一個實施例的高電子遷移率電晶體HEMT的結構示意圖。在圖4所示的實施例中，基板可以採用GaN本徵基板。這種結構和製程工藝都相對簡單。
如圖所示，HEMT 400包括基板401以及形成於基板401上垂直介面，從而形成臺階狀的基板結構。HEMT 400包括成溝道層406和溝道提供層407。溝道層406長在基板401的垂直介面之外。溝道提供層407生在溝道層406之外並覆蓋溝道層406。在溝道層406內靠近溝道提供層407的介面附近形成2DEG409和2DHG408。在溝道提供層407上形成與2DEG歐姆接觸的第一電極411和第二電極413，以及在溝道提供層407上的與溝道提供層407構成肖特基接觸的第三電極412。在其他一些實施例中，基板材料也可以為SiC或藍寶石Al2 O3 。
在圖5A-5B和圖6A-6B的實施例中示出了HEMT三個電極的不同佈置。圖5A為本發明一個實施例的HEMT的俯視圖；圖5B為本發明一個實施例HEMT電極設置的立體圖。如圖所示，HEMT500包括：溝道層501、溝道提供層502、2DHG 503、2DEG 504、第一電極505、第三電極506和第二電極507。如圖5B所示，第一電極505、第三電極506和第二電極507垂直排布而在圖5A中僅能看到第二電極506。這種排布方式有利於減小佔據的晶片面積。
圖6A為本發明一個實施例HEMT的俯視圖；圖6B為本發明一個實施例HEMT 電極設置的立體圖。
如圖所示，高電子遷移率電晶體600包括：溝道層601、溝道提供層602、2DHG 603、2DEG 604、第一電極605、第二電極606和第三電極607。結合圖4所示結構，在圖6A和圖6B中示出實施例中，第一電極605、第二電極606和第三電極607橫向排布，具有相同的水準高度。
如本領域技術人員所知，以上的描述僅僅是示例性的說明高電子遷移率電晶體的結構。高電子遷移率電晶體還存在著多種其他的結構或者在這些結構上的改進、變更、或者變型，以提供不同的特性或者功能。這些結構及其改進變更或變型在本發明的技術構思之下，也可以應用于本發明的方案中。
圖7A-7C中示出了其他結構的單側HEMT結構。圖7A是根據本發明一個實施例的單側HEMT 結構示意圖。與圖4實施例的結構類似，高電子遷移率電晶體700包括基板701、溝道層702和溝道提供層703。如圖所示，在溝道層702外的溝道提供層703生長完成後，蝕刻左側部分的溝道提供層703。這樣，只在右側存在2DEG 704，從而得到單側2DEG的高電子遷移率電晶體。在一些實施例中，溝道層702頂面可以保留部分溝道提供層。在一些實施例中，可以引入絕緣層以覆蓋溝道層702。
圖7B是根據本發明另一個實施例的單側高電子遷移率電晶體結構示意圖。與圖4實施例的結構類似，高電子遷移率電晶體720包括基板701、溝道層702和溝道提供層703。如圖所示，在溝道層702生長完後，生長絕緣層708。接下來，蝕刻掉溝道層702右側的絕緣層708，然後生長溝道提供層703。即生成溝道層後採用絕緣層保護溝道層，再生長溝道提供層。這樣，只在右側存在2DEG 704，從而得到單側2DEG的高電子遷移率電晶體。
圖7C是根據本發明另一個實施例的單側高電子遷移率電晶體結構示意圖。與圖4實施例的結構類似，高電子遷移率電晶體720包括基板701、溝道層702、溝道提供層703、2DEG 704、第一電極707、第三電極706、第二電極705、絕緣層708以及隔離層709。
如圖所示，在溝道層702生長前，先在基板形成高臺階結構，例如生長絕緣層708。然後，蝕刻掉需要生長溝道層702和溝道提供層703的右側的絕緣層708。然後分別生長保護層和遮罩層，之後刻蝕保護層，曝露出基板垂直介面。再在右側生長溝道層702和溝道提供層703。這樣，只在右側存在2DEG 704，從而得到單側2DEG的高電子遷移率電晶體。類似地，在溝道層702左側形成溝道提供層703，得到單側2DHG的高空穴遷移率電晶體。
圖7D是根據本發明另一個實施例的單側高電子遷移率電晶體結構示意圖。與圖4實施例的結構類似，高電子遷移率電晶體720包括基板701、溝道層702、溝道提供層703、2DEG 704、第一電極707、第三電極706、第二電極705、絕緣層708以及屏蔽層710。
如圖所示，在生長溝道層702到一定高度後，在溝道層上方形成第三電極706，但仍曝露部分溝道層702。然後，繼續在曝露出的溝道層702上繼續生長溝道層702，覆蓋部分第三電極706。再生長溝道提供層703，但僅保留右側的溝道提供層703，從而得到單側2DEG 704。在溝道層702和溝道提供層703左側再形成屏蔽層710，從而得到第三電極706在左側，而第一電極和第二電極在右側的高電子遷移率電晶體。
圖8為本發明一個實施例HEMT的結構示意圖。如圖所示，HEMT 800包括：成核層804、緩衝層805、溝道層806、溝道提供層807、2DHG 808、2DEG 809、第一電極835、第二電極830和第三電極832。與其他實施例的結構不同，第一電極835沿著溝道層806和溝道提供層807的下方橫向延伸。在一些實施例中，第一電極835設置在基板上。在完成第一電極835上方的結構製備後，讓保留下方的基板。在一些實施例中，第一電極835下方的基板可以部分或全部去除。這樣，第一電極835可以從下方引出實現電連接；而第二電極830和第三電極832仍從上方引出實現電連接。與所有電極都是從上方引出實現電連接的方案相比，由於第一電極電壓較高，需要較大的絕緣距離，對縮小器件尺寸不利。而圖 8所示結構中，從器件上方引出具有較低電位的第二電極和第三電極而從器件下方引出第一電極，能夠有效的節省了空間，降低了寄生電容電感，也利於後續的器件封裝。進一步地，圖8所示的結構通過去除矽基板降低了器件的熱阻，熱量可以有效地兩面匯出，尤其是第一電極可直接與導熱裝置連接，能夠極大地減低了熱阻。
在製備圖8所示HEMT時，可以先形成第二電極和第三電極。然後去除大部分或全部矽基板以暴露2DEG 809後，再形成第一電極835。在一些實施例中，由於去除基板後晶圓的機械強度大幅降低，優選地在去除矽基板前給晶圓增加支撐結構。
在一些實施例中，第二電極830沿著溝道層806和/或溝道提供層807的上方橫向延伸。第二電極設置於器件的上方有利於後期的電連接，也有利於電極之間的隔離，提高耐壓和減少暗電流。
如本領域技術人員所知，以上的描述僅僅是示例性的說明高電子遷移率電晶體的結構。高電子遷移率電晶體還存在著多種其他的結構或者在這些結構上的改進、變更、或者變型，以提供不同的特性或者功能。這些結構及其改進、變更或變型在本發明的技術構思之下，也可以應用于本發明的方案中。
100:高電子遷移率電晶體(HEMT) 101:基板 102:隔離層 103:遮罩層 104:成核層 105:緩衝層 106:溝道層 107:溝道提供層 108:二維電子氣(2DEG) 109:閘絕緣層 111:第一電極 112:第二電極 113:第三電極 119:鈍化層 120,130:區域 121:垂直介面 200:製造方法 201:基板 202:隔離層、絕緣層 203:遮罩層 204:成核層 205:緩衝層 206:溝道層 207:溝道提供層 208:絕緣層 209:鈍化層 210,220,230,240,250,260,270,290:步驟 2100,2110,2120,2130,2140,2150,2160:步驟 213:第二電極 215:第一區域 217:第二區域 221:垂直表面 231:保護層 300:高電子遷移率電晶體 301:基板 302:絕緣層 303:遮罩層 304:成核層 305:緩衝層 306:溝道層 307:溝道提供層 308:2DHG 309:2DEG 330:第二電極 332:第三電極 333:第一電極 400:高電子遷移率電晶體 401:基板 406:溝道層 407:溝道提供層 408:2DHG 409:2DEG 411:第一電極 413:第三電極 500:高電子遷移率電晶體 501:溝道層 502:溝道提供層 503:2DHG 504:2DEG 505:第一電極 506:第二電極 507:第三電極 600:高電子遷移率電晶體 601:溝道層 602:溝道提供層 603:2DHG 604:2DEG 605:第一電極 606:第二電極 607:第三電極 700:高電子遷移率電晶體 701:基板 702:溝道層 703:溝道提供層 704:2DEG 705:第二電極 706:第三电极 707:第一电极 708:絕緣層 720:高電子遷移率電晶體 800:HEMT 804:成核層 805:緩衝層 806:溝道層 807:溝道提供層 808:2DHG 809:2DEG 830:第二電極 832:第三電極 835:第一電極
圖1為本發明實施例高電子遷移率電晶體結構示意圖； 圖2A-圖2P為本發明一個實施例高電子遷移率電晶體的製造方法流程圖； 圖3為本發明一個實施例Si基板高電子遷移率電晶體結構示意圖； 圖4是本發明一個實施例非Si基板高電子遷移率電晶體結構示意圖； 圖5A為本發明一個實施例的電極垂直排布非Si基板高電子遷移率電晶體俯視圖； 圖5B為本發明一個實施例一種電極垂直排布立體結構示意圖； 圖6A為本發明一個實施例的電極水準排布或斜向排布非Si基板高電子遷移率電晶體俯視圖； 圖6B電極水準排布立體結構示意圖； 圖7A為根據本發明一個實施例無二維空穴氣高電子遷移率電晶體結構示意圖； 圖7B為根據本發明一個實施例無二維空穴氣高電子遷移率電晶體結構示意圖； 圖7C為根據本發明一個實施例無二維空穴氣高電子遷移率電晶體結構示意圖； 圖7D為根據本發明一個實施例無二維空穴氣高電子遷移率電晶體結構示意圖； 圖8為本發明一個實施例HEMT的結構示意圖。
101:基板
102:隔離層
103:遮罩層
104:成核層
105:緩衝層
106:溝道層
107:溝道提供層
108:二維電子氣(2DEG)
109:閘絕緣層
111:第一電極
112:第二電極
113:第三電極
119:鈍化層
121:垂直介面

Claims (28)

  1. 一種高電子遷移率電晶體(HEMT)，包括： 垂直介面； 溝道層，其設置在垂直介面之外； 溝道提供層，其設置在溝道層之外，溝道層中鄰近溝道層與溝道提供層的 介面形成垂直的二維電子氣2DEG； 第一電極，其經配置能夠與垂直的二維電子氣2DEG電連接； 第二電極，其經配置能夠與垂直的二維電子氣2DEG電連接；以及 閘電極，其設置在溝道提供層之外。
  2. 如請求項1所述的高電子遷移率電晶體，其中第一電極或第二電極與溝道提供層之間形成歐姆接觸。
  3. 如請求項1所述的高電子遷移率電晶體，其中垂直介面是Si（111）面、藍寶石Al2O3的(0001)面、SiC的(0001)或（000-1）面、或者GaN本徵基板的（0001）面。
  4. 如請求項1所述的高電子遷移率電晶體，其中第一電極、第二電極和閘電極位於二維電子氣2DEG的同側。
  5. 如請求項4所述的高電子遷移率電晶體，其中第一電極和第二電極和閘電極的水準高度相同或者豎直位置相同。
  6. 如請求項4所述的高電子遷移率電晶體，其中第一電極和第二電極與閘電極分別位於二維電子氣2DEG的兩側。
  7. 如請求項1所述的高電子遷移率電晶體，其中第一電極在溝道層下方延伸。
  8. 如請求項7所述的高電子遷移率電晶體，其中第一電極為漏極。
  9. 如請求項1所述的高電子遷移率電晶體，其中第二電極在溝道層上方延伸。
  10. 如請求項9所述的高電子遷移率電晶體，其中第二電極為源極。
  11. 如請求項1所述的高電子遷移率電晶體，進一步包括垂直介面上的成核層。
  12. 如請求項11所述的高電子遷移率電晶體，進一步包括在成核層與溝道層之間的緩衝層。
  13. 如請求項1所述的高電子遷移率電晶體，進一步包括在溝道層遠離二維電子氣2DEG 一側形成的遮罩層。
  14. 如請求項1所述的高電子遷移率電晶體，進一步包括溝道層和溝道提供層下方延伸的絕緣層。
  15. 如請求項1所述的高電子遷移率電晶體，進一步包括溝道提供層與閘電極之間的閘絕緣層。
  16. 一種高電子遷移率電晶體（HEMT），包括： 鰭柱（Fin Column），其至少一側包括垂直延伸的溝道層和溝道提供層， 其中溝道層中鄰近溝道層與溝道提供層的介面形成垂直的二維電子氣2DEG； 第一電極，其與鰭柱歐姆接觸，並且與2DEG電連接； 第二電極，其與鰭柱歐姆接觸，並且與2DEG電連接； 第三電極，其設置在鰭柱上。
  17. 如請求項16所述的高電子遷移率電晶體，其中第一電極或第二電極為源極或漏極；第三電極為閘極。
  18. 如請求項16所述的高電子遷移率電晶體，進一步包括溝道提供層與閘電極之間的閘絕緣層。
  19. 如請求項16所述的高電子遷移率電晶體，其中第一電極、第二電極和第三電極位於鰭柱的側面。
  20. 如請求項16所述的高電子遷移率電晶體，其中第一電極位於鰭柱的頂部。
  21. 如請求項16所述的高電子遷移率電晶體，其中第二電極位於鰭柱的底部。
  22. 如請求項20所述的高電子遷移率電晶體，其中第二電極的面積大於鰭柱底面的面積。
  23. 一種高電子遷移率電晶體（HEMT）的製造方法，包括： 形成垂直介面； 在垂直介面之外形成溝道層； 在溝道層之外形成溝道提供層，其中溝道層中鄰近溝道層與溝道提供層的 介面形成垂直的二維電子氣2DEG；以及 形成與二維電子氣2DEG 電接觸的第一電極和第二電極以及溝道提供層外的閘電極。
  24. 如請求項23所述的方法，其中垂直介面形成於基板上。
  25. 如請求項23所述的方法，其中溝道提供層與閘電極之間包括閘絕緣層。
  26. 如請求項23所述的方法，其中，在形成第一電極或第二接觸歐姆電極之前，包括橫向蝕刻溝道提供層或橫向蝕刻溝道提供層和部分溝道層。
  27. 如請求項23所述的方法，進一步包括在垂直介面上形成成核層，其中，形成成核層的過程中通入含氯氣體。
  28. 如請求項23所述的方法，進一步包括：形成與二維電子氣2DEG電接觸第二電極以及閘電極；去除部分或全部基板；以及在溝道層和溝道提供層下方形成第一電極。
TW109126396A 2019-04-12 2020-08-04 一種高電子遷移率電晶體(hemt)及其製造方法 TWI786422B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910291624 2019-04-12
WOPCT/CN2019/109383 2019-09-30
PCT/CN2019/109383 WO2020206960A1 (zh) 2019-04-12 2019-09-30 一种高电子迁移率晶体管(hemt)及其制造方法

Publications (2)

Publication Number Publication Date
TW202115911A true TW202115911A (zh) 2021-04-16
TWI786422B TWI786422B (zh) 2022-12-11

Family

ID=80849655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126396A TWI786422B (zh) 2019-04-12 2020-08-04 一種高電子遷移率電晶體(hemt)及其製造方法

Country Status (4)

Country Link
US (1) US12464756B2 (zh)
EP (1) EP3955313B1 (zh)
TW (1) TWI786422B (zh)
WO (1) WO2020206960A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN118281059A (zh) * 2022-12-29 2024-07-02 广东致能科技有限公司 一种半导体器件及制造方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法
CN118610212B (zh) * 2024-08-12 2024-11-05 深圳平湖实验室 半导体器件及其制备方法、芯片、电子设备

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966763B2 (ja) * 2001-06-01 2007-08-29 古河電気工業株式会社 ＧａＮ系半導体装置
US20050208769A1 (en) * 2004-03-19 2005-09-22 Manish Sharma Semiconductor structure
US7098093B2 (en) * 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US8772832B2 (en) * 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
JP5678517B2 (ja) * 2010-08-23 2015-03-04 富士通株式会社 半導体装置及びその製造方法
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US20130056793A1 (en) * 2011-09-07 2013-03-07 Applied Materials, Inc. Providing group v and group vi over pressure for thermal treatment of compound semiconductor thin films
US8541293B2 (en) * 2011-09-21 2013-09-24 Institute of Microelectronics, Academy of Sciences Method of controlled lateral etching
WO2013109628A1 (en) * 2012-01-17 2013-07-25 Ramgoss, Inc. Rotated channel semiconductor field effect transistor
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
DE102012217073B4 (de) * 2012-09-21 2024-11-28 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
WO2015004853A1 (ja) * 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015009576A1 (en) * 2013-07-15 2015-01-22 Hrl Laboratories, Llc Hemt device and method
KR20150019723A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
JP2015176924A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
US9728630B2 (en) * 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
US20170033187A1 (en) * 2015-07-31 2017-02-02 Ohio State Innovation Foundation Enhancement mode field effect transistor with doped buffer and drain field plate
KR102059101B1 (ko) * 2015-09-30 2019-12-24 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 터널 전계 효과 트랜지스터
WO2017099737A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters
CN105914192B (zh) * 2015-12-25 2019-02-01 苏州捷芯威半导体有限公司 基于级联电路的半导体封装结构
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN105679823B (zh) 2016-02-17 2019-09-03 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
GB2547661A (en) 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
US10811526B2 (en) 2016-12-30 2020-10-20 Intel Corporation Stacked group III-nitride transistors for an RF switch and methods of fabrication
WO2019150526A1 (ja) * 2018-02-01 2019-08-08 三菱電機株式会社 半導体装置およびその製造方法
CN109360786B (zh) 2018-09-29 2021-08-10 扬州乾照光电有限公司 一种侧向外延生长的方法及半导体结构
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
US10741666B2 (en) * 2018-11-19 2020-08-11 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
US20200251582A1 (en) * 2019-02-04 2020-08-06 Qualcomm Incorporated High electron mobility transistor (hemt) fin field-effect transistor (finfet)
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
US11552189B2 (en) * 2019-09-25 2023-01-10 Stmicroelectronics S.R.L. High electron mobility transistor (HEMT) devices and methods
US11916140B2 (en) * 2021-02-03 2024-02-27 Electronics And Telecommunications Research Institute Compound semiconductor device

Also Published As

Publication number Publication date
WO2020206960A1 (zh) 2020-10-15
US20220223726A1 (en) 2022-07-14
TWI786422B (zh) 2022-12-11
EP3955313A4 (en) 2022-06-01
EP3955313A1 (en) 2022-02-16
US12464756B2 (en) 2025-11-04
EP3955313B1 (en) 2024-08-28

Similar Documents

Publication Publication Date Title
US12136669B2 (en) High hole mobility transistor (HHMT) and method of manufacturing the same
US8890239B2 (en) Semiconductor device and method for producing the same
CN105655395B (zh) 一种增强型高电子迁移率晶体管及其制作方法
TWI786422B (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
US12040356B2 (en) Fin-shaped semiconductor device, fabrication method, and application thereof
JP7397982B2 (ja) 正孔チャネル半導体トランジスタ、その製造方法および応用
TWI898374B (zh) 半導體器件及製造方法
WO2021218371A1 (zh) 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN218632053U (zh) 一种垂直导电沟道增强型Si基GaN- HEMT器件
CN222928735U (zh) 耗尽型与增强型GaN单片集成器件
CN116960174B (zh) 一种p沟道半导体器件及其制备方法
TWI870970B (zh) 半導體器件及製造方法
CN118281080A (zh) 一种肖特基二极管及制造方法
TW202407775A (zh) 半導體裝置以及其製作方法
CN119835968A (zh) 氮化镓功率器件及其制备方法