[go: up one dir, main page]

CN103858238A - 闩锁scr的应力加强结工程 - Google Patents

闩锁scr的应力加强结工程 Download PDF

Info

Publication number
CN103858238A
CN103858238A CN201280050302.9A CN201280050302A CN103858238A CN 103858238 A CN103858238 A CN 103858238A CN 201280050302 A CN201280050302 A CN 201280050302A CN 103858238 A CN103858238 A CN 103858238A
Authority
CN
China
Prior art keywords
scr
region
breech lock
trap
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280050302.9A
Other languages
English (en)
Other versions
CN103858238B (zh
Inventor
J·B·坎皮
R·J·高希尔
李军俊
R·米施拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103858238A publication Critical patent/CN103858238A/zh
Application granted granted Critical
Publication of CN103858238B publication Critical patent/CN103858238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0102—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H10D18/031—Manufacture or treatment of lateral or planar thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/251—Lateral thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

一种形成包括闩锁可控硅整流器（SCR）的IC装置的方法（200），该方法包括：在衬底（202）的顶表面上形成掩模，其中，掩模覆盖衬底的第一部分并且暴露衬底的位于衬底上的n阱和p阱的一者中的第二部分；蚀刻衬底的被暴露的第二部分，以形成蚀刻区域（203）；在蚀刻区域（204）中通过选择外延沉积形成闩锁SCR的应力工程结；以及移除掩模（205）。

Description

闩锁SCR的应力加强结工程
背景技术
本公开主要涉及半导体装置制造的领域，更具体地，涉及包括也被称作为晶闸管的可控硅整流器（SCR）的集成电路的制造。
包括互补金属氧化物半导体（CMOS）装置的IC易受到已知为闩锁的不期望的寄生SCR作用影响，该寄生SCR作用如果不受控制可能导致IC损坏。闩锁描述了由于CMOS电路内存在寄生SCR结构而发生的一种类型的短路。寄生SCR结构包括作为彼此交叉耦合的PNP晶体管和NPN晶体管的PNPN结。在特定情况下，诸如存在瞬态信号的情况下，PN结之一可以被正向偏置，这将SCR打开。即使在使得PN结正向偏置的信号被移除之后，装置仍可以在闩锁状态下保持打开。两个晶体管将彼此保持在饱和状态，只要SCR结构被正向偏置。减少闩锁效应对于改善IC的功能性非常重要。
虽然IC中的一些SCR可以包括上述闩锁SCR，但是其他SCR可以被包括在IC中以消除静电放电（ESD）事件。ESD事件指的是短持续时间的电流（正的或负的）静电放电，在该短持续时间内大量的电流被提供给CMOS装置。大电流可以由各种源（例如人体）积聚。ESD事件通常是由于短持续时间（通常为100纳秒）的高电压电势（通常为数千伏特）的放电产生。ESD事件可以由人与IC的引线接触而产生，或者由电子充电的器件通过IC的其他引线中放电而产生。这种ESD事件如果不能被安全地消除，可能会损坏IC。ESD事件可以通过承受高电流的ESD SCR来消除，从而将SCR各处的电压保持在低水平。因此，ESD SCR可以被包括在IC中，来绕过与ESD事件相关联的高电流。
发明内容
在一个方面，形成IC装置的方法包括一种形成包括闩锁可控硅整流器（SCR）的IC装置的方法，该方法包括：在衬底的顶表面上形成掩模，其中，掩模覆盖衬底的第一部分并且暴露衬底的位于衬底上的n阱和p阱的一者中的第二部分；蚀刻衬底的被暴露的第二部分，以形成蚀刻区域；在蚀刻区域中通过选择外延沉积形成闩锁SCR的应力工程结；以及移除掩模。
在另一个方面，一种集成电路（IC）装置包括：闩锁可控硅整流器（SCR）；以及静电放电（ESD）SCR，其中，ESD SCR相比于闩锁SCR具有高的电流增益和低的触发电压。
在另一个方面，闩锁可控硅整流器（SCR）包括位于闩锁SCR的p阱中的p+区域和n+区域；以及位于闩锁SCR的n阱中的p+区域和n+区域，其中，闩锁SCR还包括在闩锁SCR的n阱中的p+区域中的嵌入硅锗（eSiGe）以及在闩锁SCR的p阱中的n+区域中的碳化硅（SiC）中的一者。
附加的特征通过本示例性实施例的技术来实现。其他实施例在这里具体描述并且被认为是所保护的一部分。为了更好地理解示例性实施例的特征，参照说明书和附图。
附图说明
现在参照附图，其中在这些附图中类似的元件被类似地标记：
图1A是示出了SCR的实施例的截面图。
图1B是图1A的SCR的俯视图。
图2是对于闩锁SCR的应力加强结工程的方法的流程图。
图3是示出了具有浅沟槽隔离区域的衬底的实施例的截面图。
图4是示出了图3的装置在形成n阱和p阱之后的实施例的截面图。
图5是示出了图4的装置在形成掩模之后的实施例的截面图。
图6是示出了图5的装置在蚀刻之后的实施例的截面图。
图7是示出了图6的装置在形成嵌入硅锗（eSiGe）结之后的实施例的截面图。
图8是示出了图7的装置在形成包括eSiGe结的闩锁SCR之后的实施例的截面图。
图9是示出了图4的装置在形成掩模之后的实施例的截面图。
图10是示出了图9的装置在蚀刻之后的实施例的截面图。
图11是示出了图10的装置在形成碳化硅（SiC）结之后的实施例的截面图。
图12是示出了图11的装置在形成包括SiC结的闩锁SCR之后的实施例的截面图。
具体实施方式
提供了闩锁SCR的应力加强结工程的方法和包括具有受应力的加强结的闩锁SCR的装置的实施例，示例性实施例在下文中具体描述。对于闩锁SCR，对于寄生NPN&PNP结期望小的电流增益（即，电流放大系数（beta））和相对高的开启电压。相反，对于ESD SCR，对于寄生NPN&PNP结期望更大的电流放大系数和更低的开启电压，因此可以通过ESD SCR消除相对高的瞬态电流。因此，受应力的加强结工程可以被应用到闩锁SCR中的n+结和p+结，以减小寄生NPN和PNP结构的电流放大系数，这增加了闩锁SCR结构的触发和保持电压。受应力的加强结可以包括嵌入硅锗（eSiGe）p+区域和/或碳化硅（SiC）n+区域。在ESD SCR中，受应力的加强结被省略，以确保相对高的电流放大系数和更低的开启电压。该受应力的加强结的选择应用改善了包括闩锁和/或ESD SCR的IC的性能。
图1是示例SCR100的截面图，其包括p阱101、n阱102、p+区域103、n+区域104、p+区域105和n+区域106。p+区域103、n+区域104、p+区域105和n+区域106由浅沟槽隔离（STI）区域107分离，并且SCR形成在硅衬底108上。SCR100包括两个交叉耦合的双极晶体管。第一个双极晶体管是NPN晶体管，n阱102作为集电极、p+区域103和p阱101作为基极，并且n+区域104作为发射极。第二个双极晶体管是PNP晶体管，p+区域105作为发射极，n+区域106和n阱102作为基极，并且p阱101作为集电极。图1B示出了图1A的SCR100的俯视图。在图1A中示出的STI区域107在图1B中省略，以示出p阱101和n阱102的位置。NPN结包括n阱102、p+区域103和n+区域104，PNP结包括p+区域105、n+区域106和p阱101。包括p+区域105、n+区域106和p阱101的PNP结在瞬态信号的存在时被打开，并且PNP结的集电极电流将p阱101的电势升高。当局部p阱101的电势到达阈值（通常为约0.7伏特）时，包括n阱102、p+区域103、n+区域104的NPN结被打开。因而发生维持打开条件。在其中SCR100包括闩锁SCR的实施例中，维持打开条件是可能损坏包括SCR100的装置的短路。在其中SCR100包括ESD SCR的实施例中，维持打开条件是消除瞬态电流，防止损伤包括SCR100的装置。
为了降低电流放大系数并升高SCR（诸如包括闩锁SCR的SCR100）的开启电压，加强结工程可以被应用到n+区域104和p+区域105中的一者或两者。SiC可以形成在n+区域104中，和/或eSiGe可以形成在p+区域105中。SCR100的闩锁触发电压随着增加p+eSiGe结105和/或n+SiC结104而增加；因此，SCR100中的闩锁条件可以通过应力加强结工程来防止。然而，如果SCR100是ESD SCR，则不应用应力加强结工程，因此SCR的电流放大系数将会更高并且开启电压将会更低，从而允许在ESD SCR各处的相对高的放电电流。闩锁SCR和ESD SCR可以形成在相同IC上；在制造这种IC期间，应力加强结工程仅应用到闩锁SCR。
图2是对于闩锁SCR的应力加强结工程的方法200的流程图。方法200可以被用来在也包括ESD SCR的IC上形成闩锁SCR，并且在各种实施例中，由方法200形成的SCR可以包括在n+区域中的SiC、在p+区域中的eSiGe或者这二者。参照图3到图8讨论方法200的第一实施例，其中eSiGe形成在位于IC上的闩锁SCR的n阱中的p+区域中，并且参照图3-图4以及图9-图12描述了方法200的第二实施例，其中，SiC形成在位于IC上的闩锁SCR的p阱中的n+区域中。方法200的第一和第二实施例在一些实施例中可以都应用到相同闩锁SCR，从而导致闩锁SCR具有在p阱中的SiC n+区域和在n阱中的eSiGe p+区域。在其他实施例中，闩锁SCR可以仅具有在n阱中的eSiGe p+区域或在p阱中的SiC n+区域。
方法200的应用的第一实施例在框201处以在衬底上形成STI区域、n阱和p阱来开始，在该实施例中形成在n阱中具有eSiGe p+区域的闩锁SCR。在图3中示出形成STI区域302之后的衬底301。衬底301包括硅衬底，并且STI区域302包括诸如氧化物的介电材料。之后，如图4所示，n阱402以及p阱401和403形成在衬底301上。n阱402以及p阱401和403的形成可以使用任何适当的技术来执行，诸如分别利用合适的n型和p型掺杂物来注入n阱和p阱，之后进行快速热退火（RTA）。之后，在框202中，结工程掩模被施加到IC。结工程掩模暴露了IC上的任何闩锁SCR中的一p+区域，使得受应力的加强结工程可以在暴露的p+区域中执行。结工程掩模覆盖ESDSCR、位于闩锁SCR的p阱中的n+区域和p+区域，以及IC上的对其不应用受应力的加强结工程的任何其他装置。在图5中示出了具有诸如方法200的框202中施加的结工程掩模的IC的实施例。结工程掩模501暴露区域502，该区域是闩锁SCR的n阱402中p+区域将会定位的区域。将会作为闩锁SCR的p阱中的n+区域和p+区域以及IC上的任何其他装置（诸如包括p阱403的装置）的区域由结工程掩模501覆盖。
之后，在框203中，在暴露区域中蚀刻硅。蚀刻区域601的实施例在图6中示出。蚀刻区域601由掩模501暴露。之后，在蚀刻之后，包括eSiGe的p+区域的应力工程结在方法200的框204中形成在蚀刻区域中。eSiGe由锗和诸如硼的p型掺杂剂的选择外延沉积来形成。锗和p型掺杂剂与存在于蚀刻区域中的硅混合，以在n阱中形成eSiGep+区域。在n阱402中包括eSiGe p+区域701的应力工程结的实施例在图7中示出。当在n阱中形成eSiGe p+区域之后，方法200的流程进行到框205，其中结工程掩模被移除并且IC处理完成。闩锁SCR的其他p+区域和n+区域在框205中形成，与IC上的任何其他装置类似。最终结果是如图8所示的闩锁SCR805，其中n阱402中的p+区域701包括eSiGe。SCR805也包括p+区域801、n+区域802、p阱401、n+区域803和n阱402。如图8所示，p+区域804和p阱403是IC中的另一个装置的一部分；任何合适数目和类型的其他装置可以位于包括SCR805的IC上。其上定位了闩锁SCR805的IC也可以包括ESD SCR，其在n阱中的p+区域中不包括eSiGe。在一些实施例中，闩锁SCR805也可以包括在n+区域802中的SiC。
方法200的应用的第二实施例在框201中以在衬底上形成STI区域、n阱和p阱而开始，在该第二实施例中形成在p阱中具有SiC n+区域的闩锁SCR。在形成STI区域302之后的衬底301被在图3中示出。衬底301包括硅衬底，并且STI区域302包括诸如氧化物的介电材料。之后，如图4所示，n阱402以及p阱401和403形成在衬底301上。n阱402以及p阱401和403的形成可以使用任何适当的技术来执行，诸如分别利用合适的n型和p型掺杂物来注入n阱和p阱，之后进行快速热退火（RTA）。之后，在框202中，结工程掩模被施加到IC。结工程掩模暴露了IC上的任何闩锁SCR中的一p+区域，使得受应力的加强结工程可以在暴露的p+区域中执行。结工程掩模覆盖ESD SCR、位于闩锁SCR的n阱中的n+区域和n+区域，以及IC上的对其不应用受应力的加强结工程的任何其他装置。在图9中示出了具有诸如方法200的框202中施加的结工程掩模的IC的实施例。结工程掩模901暴露区域902，该区域是闩锁SCR的p阱412中n+区域将会定位的区域。包括闩锁SCR的n阱中的p+区域和n+区域以及IC上的任何其他装置（诸如包括p阱403的装置）的区域由结工程掩模901覆盖。
之后，在框203中，在暴露的区域中蚀刻硅。蚀刻区域1001的实施例在图10中示出。蚀刻区域1001由掩模901暴露。之后，在蚀刻之后，包括SiC的n+区域的应力工程结在框204中形成在蚀刻区域中。SiC由碳和诸如磷或砷的n型掺杂剂的选择外延沉积来形成。碳和n型掺杂剂与存在于蚀刻区域中的硅混合，以在p阱中形成SiCn+区域。在p阱401中包括SiC n+区域1101的应力工程结的实施例在图11中示出。当在p阱中形成SiC n+区域之后，方法200的流程进行到框205，其中结工程掩模被移除并且IC处理完成。闩锁SCR的其他n+区域和p+区域在框205中形成，与IC上的任何其他装置类似。最终结果是如图12所示的闩锁SCR1205，其中p阱401中的n+区域1101包括SiC。SCR1205也包括p+区域1201、n+区域1202、p阱401、n+区域1203和n阱402。如图12所示，p+区域1204和p阱403是IC中的另一个装置的一部分；任何合适数目和类型的其他装置可以位于包括SCR1205的IC上。其上定位了闩锁SCR1205的IC也可以包括ESD SCR，其在p阱中的n+区域中不包括SiC。在一些实施例中，闩锁SCR1205也可以包括在p+区域1202中的eSiGe。
示例性实施例的技术效果和益处包括减小闩锁SCR的电流放大系数，并且在一些实施例中，位于相同IC上的ESD SCR具有相比于闩锁SCR更高的电流放大系数。
这里使用的术语仅用于描述具体实施例，并且不为了限制本发明。如这里所使用的，单数形式的名词意图也包括复数形式，除非上下文中明确地相反说明。将会进一步理解，术语“包括”在用在说明书中时说明了存在所声明的特征、整体、操作、元件和/或组件，但是不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或组。
权利要求中的全部装置或步骤加功能的元素的相应结构、材料、动作和等价物意图包括与具体要求保护的权利要求的其他元素结合来执行功能的任何结构、材料或动作。本发明的说明书是为了示意性和描述性目的而呈现的，而不是为了以公开的形式穷尽或限制到发明。许多修改和变化例对于本领域技术人员很明显，而不会脱离本发明的范围和精神。实施例被选择和描述来最好地解释本发明的范围和具体应用，并且使得本领域技术人员能够理解本发明，因为具有各种修改的各种实施例适合于所想到的具体用途。

Claims (20)

1.一种形成包括闩锁可控硅整流器（SCR）的IC装置的方法，该方法包括：
在衬底的顶表面上形成掩模，其中，掩模覆盖衬底的第一部分并且暴露衬底的位于衬底上的n阱和p阱的一者中的第二部分；
蚀刻衬底的被暴露的第二部分，以形成蚀刻区域；
在蚀刻区域中通过选择外延沉积形成闩锁SCR的应力工程结；以及
移除掩模。
2.根据权利要求1所述的方法，其中，掩模暴露衬底的位于闩锁SCR的n阱中的部分。
3.根据权利要求1所述的方法，其中，选择外延沉积包括锗和p型掺杂剂。
4.根据权利要求3所述的方法，其中，p型掺杂剂包括硼。
5.根据权利要求1所述的方法，其中，应力工程结包括位于闩锁SCR的n阱中的嵌入硅锗（eSiGe）p+区域。
6.根据权利要求1所述的方法，其中，掩模暴露衬底的位于闩锁SCR的p阱中的部分。
7.根据权利要求1所述的方法，其中，选择外延沉积包括碳和n型掺杂剂。
8.根据权利要求7所述的方法，其中，n型掺杂剂包括磷和砷中的一者。
9.根据权利要求1所述的方法，其中，应力工程结包括位于闩锁SCR的p阱中的碳化硅（SiC）n+区域。
10.根据权利要求1所述的方法，还包括在衬底的第一部分中形成静电放电（ESD）SCR。
11.根据权利要求10所述的方法，其中，ESD SCR相比于闩锁SCR具有更高的电流增益和更低的触发电压。
12.根据权利要求10所述的方法，其中，ESD SCR不包括硅锗或碳化硅。
13.一种集成电路（IC）装置，包括：
闩锁可控硅整流器（SCR）；以及
静电放电（ESD）SCR，其中，ESD SCR相比于闩锁SCR具有高的电流增益和低的触发电压。
14.根据权利要求13所述的IC装置，其中，闩锁SCR在位于闩锁SCR的n阱中的p+区域中包括嵌入硅锗（eSiGe）。
15.根据权利要求13所述的IC装置，其中，ESD SCR在位于ESD SCR的n阱中的p+区域中不包括SiGe。
16.根据权利要求13所述的IC装置，其中，闩锁SCR在位于闩锁SCR的p阱中的n+区域中包括碳化硅（SiC）。
17.根据权利要求13所述的IC装置，其中，ESD SCR在位于ESD SCR的p阱中的n+区域中不包括SiC。
18.根据权利要求13所述的IC装置，其中，闩锁SCR在位于闩锁SCR的n阱中的p+区域中包括嵌入硅锗（eSiGe）并且在位于闩锁SCR的p阱中的n+区域中包括碳化硅（SiC）。
19.一种闩锁可控硅整流器（SCR），包括：
位于闩锁SCR的p阱中的p+区域和n+区域；以及
位于闩锁SCR的n阱中的p+区域和n+区域，
其中，闩锁SCR还包括在闩锁SCR的n阱中的p+区域中的嵌入硅锗（eSiGe）以及在闩锁SCR的p阱中的n+区域中的碳化硅（SiC）中的一者。
20.根据权利要求19所述的闩锁SCR，其中，闩锁SCR包括在闩锁SCR的n阱中的p+区域中的eSiGe和在闩锁SCR的p阱中的n+区域中的SiC的两者。
CN201280050302.9A 2011-10-10 2012-08-14 闩锁scr的应力加强结工程 Active CN103858238B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/269,819 2011-10-10
US13/269,819 US8377754B1 (en) 2011-10-10 2011-10-10 Stress enhanced junction engineering for latchup SCR
PCT/US2012/050684 WO2013055436A1 (en) 2011-10-10 2012-08-14 Stress enhanced junction engineering for latchup scr

Publications (2)

Publication Number Publication Date
CN103858238A true CN103858238A (zh) 2014-06-11
CN103858238B CN103858238B (zh) 2017-02-08

Family

ID=47682783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280050302.9A Active CN103858238B (zh) 2011-10-10 2012-08-14 闩锁scr的应力加强结工程

Country Status (5)

Country Link
US (2) US8377754B1 (zh)
CN (1) CN103858238B (zh)
DE (1) DE112012003772B4 (zh)
GB (1) GB2509468B (zh)
WO (1) WO2013055436A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880502A (zh) * 2018-09-05 2020-03-13 无锡华润上华科技有限公司 半导体结构及电机驱动装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727327B2 (en) 2018-01-29 2020-07-28 Globalfoundries Inc. Silicon controlled rectifiers integrated into a heterojunction bipolar transistor process
CN113299640A (zh) * 2021-04-27 2021-08-24 西安理工大学 SiGe工艺中基于SCR的ESD防护器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114287A1 (en) * 2002-12-11 2004-06-17 Salling Craig T. ESD protection with uniform substrate bias
CN1943034A (zh) * 2004-04-22 2007-04-04 国际商业机器公司 可调的半导体器件
US20080111154A1 (en) * 2006-11-10 2008-05-15 Steven Voldman INTEGRATION OF A SiGe- OR SiGeC-BASED HBT WITH A SiGe- OR SiGeC-STRAPPED SEMICONDUCTOR DEVICE
CN101632159A (zh) * 2006-09-28 2010-01-20 先进微装置公司 受应力的场效晶体管以及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473169A (en) * 1995-03-17 1995-12-05 United Microelectronics Corp. Complementary-SCR electrostatic discharge protection circuit
US6016002A (en) 1996-12-20 2000-01-18 Texas Instruments Incorporated Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection
JPH10270685A (ja) 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
DE19743240C1 (de) 1997-09-30 1999-04-01 Siemens Ag Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
KR100378688B1 (ko) 2001-06-28 2003-04-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6573566B2 (en) 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
JP4234016B2 (ja) * 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ
US7020857B2 (en) * 2002-05-20 2006-03-28 International Business Machines Corporation Method and apparatus for providing noise suppression in a integrated circuit
US6696731B2 (en) 2002-07-26 2004-02-24 Micrel, Inc. ESD protection device for enhancing reliability and for providing control of ESD trigger voltage
US6909149B2 (en) * 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
JP4457620B2 (ja) * 2003-09-26 2010-04-28 富士電機システムズ株式会社 静電破壊保護回路
US20070057320A1 (en) 2005-09-12 2007-03-15 Tetsuji Ueno Semiconductor Devices with Stressed Channel Regions and methods Forming the Same
US7656049B2 (en) 2005-12-22 2010-02-02 Micron Technology, Inc. CMOS device with asymmetric gate strain
US20070215987A1 (en) * 2006-03-15 2007-09-20 Schwerin Ulrike G Method for forming a memory device and memory device
US20090017586A1 (en) * 2007-07-09 2009-01-15 International Business Machines Corporation Channel stress modification by capped metal-semiconductor layer volume change
US7672101B2 (en) 2007-09-10 2010-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit and method
US8247839B2 (en) * 2008-07-09 2012-08-21 Sofics Bvba ESD protection device with increased holding voltage during normal operation
US7589359B1 (en) * 2008-07-25 2009-09-15 United Microelectronics Corp. Silicon controlled rectifier
KR101023078B1 (ko) * 2008-11-03 2011-03-24 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US7829951B2 (en) 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
TWI399844B (zh) * 2009-11-24 2013-06-21 新唐科技股份有限公司 晶片及其靜電放電保護元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114287A1 (en) * 2002-12-11 2004-06-17 Salling Craig T. ESD protection with uniform substrate bias
CN1943034A (zh) * 2004-04-22 2007-04-04 国际商业机器公司 可调的半导体器件
CN101632159A (zh) * 2006-09-28 2010-01-20 先进微装置公司 受应力的场效晶体管以及其制造方法
US20080111154A1 (en) * 2006-11-10 2008-05-15 Steven Voldman INTEGRATION OF A SiGe- OR SiGeC-BASED HBT WITH A SiGe- OR SiGeC-STRAPPED SEMICONDUCTOR DEVICE

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880502A (zh) * 2018-09-05 2020-03-13 无锡华润上华科技有限公司 半导体结构及电机驱动装置
CN110880502B (zh) * 2018-09-05 2022-10-14 无锡华润上华科技有限公司 半导体结构及电机驱动装置

Also Published As

Publication number Publication date
US8674400B2 (en) 2014-03-18
GB201407431D0 (en) 2014-06-11
GB2509468A (en) 2014-07-02
WO2013055436A1 (en) 2013-04-18
CN103858238B (zh) 2017-02-08
US8377754B1 (en) 2013-02-19
DE112012003772B4 (de) 2017-02-23
US20130126911A1 (en) 2013-05-23
GB2509468B (en) 2014-09-10
DE112012003772T5 (de) 2014-05-28

Similar Documents

Publication Publication Date Title
US8692289B2 (en) Fast turn on silicon controlled rectifiers for ESD protection
TWI572037B (zh) 電晶體裝置及其形成方法
US9576945B2 (en) Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection
JP2660056B2 (ja) 相補型ｍｏｓ半導体装置
CN110364523B (zh) Esd保护装置、包括esd保护装置的半导体装置和其制造方法
JP2012104834A (ja) 高電圧バイポーラベースｅｓｄ保護構造
US9614369B2 (en) ESD protection device
KR101662905B1 (ko) 정전 방전 보호 개선
JP3090081B2 (ja) 半導体装置
CN106876369A (zh) 用于薄外延工艺静电放电保护的可控硅整流器及制备方法
JP2014096590A (ja) 保護デバイスおよび関連する作製方法
CN107248514B (zh) 一种新型esd保护结构及其实现方法
CN103858238B (zh) 闩锁scr的应力加强结工程
CN100423256C (zh) 半导体集成电路中的静电放电保护电路
US9240401B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US10727327B2 (en) Silicon controlled rectifiers integrated into a heterojunction bipolar transistor process
US20120112291A1 (en) Semiconductor Apparatus And Manufacturing Method Thereof
US9343555B2 (en) Methods and apparatus for ESD structures
US9343556B2 (en) Methods and apparatus for ESD protection circuits
CN112447703A (zh) 静电放电防护元件
US9431356B2 (en) Semiconductor device and method of forming the same
CN100421261C (zh) 双载流子硅控整流器电路以及其形成方法
CN119208322B (zh) 肖特基二极管触发的单向可控硅静电防护器件及制作方法
TWI246176B (en) Electrostatic discharge protection apparatus for high voltage device, and the manufacturing method thereof
Van Der Pol et al. Systematic derivation of latchup design rules for submicron CMOS processes from test structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant