[go: up one dir, main page]

CN1943034A - 可调的半导体器件 - Google Patents

可调的半导体器件 Download PDF

Info

Publication number
CN1943034A
CN1943034A CNA2004800428042A CN200480042804A CN1943034A CN 1943034 A CN1943034 A CN 1943034A CN A2004800428042 A CNA2004800428042 A CN A2004800428042A CN 200480042804 A CN200480042804 A CN 200480042804A CN 1943034 A CN1943034 A CN 1943034A
Authority
CN
China
Prior art keywords
collector electrode
collector
secondary collector
discontinuous
infusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800428042A
Other languages
English (en)
Other versions
CN1943034B (zh
Inventor
格里高里·G.·弗里曼
吕在成
戴维·C.·谢里登
斯蒂芬·A.·圣昂格
安德里亚斯·D.·斯特里克
史蒂文·H.·沃尔德曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1943034A publication Critical patent/CN1943034A/zh
Application granted granted Critical
Publication of CN1943034B publication Critical patent/CN1943034B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种形成半导体结构的方法，这种半导体结构包括具有与下面的衬底不同的极性的不连续的非平面副集电极。此外，这种结构包括在副集电极之上的有源区(集电极)、在有源区之上的基极和在基极之上的发射极。在不连续的副集电极的不连续的部分之间的距离调节了半导体结构的性能特性。可调的性能特性包括击穿电压、单元电流增益截止频率、单元功率增益截止频率、渡越频率、电流密度、电容范围、噪声注入、少数载流子注入和触发和保持电压。

Description

可调的半导体器件
技术领域
本发明一般地涉及各种的半导体结构，更具体地说涉及一种包括带有非平面表面的改进的副集电极区的改进结构。
背景技术
随着混合的电压接口(MVI)的应用，对在CMOS(互补金属氧化物半导体)和BiCMOS(双极型CMOS)技术方面具有多个MOSFET(金属氧化物半导体场效应晶体管)器件和多个双极晶体管的渴望由来已久。在CMOS中薄氧化物和双氧化物MOSFET器件提供这种能力也是一种通常做法。此外，在BiCMOS技术中，对于高电压接口以及性能要求的混合电压应用，理想的是高击穿(HB)和高性能(HP)BJT(双极结晶体管)(或HBT)器件两者。多个氧化物和多个晶体管的添加是使用附加的处理步骤实现的。这些处理都给该技术增加了额外的成本。随着该技术变得更加先进，被支持的MOSFET和双极型器件的数量增加。结果，有利的是提供以更少的加工费用、数量减小的掩模和更少的处理步骤实现的两个有源和无源元件。
为了继续降低成本并维持尺寸的相似性，晶体管的垂直剖面横向地和垂直地比例缩放(减小尺寸)。为了降低成本，外延区在垂直尺寸上按比例缩放。此外，由于外延消除，由于对高能量注入器和更高能量的剂量吞吐量的限制，要求注入副集电极。高性能(HP)同质结双极结晶体管(BJT)和异质结双极晶体管(HBT)和其他类似结构的制造都要求器件的垂直剖面减小以及晶体管寄生现象降低。为了减小载流子的集电极至发射极的渡越时间，优选将副集电极设置得靠近集电极-基极结。集电极掺杂分布的好处达到了一定极限，因此将副集电极定位在集电极-基极结附近有助于防止高击穿(HB)器件的制造。然而，不管使用什么有选择地注入集电极分布，随着垂直剖面的比例缩放，在基极和副集电极之间的电场增加，导致更高的雪崩倍增，最终导致更低的集电极-发射极击穿电压(BVceo)。
副集电极和“基座注入物”被置于集电极区以降低公知的克尔(Kirk)效应。重掺杂的副集电极区被置于晶体管元件和相关元件中以降低克尔效应。此外，使“基座注入物”更靠近该表面以减轻克尔效应，由此实现更低的击穿电压和更高的频率器件。这种基座注入物要求附加的注入处理步骤并给半导体工艺增加了成本。为了获得更高的击穿(HB)晶体管，不使用基底注入物，但要有带有平面顶部和底部平面的平坦副集电极区。为了提供高性能(HP)晶体管，附加的“基座注入物”被置于副集电极区之上以在高电流操作中使基极-集电极冶金结的运动最小。
随着垂直剖面的比例缩放，利用注入的副集电极替代外延形成的副集电极区。因此，副集电极的垂直比例缩放要求在副集电极区中更低的剂量注入。随着热工艺被减少和实现更浅的垂直分布，副集电极注入剂量和能量必须被降低。这导致了更高的集电极的片电阻和更低的单元功率增益截止频率(fMAX)。此外，更窄的且更低的剂量的副集电极区在衬底区导致了更高的垂直结。对于重掺杂的副集电极，公知的Auger再组合是在集电极区中的再组合的主要来源。在较宽且重掺杂的副集电极区中的少数载流子的再组合使少数载流子注入到集电极衬底区和半导体芯片衬底中最少。结果，垂直剖面的比例缩放导致了在衬底晶片中更高的注入，这增加了在相邻电路或元件中的噪声。
少数载流子注入到衬底的增加也导致了闩锁(latchup)。由于寄生的pnp元件与npn元件的交叉藕合的形成导致了闩锁的发生。因此，希望使噪声注入最小以防止在半导体芯片中发生“外部闩锁”或“内部闩锁”。
下文描述的本发明提供了一种解决上述问题的结构和方法。
发明内容
本发明提供了一种半导体结构，这种结构包括具有与下面的衬底不同的极性的不连续的非平面副集电极。此外，这种结构包括在副集电极之上的有源区(集电极)、在有源区之上的基极和在基极之上的发射极。在不连续的副集电极的不连续的部分之间的距离调节了半导体结构的性能特性。可调的性能特性包括击穿电压、单元电流增益截止频率、单元功率增益截止频率、渡越频率、电流密度、电容范围、噪声注入、少数载流子注入和触发和保持电压。
副集电极具有比集电极的其余部分更高的杂质浓度。此外，副集电极具有非平面的上和下表面。集电极进一步包括在衬底和副集电极之间的第二副集电极。这个第二副集电极也是不连续的。
本发明提供一种形成这种半导体结构的方法，该方法在衬底中形成第一副集电极，在衬底在第一副集电极之上形成第二不连续的副集电极，以及在衬底上外延生长集电极。外延生长集电极的过程使第二不连续的副集电极扩展并给集电极自动地提供掺杂。
结合下文的描述和附图考虑时将会更好地理解本发明的这些和其他方面和目的。但是，应该理解的是，虽然下文的描述给出了本发明的优选实施例及其多个特定细节，但它们仅是说明性的并且不构成限制。在不脱离本发明的精神的前提下多种修改和改进都落在本发明的范围内，本发明包括所有这些修改。
附图说明
从下文结合附图详细描述的细节中将会更好地理解本发明。
附图1所示为二极管结构的示意性附图；
附图2所示为NPN晶体管的示意性附图；
附图3所示为肖特基(Schottky)二极管的示意性附图；
附图4所示为肖特基二极管的示意性附图；
附图5所示为变容二极管结构的示意性附图；
附图6所示为可控硅/SCR结构的示意性附图；
附图7所示为说明本发明的优选方法的流程图；
附图8所示为说明第一外延生长过程的示意性附图；
附图9所示为说明第一外延生长过程的示意性附图；
附图10所示为说明第一外延生长过程的示意性附图；
附图11所示为说明第一外延生长过程的示意性附图；
附图12所示为说明第二外延生长过程的示意性附图；
附图13所示为说明第二外延生长过程的示意性附图；
附图14所示为说明第二外延生长过程的示意性附图；
附图15所示为说明非外延注入过程的示意性附图；
附图16所示为说明非外延注入过程的示意性附图；
附图17所示为说明非外延注入过程的示意性附图；
附图18所示为说明可以以本发明形成的副集电极的类型的实例的示意性附图；
附图19所示为说明可以以本发明形成的副集电极的类型的实例的示意性附图；
附图20所示为说明可以以本发明形成的副集电极的类型的实例的示意性附图。
具体实施方式
下文参考在附图中示出并在下文中详细描述的非限制性实施例更加全面地解释本发明及其各种特征和有利的细节。应当注意的是，在附图中示出的特征不必按比例绘制。省去了公知的部件和处理技术的描述以免不必要地模糊了本发明。在此所使用的实例仅仅希望用于便于理解本发明可以实施的方式，以及进一步使本领域普通技术人员能够实现本发明。因此，实例不应当被解释为限制本发明的范围。
通过掩蔽在HB器件的有源区116之下的副集电极的掺杂以形成不连续的副集电极区，本发明克服了上文讨论的高击穿器件问题。本发明进一步提供了一种连续地可调的RF和DC性能。因此，应用本发明可以在相同的晶片上制造高性能器件(HP)、中等性能器件(MP)和高击穿器件(HB)而不增加掩蔽步骤。
更具体地，如在附图2中的实施例所示，本发明的结构具有在P型衬底110之上的副集电极。衬底的掺杂剂极性将随所制造的具体结构而变化，本领域普通技术人员将会理解使用P型衬底仅仅是应用本发明的一个实例，并且本发明不限于这种具体的实例。副集电极包括由低掺杂的集电极区116分离的不连续的杂质区114(在三维结构中，杂质区114例如可以是环或圈形结构)。用于在横截面中所示的不连续的副集电极的掺杂剂优选与衬底110的掺杂剂相反。本发明不限于杂质环，而是允许任何多重连接的副集电极区比如在一个边缘上的至少一种注入物。有源区116(在本结构中的传统“集电极”)也在附图2中示出。升高的基底结构120和发射极结构140都是在有源区116之上。
副集电极进一步包括在衬底110和不连续的副集电极114之间的第二副集电极层112。因为副集电极114是不连续的，因此第二副集电极112被用于防止从基极120到衬底110的不希望的短路(穿通现象)。然而，第二副集电极112与集电极116/基极120界面间隔足够的距离(在集电极116的顶部上)以防止不希望的更高的雪崩倍增和更低的上文所述的集电极-发射极击穿电压。通过利用在下部副集电极112之上的不连续的副集电极116，本发明能够降低载流子的集电极至发射极的渡越时间(因为不连续的副集电极114靠近基极120)，而且本发明不存在不希望的较低的集电极-发射极击穿电压(因为在不连续的副集电极层112内的开口的缘故)或者不希望的穿通现象(因为底部的下部副集电极112的缘故)。因此，本发明的结构允许实质性地减小尺寸而不影响性能。
不同的掺杂剂类型可用于不连续的副集电极112，比如磷、砷或锑。掺杂水平112，113控制着注入到垂直PNP的衬底中的电流的电平。这个掺杂层112，113可以具有与不连续的副集电极114不同的特殊类型的掺杂杂质。因为掺杂层112，113深深地埋入在衬底中，可以使用P替代As。掺杂层的目的是防止固有的PNP的穿通和垂直注入到衬底，由此使噪声注入和闩锁影响最小。注入物不限于P或As，而还可以是锑或其他的n-型注入物。
该结构也可以包括在有源区116的相对侧上的浅沟槽隔离区122。因此，有源区116在浅沟道隔离区122之间并向下延伸到耗尽区116。深沟槽(DT)隔离区示作项目124。
附图1所示为二极管结构，因此包括类似于衬底110掺杂的上部多晶硅层130。然而，本发明可以同样地用于不同类型的结构，包括双极晶体管(附图2)、肖特基二极管(附图3和4)、变容二极管(附图5)、可控硅(附图6)、扩散电阻等。因此，在附图2-4中所示的结构类似于附图1中所示的结构。
因为附图2所示为NPN晶体管(异质结双极晶体管(HBT))，因此它包括类似于有源区116地掺杂的发射极140。因此，附图2示出了PNP或NPN结构，它取决于有源区116、基极120和发射极140的相对掺杂分布。间隔件144防止在发射极和基极层120和130之间短路。此外，附图1利用P型掺杂的抗穿通层113。在不连续的副集电极114之下的覆层的掺杂分布是在击穿电压、穿通、垂直注入和闩锁之间的折衷。
附图3和4所示为包括金属膜150和氧化物145的肖特基二极管。此外，这种结构包括沿着基极120的外边缘的n+掺杂区126。类似于附图2，出于同样的原因，附图4使用在掺杂层113中的P型掺杂剂。附图5和6所示为利用本发明的副集电极的变容二极管和可控硅/SCR结构。在附图5所示的反应器结构中，在多晶硅发射极130之下是p++源极/漏极结构161，替代基极120。在源极漏极结构之下是由控制器结构使用的结层162。此外，利用在上述结构上的微小变化以形成附图6中所示的可控硅/SCR结构，该结构又包括发射极140、间隔件144，并且也包括绝缘体(氧化物)层142。
有大量的公知的处理可用于完成附图1-6中所示的各种二极管、变容二极管、可控硅等中的半导体结构。但是，为了避免模糊本发明的重要特征，省去了对这些附加的结构的详细解释。相反，本说明书公开集中在上文描述的新颖的副集电极上，因为本领域普通技术人员容易理解一旦应用这种新颖的副集电极如何完成各种二极管、晶体管等的半导体结构。
现在转到附图7，以流程图的形式示出了本发明的方法。本发明开始将副集电极112植入衬底700中。接着，本发明对在衬底702上的掩模进行构图。称为Bx或Cx的掩模可用于这个步骤。本发明将杂质注入到不受掩模704保护的区域中以形成不连续的副集电极114。在清除了掩模之后，本发明消除了任何缺陷并使外延层可选择地生长在衬底706上(参见在附图8-17中所示的外延和非外延处理，如下文所讨论)。因为重掺杂所述被掩蔽的埋入的衬底的缘故，外延层以相同的物质被自动掺杂。因此，在衬底的掺杂区之上生长的外延层部分总体上是在外延层下部部分内的不连续的副集电极114。在杂质环的中心内的外延层的区域包括耗尽区。
本发明的过程如下地继续：形成传统的浅沟道隔离区708和将第二杂质可选择地注入外延层710以界定集电极116。这个处理在浅沟道隔离区之间形成了有源区116，它朝下延伸到在不连续的副集电极114中的间隙。然后，可以执行各种不同的传统处理步骤以将该结构形成为大量不同器件(比如晶体管、二极管、变容二极管等)中的一种。因此，在前述的处理之后，标准的上升基极和发射极结构或其他的适当结构根据所制造的具体器件(例如变容二极管、NPN二极管、双极晶体管等)形成712。
现在参考附图8-20，详细地示出了用于形成本发明的结构的不同的实施例。更具体地说，附图8-11所示为第一外延生长过程；附图12-14所示为第二外延生长过程；附图15-17所示为非外延注入过程。附图18-20提供了以本发明形成的不同类型的副集电极的一些实例。
更具体地说，附图8所示为用于下面的实施例的普通起始结构，它简单地包括第一类型的衬底100，比如P型衬底。第一类型的外延生长过程如附图9所示地开始，其中第一副集电极注入物112深深地形成在衬底100中。在本实例中，注入物是N++型注入物，并且形成在衬底100的顶部之下的某一水平面上，因此称为深注入物。该注入物的垂直深度通过限制注入功率和注入曝光时间控制。本发明通过使用掩模90可选择地水平地限制第一副集电极注入物112的位置。如果使用掩模90，则副集电极注入物112将被限制在由线92所指示的区域内。为了防止不希望的穿通，下部副集电极112将被设置在不连续的副集电极114中的开口之下。
接着，如附图10所示，本发明开始形成第二副集电极114的过程。第二副集电极114注入物的剂量比第一副集电极注入物112的剂量更大，并且第二副集电极114注入物形成在衬底100的表面上，因此称为浅注入物。本发明的一个特征是掩模10被用于形成作为不连续层的第二副集电极114。然后掩模10被清除，该结构进行外延生长过程，如附图11所示。这个外延生长过程产生了掺杂的集电极区116并使第二副集电极区114垂直地延伸。
在集电极116内的掺杂具有比第一副集电极112或第二副集电极114更低的杂质浓度。因此，集电极116具有第一掺杂浓度，第一副集电极112具有高于第一掺杂浓度的第二掺杂浓度，第二副集电极114具有甚至更高的第三掺杂浓度，它高于第二掺杂浓度。在附图11中所示的这个外延生长称为自动掺杂过程，因为外延生长区116，114能够被自动地掺杂，它们并不要求附加的杂质注入步骤。通常，公知的处理用于形成各种深沟道124、浅沟道隔离区122、基极120等以形成在附图1-6中所示的各种二极管和晶体管。
在附图12-14中所示的处理类似于在附图8-11中所示的处理；然而，在附图12-14中所示的实施例中，外延自动掺杂处理在注入第一副集电极112之前进行。因此，附图12所示为不连续的浅的第二副集电极杂质注入物114；附图13所示为外延生长过程；附图14所示为更深的第一副集电极注入物112。在这之后，各种公知的处理被用于完成附图1-6中所示的二极管、晶体管等结构。
非外延过程在附图15-17中示出。更具体地说，这个过程再次以衬底100开始，如附图8所示。然后，如附图15所示，第一副集电极注入物112深深地形成在衬底100中。注意，这个注入物112形成在比在附图9中所示的注入物更深的垂直水平面上。这是因为，如附图16和17所示，第二副集电极112和集电极116通过与外延生长过程相对的注入过程形成。然后，如附图16所示，杂质注入物形成了第二副集电极114。此外，这产生了具有比第一副集电极112的掺杂浓度更高的掺杂浓度的区域114。注意，在附图16中的处理再次使用掩模10以使第二副集电极114不连续。最后，如附图17所示，执行附加的下部掺杂注入以形成集电极区116。在这之后，各种公知的处理被用于完成附图1-6中所示的二极管、晶体管等结构。
虽然上文讨论的第二副集电极区114是环状或圈形结构，但是根据设计者的要求，第二副集电极可以包括任何不连续的形状。因此，附图18所示为一种可能性，其中第二副集电极114仅仅形成在该结构的一侧上。附图19所示为第二副集电极114形成在多个点上的实施例。附图20所示为第二副集电极114形成在该结构的一侧和中心上的实例。第二副集电极114的位置通过掩模10的形状控制。在附图18-20中所示的前文的实施例仅仅是实例，可以根据设计者的要求利用许多其它的不连续模式调节形成的器件性能。
可以通过给副集电极和集电极区形成可选择的隔离区来继续本发明的过程。这通过使用深沟道(DT)隔离处理124实现。这通过如下过程形成：与集电极边缘对准，并提供在硅衬底中形成深槽的活性离子蚀刻(RIE)处理。之后通过多晶硅填充材料形成氧化物。
本发明也形成浅沟道隔离区122，然后将第二杂质注入到外延层中以在本征晶体管区域之上形成有源区116。这种注入物可以是本征区域中的n-阱注入物或n-注入物。使用RIE处理形成浅沟道隔离，以界定用于半导体器件形成的开口以及界定用于电连接至集电极和副集电极的调节注入区和注入减少的注入区的开口。
本发明的过程继续以形成在CMOS处理或BiCMOS中形成的有源和无源元件。在BiMOS处理中，硅同质结双极晶体管通过如下地形成：使用淀积处理比如超高真空化学汽相淀积(UHV/CVD)处理，在晶片表面之上通过有选择的外延淀积形成。在衬底硅表面上形成本征基极区，在该区域中形成有单晶硅，多晶硅形成在浅沟道隔离区122上。这形成了基极结构120。发射极结构140通过氧化物和氮化物膜的形成和防止发射极和基极区域短路的间隔件结构144形成。使用其中形成有孔的芯棒结构即“内部间隔件”形成发射极结构140，之后进行多晶硅淀积。发射极结构140的这个形成过程之后，进行热工艺以使发射极掺杂剂扩散到基底膜中。
本发明的处理继续以便形成在BiCMOS硅锗(SiGe)HBT或硅锗碳(SiGeC)HBT处理中形成的有源或无源元件。在BiCMOS处理中，使用淀积处理比如超高真空化学汽相淀积(UHV/CVD)处理，SiGe HBT器件可以在晶片表面之上通过选择性外延淀积形成。形成本征基极区，在该基极区中单晶硅锗形成在衬底硅表面上，多晶硅锗形成在浅沟道隔离区122上。这形成了基极结构120。在SiGeC晶体管的情况下，碳被添加到基极区以使基极掺杂剂的硼扩散最小。发射极结构140通过氧化物和氮化物膜的形成和防止发射极和基极区的短路的间隔件结构144形成。使用其中形成有孔的芯棒结构即“内部间隔件”形成发射极结构140，之后进行多晶硅淀积。发射极结构140的这个形成过程之后，进行热工艺以使发射极掺杂剂扩散到基底膜中。
然后，根据具体元件的结构元件的不同，可以执行各种不同的处理以将该结构完成为多种不同的器件(比如晶体管、二极管、变容二极管等)中的任何一种器件。例如，通过仅利用BJT或HBT器件的基极和集电极/副集电极区而取消发射极结构140，形成了变容二极管。因此，在前述的处理中，标准的升高的基极120和发射极结构140或其它的适合的结构都根据所制造的特定的器件(例如变容二极管、NPN二极管、双极晶体管等)形成。在二极管结构的情况下，CMOS处理的p+/n-阱注入物被用于形成二极管，它被置于SiGe HBT副集电极区(例如，它可以包括DT区或其它的隔离结构)内。
虽然在不同的类型器件之间所使用的精确的掺杂剂和浓度不同，但是本发明的所有结构的一致特征在于不连续的副集电极114的相对部分之间的距离(由掩模10建立的距离)和在集电极顶部116和副集电极114的顶部之间的距离调节了该结构的性能(例如，调节了击穿电压、渡越频率、电流密度、电容范围、触发和保持电压等)。
更具体地说，本发明根据由随后的处理步骤所带来的总的热预算或点缺陷使不连续的副集电极114的相对部分进一步隔离开(这影响了所注入的掺杂剂的横向扩散)以便调节晶体管的性能。可调节的性能特性包括击穿电压、渡越频率和电流密度。在变容二极管的情况下，可调节的特性包括电容范围和Q。应用可控硅，本发明调节触发和保持电压。
通过掩蔽在有源区116下的副集电极注入物，可以以受控的方式将掺杂减少到衬底110或外延层的背景水平。本发明利用在副集电极注入的过程中所注入的掺杂剂的横向扩散。通过增加或减小在发射极之下的有源区116和副集电极边缘之间的距离，有源区116中心内的掺杂分布可以被调节以满足给定要求，比如击穿电压、渡越频率和电流密度等。
本发明解决了混合电压接口应用的问题和多个元器件的成本问题，并提供了制造不同的击穿电压和频率的多种双极晶体管的装置而没有使用“调节的”注入物的附加的成本和掩模。
本发明通过调制在副集电极的重掺杂区和基极区之间的间隔解决了在双极结晶体管(BJT)或异质-结双极晶体管(HBT)器件中的集电极和副集电极区的垂直比例缩放的问题，以提供了一定范围的不同击穿电压和单元电流增益截止频率和单元功率增益截止频率而没有再次使用“调节的”注入物的附加的成本和掩模。
本发明通过调制在副集电极的重掺杂区和基极区之间的间隔以在双极结晶体管(BJT)或异质-结双极晶体管(HBT)器件中的集电极和副集电极区的垂直比例缩放解决了单元功率增益截止频率的劣化的问题。本发明使用调节注入物提供了一定范围的不同击穿电压和单元电流增益截止频率，并通过第二“注入降低(injection reduction)”注入物112维持了较低的副集电极电阻。
本发明通过比在基极-集电极区中的“调节的注入物”更深位置放置注入物以在具有第二“注入降低”注入物的双极结晶体管(BJT)或异质-结双极晶体管(HBT)器件中的集电极和副集电极区的垂直比例缩放解决了垂直少数载流子注射的问题，该基极-集电极区调制了集电极-发射极击穿电压(BVceo)副集电极并维持较低的副集电极电阻。
本发明通过引入非均匀的掺杂区以提供使用“调节注入物”的半导体器件的参数特性的个性化和定制化，解决了在半导体结构的击穿电压和频率响应之间的关系问题。
本发明通过引入提供半导体器件的参数特性的个性化和定制化的非均匀掺杂区以及在下面放置第二注入区(“注入降低”注入物)解决在半导体结构的击穿电压和频率响应之间的关系问题，这维持了较低的集电极串联电阻并使噪声贯入最小。
本发明解决了具有至少一个非平面表面区的非平面掺杂区的使用以提供各种各样的击穿电压、电容、电阻和频率响应。从公知的Johnson限制关系看，在晶体管元件的击穿电压和频率响应之间存在反向关系。如上文所述，副集电极和“基座注入物”都被置于集电极区以降低克尔效应。重掺杂的副集电极区被置于晶体管元件和相关元件中以降低克尔效应。此外，使“基座注入物”靠近该表面以提供减轻的克尔效应以实现较低的击穿电压和更高的频率器件。这种基座注入物要求附加的注入处理步骤并给半导体处理增加了成本。本发明人希望不使用基座注入物和相关的额外处理步骤生产HB和HP晶体管。这通过将注入物放置在产生对击穿电压的调制的基极-集电极结的至少一个边缘上可实现。掺杂区可以被置于用于降低在基极和集电极区之间的击穿电压的一个位置上或者在基极和集电极区之间的多个位置上。
在现有技术中副集电极在晶体管或其形成器件内的平面下部表面或平面顶部表面的相关结构中均匀掺杂。通过在本征器件区域之下加入基座注入物以及本征器件区之外的穿透注入物，附加的区域被置于顶部表面上。在掺杂分布中的这些非均匀性通过附加注入步骤建立，这些步骤在平面副集电极顶部区上产生了区域，但不延伸位于副集电极的顶部表面之下的更高的掺杂区。
在现有技术中的副集电极使用矩形掩模形状形成，在这种掩模形状中矩形区由矩形掩模区边界的整个内部中的副集电极掺杂剂填充。即，如果通过整个位于该区域内的线段方式(piece-wise)的平滑曲线连接每两个点，要被连接的区域。这个区域是连接的区域或简单连接的区域。例如，方形或矩形或椭圆形全都是被连接的区域或者简单连接的区域。因此，在任何两点之间的任何弧线都连续地收缩并变形，并保留在副集电极区域内。相反，本发明使用不是简单连接的而是包括在数学上多重连接的副集电极区的副集电极，在该副集电极区中，在副集电极边界中的任何两点都延伸到界定的副集电极形状之外。在本发明中，副集电极没有形成在半导体器件的整个内部区域中。在本发明中，副集电极是在相同器件内的多个注入区，在该器件中它们是多重连接副集电极区，例如通过非注入区间隔的两个独立的区域。此外，“圈”或“环”的注入区可以通过放置用于阻止中心区的注入的掩模形状而形成，形成副集电极区，该副集电极区是部分位于包围的不连续的副集电极114或者简单连接的不连续的副集电极114中的区域内的多重连接副集电极区。在本发明中，副集电极可以形成在简单连接的杂质区中或者在形成多重连接的副集电极区的集电极体积内的多个区域中。在本发明中，环的边缘可以使用普通的等掺杂轮廓界定。
在本发明中，在“杂质环”或“杂质圈”的情况下，副集电极区的表面是非平面和非均匀的，其中副集电极的非平面区提供了从基极区域进一步加深重掺杂区。这与基座注入物的情况相反，该基座注入物导致了靠近半导体器件晶片表面的重掺杂区的升高。通过掩蔽副集电极的某些区域，通过在半导体器件中使用非均匀的顶部和底部掺杂区114，本发明提供了这种能力。
在本发明中，通过降低副集电极区的峰值掺杂浓度，晶体管结构的击穿电压和频率响应可以被调制。通过开放掩模的尺寸、掺杂浓度或者剂量，在掺杂浓度相对于集电极至基极冶金结之间的间隔可以被修改。对于副集电极区的固定的剂量和能量，改进掩模开口的尺寸开放了在副集电极区域的峰值掺杂浓度和集电极-基极冶金结之间的间隔，由此可以调制晶体管结构的击穿电压和频率响应。在环或圈设计的情况下，掩模的尺寸改变了圈孔的尺寸，因此调制了基极-集电极击穿电压和频率响应。从Johnson限制关系看，击穿电压和频率响应的乘积是恒定的。因此，在一个增加时，另一个降低。
为了使这个可操作，掩模必须与本征晶体管区放置在一起。典型地，通过发射极至集电极渡越时间的频率响应确定了单元电流增益截止频率。结果，频率和击穿电压的调制区必须被置于晶体管结构的本征部分的附近。在晶体管的本征区之下可以对副集电极注入的边缘掺杂，并且上述边缘在晶体管的本征区之下横向地朝内扩散。
“杂质环”114尺寸的增加或者在基极-集电极结区上放置至少一个边缘注入用于调节的问题是，垂直注入增加。因此，本发明使用比调节注入更低的集电极中的更深的注入物112，113。这个注入降低的注入物112，113被置于比集电极体积中的调节注入物更深的位置。这个注入区应当在调节注入物中的开口之下以使衬底110注入最小以及更深以避免与调节注入的调制能力相干扰。这种更深的注入降低的注入物可以具有平面顶部表面、平面底部表面，或者可以如在调节注入物中一样被掩蔽。这个更深的注入物112，113可以在外延淀积之前形成或注入。这种注入可以是非平面的并具有非平面的顶部或底部表面。这可以是利用调节注入掩模互补(compliment)的互补注入物，并与调节注入掩模自对准或非自对准。在这种方式中，可以使用相同的掩模。在被注入的注入降低的注入物的情况下，掺杂剂的放置可以是调节注入的互补(例如，在带有中心孔的圈型调节注入物的情况下，通过使用现有的掩模的互补，该注入降低的注入物可以被置于圈孔中；比如使用负-正的抗蚀剂形成，或者双调节的混合抗蚀剂方法或其它的手段)。
这种技术生产具有前述副集电极结构的半导体结构。这种结构可以被完成为包括变容二极管、NPN二极管、肖特基二极管、双极晶体管、可控硅或扩散电阻的许多不同类型的结构。在其它材料的其它HBT器件和对应的无源元件和半导体中可以使用调节注入物和注入降低的注入物的原理，该半导体包括但不限于III-V化合物比如InP、GaAs、GaInP，但不限于利用基极-集电极结和副集电极区的其它半导体HBT器件。
虽然根据优选实施例已经描述了本发明，本领域普通技术人员将会认识到本发明可以以在附加的权利要求的精神和范围内的改进方式实施。
利要求书
(按照条约第19条的修改)
1.一种半导体结构，包括：
具有第一掺杂极性的衬底；
在所说的衬底之上并具有第二掺杂极性的集电极；和
在所说的集电极的底部部分中的不连续的副集电极；
其中所说的集电极进一步包括在所说的衬底和所说的副集电极之间的第二副集电极。
2.权利要求1所述的半导体结构，其中在所说的不连续副集电极的不连续部分之间的距离调节所说的半导体结构的性能特性。
3.权利要求2所述的半导体结构，其中所说的可调节的性能特性包括击穿电压、单元电流增益截止频率、单元功率增益截止频率、渡越频率、电流密度、电容范围、噪声注入、少数载流子注入和触发和保持电压。
4.权利要求1所述的半导体结构，其中所说的副集电极具有比所说的集电极的其余部分更高的杂质浓度的所述第二掺杂极性。
5.权利要求1所述的半导体结构，其中所说的副集电极具有非平面的上和下表面。
6.权利要求1所述的半导体结构，其中所说的第二副集电极是不连续的。

Claims (7)

1.一种半导体结构，包括：
具有第一掺杂极性的衬底；
在所说的衬底之上并具有第二掺杂极性的集电极；和
在所说的集电极的底部部分中的不连续的副集电极。
2.权利要求1所述的半导体结构，其中在所说的不连续副集电极的不连续部分之间的距离调节所说的半导体结构的性能特性。
3.权利要求2所述的半导体结构，其中所说的可调节的性能特性包括击穿电压、单元电流增益截止频率、单元功率增益截止频率、渡越频率、电流密度、电容范围、噪声注入、少数载流子注入和触发和保持电压。
4.权利要求1所述的半导体结构，其中所说的副集电极具有比所说的集电极的其余部分更高杂质浓度的所述第二掺杂极性。
5.权利要求1所述的半导体结构，其中所说的副集电极具有非平面的上和下表面。
6.权利要求1所述的半导体结构，其中所说的集电极进一步包括在所说的衬底和所说的副集电极之间的第二副集电极。
7.权利要求4所述的半导体结构，其中所说的第二副集电极是不连续的。
CN2004800428042A 2004-04-22 2004-04-22 可调的半导体器件 Expired - Fee Related CN1943034B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/012321 WO2005114738A1 (en) 2004-04-22 2004-04-22 Tuneable semiconductor device

Publications (2)

Publication Number Publication Date
CN1943034A true CN1943034A (zh) 2007-04-04
CN1943034B CN1943034B (zh) 2011-11-16

Family

ID=35428622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800428042A Expired - Fee Related CN1943034B (zh) 2004-04-22 2004-04-22 可调的半导体器件

Country Status (7)

Country Link
US (1) US7709930B2 (zh)
EP (1) EP1745515B1 (zh)
JP (1) JP4979573B2 (zh)
KR (1) KR100951241B1 (zh)
CN (1) CN1943034B (zh)
AT (1) ATE518249T1 (zh)
WO (1) WO2005114738A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819994A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 SiGe异质结双极型晶体管及其制备方法
CN101916725A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 一种双极型晶体管的制作方法
CN102412275A (zh) * 2011-09-22 2012-04-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102412284A (zh) * 2011-10-24 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN102412274A (zh) * 2011-01-13 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102412279A (zh) * 2011-10-24 2012-04-11 上海华虹Nec电子有限公司 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN102412287A (zh) * 2011-11-08 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt器件及其制造方法
CN103094329A (zh) * 2011-11-08 2013-05-08 上海华虹Nec电子有限公司 具有深赝埋层的锗硅hbt器件及其制造方法
CN103858238A (zh) * 2011-10-10 2014-06-11 国际商业机器公司 闩锁scr的应力加强结工程
CN109103241A (zh) * 2018-08-23 2018-12-28 盛世瑶兰（深圳）科技有限公司 碳化硅肖特基器件及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US7888745B2 (en) * 2006-06-21 2011-02-15 International Business Machines Corporation Bipolar transistor with dual shallow trench isolation and low base resistance
US7390720B2 (en) * 2006-10-05 2008-06-24 International Business Machines Corporation Local collector implant structure for heterojunction bipolar transistors and method of forming the same
US7927958B1 (en) * 2007-05-15 2011-04-19 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a silicon nitride ring
US8796809B2 (en) * 2008-09-08 2014-08-05 Cree, Inc. Varactor diode with doped voltage blocking layer
US8415763B2 (en) 2011-03-31 2013-04-09 International Business Machines Corporation Tunable semiconductor device
US9059138B2 (en) 2012-01-25 2015-06-16 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
US8786051B2 (en) 2012-02-21 2014-07-22 International Business Machines Corporation Transistor having a monocrystalline center section and a polycrystalline outer section, and narrow in-substrate collector region for reduced base-collector junction capacitance
EP2725615B1 (en) 2012-10-29 2019-01-23 IMEC vzw Semiconductor device comprising a diode and a bipolar transistor and method for producing such a device
US8796149B1 (en) * 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US9496250B2 (en) * 2014-12-08 2016-11-15 Globalfoundries Inc. Tunable scaling of current gain in bipolar junction transistors
WO2016178837A1 (en) * 2015-05-07 2016-11-10 Finscale Inc. Semiconductor devices made of vertical planar elements and methods of their fabrication
US11069797B2 (en) 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor
US10319716B2 (en) 2017-05-05 2019-06-11 Newport Fab, Llc Substrate isolation for low-loss radio frequency (RF) circuits
US10290631B2 (en) 2017-05-05 2019-05-14 Newport Fab, Llc Linearity and lateral isolation in a BiCMOS process through counter-doping of epitaxial silicon region
JPWO2023188867A1 (zh) * 2022-03-30 2023-10-05

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573573A (en) 1968-12-23 1971-04-06 Ibm Memory cell with buried load impedances
JPS51150984A (en) 1975-06-19 1976-12-24 Matsushita Electric Ind Co Ltd Dielectric isolation method
FR2471023A1 (fr) * 1979-12-07 1981-06-12 Ibm France Reseau matriciel d'elements semi-conducteurs
JP3046320B2 (ja) 1990-04-18 2000-05-29 富士通株式会社 半導体装置
US5084750A (en) * 1991-02-20 1992-01-28 Raytheon Company Push-pull heterojunction bipolar transistor
US5376823A (en) * 1991-03-15 1994-12-27 Fujitsu Limited Lateral bipolar transistor and method of producing the same
JPH05102175A (ja) 1991-10-07 1993-04-23 Sharp Corp 半導体装置の製造方法
JP3323544B2 (ja) * 1992-08-21 2002-09-09 株式会社日立製作所 半導体装置
DE69307983T2 (de) 1992-09-03 1997-05-28 Sgs Thomson Microelectronics Vertikal isolierter, monolithischer Hochleistungsbipolartransistor mit Topkollektor
WO1997017726A1 (en) 1995-11-07 1997-05-15 National Semiconductor Corporation Low collector resistance bipolar transistor compatible with high voltage integrated circuits
JPH09275154A (ja) * 1996-04-03 1997-10-21 Toshiba Corp 半導体装置及びその製造方法
SE519975C2 (sv) * 1999-06-23 2003-05-06 Ericsson Telefon Ab L M Halvledarstruktur för högspänningshalvledarkomponenter
US6878976B2 (en) * 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
JP2004000723A (ja) * 2003-07-25 2004-01-08 Toyomaru Industry Co Ltd 遊技機および遊技機用ネットワークシステム
US7119401B2 (en) * 2004-01-07 2006-10-10 International Business Machines Corporation Tunable semiconductor diodes
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819994A (zh) * 2010-04-29 2010-09-01 上海宏力半导体制造有限公司 SiGe异质结双极型晶体管及其制备方法
CN101916725A (zh) * 2010-07-23 2010-12-15 上海宏力半导体制造有限公司 一种双极型晶体管的制作方法
CN102412274A (zh) * 2011-01-13 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102412275A (zh) * 2011-09-22 2012-04-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN103858238A (zh) * 2011-10-10 2014-06-11 国际商业机器公司 闩锁scr的应力加强结工程
CN103858238B (zh) * 2011-10-10 2017-02-08 国际商业机器公司 闩锁scr的应力加强结工程
CN102412284A (zh) * 2011-10-24 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN102412279A (zh) * 2011-10-24 2012-04-11 上海华虹Nec电子有限公司 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN102412287A (zh) * 2011-11-08 2012-04-11 上海华虹Nec电子有限公司 锗硅hbt器件及其制造方法
CN103094329A (zh) * 2011-11-08 2013-05-08 上海华虹Nec电子有限公司 具有深赝埋层的锗硅hbt器件及其制造方法
CN103094329B (zh) * 2011-11-08 2016-02-10 上海华虹宏力半导体制造有限公司 具有深赝埋层的锗硅hbt器件及其制造方法
CN109103241A (zh) * 2018-08-23 2018-12-28 盛世瑶兰（深圳）科技有限公司 碳化硅肖特基器件及其制备方法

Also Published As

Publication number Publication date
US20070215978A1 (en) 2007-09-20
EP1745515A4 (en) 2009-04-01
KR20070004035A (ko) 2007-01-05
JP2007534173A (ja) 2007-11-22
JP4979573B2 (ja) 2012-07-18
US7709930B2 (en) 2010-05-04
WO2005114738A1 (en) 2005-12-01
EP1745515B1 (en) 2011-07-27
ATE518249T1 (de) 2011-08-15
EP1745515A1 (en) 2007-01-24
KR100951241B1 (ko) 2010-04-05
CN1943034B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
CN1943034A (zh) 可调的半导体器件
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
US5656514A (en) Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile
US7384854B2 (en) Method of forming low capacitance ESD robust diodes
CN102097465B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102347355A (zh) 最小化场阑igbt的缓冲区及发射极电荷差异的方法
US7880270B2 (en) Vertical bipolar transistor
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN1222983C (zh) 铟增强的双极晶体管
CN102104064A (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
US7348250B2 (en) Bipolar structure with two base-emitter junctions in the same circuit
CN102544080A (zh) 锗硅异质结双极晶体管及制造方法
US20220122969A1 (en) Bipolar transistor and manufacturing method
CN102403344A (zh) 锗硅BiCMOS工艺中的寄生PNP双极晶体管
JPS6342169A (ja) ｎｐｎバイポ−ラ・トランジスタとその製法
GB2056165A (en) Hot-electron or hot-hole transistor
US20120018738A1 (en) Electronic device structure with a semiconductor ledge layer for surface passivation
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN102420243A (zh) 锗硅异质结双极晶体管及制造方法
JP2004128344A (ja) 半導体装置
CN102412283B (zh) 锗硅hbt器件及其制造方法
Zekry The evolution of the microelectronic bipolar junction transistor
CN103066119A (zh) 锗硅异质结双极晶体管及制造方法
JP2003059937A (ja) 半導体装置
CN102376757A (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171122

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171122

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20190422