CN109166803A - 一种晶体管及其制作方法 - Google Patents

Abstract

本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制作方法，通过该方法制作的晶体管包括：衬底，所述衬底上设有一源区、一漏区以及连通所述源区与漏区的沟道区，一栅极，所述栅极结构是垂直结构，晶体管在开启时，源极的电子顺着体内垂直多晶硅的两侧水平向漏极流动，从而实现将位于器件表面的单一平面沟道转移到沟槽侧壁形成多条导电沟道，本发明提供的晶体管通过特殊的栅极结构具有更低的导通电阻，更高的电流驱动能力。

Description

一种晶体管及其制作方法

技术领域

本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制作方法。

背景技术

金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管(MOS管)，是一种可以广泛使用在模拟电路与数字电路的场效晶体管，其中依据其‘通道’工作载流子的极性不同，可分为“N型”和“P型”两种类型。其工作原理(以N沟道增强型MOS场效应管即增强型N-MOS管为例)是利用栅极电压来控制“感应电荷”的多少，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。当栅极电压改变时，沟道内感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流随着栅极电压的变化而变化，传统工艺的硅表面只有单层沟道，晶体管载流子流动被局限于硅表面，从而晶体管的导电能力被结构所限制。

发明内容

鉴于以上情况，本发明所要解决其技术问题采用以下的技术方案来实现。

第一方面，本发明实施例提供一种晶体管的制作方法,包括：半导体衬底，在所述半导体衬底上形成阱区，在所述阱区中形成若干条沟槽，在所述衬底上表面以及所述沟槽内壁形成栅氧化层，在所述沟槽两侧形成源区与漏区，所述源区和漏区均有一侧面位于所述沟槽侧壁，另一侧面位于所述阱区的上表面，在所述沟槽进行多晶硅填充形成所述栅极结构。

进一步地，在所述阱区形成沟槽具体包括，在所述阱区上通过光刻刻蚀形成若干条垂直于所述半导体衬底上表面的沟槽。

进一步地，形成所述栅氧化层之前具体包括：对所述沟槽底部进行尖角处理；在沟槽内部形成牺牲氧化层并去除牺牲氧化层；在沟槽底部进行离子注入形成注入层；在沟槽底部形成场氧化层。

进一步地，在沟槽底部进行离子注入形成注入层具体包括，所述沟槽底部进行离子注入，所述注入层用于阻止载流子经沟槽底部流通。

进一步地，形成所述源区和漏区之前具体包括，在阱区一侧形成体区，所述体区与所述源区位于所述沟槽的同一侧。

进一步地，形成所述源区和漏区具体包括，所述源区和漏区经过与所述阱区上表面成夹角的注入离子束的作用下，所述源区和漏区靠近阱区表面的位置形成重掺杂N+层，所述源区和漏区靠近沟槽一侧的侧壁位置形成轻掺杂层N-层，所述源区和漏区形成为“7”字型的剖面形状。

第二方面，本发明实施例还提供一种晶体管，包括：半导体衬底，所述半导体衬底上形成有阱区以及形成于所述阱区内的若干条沟槽，在所述沟槽内壁形成栅氧化层，在所述沟槽的两侧分别形成有源区和漏区，所述源区和漏区均有一侧面位于所述沟槽侧壁，另一侧面位于所述阱区的上表面，所述沟槽内填充有多晶硅以形成栅极结构。

进一步地，所述沟槽通过光刻刻蚀形成，且所述沟槽垂直于所述半导体衬底上表面。

进一步地，所述半导体还包括形成于所述阱区一侧的体区，所述体区与所述源区位于所述沟槽的同一侧。

进一步地，所述沟槽通过低压化学气相沉积法进行多晶硅填充，所述多晶硅填充后以栅氧化层作为阻挡层，仅保留沟槽内部的多晶硅，刻蚀去除其他区域的多晶硅。

本发明实施例的技术方案具有以下优点：在传统工艺的硅表面单层沟道的基础上，通过改变晶体管的沟道和栅极结构，其栅极结构侧面形成导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻，极具性价比优势。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。

在附图中：

图1A为本发明实施例所述的整体结构俯视图；

图1B为沿图1A的A-A’线剖开的剖面图；

图1C为沿图1A的B-B’线剖开的剖面图；

图2为本发明实施例所述的衬底和阱区结构示意图；

图3A为本发明实施例所述的沟槽俯视图；

图3B为沿图3A的A-A’线剖开的剖面图；

图4为本发明实施例所述尖角处理的结构示意图；

图5为本发明实施例所述离子注入的结构示意图；

图6为本发明实施例所述场氧化层的结构示意图；

图7为本发明实施例所述栅氧化层的结构示意图；

图8A为本发明实施例所述体区结构示意图；

图8B为沿图8A的A-A’线剖开的剖面图；

图9A为本发明实施例所述源区和漏区结构示意图；

图9B为沿图9A的A-A’线剖开的剖面图；

图10为本发明实施例所述填充多晶硅的结构示意图；

图11为本发明实施例所述栅极结构示意图。

具体实施方式

为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

通常使用两个复杂的制作工艺制造半导体器件：前端制造和后端制造。前端制造包含在半导体晶片的表面上形成多个小片。在晶片上的每个小片包含有源和无源电子元件，所述有源和无源电子元件电连接以形成功能性电路，有源电子元件，诸如晶体管和二极管，具有控制电流流动的能力。无源电子元件，诸如电容器、电感器、电阻器和变压器。产生执行电路功能所必要的电压和电流之间的关系。

通过一系列的工艺步骤，在半导体的表面上形成无源和有源元件，所述工艺步骤包括掺杂、沉积、光刻、刻蚀和平坦化。掺杂通过诸如离子注入或热扩散的技术，将杂质引入半导体材料中。掺杂工艺改变有源器件中的半导体材料的导电率，将半导体材料转换为绝缘体、导体，或者响应于电场或基极电流动态地改变半导体材料的传导率。

有源和无源元件由具有不同电性能的材料的层形成。可通过部分地由被沉积的材料的类型所决定的多种沉积技术来形成这些层。例如，薄膜沉积可包括化学气相沉积、物理气相沉积、电解电镀和非电解电镀工艺。通常图案化每个层以形成有源元件、无源元件或者元件之间的电连接的部分。

以下结合图2-图11，对本发明实施例提供一种晶体管的制作方法进行详细说明，该方法包括：

S01：提供半导体衬底10；

S02：在所述半导体衬底10上形成阱区20；

S03：在所述阱区20中形成若干条沟槽30；

S04：在所述衬底10上表面以及所述沟槽30内壁形成栅氧化层60；

S05：在所述沟槽30两侧形成源区80与漏区82，所述源区80和漏区82均有一侧面位于所述沟槽30侧壁，另一侧面位于所述阱区20的上表面；

S06：在所述沟槽30进行多晶硅填充90形成所述栅极结构91。

本发明实施例的技术方案通过改变晶体管的沟道和栅极结构，其栅极结构侧面形成导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻，极具性价比优势。

下面参照附图，对上述形成所述晶体管的具体方法加以详细阐述。

如图2所示，步骤S01：提供半导体衬底10，具体的，衬底可以是以下所提到的材料中的至少一种：硅、锗、砷化镓、磷化铟或者碳化硅等，此外，半导体衬底上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底，所述衬底作为所述晶体管的载体，主要起到结构支撑的作用，在本实施方式中，所述衬底的材质优选为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。

如图2所示，步骤S02：在所述半导体衬底10上形成阱区20，具体的，所述半导体衬底涂覆光刻胶，以光刻胶作为掩蔽膜对所述半导体进行离子注入工艺，通过注入N型杂质形成N阱区。在一些实施方式中，半导体衬底通过热氧化工艺形成氧化硅膜，以氧化硅膜作为掩蔽膜对所述半导体进行离子注入工艺或者扩散工艺，通过N型杂质的扩散形成N阱区,通过P型杂质的扩散形成P阱区,所述阱区水平地形成在衬底的表面下，所述P型杂质为硼、铝、镓、铟等，所述N型杂质为磷、砷、锑、铋等。在其他实施方式中，也可以不通过掩膜的方式，直接对轻掺杂的半导体衬底进行聚焦的离子注入方式形成阱区。

如图3A和3B所示，步骤S03：在所述阱区20中形成若干条沟槽30，具体的，在阱区上30进行涂覆光刻胶100然后光刻刻蚀形成若干条沟槽30，可以理解的，通过使用光刻，将需要形成的图案从光掩膜转移到光刻胶上，使用溶剂去除光刻胶图案的经受光的部分，暴露下面层的要被图案化的部分，去除光刻胶的剩余物，留下图案化的层。在本实施方式中，沟槽的深度小于阱区结深，沟槽宽度为工艺允许的最小线宽，若干条沟槽之间的间距约为两倍沟槽的宽度。

如上面描述的，利用高速旋转机，将半导体表面旋涂一层对光敏感的材料，称为光刻胶，将半导体从旋转机拿下之后，在80℃-150℃的温度之间烘烤，以驱除光刻胶中的溶剂并硬化光刻胶，加强光刻胶与晶片的附着力，接着使用光源，通过一有图案的掩膜板对晶片进行曝光，对于被光刻胶覆盖的晶片在其曝光的区域将依据光刻胶的型态进行化学反应，而被暴露在光线中的光刻胶聚合物会进行分解反应，在后续的显影当中，被曝光的区域将溶解去除形成光刻胶窗口，而没有曝光的区域光刻胶依然保留。

如图4-图7所示，步骤S04：在所述衬底10上表面以及所述沟槽30内壁形成栅氧化层60之前具体包括，对所述沟槽30底部通过尖角处理形成圆滑沟槽31；在沟槽30内部形成牺牲氧化层并去除牺牲氧化层；在沟槽底部进行离子注入形成注入层40；在沟槽底部形成场氧化层50。可以理解，经过以上步骤之后在所述衬底上表面以及所述沟槽内壁形成栅氧化层60。

其中，对所述沟槽30底部进行尖角处理形成圆滑沟槽31，具体的，通过等离子体的各向同性刻蚀可以消除底部尖角形成底部圆滑的形状，避免电场集中效应，提升晶体管的耐压和可靠性，刻蚀气体通常为氯基气体。可以理解的，沟槽经过刻蚀后底部形成尖角，容易形成局部电场集中效应。

其中，在圆滑沟槽31内部形成牺牲氧化层并去除牺牲氧化层，氧化硅形成后，可以采用湿法腐蚀或干法刻蚀的方法去除作为牺牲层的氧化硅，本实施方式优选通过湿法腐蚀去除牺牲层的氧化硅。更加具体的，通常牺牲层氧化温度在800℃-1000℃之间，牺牲层的厚度在100A(Angstrom，埃)-1000A(Angstrom，埃)之间，牺牲层去除的方法为氢氟酸湿法腐蚀，剥除所有表面氧化硅层。通过形成牺牲氧化层并去除牺牲氧化层消除沟槽内部的刻蚀损伤，使沟槽内部平坦光滑，有效提升后续栅氧化层的质量和可靠性。

其中，在圆滑沟槽31底部进行离子注入形成注入层40，具体的，半导体涂覆光刻胶，以光刻胶作为掩蔽膜对所述半导体进行离子注入工艺，更具体的，注入元素为硼离子，剂量在1E13-1E14/CM2之间，能量在100-300Kev(kilo electron volt，千电子伏特)之间，离子束流与硅上表面垂直，则仅有底部被注入硼离子，侧壁未被注入，通过沟槽底部注入离子可以阻止载流子从沟槽底部流通，防止半导体底部漏电。

其中，在圆滑沟槽31底部形成场氧化层50，具体的，对硅沟槽底部进行氧元素注入并快速热退火形成场氧化层，沟槽底部形成两侧薄、底部厚的场氧化层，更具体的，氧元素注入能量在100Kev-300kev之间，注入浓度在1E17-1E19/CM2之间。退火温度在1000℃-1100℃之间，退火时间在15s(second，秒)-60s之间，退火一方面可以修复晶格损伤，另一方面可以激活注入的氧元素使之与沟槽下方的硅发生反应形成二氧化硅，退火后，沟槽底部形成两侧薄，底部厚的氧化层，底部氧化层厚度一般是后续栅氧化层的3倍以上(通常在300A-3000A之间)，底部厚氧不仅可以弱化多晶硅与底部阱区之间的电场，提升器件耐压性能，还可以提升底部导电沟道开启阈值，防止沟槽底部漏电。

其中，在所述衬底10和阱区20上表面、圆滑沟槽31底面和侧壁形成栅氧化层60，具体的，对半导体去除光刻胶后并通过干氧氧化形成栅氧化层，其中，氧化方法包括干氧氧化、湿氧氧化、水汽氧化、掺氯氧化、氢氧合成氧化等，在本实施方式中优选干氧氧化，在氧化过程中，直接通入氧气进行氧化，通过干氧氧化生成的栅氧化层结构致密，均匀性和重复性好，对杂质掩蔽能力强，与光刻胶的附着性好等优点。栅氧化层的厚度取决于晶体管的阈值电压及栅极耐压需求，优选地，可以在50A-500A之间。

如图8A和8B所示，在执行步骤S05形成源区80和漏区82之前还包括在阱区一侧形成体区70，所述体区70与所述源区80位于所述圆滑沟槽31的同一侧，具体的，在阱区通过硅栅自对准技术进行体区P+层的光刻和注入，更具体的，对衬底进行涂覆光刻胶然后光刻刻蚀出体区，体区刻蚀在源区的一侧，再对体区进行离子注入工艺，注入的杂质为铍元素，注入能量在15-60Kev之间，注入剂量在1E15-1E16/CM2之间，优选地，体区长度与源区长度一致，宽度可以在0.2-1um(微米)之间，体区P+层在阱区一侧形成体区，用于避免闩锁效应。

如图9A和9B所示，步骤S05：形成所述80源区和82漏区N+层，具体的，所述源区和漏区经过与所述阱区上表面成夹角的注入离子束的作用下，所述源区靠近阱区表面的位置形成重掺杂N+层80，所述漏区靠近阱区表面的位置形成重掺杂N+层82，所述源区靠近沟槽一侧的侧壁位置形成轻掺杂N-层81，所述漏区靠近沟槽一侧的侧壁位置形成轻掺杂N-层83，所述源区和漏区N+层和N-层形成“7”字型的剖面形状，更具体的，N+层的注入离子通常为砷或磷元素，注入能量在15-50kev之间，注入浓度通常在1E15-1E16/CM2之间，N+层与P+层之间距离通常在0.5-1um之间，N+层覆盖部分阱区沟槽，覆盖的尺寸通常在0.1-0.2um之间，而两端N+之间的距离近似等于沟道长度。

如上面描述的，注入方式为侧壁注入，具体的，使半导体上表面与注入离子束呈70°-83°左右的夹角β，进行四次N+的注入，而每注入完成一次，对半导体向同一个方向进行90°的旋转，不仅使N+光刻窗口能有效注入杂质，而且靠近源漏一侧的侧壁也能够被注入杂质，但杂质的浓度远低于N+层内的杂质浓度进而其靠近源漏一侧的侧壁可以起到轻掺杂N-层的作用，所述源区和漏区靠近沟槽一侧的侧壁位置形成轻掺杂N-层，所述源区一侧和漏区一侧的N+层和N-层形成“7”字型的剖面形状。

如图10和图11所示，步骤S06：在所述圆滑沟槽31进行多晶硅填充90形成所述栅极结构91，具体的，圆滑沟槽31被多晶硅完全填充后再以硅表面栅氧化层60作为阻挡层，去除其他区域的多晶硅仅保留沟槽内部的多晶硅作为栅极结构91，具体的，其填充方式包括常压化学气相沉积法、低压化学气相沉积法、等离子体辅助化学气相沉积法等，在本实施方式中，优选地为低压化学气相沉积法，其掺杂的多晶硅纯度高，均匀性强。更具体的，多晶硅的厚度大致等于沟槽的宽度，多晶硅生长后，沟槽被完全填充，再以衬底上表面栅氧化层作为阻挡层，对多晶硅进行化学机械抛光或者干法回刻，保留沟槽内部的多晶硅，去除其他区域的多晶硅。

进一步地，对半导体进行源漏热处理，具体的，热处理温度通常在850°-1050°之间，时间通常在一个小时以内，用于激活源漏及体区的杂质。后续的步骤同常规工艺一致，薄膜淀积，光刻刻蚀接触孔，生长金属，光刻刻蚀，金属互联，器件制作完成。

如图1A、1B和1C所示，本发明实施例提供一种晶体管，包括：半导体衬底10，所述半导体衬底10上形成有阱区20以及形成于所述阱区20内的若干条沟槽30，在所述沟槽30内壁形成栅氧化层60，在所述沟槽30的两侧分别形成有源区80和漏区82，所述源区80和漏区82均有一侧面位于所述沟槽侧壁，另一侧面位于所述阱区的上表面，所述沟槽内填充有多晶硅90以形成栅极结构91。

本发明实施例通过改变晶体管的栅极结构，将平面栅结构改变为垂直结构，使得晶体管体内垂直栅结构的侧面形成导电沟道，从而使得源漏之间形成全方位导电结构。

进一步地，半导体衬底10，包括基底半导体材料，诸如硅、锗、砷化镓、磷化铟或者碳化硅，用于结构支撑。对于N-MOS器件，衬底初始掺杂有p型半导体材料，诸如硼、铝或者镓杂质，以在衬底表面之下形成阱区，以1E13-1E14/CM2的剂量以数百Kev的离子注入，沉积p型掺杂剂。其他注入可以以适当的剂量和能量水平沉积。对于离子注入不需要掩膜。阱区可以降低穿通效应，用于钳位漏极至源极的击穿电压，降低反向恢复时间，并且通常可以改进晶体管的稳健性。

进一步地，半导体衬底10上形成有阱区20，晶体管可以是n沟道场效应管(N-MOS)或者p沟道场效应管(P-MOS)，其中“p”表示正载流子型(空穴)并且“n”表示负载流子型(电子)。尽管本实施例以N-MOS器件描述，但相反类型的半导体材料可以用于形成P-MOS器件。例如，n型衬底初始以n型半导体材料掺杂，诸如磷、锑或者砷杂质，以形成n阱区域。

进一步地，阱区20中的若干条沟槽30，通过使用光刻来形成沟槽，通过使用光刻，将需要形成的图案从光掩膜转移到光刻胶上，使用溶剂去除光刻胶图案的经受光的部分，暴露下面层的要被图案化的部分，去除光刻胶的剩余物，留下图案化的层。可替换的，一些类型的材料是如此被图案化的：通过使用诸如非电解和电解电镀的技术将材料直接沉积到由先前的沉积工艺形成的区域或者空隙中。

进一步地，所述沟槽20底部通过尖角处理形成圆滑沟槽31，在一个实施例中，通过等离子体的各向同性刻蚀可以消除底部尖角形成底部圆滑的形状，避免电场集中效应，提升晶体管的耐压和可靠性。

进一步地，对圆滑沟槽31内部通过热氧化形成牺牲氧化层，并去除牺牲氧化层，在一个实施例中，热氧化方法为干氧氧化，牺牲层氧化温度在800℃-1000℃之间，牺牲层的厚度在100A-1000A之间，牺牲层去除的方法为HF湿法腐蚀，剥除所有表面氧化层。牺牲层处理的目的主要是消除沟槽内部的刻蚀损伤，使沟槽内部平坦光滑，可以有效提升后续栅氧化层的质量和可靠性。

进一步地，在圆滑沟槽31底部通过离子注入形成注入层40，在一个实施例中，沟槽底部终止离子注入可以阻止载流子从沟槽底部流通，防止半导体底部漏电，更具体的，注入元素为硼离子，剂量在1E13-1E14/CM2之间，能量在100-300kev之间，离子束流与半导体上表面垂直，则仅有底部被注入硼离子，侧壁未被注入。

进一步地，对圆滑沟槽31底部通过氧化并快速热退火形成场氧化层50，沟槽底部形成两侧薄、底部厚的场氧化层，在一个实施例中，其中氧化方法为湿氧氧化，底部厚氧不仅可以弱化多晶硅与底部阱区之间的电场，提升器件耐压，还可以提升底部导电沟道开启阈值，防止沟槽底部漏电。

进一步地，在所述衬底10上表面以及所述圆滑沟槽31内壁形成栅氧化层60，绝缘或者介电层形成在衬底的上表面和沟槽内壁上，作为栅极氧化层。栅极氧化物层的厚度控制阈值电压、热载流子注入以及栅极-源极电压额定值。

进一步地，在所述圆滑沟槽31的两侧分别形成有源区80和漏区82，所述源区80和漏区82均有一侧面位于所述沟槽侧壁，另一侧面位于所述阱区20的上表面，通过刻蚀工艺去除对应源区和漏区的光刻胶100，对源区80和漏区82的部分注入重掺杂有砷的n型半导体材料，以形成源极N+层80区域和漏极N+层82区域。使用光刻胶层作为掩膜，以1E15-1E16/CM2的剂量以10-50kev的离子注入沉积n型掺杂剂。在本实施例中，采用侧壁注入的方式，具体的方式为：使半导体上表面与注入离子束流呈70°-83°左右的夹角β，进行四次注入，而每注入完成一次，对晶体管器件向同一个方向进行90°的旋转。这样，不仅使位于阱区上表面的N+区域能有效注入杂质，而且靠近沟槽一侧的侧壁也能够被注入杂质，但杂质的浓度远低于位于阱区上表面的N+区域内的杂质浓度，所以其靠近源漏一侧的侧壁可以起到轻掺杂N-层的作用，所述源区和漏区靠近沟槽一侧的侧壁位置形成轻掺杂N-层，所述源区一侧和漏区一侧的N+层形成“7”字型的剖面形状。

进一步地，在所述沟槽内填充有多晶硅90以形成栅极结构91，多晶硅层的电阻可以通过重掺杂有n型半导体材料而被降低，例如砷。在本实施例中，优选地，填充方式为低压化学气相沉积，使沟槽及半导体表面完全填充满多晶硅，多晶硅的厚度大致等于沟槽的宽度，填充完成后，以衬底上表面栅氧化层作为阻挡层，对多晶硅进行化学机械抛光或者干法回刻，保留沟槽内部的多晶硅，多晶硅上表面与衬底上表面平齐，去除其他区域的多晶硅，保留的多晶硅形成栅极结构，所述栅极结构形状为与沟槽形状对应，所述栅极结构的深度与沟槽深度对应。

本发明通过改变晶体管的导电沟道和栅结构，将平面栅结构改变为垂直结构，其栅结构侧面形成导电沟道，从而使得源漏之间形成全方位导电结构，极大提升了晶体管的导电能力，降低了晶体管的导通电阻。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种晶体管的制作方法，其特征在于，所述方法包括：

提供半导体衬底；

在所述半导体衬底上形成阱区；

在所述阱区中形成若干条沟槽；

在所述衬底上表面以及所述沟槽内壁形成栅氧化层；

在所述沟槽两侧形成源区和漏区，所述源区和漏区均有一侧面位于所述沟槽侧壁，另一侧面位于所述阱区的上表面；

在所述沟槽进行多晶硅填充形成所述栅极结构。

2.根据权利要求1所述的制作方法，其特征在于，在所述阱区中形成若干条沟槽具体包括，在所述阱区上通过光刻刻蚀形成若干条垂直于所述半导体衬底上表面的沟槽。

3.根据权利要求1所述的制作方法，其特征在于，形成所述栅氧化层之前具体包括：

对所述沟槽底部进行尖角处理；

在沟槽内部形成牺牲氧化层并去除牺牲氧化层；

在沟槽底部进行离子注入形成注入层；

在沟槽底部形成场氧化层。

4.根据权利要求3所述的制作方法，其特征在于，在沟槽底部进行离子注入形成注入层具体包括，所述沟槽底部进行离子注入，所述注入层用于阻止载流子经沟槽底部流通。

5.根据权利要求1所述的制作方法，其特征在于，形成所述源区和漏区之前具体包括，在阱区一侧形成体区，所述体区与所述源区位于所述沟槽的同一侧。

6.根据权利要求1所述的制作方法，其特征在于，形成所述源区和漏区具体包括，所述源区和漏区经过与所述阱区上表面成夹角的注入离子束的作用下，所述源区和漏区靠近阱区表面的位置形成重掺杂N+层，所述源区和漏区靠近沟槽一侧的侧壁位置形成轻掺杂层N-层，所述源区和漏区形成为“7”字型的剖面形状。

7.一种晶体管，其特征在于，包括半导体衬底，所述半导体衬底上形成有阱区以及形成于所述阱区内的若干条沟槽，在所述沟槽内壁形成栅氧化层，在所述沟槽的两侧分别形成有源区和漏区，所述源区和漏区均有一侧面位于所述沟槽侧壁，另一侧面位于所述阱区的上表面，所述沟槽内填充有多晶硅以形成栅极结构。

8.根据权利要求7所述的晶体管，其特征在于，所述沟槽通过光刻刻蚀形成，且所述沟槽垂直于所述半导体衬底上表面。

9.根据权利要求7所述的晶体管，其特征在于，所述半导体还包括形成于所述阱区一侧的体区，所述体区与所述源区位于所述沟槽的同一侧。

10.根据权利要求7所述的晶体管，其特征在于，所述沟槽通过低压化学气相沉积法进行多晶硅填充，所述多晶硅填充后以栅氧化层作为阻挡层，仅保留沟槽内部的多晶硅，刻蚀去除其他区域的多晶硅。