[go: up one dir, main page]

TWI381455B - 金氧半ｐ－ｎ接面二極體結構及其製作方法 - Google Patents

金氧半ｐ－ｎ接面二極體結構及其製作方法 Download PDF

Info

Publication number
TWI381455B
TWI381455B TW097114725A TW97114725A TWI381455B TW I381455 B TWI381455 B TW I381455B TW 097114725 A TW097114725 A TW 097114725A TW 97114725 A TW97114725 A TW 97114725A TW I381455 B TWI381455 B TW I381455B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
gold
junction diode
ion implantation
Prior art date
Application number
TW097114725A
Other languages
English (en)
Other versions
TW200945450A (en
Inventor
Kou Liang Chao
Hung Hsin Kuo
Tse Chuan Su
Original Assignee
Pfc Device Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pfc Device Co filed Critical Pfc Device Co
Priority to TW097114725A priority Critical patent/TWI381455B/zh
Priority to US12/427,223 priority patent/US8390081B2/en
Publication of TW200945450A publication Critical patent/TW200945450A/zh
Application granted granted Critical
Publication of TWI381455B publication Critical patent/TWI381455B/zh
Priority to US13/739,097 priority patent/US8728878B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/021—Manufacture or treatment of gated diodes, e.g. field-controlled diodes [FCD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

金氧半P-N接面二極體結構及其製作方法
本案係為一種金氧半P－N接面二極體結構及其製作方法，尤指具有較低漏電流，較低正向導通壓降值(VF )，較高反向耐電壓值，與低反向回復時間特性的一種金氧半P－N接面二極體結構。
蕭基二極體為以電子作為載子之單極性元件，其特性為速度快與正向導通壓降值(VF )低，但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障值有關)。而P－N二極體，為一種雙載子元件，傳導電流量大。但元件的正向操作壓降值(VF )一般較蕭基二極體高，且因電洞載子之作用使P－N二極體反應速度較慢，反向回復時間較長。
關於溝渠式之蕭基能障二極體裝置，其代表性前案可參閱1994年之美國專利，第5,365,102號提案名稱SCHOTTKY BARRIER RECTIFIER WITH MOS TRENCH所揭露之元件結構為代表。請參閱第一圖(a)~(f)所示，其製作方法主要包括步驟：首先，如第一圖(a)所示，提供基板11與已長好之N－型磊晶層(epitaxial layer)12，於其上成長墊氧化層13，以降低後續氮化矽罩幕層沉積之應力， 接著成長罩幕氮化矽層(mask nitride)15。而後如第一圖(b)所示，於罩幕氮化矽層15上形成光阻層17後進行微影製程及蝕刻製程，以移除部分罩幕氮化矽層15，墊氧化層13及N－磊晶層12，形成溝渠之結構20。之後，如第一圖(c)所示，成長熱氧化層16於溝渠之側壁及底部。如第一圖(d)所示，移除罩幕氮化矽層15及墊氧化層13。接著如第一圖(e)所示，鍍上陽極金屬層18，而後進行陽極金屬之微影與蝕刻製程，金屬層18與平台14之源極為蕭基接面。最後，進行晶背研磨與晶背陰極金屬電極19之製程，如第一圖(f)所示。到此，即完成晶圓部分之製程。
由上述之工法製作之溝渠式蕭基二極體(Trench MOS Barrier Schottky Rectifier；TMBR)，具有極低之正向導通壓降值(VF )，但反向漏電流則會相對提高。若要有較低之漏電流，其中一個方法是選擇功函數較高之金屬。如此，又會拉高蕭基二極體之正向導通壓降值(VF )。因此，對蕭基二極體而言，這兩者實為魚與熊掌，難以兼得。此外，另一種方法為加深基板中溝渠的深度，以增長反向夾止通道的長度，來抑制漏電流。但此方式不利於高電壓元件之製作，因其須使用更厚的N型磊晶層來增加反向耐壓能力。因此，往高電壓的蕭基二極體元件發展時，似有某種瓶頸存在。高壓之蕭基二極體較難製作，當在搜尋目前市面量產之蕭基二極體元件時，所看到之最高反向電壓之產品為600伏特。而其實際為2顆300伏特之溝渠式蕭基二極體串聯而成，且元件之正向導通壓降值(VF )亦較高。如何 設計元件以達到具有較高之反向耐電壓(如600伏特以上)，較低之正向導通壓降值(VF )，較低之反向漏電流與較低之反向回復時間(Reverse Recovery Time；tRR )，即指具有較快之反應速度，實為一大挑戰。在此，回歸到平面式P－N接面元件的設計，以達成高耐壓的特性，並搭配金氧半N型通道元件及P－N接面位置的調整，來降低反向回復時間，增加反應速度與降低正向導通壓降值(VF )，藉此使元件有接近蕭基二極體所具有之優點，並有較低之漏電流。
本案所提供之金氧半P－N接面二極體結構及其製作方法，其在元件之結構設計上，為金氧半N型通道結構與P－N接面二極體共構。藉由此種結構設計，當元件於正向偏壓操作時為金氧半N型通道與P－N面二極體並聯，具有接近蕭基二極體之反應速度快與正向導通壓降值(VF )低的特性。而於反向偏壓操作時，P－N接面二極體空乏區對漏電的壓抑與N型通道關閉之行為，使元件具有非常低的漏電流。因此，使元件有接近蕭基二極體的優點。即為具有反應速度快，正向導通壓降值(VF )值低，然後又有反向偏壓漏電流小，等特性的二極體元件。
為完成上述結構，本案所述之製作方法至少包含下列步驟：提供一基板；於該基板上形成一第一罩幕層；對該 基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一第一離子佈植製程，進而於該基板上形成一第一深度佈植區域；對該基板進行一第二微影蝕刻製程，進而去除部分該第一罩幕層以形成一側壁結構；於該溝渠結構之底部與該側壁結構上形成一第二罩幕層；對該基板進行一第三微影蝕刻製程，進而於該溝渠結構中形成一閘極結構；於該溝渠結構內進行一第二離子佈植製程，進而於該基板上形成相鄰於該第一深度佈植區域之一第二深度佈植區域；於去除光阻後在該溝渠結構內進行一第三離子佈植製程，進而於該基板上形成相鄰於該第二深度佈植區域之一第三深度佈植區域；進行一蝕刻製程，進而去除部分該第二罩幕層；於該溝渠結構之底部、該閘極結構之表面與該側壁結構上形成一金屬層；以及對該基板進行一第四微影蝕刻製程，進而去除掉部分該金屬層。
請參見第二圖，其係為本案為改善習用技術手段之缺失所發展出一金氧半P－N接面二極體結構之較佳實施例示意圖。從圖中我們可以清楚的看出該金氧半P－N接面二極體2結構主要係包含有一基板21、溝渠結構22、一閘極結構23、一側壁結構24、一金屬層25以及一離子佈植區域26，其中該基板21係由一高掺雜濃度N型矽基板(N＋矽 基板)211與一低掺雜濃度N型磊晶層(N－磊晶層)212所構成，該溝渠結構22係形成於該基板21的上方，該閘極結構23係形成於該溝渠結構22內並突出於該低掺雜濃度N型磊晶層212的表面2120，該側壁結構24係突出於該基板21的表面並位於該閘極結構23之側，該金屬層25係形成於該溝渠結構22之表面、該閘極結構23之表面與該側璧結構24上，與該離子佈植區域26，而該金屬層25與該離子佈植區域26之表面2620接合者則為歐姆接面，且其係以複數個深淺不同之區域形成於該基板21中，且該離子佈植區域26相鄰於該閘極結構23。
承上述之技術說明，本案所述之金氧半P－N接面二極體結構2所包含之該側壁結構24係由一氧化物材質所完成，該金屬層25包含一第一金屬層251與一第二金屬層252，其中該第一金屬層251形成於該溝渠結構22之表面、該閘極結構23之表面與該側壁結構24上，其係以一鈦金屬(Ti)或氮化鈦(TiN)所完成，而該離子佈植區域26係形成於該低掺雜濃度N型磊晶層212中的一種P型傳導類型材質，且該離子佈植區域26係由一第一深度佈植區域261與一第二深度佈植區域262所構成，以及由該第一深度佈植區域261、該第二深度佈植區域262與一第三深度佈植區域263所構成。
請參見第三圖(a)~(t)，其係為本案為改善習用技術手段之缺失所發展出之金氧半P－N接面二極體結構製作流程示意圖。從圖中我們可以清楚的看出，首先，提供一基板 21(如第三圖(a)所示)，該基板21係為一高掺雜濃度N型矽基板211(N＋矽基板)與一低掺雜濃度N型磊晶層212(N－磊晶層)所構成；如第三圖(b)所示，透過一氧化製程於該基板21上形成一第一罩幕層201(氧化層)；於該第一罩幕層201上形成一光阻層2011(如第三圖(c)所示)；於該光阻層2011上定義出一光阻圖形2001(如第三圖(d)所示)；根據該光阻圖形2001對該第一罩幕層201進行蝕刻並在去除剩餘的該光阻層2011後而於該基板21中形成一溝渠結構22(如第三圖(e)所示)；然後於該溝渠結構22內進行一第一離子佈植製程，進而於該低掺雜濃度N型磊晶層212中形成一第一深度佈植區域261(如第三圖(f)所示)；於該第一罩幕層201上形成一光阻層2012(如第三圖(g)所示)；於該光阻層2012上定義出一光阻圖形2002(如第三圖(h)所示)；根據該光阻圖形2002對該基板21進行蝕刻並去除剩餘的該光阻層2012後而於該基板21上形成一側壁結構24(如第三圖(i)所示)；於該溝渠結構22之底部與該側壁結構24上形成一第二罩幕層202(如第三圖(j)所示)；於該第二罩幕層202上形成一光阻層2013(如第三圖(k)所示)；於該光阻層2013上定義出一光阻圖形2003(如第三圖(1)所示)；根據該光阻圖形2003對該基板21進行蝕刻後而於該溝渠結構22內形成一閘極結構23(如第三圖(m)所示)；於該溝渠結構22內進行一第二離子佈植製程，進而於該低掺雜濃度N型磊晶層212中形成相鄰於該第一深度佈植區域261之一第二深度佈植區域262(如 第三圖(n)所示)；移除剩餘該光阻層2013後再於該溝渠結構22內進行一第三離子佈植製程，進而於該該低掺雜濃度N型磊晶層212中形成相鄰於該第二深度佈植區域262之一第三深度佈植區域263(如第三圖(o)所示)；對該基板21進行一乾式蝕刻製程，進而將部分該第二罩幕層202去除(如第三圖(p)所示)；於該溝渠結構22之底部、該閘極結構23之表面與該側壁結構24上形成一金屬層25(如第三圖(q)所示)；對該金屬層25進行一微影蝕刻製程，以去除部分該金屬層25，進而完成如第二圖所示之金氧半P－N接面二極體結構2。
承上述之技術說明，在第三圖(f)、(n)、(o)所示之步驟中所形成之該第一深度佈植區域261、該第二深度佈植區域262與該第三佈植區域263係為一P型傳導類型半導體材質，此外，於該溝渠結構22內進行該第一離子佈植製程將硼離子植入到該低掺雜濃度N型磊晶層212，再配合一熱退火製程後形成該第一深度佈植區域261，而該第二離子佈植製程係以一深層離子佈植的方式將硼離子植入，該第三離子佈植係以一淺層離子佈植的方式將硼離子植入，最後再配合一快速熱退火製程後形成該第二深度佈植區域262與該第三深度佈植區域263。在第三圖(j)所示之步驟中，該第二罩幕層202之形成方式為：於該溝渠結構22之底部、該側壁結構24上形成一第一氧化層2021(即閘氧化層)；以一化學氣相沉積法(chemical vapor deposition，簡稱CVD)於該第一氧化層2021上形成一聚 合物層2022，然後進行一聚合物氧化製程，進而使部分該聚合物層氧化而形成一第二氧化層2023。而在第三圖(m)所示之步驟中，該蝕刻製程係為對該第二氧化層2023進行一濕式蝕刻，而對該聚合物層2022進行一乾式蝕刻，進而完成該閘極結構23之構形。在第三圖(p)所示之步驟中，係為將該第二罩幕層202所包含之部分該第一氧化層2021與該第二氧化層2023去除，進而露出該第一深度佈植區域261與該第二深度佈植區域262。在第三圖(q)所示之步驟中，該金屬層25係包含有該第一金屬層251與該第二金屬層252，其中該第一金屬層251形成於該溝渠結構22之底面、該側壁結構24上後進行一快速氮化製程(Rapid Thermal Nitridation，簡稱RTN)，進而使得該第一金屬層251能完全的接著於該溝渠結構22之底面、該側壁結構24上，另外，於該溝渠結構22之底部與該側壁結構24上形成該金屬層25後進行一熱融合製程(Sintering)，進而使得該金屬層25能夠更密合於該溝渠結構22之底部、該閘極結構23之表面、與側壁結構24上。
綜合以上技術說明，我們可以清楚的瞭解到，相較於習用的蕭基二極體結構，利用本案所述之製作方法所完成的金氧半P－N接面二極體結構具有低反向電壓漏電流，低正向導通壓降值(VF )，高反向耐電壓值，與低反向回復時間特性，如此一來，本案所述之金氧半P－N接面二極體結構有效的解決了先前技術中所產生的缺失，進而完成發展本案之最主要的目的。
而本發明得由熟習此技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
本案圖式中所包含之各元件列示如下：
基板‧‧‧11
N－型磊晶層‧‧‧12
墊氧化層‧‧‧13
平台‧‧‧14
罩幕氮化矽層‧‧‧15
熱氧化層‧‧‧16
光阻層‧‧‧17
陽極金屬層‧‧‧18
陰極金屬電極‧‧‧19
溝渠結構‧‧‧20
金氧半P－N接面二極體‧‧‧2
基板‧‧‧21
溝渠結構‧‧‧22
閘極結構‧‧‧23
側壁結構‧‧‧24
金屬層‧‧‧25
離子佈植區域‧‧‧26
高掺雜濃度N型矽基板‧‧‧211
低掺雜濃度N型磊晶層‧‧‧212
表面‧‧‧2120
第一金屬層‧‧‧251
第二金屬層‧‧‧252
第一深度佈植區域‧‧‧261
第二深度佈植區域‧‧‧262
第三深度佈植區域‧‧‧263
表面‧‧‧2620
第一罩幕層‧‧‧201
第二罩幕層‧‧‧202
光阻層‧‧‧2011、2012、2013
光阻圖形‧‧‧2001、2002、2003
第一氧化層‧‧‧2021
聚合物層‧‧‧2022
第二氧化層‧‧‧2023
本案得藉由下列圖式及詳細說明，俾得一更深入之了解：第一圖(a)~(f)，其係為美國專利第5,365,102號所揭露之溝渠式之蕭基能障二極體裝置製作方法示意圖。
第二圖，其係為本案為改善習用技術手段之缺失所發展出一金氧半P－N接面二極體結構之較佳實施例示意圖。
第三圖(a)~(q)，其係為本案為改善習用技術手段之缺失所發展出之金氧半P－N接面二極體結構製作流程示意圖。
金氧半P－N接面二極體‧‧‧2
基板‧‧‧21
閘極結構‧‧‧23
側壁結構‧‧‧24
金屬層‧‧‧25
離子佈植區域‧‧‧26
高掺雜濃度N型矽基板‧‧‧211
低掺雜濃度N型磊晶層‧‧‧212
表面‧‧‧2120
第一金屬層‧‧‧251
第二金屬層‧‧‧252
第一深度佈植區域‧‧‧261
第二深度佈植區域‧‧‧262
第三深度佈植區域‧‧‧263
表面‧‧‧2620
第一氧化層‧‧‧2021
聚合物層‧‧‧2022

Claims (23)

  1. 一種金氧半P-N接面二極體製作方法，該方法至少包含下列步驟：提供一基板，該基板係為一N型基板；於該基板上形成一第一罩幕層；對該基板進行一第一微影蝕刻製程，進而去除部分該第一罩幕層並於該基板上形成一溝渠結構；於該溝渠結構內進行一第一離子佈植製程，進而於該基板上形成一第一深度佈植區域；對該基板進行一第二微影蝕刻製程，進而去除部分該第一罩幕層以形成一側壁結構；於該溝渠結構之底部與該側壁結構上形成一第二罩幕層；對該基板進行一第三微影蝕刻製程，進而於該溝渠結構中形成一閘極結構；於該溝渠結構內進行一第二離子佈植製程，進而於該基板上形成相鄰於該第一深度佈植區域之一第二深度佈植區域；於光阻去除後，於該溝渠結構內進行一第三離子佈植製程，進而於該基板上形成相鄰於該第二深度佈植區域之一第三深度佈植區域；進行一蝕刻製程，進而去除部分該第二罩幕層；於該溝渠結構之底部、該閘極結構之表面與該側壁結構上形成一金屬層；以及 對該基板進行一第四微影蝕刻製程，進而去除掉部分該金屬層；其中，該第一深度佈植區域、該第二深度佈植區域、與該第三深度佈植區域係組成一P型離子佈植區域，且該金屬層形成於該溝渠結構之底部時，係使得該金屬層僅接觸於該P型離子佈植區域。
  2. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該第一罩幕層係為透過一氧化製程所完成之一氧化層。
  3. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該第一微影蝕刻製程包含下列步驟：於該第一罩幕層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻而形成該溝渠結構；以及去除該光阻層。
  4. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該基板係為一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  5. 如申請專利範圍第4項所述之金氧半P-N接面二極體製作方法，其中於該溝渠結構內進行之該第一離子佈植製程係可在該基板所包含之該低掺雜濃度N型磊晶層中形成P型傳導類型之該第一深度佈植區域。
  6. 如申請專利範圍第5項所述之金氧半P-N接面二極體製作方法，其中該第一離子佈植製程係利用硼離子植入並配合進行一熱退火製程後形成該第一深度佈植區域。
  7. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該第二微影蝕刻製程包含下列步驟：於該第一罩幕層與該溝渠結構上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第一罩幕層進行蝕刻，進而去除部分該第一罩幕層以形成該側壁結構；以及去除該光阻層。
  8. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該第二罩幕層係包含有一第一氧化層、一聚合物層與一第二氧化層，而形成該第二罩幕層之方法包含下列步驟：於該溝渠結構之底部、側壁上形成一第一氧化層；以一化學氣相沉積法於該第一氧化層上形成一聚合物層；以及進行一聚合物氧化製程，進而使部分該聚合物層氧化而形成一第二氧化層。
  9. 如申請專利範圍第8項所述之金氧半P-N接面二極體製作方法，其中該第三微影蝕刻製程係包含下列步驟：於該第二氧化層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該第二氧化層與該聚合物層進 行一濕式蝕刻與一乾式蝕刻，進而於該溝渠結構中形成該閘極結構；以及去除該光阻層。
  10. 如申請專利範圍第9項所述之金氧半P-N接面二極體製作方法，其中去除掉部分該第二罩幕層之步驟係為利用一乾式蝕刻製程將該第二罩幕層所包含之部分該第一氧化層與該第二氧化層去除，進而露出該第一深度佈植區域與該第二深度佈植區域。
  11. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該第二離子佈植係以一深層離子佈植的方式將硼離子植入，而該第三離子佈植係以一淺層離子佈植的方式將硼離子植入，並配合一快速熱退火製程後形成該第二深度佈植區域與該第三深度佈植區域。
  12. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該金屬層係包含：一第一金屬層，形成於該溝渠結構之底部、該閘極結構之表面與該側壁結構上，其係以一鈦金屬或氮化鈦所完成；以及一第二金屬層，形成於該第一金屬層上。
  13. 如申請專利範圍第12項所述之金氧半P-N接面二極體製作方法，其中該第一金屬層形成於該溝渠結構之底部、該閘極結構之表面與該側壁結構上後進行一快速氮化製程，進而使得該第一金屬層能完全的接著於該溝渠結構之底面、該閘極結構之表面與該側壁結構上。
  14. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，其中該第四微影蝕刻製程包含下列步驟：於該金屬層上形成一光阻層；於該光阻層上定義出一光阻圖形；根據該光阻圖形對該金屬層進行蝕刻，進而去除部分該金屬層；以及去除該光阻層。
  15. 如申請專利範圍第1項所述之金氧半P-N接面二極體製作方法，包含下列步驟：對該基板進行一熱融合製程，進而使得該金屬層能夠更密合於該溝渠結構之底面、該閘極結構之表面與側壁結構上。
  16. 一種金氧半P-N接面二極體結構，其至少包含：一基板，該基板係為一N型基板；一溝渠結構，係形成於該基板上方；一閘極結構，係形成於該溝渠結構內並突出於該溝渠結構之表面；一側壁結構，係突出於該基板之表面並位於該閘極結構之側；一金屬層，係形成於該溝渠結構之表面、該閘極結構之表面與該側壁結構上；以及一離子佈植區域，係以複數個深淺不同之區域形成於該基板中，且該離子佈植區域為一P型離子佈植區域，且該離子佈植區域相鄰於該閘極結構，且該離子佈 植區域與該金屬層形成一歐姆接面；其中，該金屬層形成於該溝渠結構之表面時，係使得該金屬層僅接觸於該P型離子佈植區域。
  17. 如申請專利範圍第16項所述之金氧半P-N接面二極體結構，其中該基板係由一高掺雜濃度N型矽基板(N+矽基板)與一低掺雜濃度N型磊晶層(N-磊晶層)所構成。
  18. 如申請專利範圍第17項所述之金氧半P-N接面二極體結構，其中該離子佈植區域係形成於該低掺雜濃度N型磊晶層中之一P型傳導類型材質。
  19. 如申請專利範圍第16項所述之金氧半P-N接面二極體結構，其中該閘極結構包含一閘氧化層與一聚合物層。
  20. 如申請專利範圍第16項所述之金氧半P-N接面二極體結構，其中該側壁結構係由一氧化物材質所完成。
  21. 如申請專利範圍第16項所述之金氧半P-N接面二極體結構，其中該金屬層係包含：一第一金屬層，形成於該溝渠結構之底部、該閘極結構之表面與該側壁結構上，其係以一鈦金屬或氮化鈦所完成；以及一第二金屬層，形成於該第一金屬層上。
  22. 如申請專利範圍第16項所述之金氧半P-N接面二極體結構，其中該離子佈植區域係可為由一第一深度佈植區域與一第二深度佈植區域所構成之該離子佈植區域。
  23. 如申請專利範圍第16項所述之金氧半P-N接面二極體 結構，其中該離子佈植區域係可為由一第一深度佈植區域、一第二深度佈植區域以及一第三深度佈植區域所構成之該離子佈植區域。
TW097114725A 2008-04-22 2008-04-22 金氧半ｐ－ｎ接面二極體結構及其製作方法 TWI381455B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097114725A TWI381455B (zh) 2008-04-22 2008-04-22 金氧半ｐ－ｎ接面二極體結構及其製作方法
US12/427,223 US8390081B2 (en) 2008-04-22 2009-04-21 MOS P-N junction diode device and method for manufacturing the same
US13/739,097 US8728878B2 (en) 2008-04-22 2013-01-11 MOS P-N junction diode device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097114725A TWI381455B (zh) 2008-04-22 2008-04-22 金氧半ｐ－ｎ接面二極體結構及其製作方法

Publications (2)

Publication Number Publication Date
TW200945450A TW200945450A (en) 2009-11-01
TWI381455B true TWI381455B (zh) 2013-01-01

Family

ID=41200409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097114725A TWI381455B (zh) 2008-04-22 2008-04-22 金氧半ｐ－ｎ接面二極體結構及其製作方法

Country Status (2)

Country Link
US (2) US8390081B2 (zh)
TW (1) TWI381455B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI376752B (en) 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
TWI470701B (zh) * 2012-12-13 2015-01-21 節能元件控股有限公司 用於半導體元件之超接面結構及其製程
CN105845614B (zh) * 2015-01-15 2019-06-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
KR102016447B1 (ko) * 2017-04-17 2019-08-30 한국전기연구원 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes
CN113257916B (zh) * 2021-03-29 2023-04-14 重庆中科渝芯电子有限公司 一种集成整流器的平面场效应晶体管及其制造方法
CN113257917B (zh) * 2021-03-29 2023-04-14 重庆中科渝芯电子有限公司 一种集成整流器的平面mosfet及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074595A1 (en) * 2000-12-19 2002-06-20 Advanced Power Devices Method of fabricating power rectifier device to vary operating parameters and resulting device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPH03180074A (ja) * 1989-12-08 1991-08-06 Fujitsu Ltd 半導体装置
US5109256A (en) * 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
KR940008225B1 (ko) * 1991-08-22 1994-09-08 삼성전자 주식회사 전력스위칭용모스트랜지스터
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
FR2705173B1 (fr) * 1993-05-10 1995-07-28 Sgs Thomson Microelectronics Composant limiteur de courant serie.
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5747853A (en) * 1996-08-07 1998-05-05 Megamos Corporation Semiconductor structure with controlled breakdown protection
US6331455B1 (en) * 1999-04-01 2001-12-18 Advanced Power Devices, Inc. Power rectifier device and method of fabricating power rectifier devices
EP1126527A4 (en) * 1999-04-09 2007-06-13 Shindengen Electric Mfg HIGH VOLTAGE SEMICONDUCTOR DEVICE
JP4122113B2 (ja) * 1999-06-24 2008-07-23 新電元工業株式会社 高破壊耐量電界効果型トランジスタ
US6399413B1 (en) * 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
US7126197B2 (en) * 2003-12-08 2006-10-24 Kin-On Johnny Sin Power MOSFET and methods of making same
JP3689420B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7847315B2 (en) * 2007-03-09 2010-12-07 Diodes Fabtech Inc. High efficiency rectifier
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN101345254A (zh) * 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
TWI376752B (en) * 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074595A1 (en) * 2000-12-19 2002-06-20 Advanced Power Devices Method of fabricating power rectifier device to vary operating parameters and resulting device

Also Published As

Publication number Publication date
US20130130459A1 (en) 2013-05-23
TW200945450A (en) 2009-11-01
US8390081B2 (en) 2013-03-05
US20090261427A1 (en) 2009-10-22
US8728878B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
TWI381455B (zh) 金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI376752B (en) Mos pn junction schottky diode and method for manufacturing the same
US7851881B1 (en) Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
CN102629623B (zh) 包含宽沟渠终端结构的半导体元件
US20160240608A1 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
US9865700B2 (en) MOS P-N junction diode with enhanced response speed and manufacturing method thereof
CN101151732A (zh) 包括功率二极管的集成电路
TWI425575B (zh) 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
CN210607277U (zh) 具有肖特基金属结的半导体装置
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN104733526A (zh) 沟渠式金氧半p-n接面二极管结构及其制作方法
CN120035154A (zh) 一种沟槽型肖特基势垒二极管及其制造方法
CN102254934B (zh) 金属氧化物半导体p-n结二极管结构
CN102254819B (zh) 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法
CN103872143B (zh) 具有终端结构的金氧半二极管元件及其制法
TWI466302B (zh) 具有終端結構之金氧半二極體元件及其製法
CN101510528B (zh) 金属氧化物半导体p-n结二极管结构及其制作方法
TWI226709B (en) Two mask Schottky barrier diode with LOCOS structure
KR101128703B1 (ko) 쇼트키 다이오드 형성 방법
CN120957480A (zh) 半导体器件结构及其形成方法
TWI536433B (zh) 金氧半ｐ－ｎ接面二極體及其製作方法
JP2007128926A (ja) 整流用半導体装置とその製造方法