CN107819029A - 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 - Google Patents
一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107819029A CN107819029A CN201711050865.9A CN201711050865A CN107819029A CN 107819029 A CN107819029 A CN 107819029A CN 201711050865 A CN201711050865 A CN 201711050865A CN 107819029 A CN107819029 A CN 107819029A
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- interchangeable
- thin film
- monocrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/021—Manufacture or treatment of gated diodes, e.g. field-controlled diodes [FCD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种势垒调控式H形栅控双向隧穿晶体管及其制造方法,本发明所述器件具有H形栅电极、势垒调节栅和左右对称的结构特征,具有较强的栅极控制能力并且可以通过调节源漏可互换电极电压控制金属源漏可互换区作为源区或漏区,改变隧穿电流方向。本发明具有低静态功耗、反向泄漏电流、较强的栅极控制能力、低亚阈值摆幅和可实现双向开关功能的优点。对比于普通MOSFETs型器件,利用隧穿效应实现更优秀的开关特性;对比于普通的隧穿场效应晶体管,本发明具有普通的隧穿场效应晶体管所不具备的源漏可互换的双向对称开关特性,因此适合推广应用。
Description
技术领域
本发明涉及超大规模集成电路制造领域,具体涉及一种适用于低功耗集成电路制造的具有低泄漏电流的势垒调控式H形栅控双向隧穿晶体管及其制造方法。
背景技术
集成电路的基本单元MOSFETs根据摩尔定律的要求,尺寸会变得越来越小,随之而来的不仅仅是在制造工艺上的难度加深,各种不良效应也越发的凸显。如今集成电路设计所采用的MOSFETs型器件由于其工作时自身产生电流的物理机制的限制,其亚阈值摆幅不能低于60mV/dec。而普通隧穿场效应晶体管作为开关型器件使用时,利用载流子在半导体能带之间发生隧穿效应作为电流的导通机制,其亚阈值摆幅要明显优于MOSFETs型器件的60mv/dec极限。然而,普通隧穿场效应晶体管源区和漏区采用不同导电类型的杂质,这种非对称结构特征导致其无法在功能上完全取代具有对称结构特征的MOSFETs型器件。以N型隧穿场效应晶体管为例,如果将其源极和漏极互换,即漏极为低电位,源极为高电位,则隧穿场效应晶体管将始终处于导通状态,导通电流的大小不再能够依靠栅电极而得到良好控制和调节,这使得整个隧穿场效应晶体管的开关特性失效。
发明内容
发明目的:
为了有效结合和利用MOSFETs型器件源极、漏极可互换和普通隧穿场效应晶体管低亚阈值摆幅的优点,解决MOSFETs型器件亚阈值摆幅无法降低和普通隧穿场效应晶体管只能作为单向开关的不足,本发明提出一种势垒调控式H形栅控双向隧穿晶体管及其制造方法。该晶体管具有逻辑功能与当前基于MOSFETs集成电路完全兼容的优势特点,源漏两端结构的对称性使其可以通过对源极和漏极的电压互换实现源漏双向对称开关的功能,即具有源漏电极可互换的双向开关特性,此外还具有正反向电流比高、低亚阈值摆幅、高正向导通电流等工作特性。
技术方案:
本发明是通过以下技术方案来实现的:
一种势垒调控式H形栅控双向隧穿晶体管,包含SOI晶圆的硅衬底,SOI晶圆的硅衬底上方为SOI晶圆的衬底绝缘层,SOI晶圆的衬底绝缘层的上方为单晶硅薄膜、势垒调控栅、栅电极绝缘层以及绝缘介质阻挡层的部分区域,单晶硅薄膜具有“凹”字形几何特征,为杂质浓度低于1016cm-3的单晶硅半导体材料,单晶硅薄膜所形成的凹槽形结构内侧表面与前后外侧表面附有栅电极绝缘层;重掺杂源漏可互换区a和重掺杂源漏可互换区b分别通过对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方中间部分掺杂形成,杂质峰值浓度不低于1018cm-3;重掺杂源漏可互换区a的前后表面和内侧表面与源漏可互换本征区a相互接触,并被其三面围绕;重掺杂源漏可互换区b的前后表面和内侧表面与源漏可互换本征区b相互接触,并被其三面围绕;源漏可互换本征区a和源漏可互换本征区b分别位于单晶硅薄膜凹槽形结构的两侧垂直部分上端的未被进行有意掺杂工艺的内侧区域,为杂质浓度低于1016cm-3的单晶硅半导体材料;单晶硅薄膜、源漏可互换本征区a、源漏可互换本征区b、重掺杂源漏可互换区a和重掺杂源漏可互换区b共同组成了一个凹槽形结构;栅电极绝缘层位于单晶硅薄膜所形成的凹槽形结构底部水平部分的上表面和前后表面以及单晶硅薄膜凹槽形结构两侧垂直部分的内侧表面和前后表面;H形栅电极由金属材料或多晶硅材料构成,对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方部分的内侧表面和前后表面形成三面包裹,俯视SOI晶圆,H形栅电极沿源漏方向呈英文大写字母H形状,H形栅电极与单晶硅薄膜凹槽形结构之间通过栅电极绝缘层彼此绝缘,H形栅电极只对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方部分具有场效应控制作用,对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的下方区域以及底部水平部分区域没有明显场效应控制作用;势垒调控栅由金属材料或多晶硅材料构成,位于单晶硅薄膜所形成的凹槽形结构底部水平部分的上表面和前后表面,对单晶硅薄膜所形成的凹槽形结构底部水平部分形成三面包裹,并通过栅电极绝缘层与单晶硅薄膜彼此绝缘隔离,势垒调控栅只对单晶硅薄膜所形成的凹槽形结构底部水平部分有场效应控制作用,对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方部分没有明显场效应控制作用;H形栅电极位于单晶硅薄膜所形成的凹槽形结构的凹槽内侧的部分的下表面与势垒调控栅之间具有绝缘介质阻挡层的部分区域,H形栅电极与势垒调控栅之间通过绝缘介质阻挡层彼此绝缘隔离;源漏可互换电极a由金属材料构成,位于重掺杂源漏可互换区a的上方;源漏可互换电极b也由金属材料构成,位于重掺杂源漏可互换区b的上方,源漏可互换电极a、源漏可互换电极b和H形栅电极这三个电极之间通过绝缘介质阻挡层彼此绝缘;势垒调控栅的左右两侧呈对称结构,能在源漏可互换电极a和源漏可互换电极b对称互换的情况下实现同样的输出特性。
一种势垒调控式H形栅控双向隧穿晶体管制备方法的具体制造步骤如下:
步骤一:提供一个SOI晶圆,最下方为SOI晶圆的硅衬底,硅衬底的上面是衬底绝缘层,衬底绝缘层的上表面为单晶硅薄膜,通过光刻或刻蚀工艺,对SOI晶圆上方的单晶硅薄膜进行刻蚀,除去前后两侧以及中间部分区域的单晶硅薄膜,形成具有凹槽形结构特征的单晶硅薄膜;
步骤二:通过氧化或淀积、刻蚀工艺,在单晶硅薄膜所形成的凹槽形结构的前后外侧表面和凹槽两侧垂直部分的内侧表面及凹槽底部水平部分的上方表面形成栅电极绝缘层;
步骤三:在SOI晶圆上方淀积绝缘介质,平坦化至表面露出单晶硅薄膜,初步形成绝缘介质阻挡层;
步骤四:通过刻蚀工艺,对步骤三中所形成的位于单晶硅薄膜凹槽结构底部水平部分的前后表面的部分绝缘介质阻挡层进行刻蚀至露出栅电极绝缘层,进一步形成绝缘介质阻挡层;
步骤五:通过淀积工艺,在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜,初步形成势垒调控栅;
步骤六:先通过刻蚀工艺刻蚀掉单晶硅薄膜所形成的凹槽结构底部水平部分的上方的绝缘介质阻挡层至露出栅电极绝缘层,在通过淀积工艺在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜,进一步形成势垒调控栅;
步骤七:通过刻蚀工艺刻蚀掉步骤六所形成的势垒调控栅的上方区域,进一步形成势垒调控栅;
步骤八:淀积工艺,在SOI晶圆上方淀积绝缘介质,平坦化表面至露出单晶硅薄膜,进一步形成绝缘介质阻挡层;
步骤九:通过光刻或刻蚀工艺,对在步骤八中所形成的部分绝缘介质阻挡层进行部分刻蚀,再在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜,形成H形栅电极;
步骤十:通过离子注入工艺,单晶硅薄膜所形成的凹槽结构的两侧垂直部分上表面的中间外侧部分进行掺杂,形成重掺杂源漏可互换区a和重掺杂源漏可互换区b;
步骤十一:通过淀积工艺,在SOI晶圆上方淀积绝缘介质,形成其余部分的绝缘介质阻挡层;平坦化表面后通过刻蚀工艺去除重掺杂源漏可互换区a和重掺杂源漏可互换区b上方的绝缘介质阻挡层至露出重掺杂源漏可互换区a和重掺杂源漏可互换区b的上表面,再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充,最后将表面平坦化处理,形成源漏可互换电极a和源漏可互换电极b。
优点及效果:
本发明具有如下优点及有益效果:
1.源漏对称可互换的双向开关特性;
本发明所述器件为势垒调控式H形栅控双向隧穿晶体管,单晶硅薄膜的左右两端分别具有彼此独立的隧穿结构,由于器件具有左右对称结构,在H形栅电极的控制作用下,单晶硅薄膜左右两端在与栅电极绝缘层接触的表面附近同时发生隧穿,结合势垒调控栅对单晶硅薄膜中间部分电势的调控作用,使器件形成正向导通和反向阻挡,通过调节源漏可互换电极a和源漏可互换电极b的电压控制重掺杂源漏可互换区a和重掺杂源漏可互换区b作为源区或漏区,因此可改变隧穿电流方向,实现本发明的源漏对称可互换的双向开关特性。
2.低亚阈值摆幅;
由于本发明是利用带带隧穿效应作为场效应晶体管的导通机制,在H形栅电极栅的控制作用下,使得能带在相同的栅电压下更容易发生弯曲,调节隧穿电流的大小,相较于MOSFETs型器件可获得更低的亚阈值摆幅。
3.低静态功耗、低反向泄漏电流和高正反向电流比;
以导通类型为N型为例,重掺杂源漏可互换区a和重掺杂源漏可互换区b此时为P型掺杂,当重掺杂源漏可互换区a、重掺杂源漏可互换区b之间存在电势差时,且当H形栅电极处于亚阈值或反偏状态,由于势垒调控栅一直工作在正偏状态,位于单晶硅薄膜两侧的源漏可互换本征区a和源漏可互换本征区b的电势低于单晶硅薄膜中间部分受势垒调控栅控制部分的电势,受H形栅电极的场效应的控制的在源漏可互换本征区a和源漏可互换本征区b所堆积的空穴和重掺杂源漏可互换区a和重掺杂源漏可互换区b内的空穴都无法通过受势垒调控栅控制的在单晶硅薄膜中间部分所形成势垒,与普通MOSFETs或隧道场效应晶体管结构相比,既不存在漏电极和栅电极之间的较强场强区域,即形不成大量由隧道效应所形成的电子空穴对,且由于势垒调控栅的辅助控制作用,在单晶硅薄膜中间部分所形成的势垒可有效阻挡在重掺杂源漏可互换区a和重掺杂源漏可互换区b之间、在源漏可互换本征区a和源漏可互换本征区b之间的空穴电流的形成。因此本发明具有低静态功耗、低反向泄漏电流和高正反向电流比的优点。
附图说明
图1为本发明一种势垒调控式H形栅控双向隧穿晶体管的俯视图;
图2为本发明一种势垒调控式H形栅控双向隧穿晶体管的沿虚线A的剖面图;
图3为本发明一种势垒调控式H形栅控双向隧穿晶体管的沿虚线B的剖面图;
图4为步骤一的俯视图;
图5为步骤一的沿虚线A的剖面图;
图6为步骤一的沿虚线B的剖面图;
图7为步骤一的沿虚线C的剖面图;
图8为步骤二的俯视图;
图9为步骤二的沿虚线A的剖面图;
图10为步骤二的沿虚线B的剖面图;
图11为步骤二的沿虚线C的剖面图;
图12为步骤二的沿虚线D的剖面图;
图13为步骤二的沿虚线E的剖面图;
图14为步骤三的俯视图;
图15为步骤三的沿虚线A的剖面图;
图16为步骤三的沿虚线B的剖面图;
图17为步骤三的沿虚线C的剖面图;
图18为步骤三的沿虚线D的剖面图;
图19为步骤三的沿虚线E的剖面图;
图20为步骤四的俯视图;
图21为步骤四的沿虚线A的剖面图;
图22为步骤四的沿虚线B的剖面图;
图23为步骤五的俯视图;
图24为步骤五的沿虚线A的剖面图;
图25为步骤五的沿虚线B的剖面图;
图26为步骤六的俯视图;
图27为步骤六的沿虚线A的剖面图;
图28为步骤六的沿虚线B的剖面图;
图29为步骤六的沿虚线C的剖面图;
图30为步骤七的俯视图;
图31为步骤七的沿虚线A的剖面图;
图32为步骤七的沿虚线B的剖面图;
图33为步骤七的沿虚线C的剖面图;
图34为步骤八的俯视图;
图35为步骤八的沿虚线A的剖面图;
图36为步骤八的沿虚线B的剖面图;
图37为步骤八的沿虚线C的剖面图;
图38为步骤九的俯视图;
图39为步骤九的沿虚线A的剖面图;
图40为步骤九的沿虚线B的剖面图;
图41为步骤九的沿虚线C的剖面图;
图42为步骤十的俯视图;
图43为步骤十的沿虚线A的剖面图;
图44为步骤十的沿虚线B的剖面图;
图45为步骤十一的俯视图;
图46为步骤十一的沿虚线A的剖面图;
图47为步骤十一的沿虚线B的剖面图。
附图标记说明:
1、单晶硅薄膜;2、势垒调控栅;3、源漏可互换本征区a;4、源漏可互换本征区b;5、重掺杂源漏可互换区a;6、重掺杂源漏可互换区b;7、栅电极绝缘层;8、H形栅电极;9、源漏可互换电极a;10、源漏可互换电极b;11、衬底绝缘层;12、硅衬底;13、绝缘介质阻挡层。
具体实施方式
下面结合附图对本发明做进一步的说明:
如图1、图2和图3所示,一种势垒调控式H形栅控双向隧穿晶体管,包含SOI晶圆的硅衬底12,SOI晶圆的硅衬底12上方为SOI晶圆的衬底绝缘层11,SOI晶圆的衬底绝缘层11的上方为单晶硅薄膜1、势垒调控栅2、栅电极绝缘层7以及绝缘介质阻挡层13的部分区域,单晶硅薄膜1具有“凹”字形几何特征,为杂质浓度低于1016cm-3的单晶硅半导体材料,单晶硅薄膜1所形成的凹槽形结构内侧表面与前后外侧表面附有栅电极绝缘层7;重掺杂源漏可互换区a5和重掺杂源漏可互换区b 6分别通过对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方中间部分掺杂形成,杂质峰值浓度不低于1018cm-3;重掺杂源漏可互换区a 5的前后表面和内侧表面与源漏可互换本征区a 3相互接触,并被其三面围绕;重掺杂源漏可互换区b 6的前后表面和内侧表面与源漏可互换本征区b 4相互接触,并被其三面围绕;源漏可互换本征区a 3和源漏可互换本征区b 4分别位于单晶硅薄膜1凹槽形结构的两侧垂直部分上端的未被进行有意掺杂工艺的内侧区域,为杂质浓度低于1016cm-3的单晶硅半导体材料;单晶硅薄膜1、源漏可互换本征区a 3、源漏可互换本征区b 4、重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6共同组成了一个凹槽形结构;栅电极绝缘层7位于单晶硅薄膜1所形成的凹槽形结构底部水平部分的上表面和前后表面以及单晶硅薄膜1凹槽形结构两侧垂直部分的内侧表面和前后表面;H形栅电极8由金属材料或多晶硅材料构成,对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分的内侧表面和前后表面形成三面包裹,俯视SOI晶圆,H形栅电极8沿源漏方向呈英文大写字母H形状,H形栅电极8与单晶硅薄膜1凹槽形结构之间通过栅电极绝缘层7彼此绝缘,H形栅电极8只对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分具有场效应控制作用,对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的下方区域以及底部水平部分区域没有明显场效应控制作用;势垒调控栅2由金属材料或多晶硅材料构成,位于单晶硅薄膜1所形成的凹槽形结构底部水平部分的上表面和前后表面,对单晶硅薄膜1所形成的凹槽形结构底部水平部分形成三面包裹,并通过栅电极绝缘层7与单晶硅薄膜1彼此绝缘隔离,势垒调控栅2只对单晶硅薄膜1所形成的凹槽形结构底部水平部分有场效应控制作用,对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分没有明显场效应控制作用;H形栅电极8位于单晶硅薄膜1所形成的凹槽形结构的凹槽内侧的部分的下表面与势垒调控栅2之间具有绝缘介质阻挡层13的部分区域,H形栅电极8与势垒调控栅2之间通过绝缘介质阻挡层13彼此绝缘隔离;源漏可互换电极a 9由金属材料构成,位于重掺杂源漏可互换区a 5的上方;源漏可互换电极b 10也由金属材料构成,位于重掺杂源漏可互换区b 6的上方,源漏可互换电极a 9、源漏可互换电极b 10和H形栅电极8这三个电极之间通过绝缘介质阻挡层13彼此绝缘;势垒调控栅2的左右两侧呈对称结构,能在源漏可互换电极a 9和源漏可互换电极b 10对称互换的情况下实现同样的输出特性。
本发明提供一种势垒调控式H形栅控双向隧穿晶体管,具有左右对称的结构特征,通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6作为源区或漏区,改变隧穿电流方向,使器件实现双向隧穿导通的源漏对称可互换特性。以重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6为P型杂质为例,当重掺杂源漏可互换区a 5、重掺杂源漏可互换区b 6之间存在电势差时,且当H形栅电极8处于负压反偏状态,受H形栅场效应作用影响,重掺杂源漏可互换区a 5会向源漏可互换本征区a 3提供空穴、重掺杂源漏可互换区b 6会向源漏可互换本征区b 4提供空穴,因此会在源漏可互换本征区a 3和源漏可互换本征区b 4均产生空穴堆积,使得源漏可互换本征区a 3和源漏可互换本征区b 4此时均显现P型状态,所堆积的空穴使得源漏可互换本征区a3和源漏可互换本征区b 4在H形栅电极8的作用下阻值下降,即源区、漏区均处于低阻状态,但由于势垒调控栅2始终施加正向电压,对两侧的源漏可互换本征区a 3和源漏可互换本征区b 4内的空穴形成势垒,且对两侧的重掺杂源漏可互换区a 5、重掺杂源漏可互换区b 6内的空穴也形成势垒,且受势垒调控栅2所施加正向电压场效应的影响,受控于势垒调控栅2的单晶硅薄膜1的中间部分会呈现N型半导体状态,使得显现P型特征的源漏可互换本征区a3与此时为N型的单晶硅薄膜1的中间部分在漏源电压作用下形成反偏的PN结结构,因此当H形栅电极8处于负压反偏状态,由于在晶体管内部存在着上述反偏的PN结结构,晶体管整体呈现高阻阻断状态;随着H形栅电极8被施加的电压从负电压逐渐上升至平带电压附近,重掺杂源漏可互换区a 5不会向源漏可互换本征区a 3提供大量空穴,重掺杂源漏可互换区b6不会向源漏可互换本征区b 4提供大量空穴,同时由于此时源漏可互换本征区a 3和源漏可互换本征区b 4内场强较低,能带弯曲程度较小,因此也不会在源漏可互换本征区a 3和源漏可互换本征区b 4的导带和价带之间产生大量隧穿电子空穴对,因此在源漏可互换本征区a 3和源漏可互换本征区b 4内既形不成大量空穴堆积,也形不成大量电子堆积,晶体管的源漏可互换本征区a 3和源漏可互换本征区b 4均处于高阻状态,即源区和漏区处于高阻状态,因此整个晶体管不会有明显电流流过,器件此时具有优秀的关断特性和亚阈值特性;随着H形栅电极8被施加的电压进一步由平带电压上升至正向偏置状态,此时源漏可互换本征区a 3和源漏可互换本征区b 4内受H形栅电极8场效应作用影响,会出现较大电场强度和较强能带弯曲,因此会发生明显的隧道效应,使得源漏可互换本征区a 3和源漏可互换本征区b 4内形成大量电子空穴对,其中作为源区一端的源漏可互换本征区所产生的空穴会经由该端的重掺杂源漏可互换区排出,所产生的电子会经由受势垒调控栅2控制的单晶硅薄膜1的中间部分所形成的N型区域,流向作为漏区一端的源漏可互换本征区,与作为漏区一端的源漏可互换本征区内由隧道效应所产生的价带空穴发生复合。而作为漏区一端的源漏可互换本征区内由隧道效应所产生的导带电子会经由作为漏区的重掺杂源漏可互换区,与其价带空穴发生复合,通过上述物理过程形成连续的导通电流。由于隧道效应所产生的电子空穴对浓度会随着H形栅电极8所被施加电压的上升而逐步上升,当隧道效应所产生的电子空穴对浓度增加到一定程度时,晶体管由亚阈值状态过渡至正向导通状态。
由于器件在源漏方向上具有左右对称的结构特征,因此不同于普通的隧穿场效应晶体管,本发明所提出的一种势垒调控式H形栅控双向隧穿晶体管,其源区和漏区可以实现互换功能。
为达到本发明所述的器件功能,本发明提出一种势垒调控式H形栅控双向隧穿晶体管,其核心结构特征为:
本发明所述器件为一种势垒调控式H形栅控双向隧穿晶体管,两侧呈对称结构。由势垒调控栅2控制单晶硅薄膜1的中间部分,通过将其设置在特定的固定电压值,对重掺杂源漏可互换区的多数载流子形成势垒,抑制反偏及亚阈值状态下的泄漏电流的大小。势垒调控栅2所控制的单晶硅薄膜1的中间部分与重掺杂源漏可互换区a 5、重掺杂源漏可互换区b 6具有极性相反载流子类型。由于本发明所述器件所具有的对称结构,通过控制源漏可互换电极a 9和源漏可互换电极b 10控制重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6作为源区或漏区,实现器件源漏可互换的双向开关特性。
本发明所述器件为一种势垒调控式H形栅控双向隧穿晶体管,具有H形栅电极的结构,与栅电极绝缘层7的外侧表面相互接触,并对栅电极绝缘层7形成三面围绕,俯视观看呈现英文大写字母H形结构特征,对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分,即对源漏可互换本征区a 3和源漏可互换本征区b 4具有明显的场效应控制作用,当H形栅电极8处于正偏状态时,对比于平面结构,位于H形栅电极8拐角区域附近的电场强度会得到加强,导致在源漏可互换本征区a 3和源漏可互换本征区b 4内产生载流子的概率在同等栅电压下增大,使得亚阈值摆幅有所下降、正向导通电流有所增大;
本发明所提出的一种势垒调控式H形栅控双向隧穿晶体管制备方法的具体制造步骤如下:
步骤一:如图4、图5、图6和图7所示,提供一个SOI晶圆,最下方为SOI晶圆的硅衬底12,硅衬底的上面是衬底绝缘层11,衬底绝缘层11的上表面为单晶硅薄膜1,通过光刻或刻蚀工艺,对SOI晶圆上方的单晶硅薄膜1进行刻蚀,除去前后两侧以及中间部分区域的单晶硅薄膜1,形成具有凹槽形结构特征的单晶硅薄膜1;
步骤二:如图8、图9、图10、图11、图12和图13所示,通过氧化或淀积、刻蚀工艺,在单晶硅薄膜1所形成的凹槽形结构的前后外侧表面和凹槽两侧垂直部分的内侧表面及凹槽底部水平部分的上方表面形成栅电极绝缘层7;
步骤三:如图14、图15、图16、图17、图18和图19所示,在SOI晶圆上方淀积绝缘介质,平坦化至表面露出单晶硅薄膜1,初步形成绝缘介质阻挡层13;
步骤四:如图20、图21和图22所示,通过刻蚀工艺,对步骤三中所形成的位于单晶硅薄膜1凹槽结构底部水平部分的前后表面的部分绝缘介质阻挡层13进行刻蚀至露出栅电极绝缘层7,进一步形成绝缘介质阻挡层13;
步骤五:如图23、图24和图25所示,通过淀积工艺,在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜1,初步形成势垒调控栅2;
步骤六:如图26、图27、图28和图29所示,先通过刻蚀工艺刻蚀掉单晶硅薄膜1所形成的凹槽结构底部水平部分的上方的绝缘介质阻挡层13至露出栅电极绝缘层7,在通过淀积工艺在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜1,进一步形成势垒调控栅2;
步骤七:如图30、图31、图32和图33所示,通过刻蚀工艺刻蚀掉步骤六所形成的势垒调控栅2的上方区域,进一步形成势垒调控栅2;
步骤八:如图34、图35、图36和图37所示,淀积工艺,在SOI晶圆上方淀积绝缘介质,平坦化表面至露出单晶硅薄膜1,进一步形成绝缘介质阻挡层13;
步骤九:如图38、图39、图40和图41所示,通过光刻或刻蚀工艺,对在步骤八中所形成的部分绝缘介质阻挡层13进行部分刻蚀,再在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜1,形成H形栅电极8;
步骤十:如图42、图43和图44所示,通过离子注入工艺,单晶硅薄膜1所形成的凹槽结构的两侧垂直部分上表面的中间外侧部分进行掺杂,形成重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6;
步骤十一:如图45、图46和图47所示,通过淀积工艺,在SOI晶圆上方淀积绝缘介质,形成其余部分的绝缘介质阻挡层13;平坦化表面后通过刻蚀工艺去除重掺杂源漏可互换区a5和重掺杂源漏可互换区b 6上方的绝缘介质阻挡层13至露出重掺杂源漏可互换区a 5和重掺杂源漏可互换区b 6的上表面,再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充,最后将表面平坦化处理,形成源漏可互换电极a 9和源漏可互换电极b 10。
Claims (2)
1.一种势垒调控式H形栅控双向隧穿晶体管,包含SOI晶圆的硅衬底(12),其特征在于:SOI晶圆的硅衬底(12)上方为SOI晶圆的衬底绝缘层(11),SOI晶圆的衬底绝缘层(11)的上方为单晶硅薄膜(1)、势垒调控栅(2)、栅电极绝缘层(7)以及绝缘介质阻挡层(13)的部分区域,单晶硅薄膜(1)具有“凹”字形几何特征,为杂质浓度低于1016cm-3的单晶硅半导体材料,单晶硅薄膜(1)所形成的凹槽形结构内侧表面与前后外侧表面附有栅电极绝缘层(7);重掺杂源漏可互换区a(5)和重掺杂源漏可互换区b(6)分别通过对单晶硅薄膜(1)所形成的凹槽形结构的两侧垂直部分的上方中间部分掺杂形成,杂质峰值浓度不低于1018cm-3;重掺杂源漏可互换区a(5)的前后表面和内侧表面与源漏可互换本征区a(3)相互接触,并被其三面围绕;重掺杂源漏可互换区b(6)的前后表面和内侧表面与源漏可互换本征区b(4)相互接触,并被其三面围绕;源漏可互换本征区a(3)和源漏可互换本征区b(4)分别位于单晶硅薄膜(1)凹槽形结构的两侧垂直部分上端的未被进行有意掺杂工艺的内侧区域,为杂质浓度低于1016cm-3的单晶硅半导体材料;单晶硅薄膜(1)、源漏可互换本征区a(3)、源漏可互换本征区b(4)、重掺杂源漏可互换区a(5)和重掺杂源漏可互换区b(6)共同组成了一个凹槽形结构;栅电极绝缘层(7)位于单晶硅薄膜(1)所形成的凹槽形结构底部水平部分的上表面和前后表面以及单晶硅薄膜(1)凹槽形结构两侧垂直部分的内侧表面和前后表面;H形栅电极(8)由金属材料或多晶硅材料构成,对单晶硅薄膜(1)所形成的凹槽形结构的两侧垂直部分的上方部分的内侧表面和前后表面形成三面包裹,俯视SOI晶圆,H形栅电极(8)沿源漏方向呈英文大写字母H形状,H形栅电极(8)与单晶硅薄膜(1)凹槽形结构之间通过栅电极绝缘层(7)彼此绝缘,H形栅电极(8)只对单晶硅薄膜(1)所形成的凹槽形结构的两侧垂直部分的上方部分具有场效应控制作用,对单晶硅薄膜(1)所形成的凹槽形结构的两侧垂直部分的下方区域以及底部水平部分区域没有明显场效应控制作用;势垒调控栅(2)由金属材料或多晶硅材料构成,位于单晶硅薄膜(1)所形成的凹槽形结构底部水平部分的上表面和前后表面,对单晶硅薄膜(1)所形成的凹槽形结构底部水平部分形成三面包裹,并通过栅电极绝缘层(7)与单晶硅薄膜(1)彼此绝缘隔离,势垒调控栅(2)只对单晶硅薄膜(1)所形成的凹槽形结构底部水平部分有场效应控制作用,对单晶硅薄膜(1)所形成的凹槽形结构的两侧垂直部分的上方部分没有明显场效应控制作用;H形栅电极(8)位于单晶硅薄膜(1)所形成的凹槽形结构的凹槽内侧的部分的下表面与势垒调控栅(2)之间具有绝缘介质阻挡层(13)的部分区域,H形栅电极(8)与势垒调控栅(2)之间通过绝缘介质阻挡层(13)彼此绝缘隔离;源漏可互换电极a(9)由金属材料构成,位于重掺杂源漏可互换区a(5)的上方;源漏可互换电极b(10)也由金属材料构成,位于重掺杂源漏可互换区b(6)的上方,源漏可互换电极a(9)、源漏可互换电极b(10)和H形栅电极(8)这三个电极之间通过绝缘介质阻挡层(13)彼此绝缘;势垒调控栅(2)的左右两侧呈对称结构,能在源漏可互换电极a(9)和源漏可互换电极b(10)对称互换的情况下实现同样的输出特性。
2.一种势垒调控式H形栅控双向隧穿晶体管的制备方法,其特征在于:
其制造步骤如下:
步骤一:提供一个SOI晶圆,最下方为SOI晶圆的硅衬底(12),硅衬底(12)的上面是衬底绝缘层(11),衬底绝缘层(11)的上表面为单晶硅薄膜(1),通过光刻或刻蚀工艺,对SOI晶圆上方的单晶硅薄膜(1)进行刻蚀,除去前后两侧以及中间部分区域的单晶硅薄膜(1),形成具有凹槽形结构特征的单晶硅薄膜(1);
步骤二:通过氧化或淀积、刻蚀工艺,在单晶硅薄膜(1)所形成的凹槽形结构的前后外侧表面和凹槽两侧垂直部分的内侧表面及凹槽底部水平部分的上方表面形成栅电极绝缘层(7);
步骤三:在SOI晶圆上方淀积绝缘介质,平坦化至表面露出单晶硅薄膜(1),初步形成绝缘介质阻挡层(13);
步骤四:通过刻蚀工艺,对步骤三中所形成的位于单晶硅薄膜(1)凹槽结构底部水平部分的前后表面的部分绝缘介质阻挡层(13)进行刻蚀至露出栅电极绝缘层(7),进一步形成绝缘介质阻挡层(13);
步骤五:通过淀积工艺,在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜(1),初步形成势垒调控(2);
步骤六:先通过刻蚀工艺刻蚀掉单晶硅薄膜(1)所形成的凹槽结构底部水平部分的上方的绝缘介质阻挡层(13)至露出栅电极绝缘层7,在通过淀积工艺在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜(1),进一步形成势垒调控栅(2);
步骤七:通过刻蚀工艺刻蚀掉步骤六所形成的势垒调控栅(2)的上方区域,进一步形成势垒调控栅(2);
步骤八:通过淀积工艺,在SOI晶圆上方淀积绝缘介质,平坦化表面至露出单晶硅薄膜(1),进一步形成绝缘介质阻挡层(13);
步骤九:通过光刻或刻蚀工艺,对在步骤八中所形成的部分绝缘介质阻挡层(13)进行部分刻蚀,再在SOI晶圆上方淀积金属或多晶硅,平坦化表面至露出单晶硅薄膜(1),形成H形栅电极(8);
步骤十:通过离子注入工艺,单晶硅薄膜(1)所形成的凹槽结构的两侧垂直部分上表面的中间外侧部分进行掺杂,形成重掺杂源漏可互换区a(5)和重掺杂源漏可互换区b(6);
步骤十一:通过淀积工艺,在SOI晶圆上方淀积绝缘介质,形成其余部分的绝缘介质阻挡层(13);平坦化表面后通过刻蚀工艺去除重掺杂源漏可互换区a(5)和重掺杂源漏可互换区b(6)上方的绝缘介质阻挡层(13)至露出重掺杂源漏可互换区a(5)和重掺杂源漏可互换区b(6)的上表面,再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充,最后将表面平坦化处理,形成源漏可互换电极a(9)和源漏可互换电极b(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050865.9A CN107819029B (zh) | 2017-10-31 | 2017-10-31 | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050865.9A CN107819029B (zh) | 2017-10-31 | 2017-10-31 | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107819029A true CN107819029A (zh) | 2018-03-20 |
| CN107819029B CN107819029B (zh) | 2020-02-07 |
Family
ID=61603531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050865.9A Active CN107819029B (zh) | 2017-10-31 | 2017-10-31 | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107819029B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040164342A1 (en) * | 2001-08-30 | 2004-08-26 | Micron Technology, Inc. | Integrated circuit memory device and method |
| CN1851903A (zh) * | 2005-04-22 | 2006-10-25 | 韩国科学技术院 | 具有双栅的多位非易失性存储器及其制造方法,以及多位单元操作方法 |
-
2017
- 2017-10-31 CN CN201711050865.9A patent/CN107819029B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040164342A1 (en) * | 2001-08-30 | 2004-08-26 | Micron Technology, Inc. | Integrated circuit memory device and method |
| CN1851903A (zh) * | 2005-04-22 | 2006-10-25 | 韩国科学技术院 | 具有双栅的多位非易失性存储器及其制造方法,以及多位单元操作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨光锐等: "具有辅助栅的新型低泄露U沟道无结场效应晶体管", 《科技创新导报》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107819029B (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN104409487B (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN107785436B (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN107819036B (zh) | 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法 | |
| CN107808905B (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| CN107706235B (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN104409508B (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
| CN107833925B (zh) | 一种源漏阻变式双向开关场效应晶体管及其制造方法 | |
| CN107799607B (zh) | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 | |
| CN113571589B (zh) | 异质栅介质的异质结隧穿场效应晶体管及其制作方法 | |
| CN107731913B (zh) | 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法 | |
| CN107785437B (zh) | 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法 | |
| CN107731914B (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 | |
| CN107819029A (zh) | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 | |
| CN107799606B (zh) | 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法 | |
| CN107799589B (zh) | H形栅控源漏对称可互换型隧穿晶体管及其制造方法 | |
| CN107808904B (zh) | 双括号形栅控双向开关隧穿晶体管及其制造方法 | |
| CN104409489B (zh) | 高集成凹槽绝缘栅隧穿双极增强晶体管及其制造方法 | |
| CN104465735B (zh) | 内嵌栅绝缘隧穿增强晶体管 | |
| CN103531636B (zh) | 源栅漏共控单掺杂型隧穿晶体管 | |
| CN107819028B (zh) | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 | |
| CN107863388B (zh) | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 | |
| CN107681005B (zh) | 源漏阻变式导电类型可选源漏可互换晶体管及其制造方法 | |
| CN107768430B (zh) | 源漏对称可互换的双向隧穿场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201224 Address after: Susong Xinqu Photoelectric Technology Co., Ltd., Jiumiao village, Qianling Township, Susong County, Anqing City, Anhui Province Patentee after: Susong Xinqu Photoelectric Technology Co., Ltd Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |