CN107819027B - 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 - Google Patents
一种源漏阻变式h形栅控双向开关晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107819027B CN107819027B CN201711050839.6A CN201711050839A CN107819027B CN 107819027 B CN107819027 B CN 107819027B CN 201711050839 A CN201711050839 A CN 201711050839A CN 107819027 B CN107819027 B CN 107819027B
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- interchangeable
- region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000002457 bidirectional effect Effects 0.000 title abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 230000004888 barrier function Effects 0.000 claims abstract description 57
- 230000005669 field effect Effects 0.000 claims abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 84
- 239000010408 film Substances 0.000 claims description 44
- 239000010409 thin film Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 238000005036 potential barrier Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 235000008429 bread Nutrition 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract description 29
- 230000000694 effects Effects 0.000 abstract description 19
- 230000002441 reversible effect Effects 0.000 abstract description 17
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 11
- 238000005137 deposition process Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
- H10D64/647—Schottky drain or source electrodes for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
- H10D30/0277—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming conductor-insulator-semiconductor or Schottky barrier source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种源漏阻变式H形栅控双向开关晶体管及其制造方法，本发明所述器件具有H形栅电极和左右对称的结构特征，具有较强的栅极控制能力并且可以通过调节源漏可互换电极电压控制金属源漏可互换区作为源区或漏区，改变隧穿电流方向。本发明具有低静态功耗和反向泄漏电流、较强的栅极控制能力、低亚阈值摆幅和可实现双向开关功能的优点。对比于普通MOSFETs型器件，利用隧穿效应实现更优秀的开关特性；对比于普通的隧穿场效应晶体管，对比于肖特基势垒晶体管，具有更好的开关特性，本发明在源漏区无需进行掺杂，肖特基势垒易于形成，H形栅电极可对源漏区进行更好的控制，因此适合推广应用。
Description
技术领域
本发明涉及超大规模集成电路制造领域，具体涉及一种适用于低功耗集成电路制造的具有低泄漏电流的源漏阻变式H形栅控双向开关晶体管及其制造方法。
背景技术
集成电路的基本单元MOSFETs根据摩尔定律的要求，尺寸须变得越来越小，随之产生的问题不仅是制造工艺上难度的增加，器件自身各种由于尺寸变小所引发的不良效应也越发凸显。如今集成电路设计所采用的MOSFETs型器件由于其工作时自身产生电流的物理机制的限制，其亚阈值摆幅始终不能低于60mV/dec。
普通穿场效应晶体管作为开关型器件使用时利用的是载流子的隧穿机制，能使普通隧穿场效应晶体管的亚阈值摆幅要优于MOSFETs型器件的60mV/dec极限。然而，基于硅基材料的隧穿场效应晶体管，由于禁带宽度限制，隧穿几率有限，对比MOSFETs型器件，难以产生相同数量级的导通电流，更为严重的是，其源电极和漏电极分别采用不同导电类型的杂质进行掺杂，所形成的非对称结构特征导致其在源电极和漏电极无法实隧现互相对调，因此无法在功能上完全取代具有对称结构特征的MOSFETs型器件。以N型隧穿场效应晶体管为例，如果将其源极和漏极互换，即漏极为低电位，源极为高电位，则此时的隧穿场效应晶体管，由于源漏所形成的PN结始终属于正向偏置状态，则栅电极此时无法良好控制导通电流的大小，使得整个隧穿场效应晶体管失效。
肖特基势垒场效应晶体管，利用肖特基势垒隧穿作为导通机理，由于隧穿势垒高度低于隧道场效应晶体管的禁带宽度，可实现更大的隧穿几率，且利用金属作为入射端，在相同面积尺寸下可实现比半导体导带或价带更多的电子入射量，进而获得更大的隧道效应电流密度，因此可以获得比隧穿场效应晶体管更高的导通电流密度。然而通常的肖特基势垒场效应晶体管为实现器件的栅电极开关特性（栅电极正向导通反向截止或反向导通正向截止），要对器件的源区或漏区进行特定导电类型的杂质掺杂，这使得在工艺上难以在源电极和源区之间、漏电极和漏区之间实现良好的肖特基接触，且对源区和漏区的掺杂使得栅电极对漏区和源区的控制能力降低，导致器件的开关性能下降。若不对器件的半导体区域掺杂，则虽在工艺上易于实现源电极和源区、漏电极和漏区之间的肖特基势垒，然而这会使得器件在正向和反向产生不同类型的载流子导通，即栅电极正向偏压和反向偏压下均会使得器件处于导通状态，从而使得栅极失去作为器件开关装置的控制作用。
发明内容
发明目的
对比于当前MOSFETs技术、隧穿晶体管技术和肖特基势垒晶体管技术，为同时实现器件具有低亚阈值摆幅、高正向导通电流的工作特性，和如同MOSFETs器件一样的源电极、漏电极可互换的逻辑功能，弥补当前MOSFETs、隧穿晶体管以及肖特基势垒晶体管技术的种种上述劣势，本发明提出一种源漏阻变式H形栅控双向开关晶体管及其制造方法。该晶体管具有逻辑功能与当前基于MOSFETs集成电路完全兼容的优势特点，具有源漏电极可互换的双向开关特性、正反向电流比高、低亚阈值摆幅、高正向导通电流等工作特性。
技术方案
本发明是通过以下技术方案来实现的：
一种源漏阻变式H形栅控双向开关晶体管，包含SOI晶圆的硅衬底，其特征在于：SOI晶圆的硅衬底上方为SOI晶圆的衬底绝缘层，SOI晶圆的衬底绝缘层的上方为单晶硅薄膜、重掺杂区；单晶硅薄膜具有U形结构特征，为杂质浓度低于1016cm-3的单晶硅半导体材料；重掺杂区位于单晶硅薄膜U形结构的底部水平部分的中间区域，其掺杂杂质的导电类型决定器件的导通类型，其内部不受H形栅电极场效应影响控制，为杂质浓度不低于1017cm-3的半导体材料；金属源漏可互换区a和金属源漏可互换区b由金属材料构成，分别位于单晶硅薄膜所形成的U形结构的两侧垂直部分的上方中间部分；金属源漏可互换区a的前后表面和内侧表面与源漏可互换本征区a相互接触，并被其三面围绕，接触面形成肖特基势垒；金属源漏可互换区a的底部与单晶硅薄膜相互接触，接触面形成肖特基势垒；金属源漏可互换区b的前后表面和内侧表面与源漏可互换本征区b相互接触，并被其三面围绕，接触面形成肖特基势垒；金属源漏可互换区b的底部与单晶硅薄膜相互接触，接触面形成肖特基势垒；源漏可互换本征区a和源漏可互换本征区b分别位于单晶硅薄膜U形结构的两侧垂直部分的上部区域的前后表面及内表面，为杂质浓度低于1016cm-3的单晶硅半导体材料；单晶硅薄膜、重掺杂区、源漏可互换本征区a、源漏可互换本征区b、金属源漏可互换区a和金属源漏可互换区b共同组成了一个U形结构；栅电极绝缘层位于单晶硅薄膜U形结构底部水平部分的上表面和前后表面以及单晶硅薄膜U形结构两侧垂直部分的内侧表面和前后表面；H形栅电极由金属材料或多晶硅材料构成，对单晶硅薄膜U形结构的两侧垂直部分的内侧表面和前后表面形成三面包裹，俯视SOI晶圆，H形栅电极沿源漏方向呈英文大写字母H形状，H形栅电极与单晶硅薄膜U形结构之间通过栅电极绝缘层彼此绝缘，H形栅电极的位于单晶硅薄膜U形结构凹槽内侧部分下表面与栅电极绝缘层之间具有绝缘介质阻挡层的部分区域，H形栅电极只对单晶硅薄膜U形结构的两侧垂直部分的上部区域的前后表面及内表面，即对源漏可互换本征区a和源漏可互换本征区b有明显场效应控制作用，而对单晶硅薄膜U形结构的两侧垂直部分的下方区域以及单晶硅薄膜U形结构的底部水平部分区域没有明显场效应控制作用；源漏可互换电极a由金属材料构成，位于金属源漏可互换区a的上方；源漏可互换电极b也由金属材料构成，位于金属源漏可互换区b的上方，源漏可互换电极a、源漏可互换电极b和H形栅电极这三个电极之间通过绝缘介质阻挡层彼此绝缘；重掺杂区的左右两侧呈对称结构，能够在源漏可互换电极a和源漏可互换电极b对称互换的情况下实现同样的输出特性。
一种所述源漏阻变式H形栅控双向开关晶体管的制造方法，其特征在于：
其制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底，硅衬底的上面是衬底绝缘层，衬底绝缘层的上表面为单晶硅薄膜，通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜的中间区域掺杂，初步形成重掺杂区；
步骤二：通过光刻、刻蚀工艺除去部分单晶硅薄膜和重掺杂区，在SOI晶圆上形成单晶硅薄膜和重掺杂区；
步骤三：在底部的单晶硅薄膜和重掺杂区的上表面以及单晶硅薄膜左右两侧中间凸起部分的外侧表面，通过氧化或淀积、刻蚀工艺，形成栅电极绝缘层；
步骤四：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，平坦化表面至露出单晶硅薄膜的上表面，初步形成部分绝缘介质阻挡层；
步骤五：通过刻蚀工艺，对在步骤四中淀积的绝缘介质阻挡层进行部分刻蚀，进一步形成绝缘介质阻挡层；
步骤六：在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜的上表面，形成H形栅电极；
步骤七：通过刻蚀工艺，对单晶硅薄膜的左右两侧垂直部分的上表面中间区域进行刻蚀，再通过淀积工艺，在SOI晶圆上表面淀积金属，使金属与单晶硅薄膜接触部分形成肖特基势垒，平坦化表面至露出单晶硅薄膜的上表面，形成金属源漏可互换区a和金属源漏可互换区b；
步骤八：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，形成其余部分的绝缘介质阻挡层；平坦化表面后通过刻蚀工艺去除金属源漏可互换区a和金属源漏可互换区b上方的绝缘介质阻挡层至露出金属源漏可互换区a和金属源漏可互换区b的上表面，再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充，最后将表面平坦化处理，形成源漏可互换电极a和源漏可互换电极b。
优点及效果
本发明具有如下优点及有益效果：
1. 源漏对称可互换的双向开关特性：
本发明所述器件为一种源漏阻变式H形栅控双向开关晶体管，在源漏可互换电极a9处和源漏可互换电极b 10处，即在单晶硅薄膜1两侧靠近栅电极绝缘层7的部分分别具有彼此独立的肖特基势垒形成，由于器件具有左右对称结构，在H形栅电极8的控制作用下，单晶硅薄膜1两侧上方在与栅电极绝缘层7接触的表面附近同时发生肖特基势垒隧穿效应，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，因此可改变肖特基势垒隧穿电流方向，实现本发明的源漏对称可互换的双向开关特性。
2.低亚阈值摆幅和高导通电流特性：
由于本发明是通过H形栅电极8电压的改变，来控制肖特基势垒隧道效应的强弱，进而实现晶体管源区和漏区的阻值发生变化，由于肖特基势垒隧道效应所导致源区和漏区载流子浓度变化对栅电极电压的敏感性要远远高于普通MOSFETs器件在沟道所产生的堆积层或反型层电子浓度变化对栅电极电压的敏感性，因此可以实现比普通MOSFETs型器件更低的亚阈值摆幅。且由于肖特基势垒的高度小于半导体的禁带宽度，且金属的入射粒子浓度高于半导体能带的入射粒子浓度，对比隧穿场效应晶体管可以实现更高的正向导通电流。
3.低静态功耗、高正反向电流比和低反向泄漏电流特性：
一方面，当H形栅电极8被施加的电压从负电压逐渐上升至平带电压附近，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b4之间所分别形成的肖特基势垒均不会发生明显的隧道效应，因此在源漏可互换本征区a 3和源漏可互换本征区b 4既形不成大量空穴堆积，也形不成大量电子堆积，晶体管的源漏可互换本征区a 3和源漏可互换本征区b 4均处于高阻状态，因此整个晶体管不会有明显电流流过，也不会像普通MOSFETs器件由于短沟道效应而产生的势垒降低、栅电极控制能力减弱等因素所导致的静态功耗增大问题，另一方面，当H形栅电极8处于反偏状态，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均发生明显隧道效应，因此会在源漏可互换本征区a 3和源漏可互换本征区b 4均产生空穴堆积，使得源漏可互换本征区a 3此时显现P型特征，此时虽然隧道效应使得源漏可互换本征区a 3在H形栅电极8的作用下阻值下降，但由于源漏可互换本征区a 3显现P型特征，与N型的重掺杂区2在漏源电压下形成反偏的PN结结构，且由于N型的重掺杂区2是不受H形栅电极8控制的，不会因为H形栅电极8电压的改变而改变其导通类型，因此晶体管在反偏状态下整体呈现高阻阻断状态，因此对比普通MOSFETs器件、隧穿场效应晶体管和肖特基势垒晶体管技术，本发明可实现更低的反向泄漏电流特性；因此器件同时具有低静态功耗、正反向电流比高和低反向泄漏电流的优点。
附图说明
图1为本发明一种源漏阻变式H形栅控双向开关晶体管的俯视图；
图2为本发明一种源漏阻变式H形栅控双向开关晶体管的沿虚线A的剖面图；
图3为本发明一种源漏阻变式H形栅控双向开关晶体管的沿虚线B的剖面图；
图4为步骤一的俯视图；
图5为步骤一的沿虚线A的剖面图；
图6为步骤一的沿虚线B的剖面图；
图7为步骤二的俯视图；
图8为步骤二的沿虚线A的剖面图；
图9为步骤二的沿虚线B的剖面图；
图10为步骤二的沿虚线C的剖面图；
图11为步骤二的沿虚线D的剖面图；
图12为步骤二的沿虚线E的剖面图；
图13为步骤三的俯视图；
图14为步骤三的沿虚线A的剖面图；
图15为步骤三的沿虚线B的剖面图；
图16为步骤三的沿虚线C的剖面图；
图17为步骤三的沿虚线D的剖面图；
图18为步骤三的沿虚线E的剖面图；
图19为步骤四的俯视图；
图20为步骤四的沿虚线A的剖面图；
图21为步骤四的沿虚线B的剖面图；
图22为步骤四的沿虚线C的剖面图；
图23为步骤四的沿虚线D的剖面图；
图24为步骤四的沿虚线E的剖面图；
图25为步骤五的俯视图；
图26为步骤五的沿虚线A的剖面图；
图27为步骤五的沿虚线B的剖面图；
图28为步骤五的沿虚线C的剖面图；
图29为步骤五的沿虚线D的剖面图；
图30为步骤五的沿虚线E的剖面图；
图31为步骤六的俯视图；
图32为步骤六的沿虚线A的剖面图；
图33为步骤六的沿虚线B的剖面图；
图34为步骤六的沿虚线C的剖面图；
图35为步骤六的沿虚线D的剖面图；
图36为步骤六的沿虚线E的剖面图；
图37为步骤七的俯视图；
图38为步骤七的沿虚线A的剖面图；
图39为步骤七的沿虚线B的剖面图；
图40为步骤八的俯视图；
图41为步骤八的沿虚线A的剖面图；
图42为步骤八的沿虚线B的剖面图。
附图标记说明：
1、单晶硅薄膜；2、重掺杂区；3、源漏可互换本征区a；4、源漏可互换本征区b；5、金属源漏可互换区a；6、金属源漏可互换区b；7、栅电极绝缘层；8、H形栅电极；9、源漏可互换电极a；10、源漏可互换电极b；11、衬底绝缘层；12、硅衬底；13、绝缘介质阻挡层。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1、图2和图3所示，一种源漏阻变式H形栅控双向开关晶体管，包含SOI晶圆的硅衬底12， SOI晶圆的硅衬底12上方为SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上方为单晶硅薄膜1、重掺杂区2；单晶硅薄膜1具有U形结构特征，为杂质浓度低于1016cm-3的单晶硅半导体材料；重掺杂区2位于单晶硅薄膜1U形结构的底部水平部分的中间区域，其掺杂杂质的导电类型决定器件的导通类型，其内部不受H形栅电极8场效应影响控制，为杂质浓度不低于1017cm-3的半导体材料；金属源漏可互换区a 5和金属源漏可互换区b 6由金属材料构成，分别位于单晶硅薄膜1所形成的U形结构的两侧垂直部分的上方中间部分；金属源漏可互换区a 5的前后表面和内侧表面与源漏可互换本征区a 3相互接触，并被其三面围绕，接触面形成肖特基势垒；金属源漏可互换区a 5的底部与单晶硅薄膜1相互接触，接触面形成肖特基势垒；金属源漏可互换区b 6的前后表面和内侧表面与源漏可互换本征区b4相互接触，并被其三面围绕，接触面形成肖特基势垒；金属源漏可互换区b 6的底部与单晶硅薄膜1相互接触，接触面形成肖特基势垒；源漏可互换本征区a 3和源漏可互换本征区b 4分别位于单晶硅薄膜1U形结构的两侧垂直部分的上部区域的前后表面及内表面，为杂质浓度低于1016cm-3的单晶硅半导体材料；单晶硅薄膜1、重掺杂区2、源漏可互换本征区a 3、源漏可互换本征区b 4、金属源漏可互换区a 5和金属源漏可互换区b 6共同组成了一个U形结构；栅电极绝缘层7位于单晶硅薄膜1U形结构底部水平部分的上表面和前后表面以及单晶硅薄膜1U形结构两侧垂直部分的内侧表面和前后表面；H形栅电极8由金属材料或多晶硅材料构成，对单晶硅薄膜1U形结构的两侧垂直部分的内侧表面和前后表面形成三面包裹，俯视SOI晶圆，H形栅电极8沿源漏方向呈英文大写字母H形状，H形栅电极8与单晶硅薄膜1U形结构之间通过栅电极绝缘层7彼此绝缘，H形栅电极8的位于单晶硅薄膜1U形结构凹槽内侧部分下表面与栅电极绝缘层7之间具有绝缘介质阻挡层13的部分区域，H形栅电极8只对单晶硅薄膜1U形结构的两侧垂直部分的上部区域的前后表面及内表面，即对源漏可互换本征区a 3和源漏可互换本征区b 4有明显场效应控制作用，而对单晶硅薄膜1U形结构的两侧垂直部分的下方区域以及单晶硅薄膜1U形结构的底部水平部分区域没有明显场效应控制作用；源漏可互换电极a 9由金属材料构成，位于金属源漏可互换区a 5的上方；源漏可互换电极b 10也由金属材料构成，位于金属源漏可互换区b 6的上方，源漏可互换电极a 9、源漏可互换电极b 10和H形栅电极8这三个电极之间通过绝缘介质阻挡层13彼此绝缘；重掺杂区2的左右两侧呈对称结构，能够在源漏可互换电极a 9和源漏可互换电极b 10对称互换的情况下实现同样的输出特性
本发明提供一种源漏阻变式H形栅控双向开关晶体管，由于器件在源漏方向上具有左右对称的结构特征，因此不同于普通的只能作为单向开关的隧穿场效应晶体管，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，改变电流方向，使器件实现双向开关特性，即，其源区和漏区可以实现可对调互换的功能。
以重掺杂区2为N型杂质为例，当金属源漏可互换区a 5、金属源漏可互换区b 6之间存在电势差时，且当H形栅电极8处于反偏状态，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均发生明显隧道效应，因此会在源漏可互换本征区a 3和源漏可互换本征区b 4均产生空穴堆积，使得源漏可互换本征区a 3此时显现P型特征，此时虽然隧道效应使得源漏可互换本征区a 3在H形栅电极8的作用下阻值下降，但由于源漏可互换本征区a 3显现P型特征，与N型的重掺杂区2在漏源电压下形成反偏的PN结结构，且由于N型的重掺杂区2是不受H形栅电极8控制的，不会因为H形栅电极8电压的改变而改变其导通类型，因此晶体管在反偏状态下整体呈现高阻阻断状态；随着H形栅电极8被施加的电压从负电压逐渐上升至平带电压附近，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均不会发生明显的隧道效应，因此在源漏可互换本征区a 3和源漏可互换本征区b 4既形不成大量空穴堆积，也形不成大量电子堆积，晶体管的源漏可互换本征区a 3和源漏可互换本征区b 4均处于高阻状态，因此整个晶体管不会有明显电流流过，器件此时具有优秀的关断特性和亚阈值特性；随着H形栅电极8被施加的电压进一步由平带电压上升至正向偏置状态，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均会再次发生明显的隧道效应，使得源漏可互换本征区a 3和源漏可互换本征区b 4形成大量电子堆积，并且堆积的电子浓度随着H形栅电极8被施加的电压上升而逐步上升，因此会在源漏方向上形成良好的电子导通沟道，当电子浓度增加到一定程度时，晶体管由亚阈值状态过渡至正向导通状态。
为达到本发明所述的器件功能，本发明提出提出一种源漏阻变式H形栅控双向开关晶体管，其核心结构特征为：
本发明所述器件为一种源漏阻变式H形栅控双向开关晶体管，具有H形栅极的结构，与栅电极绝缘层7的外侧表面相互接触，并对栅电极绝缘层7形成三面围绕，俯视观看呈现英文大写字母H形结构特征，对单晶硅薄膜1所形成的U形结构的两侧垂直部分的上方部分，即对源漏可互换本征区a 3和源漏可互换本征区b 4具有明显的场效应控制作用，当H形栅电极8处于正偏状态时，对比于平面结构，位于H形栅电极8拐角区域附近的电场强度会得到加强，导致在源漏可互换本征区a 3和源漏可互换本征区b 4内产生载流子的概率在同等栅电压下增大，使得亚阈值摆幅有所下降、正向导通电流有所增大；
重掺杂区2及其上方的绝缘介质阻挡层13部分的两侧呈对称结构。当向两侧的栅电极同时施加反向电压时，在单晶硅薄膜1的上方两侧与栅电极绝缘层7接触的表面附近，即源漏可互换本征区a 3和源漏可互换本征区b 4积累了大量与重掺杂区2多数载流子类型相反的载流子，这些载流子在漂移扩散的综合作用下会有一部分流向重掺杂区2，并在重掺杂区2与重掺杂区的多数载流子与之导电类型相反的载流子发生复合，由于重掺杂区2为高掺杂浓度区域，足以将来自源漏可互换本征区a 3和源漏可互换本征区b 4的载流子几乎完全复合掉，且由于作为源区一侧的源漏可互换本征区与重掺杂区2之间处于反偏高阻状态，因此此时在源漏方向上不会产生明显的电流产生，这种结构显著降低了晶体管的反向泄漏电流，并使得器件可以获得较高的正反向电流比。由于本发明所述器件所具有的对称结构，通过控制可互换源漏电极19和可互换源漏电极210切换金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，并不会影响器件的输出特性，因此可以实现如同MOSFETs器件的源漏可互换的双向开关特性。栅电极绝缘层7为用于产生隧穿电流的绝缘材料层。
下面结合附图对本发明做进一步的说明：
本发明所提出的一种源漏阻变式H形栅控双向开关晶体管的单元在SOI晶圆上的具体制造工艺步骤如下：
步骤一：如图4、图5和图6所示，提供一个SOI晶圆，最下方为SOI晶圆的硅衬底12，硅衬底的上面是衬底绝缘层11，衬底绝缘层11的上表面为单晶硅薄膜1，通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜1的中间区域掺杂，初步形成重掺杂区2；
步骤二：如图7、图8、图9、图10、图11和图12所示，通过光刻、刻蚀工艺除去部分单晶硅薄膜1和重掺杂区2，在SOI晶圆上形成单晶硅薄膜1和重掺杂区2；
步骤三：如图13、图14、图15、图16、图17和图18所示，在底部的单晶硅薄膜1和重掺杂区2的上表面以及单晶硅薄膜1左右两侧中间凸起部分的外侧表面，通过氧化或淀积、刻蚀工艺，形成栅电极绝缘层7；
步骤四：如图19、图20、图21、图22、图23和图24所示，通过淀积工艺，在SOI晶圆上方淀积绝缘介质，平坦化表面至露出单晶硅薄膜1的上表面，初步形成部分绝缘介质阻挡层13；
步骤五：如图25、图26、图27、图28、图29和图30所示，通过刻蚀工艺，对在步骤四中淀积的绝缘介质阻挡层13进行部分刻蚀，进一步形成绝缘介质阻挡层13；
步骤六：如图31、图32。图33、图34、图35和图36所示，在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1的上表面，形成H形栅电极8；
步骤七：如图37、图38和图39所示，通过刻蚀工艺，对单晶硅薄膜1的左右两侧垂直部分的上表面中间区域进行刻蚀，再通过淀积工艺，在SOI晶圆上表面淀积金属，使金属与单晶硅薄膜接触部分形成肖特基势垒，平坦化表面至露出单晶硅薄膜1的上表面，形成金属源漏可互换区a 5和金属源漏可互换区b 6；
步骤八：如图40、图41和图42所示，通过氧化或淀积工艺，在SOI晶圆上方淀积绝缘介质，形成其余部分的绝缘介质阻挡层13；平坦化表面后通过刻蚀工艺去除金属源漏可互换区a 5和金属源漏可互换区b 6上方的绝缘介质阻挡层13至露出金属源漏可互换区a 5和金属源漏可互换区b 6的上表面，再通过淀积工艺向刻蚀形成的通孔中注入金属或多晶硅至通孔被完全填充，最后将表面平坦化处理，形成源漏可互换电极a 9和源漏可互换电极b10。
Claims (2)
1.一种源漏阻变式H形栅控双向开关晶体管，包含SOI晶圆的硅衬底（12），其特征在于：SOI晶圆的硅衬底（12）上方为SOI晶圆的衬底绝缘层（11），SOI晶圆的衬底绝缘层（11）的上方为单晶硅薄膜（1）、重掺杂区（2）；单晶硅薄膜（1）具有U形结构特征，为杂质浓度低于1016cm-3的单晶硅半导体材料；重掺杂区（2）位于单晶硅薄膜（1）U形结构的底部水平部分的中间区域，其掺杂杂质的导电类型决定器件的导通类型，其内部不受H形栅电极（8）场效应影响控制，为杂质浓度不低于1017cm-3的半导体材料；金属源漏可互换区a（5）和金属源漏可互换区b（6）由金属材料构成，分别位于单晶硅薄膜（1）所形成的U形结构的两侧垂直部分的上方中间部分；金属源漏可互换区a（5）的前后表面和内侧表面与源漏可互换本征区a（3）相互接触，并被其三面围绕，接触面形成肖特基势垒；金属源漏可互换区a（5）的底部与单晶硅薄膜（1）相互接触，接触面形成肖特基势垒；金属源漏可互换区b（6）的前后表面和内侧表面与源漏可互换本征区b（4）相互接触，并被其三面围绕，接触面形成肖特基势垒；金属源漏可互换区b（6）的底部与单晶硅薄膜（1）相互接触，接触面形成肖特基势垒；源漏可互换本征区a（3）和源漏可互换本征区b（4）分别位于单晶硅薄膜（1）U形结构的两侧垂直部分的上部区域的前后表面及内表面，为杂质浓度低于1016cm-3的单晶硅半导体材料；单晶硅薄膜（1）、重掺杂区（2）、源漏可互换本征区a（3）、源漏可互换本征区b（4）、金属源漏可互换区a（5）和金属源漏可互换区b（6）共同组成了一个U形结构；栅电极绝缘层（7）位于单晶硅薄膜（1）U形结构底部水平部分的上表面和前后表面以及单晶硅薄膜（1）U形结构两侧垂直部分的内侧表面和前后表面；H形栅电极（8）由金属材料或多晶硅材料构成，对单晶硅薄膜（1）U形结构的两侧垂直部分的内侧表面和前后表面形成三面包裹，俯视SOI晶圆，H形栅电极（8）沿源漏方向呈英文大写字母H形状，H形栅电极（8）与单晶硅薄膜（1）U形结构之间通过栅电极绝缘层（7）彼此绝缘，H形栅电极（8）的位于单晶硅薄膜（1）U形结构凹槽内侧部分下表面与栅电极绝缘层（7）之间具有绝缘介质阻挡层（13）的部分区域，H形栅电极（8）只对单晶硅薄膜（1）U形结构的两侧垂直部分的上表面区域上部区域的前后表面及内表面，即对源漏可互换本征区a（3）和源漏可互换本征区b（4）有明显场效应控制作用，而对单晶硅薄膜（1）U形结构的两侧垂直部分的下方区域以及单晶硅薄膜（1）U形结构的底部水平部分区域没有明显场效应控制作用；源漏可互换电极a（9）由金属材料构成，位于金属源漏可互换区a（5）的上方；源漏可互换电极b（10）也由金属材料构成，位于金属源漏可互换区b（6）的上方，源漏可互换电极a（9）、源漏可互换电极b（10）和H形栅电极（8）这三个电极之间通过绝缘介质阻挡层（13）彼此绝缘；重掺杂区（2）的左右两侧呈对称结构，能够在源漏可互换电极a（9）和源漏可互换电极b（10）对称互换的情况下实现同样的输出特性。
2.一种如权利要求1所述源漏阻变式H形栅控双向开关晶体管的制造方法，其特征在于：
其制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底（12），硅衬底的上面是衬底绝缘层（11），衬底绝缘层（11）的上表面为单晶硅薄膜（1），通过离子注入或扩散工艺，对SOI晶圆上方的单晶硅薄膜（1）的中间区域掺杂，初步形成重掺杂区（2）；
步骤二：通过光刻、刻蚀工艺除去部分单晶硅薄膜（1）和重掺杂区（2），在SOI晶圆上形成单晶硅薄膜（1）和重掺杂区（2）；
步骤三：在底部的单晶硅薄膜（1）和重掺杂区（2）的上表面以及单晶硅薄膜（1）左右两侧中间凸起部分的外侧表面，通过氧化或淀积、刻蚀工艺，形成栅电极绝缘层（7）；
步骤四：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，平坦化表面至露出单晶硅薄膜（1）的上表面，初步形成部分绝缘介质阻挡层（13）；
步骤五：通过刻蚀工艺，对在步骤四中淀积的绝缘介质阻挡层（13）进行部分刻蚀，进一步形成绝缘介质阻挡层（13）；
步骤六：在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜（1）的上表面，形成H形栅电极（8）；
步骤七：通过刻蚀工艺，对单晶硅薄膜（1）的左右两侧垂直部分的上表面中间区域进行刻蚀，再通过淀积工艺，在SOI晶圆上表面淀积金属，使金属与单晶硅薄膜接触部分形成肖特基势垒，平坦化表面至露出单晶硅薄膜（1）的上表面，形成金属源漏可互换区a（5）和金属源漏可互换区b（6）；
步骤八：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，形成其余部分的绝缘介质阻挡层（13）；平坦化表面后通过刻蚀工艺去除金属源漏可互换区a（5）和金属源漏可互换区b（6）上方的绝缘介质阻挡层（13）至露出金属源漏可互换区a（5）和金属源漏可互换区b（6）的上表面，再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充，最后将表面平坦化处理，形成源漏可互换电极a（9）和源漏可互换电极b（10）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050839.6A CN107819027B (zh) | 2017-10-31 | 2017-10-31 | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050839.6A CN107819027B (zh) | 2017-10-31 | 2017-10-31 | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107819027A CN107819027A (zh) | 2018-03-20 |
| CN107819027B true CN107819027B (zh) | 2019-10-15 |
Family
ID=61603545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050839.6A Active CN107819027B (zh) | 2017-10-31 | 2017-10-31 | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107819027B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911407B (zh) * | 2018-09-18 | 2025-03-28 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| CN113471205B (zh) * | 2021-06-30 | 2023-11-03 | 沈阳工业大学 | 一种非易失性可重置双向开关装置及其制造方法 |
| CN113611751B (zh) * | 2021-07-15 | 2023-11-10 | 沈阳工业大学 | 高低肖特基势垒无掺杂xnor逻辑数字芯片及制造方法 |
| CN113764531B (zh) * | 2021-08-31 | 2023-10-20 | 沈阳工业大学 | 源漏辅助可编程单栅肖特基势垒晶体管及制造方法 |
| CN113948576B (zh) * | 2021-09-27 | 2023-09-08 | 沈阳工业大学 | 深浅组合肖特基势垒隧道晶体管及其制造方法 |
| CN118630058A (zh) * | 2024-05-14 | 2024-09-10 | 广州华瑞升阳投资有限公司 | 常关型场效应晶体管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465737A (zh) * | 2014-12-08 | 2015-03-25 | 沈阳工业大学 | 体硅双栅绝缘隧穿基极双极晶体管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150016769A (ko) * | 2013-08-05 | 2015-02-13 | 경북대학교 산학협력단 | 터널링 전계 효과 트렌지스터 및 그의 제조 방법 |
-
2017
- 2017-10-31 CN CN201711050839.6A patent/CN107819027B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465737A (zh) * | 2014-12-08 | 2015-03-25 | 沈阳工业大学 | 体硅双栅绝缘隧穿基极双极晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107819027A (zh) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN103500758A (zh) | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 | |
| CN107785436B (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| CN107833925B (zh) | 一种源漏阻变式双向开关场效应晶体管及其制造方法 | |
| CN107706235B (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN107808905B (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| CN107799607B (zh) | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 | |
| CN107819036B (zh) | 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法 | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN113571589B (zh) | 异质栅介质的异质结隧穿场效应晶体管及其制作方法 | |
| CN107785437B (zh) | 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法 | |
| CN107799606B (zh) | 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法 | |
| CN107731913B (zh) | 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法 | |
| CN110729355B (zh) | 一种改善亚阈值摆幅的纵向隧穿场效应晶体管 | |
| CN107731914B (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 | |
| CN107819028B (zh) | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 | |
| CN107799589B (zh) | H形栅控源漏对称可互换型隧穿晶体管及其制造方法 | |
| CN107681005B (zh) | 源漏阻变式导电类型可选源漏可互换晶体管及其制造方法 | |
| CN104409489B (zh) | 高集成凹槽绝缘栅隧穿双极增强晶体管及其制造方法 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 | |
| CN107819029B (zh) | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 | |
| CN107808904B (zh) | 双括号形栅控双向开关隧穿晶体管及其制造方法 | |
| CN107863388B (zh) | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 | |
| CN203521424U (zh) | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 | |
| CN104465735B (zh) | 内嵌栅绝缘隧穿增强晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201217 Address after: Susong Xinqu Photoelectric Technology Co., Ltd., Jiumiao village, Qianling Township, Susong County, Anqing City, Anhui Province Patentee after: Susong Xinqu Photoelectric Technology Co., Ltd Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |