CN107819028B - H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 - Google Patents
H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107819028B CN107819028B CN201711050861.0A CN201711050861A CN107819028B CN 107819028 B CN107819028 B CN 107819028B CN 201711050861 A CN201711050861 A CN 201711050861A CN 107819028 B CN107819028 B CN 107819028B
- Authority
- CN
- China
- Prior art keywords
- source
- drain
- silicon film
- region
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 57
- 230000000694 effects Effects 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 117
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 31
- 230000005669 field effect Effects 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005137 deposition process Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000007769 metal material Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 24
- 239000013078 crystal Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract description 40
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000002457 bidirectional effect Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 78
- 238000005036 potential barrier Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
- H10D64/647—Schottky drain or source electrodes for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
- H10D30/0277—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming conductor-insulator-semiconductor or Schottky barrier source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种H形栅控源漏阻变式导电类型可调型晶体管及其制造方法，本发明所述晶体管具有H形栅电极、导电类型调控栅和左右对称的结构特征，本发明所述器件具有可实现P型导电类型与N型导电类型可自由切换功能和双向开关功能。具有低静态功耗、低反向泄漏电流、较强栅极控制能力和低亚阈值摆幅的优点。对比于普通MOSFETs型器件，利用肖特基势垒隧穿效应实现更优秀的亚阈值特性和开关特性，降低晶体管的静态功耗；对比于普通的隧穿场效应晶体管，本发明具有普通的隧穿场效应晶体管所不具备的源漏对称可互换的双向开关特性，实现了各种现有晶体管技术所无法实现的P型导电类型与N型导电类型可自由调控功能，因此适合推广应用。
Description
技术领域
本发明涉及超大规模集成电路制造领域，具体涉及适用于低功耗集成电路制造的具有低泄漏电流的H形栅控源漏阻变式导电类型可调型晶体管及其制造方法。
背景技术
普通隧穿场效应晶体管作为开关型器件使用时利用的是载流子的隧穿机制，能使普通隧穿场效应晶体管的亚阈值摆幅要优于MOSFETs型器件的60mV/dec极限。然而，基于硅基材料的隧穿场效应晶体管，由于禁带宽度限制，隧穿几率有限，对比MOSFETs型器件，难以产生相同数量级的导通电流，更为严重的是，其源电极和漏电极分别采用不同导电类型的杂质进行掺杂，所形成的非对称结构特征导致其在源电极和漏电极无法实现互相对调，因此无法在功能上完全取代具有对称结构特征的MOSFETs型器件。以N型隧穿场效应晶体管为例，如果将其源极和漏极互换，即漏极为低电位，源极为高电位，则此时的隧穿场效应晶体管，由于源漏所形成的PN结始终属于正向偏置状态，则栅电极此时无法良好控制导通电流的大小，使得整个隧穿场效应晶体管失效。
肖特基势垒场效应晶体管，利用肖特基势垒隧穿作为导通机理，由于隧穿势垒高度低于隧道场效应晶体管的禁带宽度，可实现更大的隧穿几率，且利用金属作为入射端，在相同面积尺寸下可实现比半导体导带或价带更多的电子入射量，进而获得更大的隧道效应电流密度，因此可以获得比隧穿场效应晶体管更高的导通电流密度。然而通常的肖特基势垒场效应晶体管为实现器件的栅电极开关特性（栅电极正向导通反向截止或反向导通正向截止），要对器件的源区或漏区进行特定导电类型的杂质掺杂，这使得在工艺上难以在源电极和源区之间、漏电极和漏区之间实现良好的肖特基接触，且对源区和漏区的掺杂使得栅电极对漏区和源区的控制能力降低，导致器件的开关性能下降。若不对器件的半导体区域掺杂，则虽在工艺上易于实现源电极和源区、漏电极和漏区之间的肖特基势垒，然而这会使得器件在正向和反向产生不同类型的载流子导通，即栅电极正向偏压和反向偏压下均会使得器件处于导通状态，从而使得栅极失去作为器件开关装置的控制作用。
除此之外，基于现有的晶体管技术，一旦晶体管的结构确立，其导电类型根据掺杂杂质导电类型的不同，其导电类型也随之确立，所制造出的晶体管只能为P型晶体管或N型晶体管其中的一种，其导电类型在工作中不可切换。即，在晶体管工作过程当中，无法通过某种控制方法改变其导电类型。
发明内容
发明目的：
对比于当前MOSFETs技术、隧穿晶体管技术和肖特基势垒晶体管技术，为了弥补当前MOSFETs、隧穿晶体管以及肖特基势垒晶体管技术的种种上述劣势，并实现优势互补，并使晶体管能够在工作过程当中自由切换其导电类型为N类型或P类型，本发明提出具有低亚阈值摆幅、高正向导通电流的工作特性，且具有源电极、漏电极可互换和导电类型可互换功能的H形栅控源漏阻变式导电类型可调型晶体管及其制造方法。其核心目的在于使器件在功能上完全兼容于MOSFETs技术的同时，具有低亚阈值摆幅、高导通电流和低泄漏电流的高正反向电流比等工作特性，同时使晶体管具有MOSFETs等技术所不具备的导电类型可切换新逻辑功能，该功能可增加集成电路的逻辑功能，拓展集成电路的设计方法。
技术方案：
本发明是通过以下技术方案来实现的：
一种H形栅控源漏阻变式导电类型可调型晶体管，包含SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的衬底绝缘层，SOI晶圆的衬底绝缘层的上方为单晶硅薄膜、导电类型调控栅、栅电极绝缘层以及绝缘介质阻挡层的部分区域，单晶硅薄膜具有“凹”字形几何特征，为杂质浓度低于1016cm-3的单晶硅半导体材料，单晶硅薄膜所形成的凹槽形结构内侧表面与前后外侧表面附有栅电极绝缘层；金属源漏可互换区a和金属源漏可互换区b为金属材料，分别形成于单晶硅薄膜所形成的凹槽结构左右两侧垂直部分上端的中间区域；金属源漏可互换区a的前后表面和内侧表面与源漏可互换本征区a相互形成肖特基接触，并被其三面围绕；金属源漏可互换区b的前后表面和内侧表面与源漏可互换本征区b相互形成肖特基接触，并被其三面围绕；金属源漏可互换区a的下表面与单晶硅薄膜相互形成肖特基接触，金属源漏可互换区b的下表面与单晶硅薄膜相互形成肖特基接触；源漏可互换本征区a和源漏可互换本征区b为杂质浓度低于1016cm-3的单晶硅半导体材料；单晶硅薄膜、源漏可互换本征区a 3、源漏可互换本征区b、金属源漏可互换区a和金属源漏可互换区b共同组成了一个凹槽形结构；栅电极绝缘层位于单晶硅薄膜所形成的凹槽形结构底部水平部分的上表面和前后表面以及单晶硅薄膜所形成的凹槽形结构两侧垂直部分的内侧表面和前后表面；H形栅电极由金属材料或多晶硅材料构成，对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方部分的内侧表面和前后表面形成三面包裹，俯视SOI晶圆，H形栅电极沿源漏方向呈英文大写字母H形状，H形栅电极与单晶硅薄膜凹形结构之间通过栅电极绝缘层彼此绝缘，H形栅电极只对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方部分具有场效应控制作用，对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的下方区域以及底部水平部分区域没有明显场效应控制作用；导电类型调控栅由金属材料或多晶硅材料构成，位于单晶硅薄膜所形成的凹槽形结构底部水平部分的上表面和前后表面，对单晶硅薄膜所形成的凹槽形结构底部水平部分形成三面包裹，并通过栅电极绝缘层与单晶硅薄膜彼此绝缘隔离，导电类型调控栅只对单晶硅薄膜所形成的凹槽形结构底部水平部分有场效应控制作用，对单晶硅薄膜所形成的凹槽形结构的两侧垂直部分的上方部分没有明显场效应控制作用；H形栅电极位于单晶硅薄膜所形成的凹槽形结构的凹槽内侧的部分的下表面与导电类型调控栅之间具有绝缘介质阻挡层的部分区域，H形栅电极与导电类型调控栅之间通过绝缘介质阻挡层彼此绝缘隔离；源漏可互换电极a由金属材料构成，位于金属源漏可互换区a的上方；源漏可互换电极b也由金属材料构成，位于金属源漏可互换区b的上方，源漏可互换电极a、源漏可互换电极b和H形栅电极这三个电极之间通过绝缘介质阻挡层彼此绝缘；导电类型调控栅的左右两侧呈对称结构，能在源漏可互换电极a和源漏可互换电极b对称互换的情况下实现同样的输出特性。
一种H形栅控源漏阻变式导电类型可调型晶体管制备方法具体的制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底，硅衬底的上面是衬底绝缘层，衬底绝缘层的上表面为单晶硅薄膜，通过光刻或刻蚀工艺，对SOI晶圆上方的单晶硅薄膜进行刻蚀，除去前后两侧以及中间部分区域的单晶硅薄膜，形成具有凹槽形结构特征的单晶硅薄膜；
步骤二：通过氧化或淀积、刻蚀工艺，在单晶硅薄膜所形成的凹槽形结构的前后外侧表面和凹槽两侧垂直部分的内侧表面及凹槽底部水平部分的上方表面形成栅电极绝缘层；
步骤三：在SOI晶圆上方淀积绝缘介质，平坦化至表面露出单晶硅薄膜，初步形成绝缘介质阻挡层；
步骤四：通过刻蚀工艺，对步骤三中所形成的位于单晶硅薄膜凹槽结构底部水平部分的前后表面的部分绝缘介质阻挡层进行刻蚀至露出栅电极绝缘层，进一步形成绝缘介质阻挡层；
步骤五：通过淀积工艺，在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜，初步形成导电类型调控栅；
步骤六：先通过刻蚀工艺刻蚀掉单晶硅薄膜所形成的凹槽结构底部水平部分的上方的绝缘介质阻挡层至露出栅电极绝缘层，在通过淀积工艺在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜，进一步形成导电类型调控栅；
步骤七：通过刻蚀工艺刻蚀掉步骤六所形成的导电类型调控栅的上方区域，进一步形成导电类型调控栅；
步骤八：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，平坦化表面至露出单晶硅薄膜，进一步形成绝缘介质阻挡层；
步骤九：通过光刻或刻蚀工艺，对在步骤八中所形成的部分绝缘介质阻挡层进行部分刻蚀，再在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜，形成H形栅电极；
步骤十：通过刻蚀工艺对单晶硅薄膜所形成的凹槽结构的两侧垂直部分上表面的中间外侧部分进行刻蚀，再通过淀积工艺在SOI晶圆上方淀积金属，平坦化表面至露出单晶硅薄膜，以此形成金属源漏可互换区a和金属源漏可互换区b，使金属源漏可互换区a和金属源漏可互换区b分别位于单晶硅薄膜所形成的凹槽结构的左右两侧垂直部分上方的中间外侧部分，并被源漏可互换本征区a和源漏可互换本征区b三面包裹，使金属源漏可互换区a外侧壁与源漏可互换本征区a之间接触部分、金属源漏可互换区a下表面底部侧壁与单晶硅薄膜之间接触部分、金属源漏可互换区b外侧壁与源漏可互换本征区b之间接触部分和金属源漏可互换区b下表面底部侧壁与单晶硅薄膜之间接触部分形成肖特基接触，形成金属源漏可互换区a和金属源漏可互换区b；
步骤十一：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，形成其余部分的绝缘介质阻挡层；平坦化表面后通过刻蚀工艺去除金属源漏可互换区a和金属源漏可互换区b上方的绝缘介质阻挡层至露出金属源漏可互换区a和金属源漏可互换区b的上表面，再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充，最后将表面平坦化处理，形成源漏可互换电极a和源漏可互换电极b。
优点及效果：
本发明具有如下优点及有益效果：
1. N型导电与P型导电可任意切换功能的实现；
现有晶体管一旦结构确立，其导电类型也同时确立，本发明所述器件为一种H形栅控源漏阻变式导电类型可调型晶体管及其制造方法，通过设置导电类型调控栅的电压为高电位，对源漏两端在H形栅电极工作在低电位下所产生的隧穿空穴形成势垒阻挡，对源漏两端在H形栅电极工作在高电位下所产生的隧穿电子形成导通沟道，并通过该模式使晶体管工作在N型状态；同理，通过设置导电类型调控栅的电压为低电位，对源漏两端在H形栅电极工作在高电位下所产生的隧穿电子形成势垒阻挡，对源漏两端在H形栅电极工作在低电位下所产生的隧穿空穴形成导通沟道，并通过该模式使晶体管工作在P型状态；
2.源漏对称可互换的双向开关特性；
本发明所述器件为H形栅控源漏阻变式导电类型可调型晶体管及其制造方法，单晶硅薄膜的左右两端靠近栅电极绝缘层的部分分别具有彼此独立的隧穿结构，由于器件具有左右对称结构，在H形栅电极的控制作用下，单晶硅薄膜左右两端在与栅电极绝缘层接触的表面附近同时发生隧穿，结合导电类型调控栅对单晶硅薄膜中央部分电势的调控作用，使器件形成正向导通和反向阻挡，通过调节源漏可互换电极a和源漏可互换电极b的电压控制金属源漏可互换区a和金属源漏可互换区b作为源区或漏区，因此可改变隧穿电流方向，实现本发明的源漏对称可互换的双向开关特性。
3.低亚阈值摆幅和高导通电流特性；
由于本发明是通过H形栅电极电压的改变，来控制肖特基势垒隧道效应的强弱，进而实现晶体管源区和漏区的阻值发生变化，由于肖特基势垒隧道效应所导致源区和漏区载流子浓度变化对栅电极电压的敏感性要远远高于普通MOSFETs器件在沟道所产生的堆积层或反型层电子浓度变化对栅电极电压的敏感性，因此可以实现比普通MOSFETs型器件更低的亚阈值摆幅。且由于肖特基势垒的高度小于半导体的禁带宽度，且金属的入射粒子浓度高于半导体能带的入射粒子浓度，同时采用H形栅电极，由于H形栅电极在三个方向上分别对源漏两侧的可互换本征区a和源漏可互换本征区b形成三面包裹，具有优秀的栅电极控制能力，在H形栅电极的控制作用下，使得能带在相同的栅电压下更容易发生弯曲，获取更大的电场强度，对比隧穿场效应晶体管可以实现更高的正向导通电流。
4. 低静态功耗、低反向泄漏电流和高正反向电流比；
以器件工作在N型状态为例，当金属源漏可互换区a、金属源漏可互换区b之间存在电势差时，且当H形栅电极处于亚阈值或反偏状态，由于导电类型调控栅一直工作在正偏状态，位于单晶硅薄膜两侧的源漏可互换本征区a和源漏可互换本征区b的电势低于单晶硅薄膜中间部分受导电类型调控栅控制部分的电势，受H形栅电极的场效应的控制的在源漏可互换本征区a和源漏可互换本征区b通过肖特基势垒隧道效应所堆积的空穴无法通过受导电类型调控栅控制的在单晶硅薄膜中间部分所形成势垒，即，由于导电类型调控栅的控制作用，在单晶硅薄膜中间部分所形成的势垒可有效阻挡在金属源漏可互换区a和金属源漏可互换区b之间、在源漏可互换本征区a和源漏可互换本征区b之间空穴电流的形成。因此本发明具有低静态功耗、低反向泄漏电流和高正反向电流比的优点。
附图说明
图1为本发明H形栅控源漏阻变式导电类型可调型晶体管的俯视图；
图2为本发明H形栅控源漏阻变式导电类型可调型晶体管的沿虚线A的剖面图；
图3为本发明H形栅控源漏阻变式导电类型可调型晶体管的沿虚线B的剖面图；
图4为步骤一的俯视图；
图5为步骤一的沿虚线A的剖面图；
图6为步骤一的沿虚线B的剖面图；
图7为步骤一的沿虚线C的剖面图；
图8为步骤二的俯视图；
图9为步骤二的沿虚线A的剖面图；
图10为步骤二的沿虚线B的剖面图；
图11为步骤二的沿虚线C的剖面图；
图12为步骤二的沿虚线D的剖面图；
图13为步骤二的沿虚线E的剖面图；
图14为步骤三的俯视图；
图15为步骤三的沿虚线A的剖面图；
图16为步骤三的沿虚线B的剖面图；
图17为步骤三的沿虚线C的剖面图；
图18为步骤三的沿虚线D的剖面图；
图19为步骤三的沿虚线E的剖面图；
图20为步骤四的俯视图；
图21为步骤四的沿虚线A的剖面图；
图22为步骤四的沿虚线B的剖面图；
图23为步骤五的俯视图；
图24为步骤五的沿虚线A的剖面图；
图25为步骤五的沿虚线B的剖面图；
图26为步骤六的俯视图；
图27为步骤六的沿虚线A的剖面图；
图28为步骤六的沿虚线B的剖面图；
图29为步骤六的沿虚线C的剖面图；
图30为步骤七的俯视图；
图31为步骤七的沿虚线A的剖面图；
图32为步骤七的沿虚线B的剖面图；
图33为步骤七的沿虚线C的剖面图；
图34为步骤八的俯视图；
图35为步骤八的沿虚线A的剖面图；
图36为步骤八的沿虚线B的剖面图；
图37为步骤八的沿虚线C的剖面图；
图38为步骤九的俯视图；
图39为步骤九的沿虚线A的剖面图；
图40为步骤九的沿虚线B的剖面图；
图41为步骤九的沿虚线C的剖面图；
图42为步骤十的俯视图；
图43为步骤十的沿虚线A的剖面图；
图44为步骤十的沿虚线B的剖面图；
图45为步骤十一的俯视图；
图46为步骤十一的沿虚线A的剖面图；
图47为步骤十一的沿虚线B的剖面图。
附图标记说明：
1、单晶硅薄膜；2、导电类型调控栅；3、源漏可互换本征区a；4、源漏可互换本征区b；5、金属源漏可互换区a；6、金属源漏可互换区b；7、栅电极绝缘层；8、H形栅电极；9、源漏可互换电极a；10、源漏可互换电极b；11、衬底绝缘层；12、硅衬底；13、绝缘介质阻挡层。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1、图2和图3所示，一种H形栅控源漏阻变式导电类型可调型晶体管，包含SOI晶圆的硅衬底12，SOI晶圆的硅衬底12上方为SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上方为单晶硅薄膜1、导电类型调控栅2、栅电极绝缘层7以及绝缘介质阻挡层13的部分区域，单晶硅薄膜1具有“凹”字形几何特征，为杂质浓度低于1016cm-3的单晶硅半导体材料，单晶硅薄膜1所形成的凹槽形结构内侧表面与前后外侧表面附有栅电极绝缘层7；金属源漏可互换区a 5和金属源漏可互换区b 6为金属材料，分别形成于单晶硅薄膜1所形成的凹槽结构左右两侧垂直部分上端的中间区域；金属源漏可互换区a 5的前后表面和内侧表面与源漏可互换本征区a 3相互形成肖特基接触，并被其三面围绕；金属源漏可互换区b 6的前后表面和内侧表面与源漏可互换本征区b 4相互形成肖特基接触，并被其三面围绕；金属源漏可互换区a 5的下表面与单晶硅薄膜1相互形成肖特基接触，金属源漏可互换区b 6的下表面与单晶硅薄膜1相互形成肖特基接触；源漏可互换本征区a 3和源漏可互换本征区b 4为杂质浓度低于1016cm-3的单晶硅半导体材料；单晶硅薄膜1、源漏可互换本征区a 3、源漏可互换本征区b 4、金属源漏可互换区a 5和金属源漏可互换区b 6共同组成了一个凹槽形结构；栅电极绝缘层7位于单晶硅薄膜1所形成的凹槽形结构底部水平部分的上表面和前后表面以及单晶硅薄膜1所形成的凹槽形结构两侧垂直部分的内侧表面和前后表面；H形栅电极8由金属材料或多晶硅材料构成，对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分的内侧表面和前后表面形成三面包裹，俯视SOI晶圆，H形栅电极8沿源漏方向呈英文大写字母H形状，H形栅电极8与单晶硅薄膜1凹形结构之间通过栅电极绝缘层7彼此绝缘，H形栅电极8只对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分具有场效应控制作用，对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的下方区域以及底部水平部分区域没有明显场效应控制作用；导电类型调控栅2由金属材料或多晶硅材料构成，位于单晶硅薄膜1所形成的凹槽形结构底部水平部分的上表面和前后表面，对单晶硅薄膜1所形成的凹槽形结构底部水平部分形成三面包裹，并通过栅电极绝缘层7与单晶硅薄膜1彼此绝缘隔离，导电类型调控栅2只对单晶硅薄膜1所形成的凹槽形结构底部水平部分有场效应控制作用，对单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分的上方部分没有明显场效应控制作用；H形栅电极8位于单晶硅薄膜1所形成的凹槽形结构的凹槽内侧的部分的下表面与导电类型调控栅2之间具有绝缘介质阻挡层13的部分区域，H形栅电极8与导电类型调控栅2之间通过绝缘介质阻挡层13彼此绝缘隔离；源漏可互换电极a 9由金属材料构成，位于金属源漏可互换区a 5的上方；源漏可互换电极b 10也由金属材料构成，位于金属源漏可互换区b 6的上方，源漏可互换电极a 9、源漏可互换电极b 10和H形栅电极8这三个电极之间通过绝缘介质阻挡层13彼此绝缘；导电类型调控栅2的左右两侧呈对称结构，能在源漏可互换电极a 9和源漏可互换电极b 10对称互换的情况下实现同样的输出特性。
本发明提供H形栅控源漏阻变式导电类型可调型晶体管及其制造方法，具有N型导电与P型导电状态可任意切换功能特性，通过设置导电类型调控栅2的电压为高电位，对源漏两端在H形栅电极8工作在低电位下所产生的隧穿空穴形成势垒阻挡，对源漏两端在H形栅电极8工作在高电位下所产生的隧穿电子形成导通沟道，并通过该模式使晶体管工作在N型状态；同理，通过设置导电类型调控栅2的电压为低电位，对源漏两端在H形栅电极8工作在高电位下所产生的隧穿电子形成势垒阻挡，对源漏两端在H形栅电极8工作在低电位下所产生的隧穿空穴形成导通沟道，并通过该模式使晶体管工作在P型状态。
本发明提供H形栅控源漏阻变式导电类型可调型晶体管及其制造方法，具有左右对称的结构，源区和漏区可以实现可对调互换的功能。由于器件在源漏方向上具有左右对称的结构特征，因此不同于普通的只能作为单向开关的隧穿场效应晶体管，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，改变肖特基势垒隧穿电流的流动方向，使器件实现双向隧穿导通的源漏对称可互换特性，即使器件实现双向开关特性。
当对导电类型调控栅2施加正电压，金属源漏可互换区a 5、金属源漏可互换区b 6之间存在电势差时，如将H形栅电极8处于反偏状态，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均发生明显隧道效应，使得源漏可互换本征区a 3价带电子通过肖特基势垒流向金属源漏可互换区a 5，源漏可互换本征区b 4价带电子通过肖特基势垒流向金属源漏可互换区b6，因此会在源漏可互换本征区a 3和源漏可互换本征区b 4均产生空穴堆积，使得源漏可互换本征区a 3此时显现P型特征，此时虽然肖特基势垒隧道效应使得源漏可互换本征区a 3和源漏可互换本征区b 4在H形栅电极8的作用下阻值显著下降，但由于此时对导电类型调控栅2施加正电压，受控制于导电类型调控栅2的位于导电类型调控栅2下方的单晶硅薄膜1的中间部分会对两侧源漏可互换本征区a 3和源漏可互换本征区b 4内所堆积的空穴形成势垒，且由于位于导电类型调控栅2下方的单晶硅薄膜1的中间部分是不受H形栅电极8控制的，不会因为H形栅电极8电压的改变而改变其势垒高度，因此晶体管在H形栅电极8处于反偏状态下整体呈现高阻阻断状态；随着H形栅电极8被施加的电压从负电压逐渐上升至平带电压附近，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均不会发生明显的肖特基势垒隧道效应，因此在源漏可互换本征区a 3和源漏可互换本征区b 4既形不成大量空穴堆积，也形不成大量电子堆积，晶体管的源漏可互换本征区a 3和源漏可互换本征区b 4均处于高阻状态，因此整个晶体管不会有明显电流流过，器件此时具有优秀的关断特性和亚阈值特性；随着H形栅电极8被施加的电压进一步由平带电压上升至正向偏置状态，金属源漏可互换区a5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均会再次发生明显的隧道效应，受H形栅电极8的正向电压作用，金属源漏可互换区a 5的电子会通过隧道效应隧穿至源漏可互换本征区a 3的导带，金属源漏可互换区b 6的电子会通过隧道效应隧穿至源漏可互换本征区b 4的导带，使得源漏可互换本征区a 3和源漏可互换本征区b 4形成大量电子堆积，并且堆积的电子浓度随着H形栅电极8被施加的电压上升而逐步上升，由于此时导电类型调控栅2一直处于高电位，因此会在源漏方向上形成良好的电子导通沟道，当电子浓度增加到一定程度时，晶体管由亚阈值状态过渡至正向导通状态。通过上述方法使器件工作在N类型状态模式，同理，通过对导电类型调控栅2施加负电压，可以使器件工作在P类型状态模式。
为达到本发明所述的器件功能，本发明提出H形栅控源漏阻变式导电类型可调型晶体管，其核心结构特征为：
通过设置导电类型调控栅2的电压为高电位，对源漏两端在H形栅电极8工作在低电位下所产生的隧穿空穴形成势垒阻挡，对源漏两端在H形栅电极8工作在高电位下所产生的隧穿电子形成导通沟道，并通过该模式使晶体管工作在N型状态；同理，通过设置导电类型调控栅2的电压为低电位，对源漏两端在H形栅电极8工作在高电位下所产生的隧穿电子形成势垒阻挡，对源漏两端在H形栅电极8工作在低电位下所产生的隧穿空穴形成导通沟道，并通过该模式使晶体管工作在P型状态；单晶硅薄膜1的左右两端靠近栅电极绝缘层7的部分分别具有彼此独立的隧穿结构，由于器件具有左右对称结构，在H形栅电极8的控制作用下，单晶硅薄膜1左右两端在与栅电极绝缘层7接触的表面附近同时发生隧穿，结合导电类型调控栅2对单晶硅薄膜1中间部分电势的调节作用，使器件形成正向导通和反向阻挡，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，因此可改变隧穿电流方向，实现本发明的源漏对称可互换的双向开关特性。H形栅电极8分别位于单晶硅薄膜1所形成的凹槽形结构的两侧垂直部分上方的中间部分和前后上方部分对源漏可互换本征区a 3和源漏可互换本征区b 4形成三面包裹，在夹角部分可形成电场加强，因此具有优秀的栅电极控制能力，在H形栅电极8的控制作用下，使得能带在相同的栅电压下更容易发生弯曲，获取更大的电场强度，对比隧穿场效应晶体管可以实现更高的正向导通电流。
本发明所提出的一种H形栅控源漏阻变式导电类型可调型晶体管制备方法的具体制造步骤如下：
步骤一：如图4、图5、图6和图7所示，提供一个SOI晶圆，最下方为SOI晶圆的硅衬底12，硅衬底12的上面是衬底绝缘层11，衬底绝缘层11的上表面为单晶硅薄膜1，通过光刻或刻蚀工艺，对SOI晶圆上方的单晶硅薄膜1进行刻蚀，除去前后两侧以及中间部分区域的单晶硅薄膜1，形成具有凹槽形结构特征的单晶硅薄膜；
步骤二：如图8、图9、图10、图11、图12和图13所示，通过氧化或淀积、刻蚀工艺，在单晶硅薄膜1所形成的凹槽形结构的前后外侧表面和凹槽两侧垂直部分的内侧表面及凹槽底部水平部分的上方表面形成栅电极绝缘层7；
步骤三：如图14、图15、图16、图17、图18和图19所示，在SOI晶圆上方淀积绝缘介质，平坦化至表面露出单晶硅薄膜1，初步形成绝缘介质阻挡层13；
步骤四：如图20、图21和图22所示，通过刻蚀工艺，对步骤三中所形成的位于单晶硅薄膜1的凹槽结构底部水平部分的前后表面的部分绝缘介质阻挡层13进行刻蚀至露出栅电极绝缘层7，进一步形成绝缘介质阻挡层13；
步骤五：如图23、图24和图25所示，通过淀积工艺，在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1，初步形成导电类型调控栅2；
步骤六：如图26、图27、图28和图29所示，先通过刻蚀工艺刻蚀掉单晶硅薄膜1所形成的凹槽结构底部水平部分的上方的绝缘介质阻挡层13至露出栅电极绝缘层7，在通过淀积工艺在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1，进一步形成导电类型调控栅2；
步骤七：如图30、图31、图32和图33所示，通过刻蚀工艺刻蚀掉步骤六所形成的导电类型调控栅2的上方区域，进一步形成导电类型调控栅2；
步骤八：如图34、图35、图36和图37所示，通过淀积工艺，在SOI晶圆上方淀积绝缘介质，平坦化表面至露出单晶硅薄膜1，进一步形成绝缘介质阻挡层13；
步骤九：如图38、图39、图40和图41所示，通过光刻或刻蚀工艺，对在步骤八中所形成的部分绝缘介质阻挡层13进行部分刻蚀，再在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1，形成H形栅电极8；
步骤十：如图42、图43和图44所示，通过刻蚀工艺对单晶硅薄膜1所形成的凹槽结构的两侧垂直部分上表面的中间外侧部分进行刻蚀，再通过淀积工艺在SOI晶圆上方淀积金属，平坦化表面至露出单晶硅薄膜1，以此形成金属源漏可互换区a 5和金属源漏可互换区b 6，使金属源漏可互换区a 5和金属源漏可互换区b 6分别位于单晶硅薄膜1所形成的凹槽结构的左右两侧垂直部分上方的中间外侧部分，并被源漏可互换本征区a 3和源漏可互换本征区b 4三面包裹，使金属源漏可互换区a 5外侧壁与源漏可互换本征区a 3之间接触部分、金属源漏可互换区a 5下表面底部侧壁与单晶硅薄膜1之间接触部分、金属源漏可互换区b 6外侧壁与源漏可互换本征区b 4之间接触部分和金属源漏可互换区b 6下表面底部侧壁与单晶硅薄膜1之间接触部分形成肖特基接触，形成金属源漏可互换区a 5和金属源漏可互换区b 6；
步骤十一、如图45、图46和图47所示，通过淀积工艺，在SOI晶圆上方淀积绝缘介质，形成其余部分的绝缘介质阻挡层13；平坦化表面后通过刻蚀工艺去除金属源漏可互换区a 5和金属源漏可互换区b 6上方的绝缘介质阻挡层13至露出金属源漏可互换区a 5和金属源漏可互换区b 6的上表面，再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充，最后将表面平坦化处理，形成源漏可互换电极a 9和源漏可互换电极b 10。
Claims (2)
1.一种H形栅控源漏阻变式导电类型可调型晶体管，包含SOI晶圆的硅衬底（12），其特征在于：SOI晶圆的硅衬底（12）上方为SOI晶圆的衬底绝缘层（11），SOI晶圆的衬底绝缘层（11）的上方为单晶硅薄膜（1）、导电类型调控栅（2）、栅电极绝缘层（7）以及绝缘介质阻挡层（13）的部分区域，单晶硅薄膜（1）具有“凹”字形几何特征，为杂质浓度低于1016cm-3的单晶硅半导体材料，单晶硅薄膜（1）所形成的凹槽形结构内侧表面与前后外侧表面附有栅电极绝缘层（7）；金属源漏可互换区a（5）和金属源漏可互换区b（6）为金属材料，分别形成于单晶硅薄膜（1）所形成的凹槽结构左右两侧垂直部分上端的中间区域；金属源漏可互换区a（5）的前后表面和内侧表面与源漏可互换本征区a（3）相互形成肖特基接触，并被其三面围绕；金属源漏可互换区b（6）的前后表面和内侧表面与源漏可互换本征区b（4）相互形成肖特基接触，并被其三面围绕；金属源漏可互换区a（5）的下表面与单晶硅薄膜（1）相互形成肖特基接触，金属源漏可互换区b（6）的下表面与单晶硅薄膜（1）相互形成肖特基接触；源漏可互换本征区a（3）和源漏可互换本征区b（4）为杂质浓度低于1016cm-3的单晶硅半导体材料；单晶硅薄膜（1）、源漏可互换本征区a（3）、源漏可互换本征区b（4）、金属源漏可互换区a（5）和金属源漏可互换区b（6）共同组成了一个凹槽形结构；栅电极绝缘层（7）位于单晶硅薄膜（1）所形成的凹槽形结构底部水平部分的上表面和前后表面以及单晶硅薄膜（1）所形成的凹槽形结构两侧垂直部分的内侧表面和前后表面；H形栅电极（8）由金属材料或多晶硅材料构成，对单晶硅薄膜（1）所形成的凹槽形结构的两侧垂直部分的上方部分的内侧表面和前后表面形成三面包裹，俯视SOI晶圆，H形栅电极（8）沿源漏方向呈英文大写字母“H”形状，H形栅电极（8）与单晶硅薄膜（1）凹形结构之间通过栅电极绝缘层（7）彼此绝缘，H形栅电极（8）只对单晶硅薄膜（1）所形成的凹槽形结构的两侧垂直部分的上方部分具有场效应控制作用，对单晶硅薄膜（1）所形成的凹槽形结构的两侧垂直部分的下方区域以及底部水平部分区域没有明显场效应控制作用；导电类型调控栅（2）由金属材料或多晶硅材料构成，位于单晶硅薄膜（1）所形成的凹槽形结构底部水平部分的上表面和前后表面，对单晶硅薄膜（1）所形成的凹槽形结构底部水平部分形成三面包裹，并通过栅电极绝缘层（7）与单晶硅薄膜（1）彼此绝缘隔离，导电类型调控栅（2）只对单晶硅薄膜（1）所形成的凹槽形结构底部水平部分有场效应控制作用，对单晶硅薄膜（1）所形成的凹槽形结构的两侧垂直部分的上方部分没有明显场效应控制作用；H形栅电极（8）位于单晶硅薄膜（1）所形成的凹槽形结构的凹槽内侧的部分的下表面与导电类型调控栅（2）之间具有绝缘介质阻挡层（13）的部分区域，H形栅电极（8）与导电类型调控栅（2）之间通过绝缘介质阻挡层（13）彼此绝缘隔离；源漏可互换电极a（9）由金属材料构成，位于金属源漏可互换区a（5）的上方；源漏可互换电极b（10）也由金属材料构成，位于金属源漏可互换区b（6）的上方，源漏可互换电极a（9）、源漏可互换电极b（10）和H形栅电极（8）这三个电极之间通过绝缘介质阻挡层（13）彼此绝缘；导电类型调控栅（2）的左右两侧呈对称结构，能在源漏可互换电极a（9）和源漏可互换电极b（10）对称互换的情况下实现同样的输出特性。
2.一种H形栅控源漏阻变式导电类型可调型晶体管制备方法，其技术特征在于：其制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底（12），硅衬底（12）的上面是衬底绝缘层（11），衬底绝缘层（11）的上表面为单晶硅薄膜（1），通过光刻或刻蚀工艺，对SOI晶圆上方的单晶硅薄膜（1）进行刻蚀，除去前后两侧以及中间部分区域的单晶硅薄膜（1），形成具有凹槽形结构特征的单晶硅薄膜（1）；
步骤二：通过氧化或淀积、刻蚀工艺，在单晶硅薄膜（1）所形成的凹槽形结构的前后外侧表面和凹槽两侧垂直部分的内侧表面及凹槽底部水平部分的上方表面形成栅电极绝缘层（7）；
步骤三：在SOI晶圆上方淀积绝缘介质，平坦化至表面露出单晶硅薄膜（1），初步形成绝缘介质阻挡层（13）；
步骤四：通过刻蚀工艺，对步骤三中所形成的位于单晶硅薄膜（1）凹槽结构底部水平部分的前后表面的部分绝缘介质阻挡层（13）进行刻蚀至露出栅电极绝缘层（7），进一步形成绝缘介质阻挡层（13）；
步骤五：通过淀积工艺，在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜（1），初步形成导电类型调控栅（2）；
步骤六：先通过刻蚀工艺刻蚀掉单晶硅薄膜（1）所形成的凹槽结构底部水平部分的上方的绝缘介质阻挡层（13）至露出栅电极绝缘层（7），在通过淀积工艺在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜（1），进一步形成导电类型调控栅（2）；
步骤七：通过刻蚀工艺刻蚀掉步骤六所形成的导电类型调控栅（2）的上方区域，进一步形成导电类型调控栅（2）；
步骤八：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，平坦化表面至露出单晶硅薄膜（1），进一步形成绝缘介质阻挡层（13）；
步骤九：通过光刻或刻蚀工艺，对在步骤八中所形成的部分绝缘介质阻挡层（13）进行部分刻蚀，再在SOI晶圆上方淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜（1），形成H形栅电极（8）；
步骤十：通过刻蚀工艺对单晶硅薄膜（1）所形成的凹槽结构的两侧垂直部分上表面的中间外侧部分进行刻蚀，再通过淀积工艺在SOI晶圆上方淀积金属，平坦化表面至露出单晶硅薄膜（1），以此形成金属源漏可互换区a（5）和金属源漏可互换区b（6），使金属源漏可互换区a（5）和金属源漏可互换区b（6）分别位于单晶硅薄膜（1）所形成的凹槽结构的左右两侧垂直部分上方的中间外侧部分，并被源漏可互换本征区a（3）和源漏可互换本征区b（4）三面包裹，使金属源漏可互换区a（5）外侧壁与源漏可互换本征区b（3）之间接触部分、金属源漏可互换区a（5）下表面底部侧壁与单晶硅薄膜（1）之间接触部分、金属源漏可互换区b（6）外侧壁与源漏可互换本征区b（4）之间接触部分和金属源漏可互换区b（6）下表面底部侧壁与单晶硅薄膜（1）之间接触部分形成肖特基接触，形成金属源漏可互换区a（5）和金属源漏可互换区b（6）；
步骤十一：通过淀积工艺，在SOI晶圆上方淀积绝缘介质，形成其余部分的绝缘介质阻挡层（13）；平坦化表面后通过刻蚀工艺去除金属源漏可互换区a（5）和金属源漏可互换区b（6）上方的绝缘介质阻挡层（13）至露出金属源漏可互换区a（5）和金属源漏可互换区b（6）的上表面，再通过淀积工艺向刻蚀形成的通孔中注入金属至通孔被完全填充，最后将表面平坦化处理，形成源漏可互换电极a（9）和源漏可互换电极b（10）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050861.0A CN107819028B (zh) | 2017-10-31 | 2017-10-31 | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711050861.0A CN107819028B (zh) | 2017-10-31 | 2017-10-31 | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107819028A CN107819028A (zh) | 2018-03-20 |
| CN107819028B true CN107819028B (zh) | 2019-11-22 |
Family
ID=61603073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711050861.0A Active CN107819028B (zh) | 2017-10-31 | 2017-10-31 | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107819028B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1851903A (zh) * | 2005-04-22 | 2006-10-25 | 韩国科学技术院 | 具有双栅的多位非易失性存储器及其制造方法，以及多位单元操作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778441B2 (en) * | 2001-08-30 | 2004-08-17 | Micron Technology, Inc. | Integrated circuit memory device and method |
-
2017
- 2017-10-31 CN CN201711050861.0A patent/CN107819028B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1851903A (zh) * | 2005-04-22 | 2006-10-25 | 韩国科学技术院 | 具有双栅的多位非易失性存储器及其制造方法，以及多位单元操作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 具有辅助栅的新型低泄露U沟道无结场效应晶体管;杨光锐等;《科技创新导报》;20170610(第16期);第46-50页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107819028A (zh) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN107785436B (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| CN107833925B (zh) | 一种源漏阻变式双向开关场效应晶体管及其制造方法 | |
| CN107799607B (zh) | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 | |
| CN107706235B (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN107808905B (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| CN104409508B (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
| CN104465737B (zh) | 体硅双栅绝缘隧穿基极双极晶体管及其制造方法 | |
| CN107819036B (zh) | 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法 | |
| CN107819028B (zh) | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 | |
| CN107731914B (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 | |
| CN107731913B (zh) | 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法 | |
| CN107785437B (zh) | 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法 | |
| CN113571589B (zh) | 异质栅介质的异质结隧穿场效应晶体管及其制作方法 | |
| CN107799606B (zh) | 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法 | |
| CN107863388B (zh) | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 | |
| CN107819029B (zh) | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 | |
| CN107681005B (zh) | 源漏阻变式导电类型可选源漏可互换晶体管及其制造方法 | |
| CN107799589B (zh) | H形栅控源漏对称可互换型隧穿晶体管及其制造方法 | |
| CN104409489B (zh) | 高集成凹槽绝缘栅隧穿双极增强晶体管及其制造方法 | |
| CN107808904B (zh) | 双括号形栅控双向开关隧穿晶体管及其制造方法 | |
| CN104485354A (zh) | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 | |
| CN107768430B (zh) | 源漏对称可互换的双向隧穿场效应晶体管及其制造方法 | |
| CN104409486B (zh) | 低亚阈值摆幅高耐压绝缘栅隧穿晶体管及其制造方法 | |
| CN104465731B (zh) | 具有u形隧穿层基极的栅绝缘隧穿凹槽双极晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201228 Address after: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee after: Bengbu Hongjing Technology Co.,Ltd. Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210507 Address after: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee after: Li Qiannan Address before: 233000 No.10, building 32, Zone 8, Guangcai market, bengshan District, Bengbu City, Anhui Province Patentee before: Bengbu Hongjing Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211122 Address after: 350800 Building 2, ceramic technology incubator, No.3, Baijin Road, Baizhong Town, Minqing County, Fuzhou City, Fujian Province Patentee after: Fuzhou Zhizhi Information Technology Co.,Ltd. Address before: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee before: Li Qiannan |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220119 Address after: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee after: Li Gang Address before: 350800 Building 2, ceramic technology incubator, No.3, Baijin Road, Baizhong Town, Minqing County, Fuzhou City, Fujian Province Patentee before: Fuzhou Zhizhi Information Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 801-803, block a, Huafeng Baoan Zhigu science and Technology Innovation Park, No.4, Yintian Road, Yantian community, Xixiang street, Bao'an District, Shenzhen, Guangdong 518000 Patentee after: MAISIPU SEMICONDUCTOR (SHENZHEN) Co.,Ltd. Address before: 102200 423, 4 / F, block a, Xinhua future city building, 175 Litang Road, Changping District, Beijing Patentee before: Li Gang |