[go: up one dir, main page]

CN106876476B - 薄膜晶体管及其制备方法、阵列基板及电子设备 - Google Patents

薄膜晶体管及其制备方法、阵列基板及电子设备 Download PDF

Info

Publication number
CN106876476B
CN106876476B CN201710084366.5A CN201710084366A CN106876476B CN 106876476 B CN106876476 B CN 106876476B CN 201710084366 A CN201710084366 A CN 201710084366A CN 106876476 B CN106876476 B CN 106876476B
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
ohmic contact
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710084366.5A
Other languages
English (en)
Other versions
CN106876476A (zh
Inventor
何晓龙
李东升
班圣光
黄睿
米东灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710084366.5A priority Critical patent/CN106876476B/zh
Publication of CN106876476A publication Critical patent/CN106876476A/zh
Priority to PCT/CN2017/115620 priority patent/WO2018149218A1/zh
Priority to US16/078,160 priority patent/US11264507B2/en
Application granted granted Critical
Publication of CN106876476B publication Critical patent/CN106876476B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/031—Manufacture or treatment of three-or-more electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P95/00—

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供了薄膜晶体管及其制备方法、阵列基板及电子设备，该薄膜晶体管包括：栅极；栅绝缘层；有源层；源漏电极，其中，在所述源漏电极靠近所述栅极的表面设置有保护结构。发明人发现，通过在源漏电极靠近所述栅极的表面设置保护结构，可以避免在刻蚀过程对有源层的损伤，不会对有源层的沟道区发生侵蚀，从而可以大大提升薄膜晶体管的使用性能。

Description

薄膜晶体管及其制备方法、阵列基板及电子设备
技术领域
本发明涉及显示技术领域，具体的，涉及薄膜晶体管、含有该薄膜晶体管的阵列基板，含有该阵列基板的电子设备，以及制备该薄膜晶体管的方法。
背景技术
随着液晶显示技术的发展，对TFT(薄膜晶体管)半导体层的电子迁移率要求越来越高，低温多晶硅技术(LTPS)应运而生。LTPS显示技术显著提高了像素写入速度，从而可以设置更细的线宽、更小的TFT开关，更高的开口率。
传统的顶栅LTPS TFT通常需要制备LS(遮光层)、源/漏极掺杂(S/D doping)、轻掺杂漏区(Ldd doping)等工艺，工艺复杂，成本较高。底栅LTPS TFT无需LS层和掺杂工艺，但是背沟道刻蚀对有源层(active层)的损伤和欧姆接触问题较难同时解决。
因而，目前的薄膜晶体管工艺仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种可以有效防止背沟道刻蚀工艺对有源层的损伤，降低接触电阻或有效提升TFT性能的薄膜晶体管。
在本发明的一个方面，本发明提供了一种薄膜晶体管。根据本发明的实施例，该薄膜晶体管包括：栅极；栅绝缘层；有源层；源漏电极，其中，所述有源层的材料为多晶硅，在所述源漏电极靠近所述栅极的表面设置有保护结构。发明人发现，通过在源漏电极靠近所述栅极的表面设置保护结构，可以通过湿法刻蚀工艺进行处理，进而可以有效避免在干刻工艺过程对有源层的损伤，不会对有源层的沟道区发生侵蚀，且通过设置保护结构，可以降低接触电阻，从而可以大大提升薄膜晶体管的使用性能。
根据本发明的实施例，该薄膜晶体管为底栅型薄膜晶体管。
根据本发明的实施例，所述保护结构的材料为氧化物半导体。
根据本发明的实施例，所述氧化物半导体包括铟镓锌氧化物、氧化铟锌和氧化锌中的至少一种。
根据本发明的实施例，该薄膜晶体管进一步包括欧姆接触结构，所述欧姆接触结构设置在所述保护结构和所述源漏电极之间。
根据本发明的实施例，所述欧姆接触结构的材料为n+a-Si。
在本发明的另一方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的薄膜晶体管。该阵列基板具有前面所述的薄膜晶体管的全部特征和优点，在此不再一一赘述。
在本发明的再一方面，本发明提供了一种电子设备。根据本发明的实施例，该电子设备包括前面所述的阵列基板。该电子设备具有前面所述的阵列基板的全部特征和优点，在此不再一一赘述。
在本发明的又一方面，本发明提供了一种制备薄膜晶体管的方法。根据本发明的实施例，该方法包括：S100：在衬底上形成栅极和栅绝缘层；S200：形成有源层；S300：在所述有源层和栅绝缘层远离所述衬底的一侧依次形成保护层和电极层；S400：通过构图工艺依次形成源漏电极和保护结构。发明人发现，通过该方法可以快速有效的制备获得前面所述的薄膜晶体管，且由于在有源层和栅绝缘层的上表面形成保护结构，其可通过湿法刻蚀工艺获得，可以有效避免干刻工艺对有源层造成损伤，不会对有源层造成侵蚀，同时该保护结构可以降低接触电阻，大大提高了薄膜晶体管的使用性能。根据本发明的实施例，步骤S300中，在所述有源层和栅绝缘层远离所述衬底的一侧依次形成所述保护层、欧姆接触层和所述电极层；步骤S400中，通过构图工艺依次形成所述源漏电极、欧姆接触结构和所述保护结构。
根据本发明的实施例，通过构图工艺依次形成源漏电极、欧姆接触结构和保护结构，包括：对所述电极层进行湿法刻蚀，形成所述源漏电极；对所述欧姆接触层进行干法刻蚀，形成所述欧姆接触结构；对所述保护层进行湿法刻蚀，形成所述保护结构。。
附图说明
图1显示了根据本发明一个实施例的薄膜晶体管的结构示意图。
图2显示了根据本发明另一个实施例的薄膜晶体管的结构示意图。
图3A和图3B显示了根据本发明又一个实施例的薄膜晶体管的结构示意图。
图4显示了根据本发明一个实施例的制备薄膜晶体管的方法的流程示意图。
图5显示了根据本发明另一个实施例的制备薄膜晶体管的方法的流程示意图。
图6显示根据本发明又一个实施例的制备薄膜晶体管的方法的流程示意图。
图7A-图7E显示了根据本发明又一个实施例的制备薄膜晶体管的方法的流程示意图。
图8A-图8G显示了根据本发明再一个实施例的制备薄膜晶体管的方法的流程示意图。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种薄膜晶体管。根据本发明的实施例，参照图1，该薄膜晶体管包括：栅极10；栅绝缘层20；有源层30；源漏电极40，其中，所述有源层的材料为多晶硅，在所述源漏电极40靠近所述栅极10的表面设置有保护结构50。发明人发现，通过在源漏电极靠近所述栅极的表面设置保护结构，且保护结构可以通过湿法刻蚀处理获得，可以避免在刻蚀工艺过程对有源层的损伤，不会对有源层的沟道区发生侵蚀，同时该保护结构可以降低接触电阻，从而可以大大提升薄膜晶体管的使用性能。
根据本发明的实施例，该薄膜晶体管的具体结构没有特别限制，可以为本领域常规薄膜晶体管的结构，例如，包括但不限于底栅型薄膜晶体管或顶栅型薄膜晶体管。在本发明的一些优选实施例中，参照图1，该薄膜晶体管为为底栅型薄膜晶体管。由此，可以省去掺杂工艺和遮光层工艺，在工艺和成本上具有较大优势。
根据本发明的实施例，形成所述保护结构的材料不受特别限制，只要能够保护有源层不在刻蚀工艺过程中被损伤、且可通过湿法刻蚀工艺去除即可。在本发明的一些实施例中，所述保护结构的材料为氧化物半导体形成。由此，防止有源层不被损伤的效果较佳，且可以有效通过湿法刻蚀去除，不对有源层造成侵蚀。
根据本发明的实施例，所述氧化物半导体的具体种类也没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以采用的氧化物半导体包括但不限于铟镓锌氧化物、氧化铟锌和氧化锌中的至少一种。由此，具有较好的保护效果，且易于通过湿法刻蚀去除。
根据本发明的实施例，参照图2，该薄膜晶体管进一步包括欧姆接触结构60，所述欧姆接触结构60设置在所述保护结构50和所述源漏电极40之间。发明人发现，通过设置欧姆接触结构，可以进一步降低接触电阻，提升开启电流，同时降低漏电流。特别的，当栅极加负压时，有源层中电子耗尽，主要通过热载流子(空穴)发生导电，而欧姆接触层的存在，形成的P-N结，可以有效阻止空穴漏电流，大大降低Ioff。
根据本发明的实施例，形成欧姆接触结构的具体材料没有特别限制，只要能够有效发挥降低接触电阻，提升开启电流，同时降低漏电流的作用即可。在本发明的一些实施例中，形成欧姆接触结构的材料为高浓度N型掺杂的非晶硅(n+a-Si)。由此，接触电阻较低，开启电流较高，且漏电流大大降低。
本领域技术人员可以理解，上述的薄膜晶体管还可以具有本领域常规薄膜晶体管具备的其他结构。例如，根据本发明的实施例，参照图3A和图3B，上述的薄膜晶体管还可以包括衬底100，以对薄膜晶体管提供支撑作用。
在本发明的另一方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的薄膜晶体管。该阵列基板具有前面所述的薄膜晶体管的全部特征和优点，在此不再一一赘述。
本领域技术人员可以理解，除了上述薄膜晶体管外，本发明所述的阵列基板还具备常规阵列基板的其他必要结构和部件，例如栅线、数据线及必要的电路结构等，在此不再一一赘述。
在本发明的再一方面，本发明提供了一种电子设备。根据本发明的实施例，该电子设备包括前面所述的阵列基板。该电子设备具有前面所述的阵列基板的全部特征和优点，在此不再一一赘述。
根据本发明的实施例，该电子设备的具体种类不受特别限制，可以为任何设置有阵列基板的电子设备。在本发明的一些实施例中，该电子设备包括但不限于显示装置、手机、平板电脑、游戏机、电视机等。
本领域技术人员可以理解，除了前面所述的阵列基板，该电子设备还包括常规电子设备的其他必要结构和部件，例如，以显示面板为例，可以具有阵列基板、彩膜基板、填充于阵列基板和彩膜基板之间的液晶、背光模组等。
在本发明的又一方面，本发明提供了一种制备前面所述的薄膜晶体管的方法。根据本发明的实施例，参照图4，该方法可以包括以下步骤：
S100：在衬底上形成栅极和栅绝缘层。
具体的，该步骤中，可以采用本领域任何已知的形成栅极和栅绝缘层的方法进行，例如，包括但不限于通过物理气相沉积或化学气相沉积方法形成栅极和栅绝缘层，具体可以为真空溅射、淀积等方法。本领域技术人员可以理解，该步骤中，可以直接在预定位置形成栅极和栅绝缘层，也可以预先在衬底上形成整面的层结构，然后通过刻蚀等工艺进行图形化，另外，也可以包括掺杂等步骤。
根据本发明的实施例，衬底、栅极和栅绝缘层的材质不受特别限制，可以采用本领域常规的材料形成衬底、栅极和栅绝缘层，例如，衬底包括但不限于为玻璃衬底，栅极可以为金属栅极等，形成栅绝缘层的材料可以为聚合物、氧化物等。
S200：形成有源层。
具体的，该步骤中，可以先形成覆盖栅绝缘层的层结构，然后通过图案化等操作形成满足要求的有源层。形成有源层的方法可以为物理气相沉积或化学气相沉积，具体可以为真空溅射、淀积等方法。
根据本发明的实施例，形成有源层的材料可以为多晶硅。由此，薄膜晶体管具有良好的使用性能。具体的，可以预先在栅绝缘层的上表面形成非晶硅层，然后通过准分子激光晶化工艺，将非晶硅层转化为多晶硅层，然后通过图案化获得有源层。
S300：在所述有源层和栅绝缘层远离所述衬底的一侧依次形成保护层和电极层。
根据本发明的实施例，可以通过物理气相沉积或化学气相沉积方法形成保护层和电极层。形成该保护层的材料可以为氧化物半导体，具体的，包括但不限于铟镓锌氧化物、氧化铟锌和氧化锌中的至少一种。由此，具有较好的保护效果，且易于通过湿法刻蚀去除。形成电极层的材料可以为本领域任何可以形成源漏电极的材料，本领域技术人员可以根据需要进行选择。
根据本发明的实施例，该步骤中，可以通过物理气相沉积或化学气相沉积，例如，包括但不限于真空溅射、淀积等方法形成该保护层和电极层。
S400：通过构图工艺依次形成源漏电极和保护结构。
根据本发明的实施例，该步骤中，采用湿法刻蚀对电极层和保护层进行刻蚀处理，不会对有源层产生损伤，有效提升薄膜晶体管的使用性能。
发明人发现，通过该方法可以快速有效的制备获得前面所述的薄膜晶体管，且由于在源漏电极靠近栅极的表面形成保护结构，其可以通过湿法刻蚀工艺处理获得，从而可以有效避免干法刻蚀过程中对有源层造成损伤，不会对有源层造成侵蚀，同时该保护结构可以降低接触电阻，大大提高了薄膜晶体管的使用性能。
根据本发明的实施例，有源层的材料为多晶硅。由此，有源层不会在湿法刻蚀步骤中造成损伤，干法刻蚀步骤中也可以通过保护层得到理想的保护，薄膜晶体管的使用性能得到显著提升。
根据本发明的实施例，参照图5，步骤S300中，在所述有源层和栅绝缘层远离所述衬底的一侧依次形成所述保护层、欧姆接触层和所述电极层；步骤S400中，通过构图工艺依次形成所述源漏电极、欧姆接触结构和所述保护结构。发明人发现，通过设置欧姆接触结构，可以进一步降低接触电阻，提升开启电流，同时降低漏电流。特别的，当栅极加负压时，有源层中电子耗尽，主要通过热载流子(空穴)发生导电，而欧姆接触层的存在，形成的P-N结，可以有效阻止空穴漏电流，大大降低Ioff。
根据本发明的实施例，形成欧姆接触层的材料可以为n+a-Si，由此，接触电阻较低，开启电流较高，且漏电流大大降低。
根据本发明的实施例，参照图6，通过构图工艺依次形成源漏电极、欧姆接触结构和保护结构，包括：S410：对所述电极层进行湿法刻蚀，形成所述源漏电极；S420：对所述欧姆接触层进行干法刻蚀，形成所述欧姆接触结构；S430：对所述保护层进行湿法刻蚀，形成所述保护结构。
具体的，首先可以通过湿法刻蚀对电极层进行刻蚀处理，然后通过干法刻蚀对欧姆接触层进行刻蚀处理，接着，再通过湿法刻蚀对保护层进行刻蚀处理，该通过干法刻蚀对欧姆接触层进行刻蚀处理过程中，由于保护层的存在，可以有效避免有源层在干法刻蚀中造成损伤，且保护层可以通过湿法刻蚀进行图案化，不会侵蚀有源层，进而大大提高了薄膜晶体管的使用性能。
在本发明的一个具体示例中，参照图7A-图7E，制备前面所述的薄膜晶体管的方法包括：
在衬底100上形成栅极10(参照图7A)；
在衬底100和栅极10的上表面依次形成栅绝缘层20和非晶硅层，并对非晶硅层进行准分子激光晶化处理，以形成多晶硅层32(参照图7B)；
对多晶硅层32进行图案化处理，以形成有源层30，其中，有源层30在栅极10上的正投影面积小于栅极10的面积(参照图7C)；
在有源层30和栅绝缘层20的上表面依次形成保护层52和电极层42(参照图7D)；
对保护层52和电极层42进行湿法刻蚀，以形成保护结构50和源漏电极40(参照图7E)，即得薄膜晶体管。
根据本发明的一个具体示例，参照图8A-图8G，制备薄膜晶体管的方法包括：
在衬底100上形成栅极10(参照图8A)；
在衬底100和栅极10的上表面依次形成栅绝缘层20和非晶硅层，并对非晶硅层进行准分子激光晶化处理，以形成多晶硅层32(参照图8B)；
对多晶硅层32进行图案化处理，以形成有源层30，其中，有源层30在栅极10上的正投影面积小于栅极10的面积(参照图8C)；
在有源层30和栅绝缘层20的上表面依次形成保护层52、欧姆接触层62和电极层42(参照图8D)；
利用湿法刻蚀对电极层42进行刻蚀，以形成源漏电极40(参照图8E)；
利用干法刻蚀对欧姆接触层进行刻蚀，以形成欧姆接触结构60(参照图8F)；
利用湿法刻蚀对保护层52进行刻蚀，以形成保护结构50(参照图8G)，即得薄膜晶体管。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种薄膜晶体管，其特征在于，包括：
衬底；
栅极；
栅绝缘层；
有源层，所述有源层的材料为多晶硅；
源漏电极；
保护结构，所述保护结构设置在所述源漏电极靠近所述栅极的表面，且与所述有源层相接触，所述保护结构的材料为氧化物半导体，所述氧化物半导体包括铟镓锌氧化物、氧化铟锌和氧化锌中的至少一种；
欧姆接触结构，所述欧姆接触结构设置在所述保护结构和所述源漏电极之间；
其中，所述欧姆接触结构采用干法刻蚀形成，所述保护结构采用湿法刻蚀形成，
所述保护结构在所述衬底上的正投影和所述欧姆接触结构在所述衬底上的正投影的形状相同。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述欧姆接触结构的材料为n+a-Si。
4.一种阵列基板，其特征在于，包括权利要求1-3中任一项所述的薄膜晶体管。
5.一种电子设备，其特征在于，包括权利要求4所述的阵列基板。
6.一种制备薄膜晶体管的方法，其特征在于，包括：
S100：在衬底上形成栅极和栅绝缘层；
S200：形成有源层，所述有源层的材料为多晶硅；
S300：在所述有源层和栅绝缘层远离所述衬底的表面上依次形成保护层、欧姆接触层和电极层，所述保护结构的材料为氧化物半导体，所述氧化物半导体包括铟镓锌氧化物、氧化铟锌和氧化锌中的至少一种；
S400：通过构图工艺依次形成源漏电极、欧姆接触结构和保护结构；
其中，所述欧姆接触结构采用干法刻蚀形成，所述保护结构采用湿法刻蚀形成，
所述保护结构在所述衬底上的正投影和所述欧姆接触结构在所述衬底上的正投影的形状相同。
7.根据权利要求6所述的方法，其特征在于，所述通过构图工艺依次形成源漏电极、欧姆接触结构和保护结构，包括：
对电极层进行湿法刻蚀，形成源漏电极；
对欧姆接触层进行干法刻蚀，形成欧姆接触结构；
对保护层进行湿法刻蚀形成保护结构。
CN201710084366.5A 2017-02-16 2017-02-16 薄膜晶体管及其制备方法、阵列基板及电子设备 Expired - Fee Related CN106876476B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710084366.5A CN106876476B (zh) 2017-02-16 2017-02-16 薄膜晶体管及其制备方法、阵列基板及电子设备
PCT/CN2017/115620 WO2018149218A1 (zh) 2017-02-16 2017-12-12 薄膜晶体管及其制备方法、阵列基板及电子设备
US16/078,160 US11264507B2 (en) 2017-02-16 2017-12-12 Thin film transistor and method for manufacturing the same, array substrate and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710084366.5A CN106876476B (zh) 2017-02-16 2017-02-16 薄膜晶体管及其制备方法、阵列基板及电子设备

Publications (2)

Publication Number Publication Date
CN106876476A CN106876476A (zh) 2017-06-20
CN106876476B true CN106876476B (zh) 2020-04-17

Family

ID=59166064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710084366.5A Expired - Fee Related CN106876476B (zh) 2017-02-16 2017-02-16 薄膜晶体管及其制备方法、阵列基板及电子设备

Country Status (3)

Country Link
US (1) US11264507B2 (zh)
CN (1) CN106876476B (zh)
WO (1) WO2018149218A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US10651257B2 (en) 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN108039352B (zh) * 2017-12-18 2020-06-05 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN110071176B (zh) * 2019-04-08 2021-11-02 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板
CN110707047B (zh) * 2019-09-17 2022-07-01 昆山龙腾光电股份有限公司 阵列基板及制作方法和显示面板
CN114068722A (zh) * 2020-08-04 2022-02-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
CN113113427A (zh) * 2021-03-23 2021-07-13 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972245A (zh) * 2014-03-12 2014-08-06 友达光电股份有限公司 像素结构与其制造方法
CN105742186A (zh) * 2016-03-09 2016-07-06 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6580127B1 (en) * 1999-09-30 2003-06-17 International Business Machines Corporation High performance thin film transistor and active matrix process for flat panel displays
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
EP1768464A1 (en) * 2004-04-05 2007-03-28 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device
JP5172178B2 (ja) * 2007-03-15 2013-03-27 三菱電機株式会社 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
WO2010032629A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101558534B1 (ko) * 2008-09-24 2015-10-08 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR101790176B1 (ko) * 2010-11-02 2017-10-25 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101895421B1 (ko) 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130134100A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101992341B1 (ko) * 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
CN103840009B (zh) * 2012-11-26 2016-07-27 瀚宇彩晶股份有限公司 像素结构
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR102192035B1 (ko) * 2013-12-02 2020-12-17 삼성디스플레이 주식회사 접촉 감지 센서를 포함하는 플렉서블 표시 장치
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN104241394A (zh) 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
KR102260886B1 (ko) 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
US20170090236A1 (en) * 2015-09-28 2017-03-30 Apple Inc. Bonding Pads for Displays
TWI569456B (zh) * 2015-10-15 2017-02-01 友達光電股份有限公司 薄膜電晶體及其製造方法
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
CN106531692A (zh) * 2016-12-01 2017-03-22 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN106876476B (zh) 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972245A (zh) * 2014-03-12 2014-08-06 友达光电股份有限公司 像素结构与其制造方法
CN105742186A (zh) * 2016-03-09 2016-07-06 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置

Also Published As

Publication number Publication date
CN106876476A (zh) 2017-06-20
US20210193841A1 (en) 2021-06-24
US11264507B2 (en) 2022-03-01
WO2018149218A1 (zh) 2018-08-23

Similar Documents

Publication Publication Date Title
CN106876476B (zh) 薄膜晶体管及其制备方法、阵列基板及电子设备
EP3200230B1 (en) Thin film transistor component, array substrate and manufacturing method therefor, and display device
CN109148482B (zh) 显示背板及其制备方法、显示装置
US20100044708A1 (en) Thin film transistor, pixel structure and fabrication methods thereof
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
US20180175204A1 (en) Thin Film Transistor and Fabrication Method Thereof, Array Substrate and Display Device
US20160247823A1 (en) Ltps tft array substrate, its manufacturing method, and display device
WO2018214732A1 (zh) 阵列基板及其制备方法、显示装置
CN106449667A (zh) 阵列基板及其制作方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN108565247A (zh) Ltps tft基板的制作方法及ltps tft基板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN203456471U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN107017267A (zh) 阵列基板及其制备方法、显示装置
WO2019134313A1 (en) Thin film transistor, display substrate, display panel, and method of fabricating thin film transistor
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN110676266A (zh) Tft基板及其制备方法、显示装置
CN109300990A (zh) 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置
US11088287B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN115411054A (zh) 阵列基板及其制备方法和显示装置
CN108598040A (zh) 阵列基板及其制造方法、驱动晶体管、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200417

CF01 Termination of patent right due to non-payment of annual fee