CN115411054A - 阵列基板及其制备方法和显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板及其制备方法和显示装置，阵列基板包括显示区和围绕其设置的边框区，阵列基板包括基板、驱动晶体管、开关晶体管和栅极驱动晶体管。驱动晶体管和开关晶体管设置于基板上。驱动晶体管和开关晶体管位于显示区，驱动晶体管包括第一有源部。开关晶体管包括第二有源部。栅极驱动晶体管位于边框区。栅极驱动晶体管包括第三有源部。其中，第一有源部、第二有源部和第三有源部的材料相同。第二有源部的载流子浓度和第三有源部的载流子浓度均大于第一有源部的载流子浓度，使得可以提高开关晶体管和栅极驱动晶体管的迁移率的同时，提高驱动晶体管的稳定性，从而保证了阵列基板中的不同区域对晶体管性能的要求。

Description

阵列基板及其制备方法和显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法和显示装置。

背景技术

阵列基板中通常包括薄膜晶体管(Thin Film Transistor，TFT)，TFT通常主要有非晶硅晶体管，多晶硅晶体管以及氧化物半导体晶体管三类，非晶硅晶体管的有源层由非晶硅形成，因非晶硅晶体管的有源层第采用非晶硅形成，使得非晶硅晶体管的制程简单、均匀性好且迁移率低。多晶硅晶体管的有源层是由多晶硅形成，使得多晶硅晶体管的迁移率高，但制程复杂，且均匀性不好。氧化物半导体晶体管的有源层是采用氧化物半导体，其均匀性好、迁移率高、制程简单，且成本低。

阵列基板中的不同区域，对TFT性能的需求不同。如，显示区中的TFT要求具有稳定性高且较低的关态电流的特性，边框区中的TFT要求具有较高的迁移率。而目前，采用同种材料形成的有源层的晶体管，无法满足不同区域对晶体管性能的需求，导致阵列基板的性能不佳。

发明内容

本申请实施例提供一种阵列基板及其制备方法和显示装置，提高开关晶体管和栅极驱动晶体管的迁移率的，且提高驱动晶体管的稳定性。

本申请提供一种阵列基板，所述阵列基板包括显示区和围绕所述显示区设置的边框区，所述阵列基板包括：

基板；

驱动晶体管和开关晶体管，设置于所述基板上，所述驱动晶体管和所述开关晶体管位于所述显示区，所述驱动晶体管包括第一有源部，所述开关晶体管包括第二有源部；以及

栅极驱动晶体管，设置于所述基板上，所述栅极驱动晶体管位于所述边框区，所述栅极驱动晶体管包括第三有源部；

其中，所述第一有源部、所述第二有源部和所述第三有源部的材料均相同，所述第二有源部的载流子浓度和所述第三有源部的载流子浓度均大于所述第一有源部的载流子浓度。

可选的，在本申请的一些实施例中，所述第二有源部的厚度和所述第三有源部的厚度均大于所述第一有源部的厚度。

可选的，在本申请的一些实施例中，所述第二有源部的厚度和所述第三有源部的厚度相同。

可选的，在本申请的一些实施例中，所述第二有源部的宽度和所述第三有源部的宽度均小于所述第一有源部的宽度。

可选的，在本申请的一些实施例中，所述驱动晶体管、所述开关晶体管和所述栅极驱动晶体管同层设置，所述驱动晶体管位于所述开关晶体管远离所述栅极驱动晶体管的一侧，所述第一有源部、所述的第二有源部和所述的第三有源部同层且间隔设置于所述基板上。

可选的，在本申请的一些实施例中，所述第一有源部的厚度为99-999埃，所述第二有源部的厚度和所述第三有源部的厚度均为100-1000埃。

可选的，在本申请的一些实施例中，所述第一有源部的厚度为150-349埃，所述第二有源部的厚度和所述第三有源部的厚度为350-1000埃。

可选的，在本申请的一些实施例中，所述第一有源部的材料、所述第二有源部的材料和所述第三有源部的材料中均至少含有铟元素和锌元素。

可选的，在本申请的一些实施例中，所述第一有源部、所述第二有源部和所述第三有源部的材料均包括金属氧化物半导体。

本申请还提供一种显示装置，所述显示装置包括如上所述的阵列基板。

本申请还提供一种阵列基板的制备方法，所述阵列基板包括显示区和围绕所述显示区设置的边框区，所述制备方法包括：

提供一基板；和

在所述基板上设置第一半导体材料，并进行图案化处理形成第一有源部，所述第一有源部位于所述显示区；在所述基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，所述第二有源部位于所述显示区，所述第三有源部位于所述边框区；

或者，

在所述基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，所述第二有源部位于所述显示区，所述第三有源部位于所述边框区；在所述基板上设置第一半导体材料，并进行图案化处理形成第一有源部，所述第一有源部位于所述显示区；

其中，所述第一半导体材料和所述第二半导体材料相同，所述第二有源部的载流子浓度和所述第三有源部的载流子浓度均大于所述第一有源部的载流子浓度。

本申请公开了一种阵列基板及其制备方法和显示装置，阵列基板包括显示区和围绕显示区设置的边框区，阵列基板包括基板、驱动晶体管、开关晶体管和栅极驱动晶体管。驱动晶体管和开关晶体管设置于基板上。驱动晶体管和开关晶体管位于显示区，驱动晶体管包括第一有源部。开关晶体管包括第二有源部。栅极驱动晶体管位于边框区。栅极驱动晶体管包括第三有源部。其中，第一有源部、第二有源部和第三有源部的材料均相同。第二有源部的载流子浓度和第三有源部的载流子浓度均大于第一有源部的载流子浓度，使得可以提高开关晶体管和栅极驱动晶体管的迁移率的同时，提高驱动晶体管的稳定性，从而保证了阵列基板中的不同区域对晶体管性能的要求。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的阵列基板的结构示意图。

图2是本申请实施例提供的阵列基板中的有源部的载流子浓度与迁移率的关系示意图。

图3是本申请实施例提供的阵列基板中的开关晶体管的平面示意图。

图4是本申请实施例提供的阵列基板中的开关晶体管和栅极驱动晶体管的电流与电压的第一种数据图。

图5是本申请实施例提供的阵列基板中的开关晶体管和栅极驱动晶体管的电流与电压的第二种数据图。

图6是本申请实施例提供的阵列基板中的开关晶体管和栅极驱动晶体管的电流与电压的第三种数据图。

图7是本申请实施例提供的阵列基板的制备方法的步骤流程图。

附图标记：

阵列基板10；显示区11；边框区12；基板100；缓冲层200；驱动晶体管300；第一有源部310；遮光部320；第一栅绝缘部330；第一栅极340；第一源极350；第一漏极360；开关晶体管400；第二有源部410；第二栅绝缘部420；第二栅极430；第二源极440；第二漏极450；栅极驱动晶体管500；第三有源部510；第三栅绝缘部520；第三栅极530；第三源极540；第三漏极550；层间介质层600；第一通孔601；第二通孔602；第三通孔603；第四通孔604；第五通孔605；第六通孔606；第七通孔607；钝化层700。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。在本申请中，“反应”可以为化学反应或物理反应。

本申请公开了一种阵列基板及其制备方法和显示装置。阵列基板包括显示区和围绕显示区设置的边框区。阵列基板包括基板、驱动晶体管、开关晶体管和栅极驱动晶体管。驱动晶体管和开关晶体管设置于基板上。驱动晶体管和开关晶体管位于显示区，驱动晶体管包括第一有源部。开关晶体管包括第二有源部。栅极驱动晶体管位于边框区。栅极驱动晶体管包括第三有源部。其中，第一有源部、第二有源部和第三有源部的材料相同。第二有源部的载流子浓度和第三有源部的载流子浓度均大于第一有源部的载流子浓度。

在本申请中，载流子浓度与迁移率成正比，因此，将第二有源部的载流子浓度和第三有源部的载流子浓度设置为均大于第一有源部的载流子浓度，使得可以提高开关晶体管和栅极驱动晶体管的迁移率的同时，提高驱动晶体管的稳定性，从而保证了阵列基板中的不同区域对晶体管性能的要求。

请参阅图1，本申请提供一种阵列基板10。阵列基板10包括显示区11和围绕显示区11设置的边框区12。阵列基板10包括基板100、缓冲层200、驱动晶体管300、开关晶体管400、栅极驱动晶体管500、层间介质层600和钝化层700。

驱动晶体管300和开关晶体管400设置于基板100上，且位于显示区11。驱动晶体管300包括第一有源部310。开关晶体管400包括第二有源部410。栅极驱动晶体管500设置于基板100上，且位于边框区12。栅极驱动晶体管500包括第三有源部510。其中，第一有源部310、第二有源部410和第三有源部510的材料均相同。第二有源部410的载流子浓度和第三有源部510的载流子浓度均大于第一有源部310的载流子浓度。具体的，驱动晶体管300、开关晶体管400和栅极驱动晶体管500同层设置，使得可以快速制备阵列基板10。驱动晶体管300位于开关晶体管400远离栅极驱动晶体管500的一侧。第一有源部310、第二有源部410和第三有源部510同层且间隔设置于基板100上。阵列基板10还包括层间介质层600和缓冲层200。阵列基板10还包括遮光部320。驱动晶体管300还包括第一栅绝缘部330、第一栅极340、第一源极350和第一漏极360。开关晶体管400还包括第二栅绝缘部420、第二栅极430、第二源极440和第二漏极450。栅极驱动晶体管500还包括第三栅绝缘部520、第三栅极530、第三源极540和第三漏极550。

接着，遮光部320设置于基板100上。缓冲层200覆盖基板100以及遮光部320上。第一有源部310、第二有源部410和第三有源部510同层且间隔设置于缓冲层200上。第二有源部410设置于第一有源部310和第三有源部510之间。第一有源部310位于遮光部320的上方，且遮光部320在基板100上的正投影中覆盖第一有源部310在基板100上的正投影。第一有源部310、第二有源部410和第三有源部510均包括沟道区和设置于沟道区两侧的非沟道区。第一栅绝缘部330、第二栅绝缘部420以及第三栅绝缘部520同层且间隔设置。

第一栅绝缘部330位于第一有源部310上。第二栅绝缘部420位于第二有源部410上。第三栅绝缘部520位于第三有源部510上。第一栅极340、第二栅极430以及第三栅极530同层且间隔设置。第一栅极340位于第一栅绝缘部330上。第二栅极430位于第二栅绝缘部420上。第三栅极530位于第三栅绝缘部520上。层间介质层600覆盖第一有源部310、第二有源部410、第三有源部510、第一栅绝缘部330、第二栅绝缘部420、第三栅绝缘部520、第一栅极340、第二栅极430以及第三栅极530。层间介质层600具有第一通孔601、第二通孔602、第三通孔603、第四通孔604、第五通孔605、第六通孔606和第七通孔607。第一通孔601和第二通孔602贯穿层间介质层600以暴露第一有源部310。第三通孔603贯穿层间介质层600以及缓冲层200以暴露遮光部320。第四通孔604和第五通孔605贯穿层间介质层600以暴露第二有源部410。第六通孔606和第七通孔607贯穿层间介质层600暴露第三有源部510。第一源极350、第一漏极360、第二源极440、第二漏极450、第三源极540和第三漏极550同层且间隔设置于层间介质层600上。第一漏极360延伸入第一通孔601与第一有源部310的一端连接。第一源极350延伸入第二通孔602与第一有源部310的另一端连接，且第一源极350延伸入第三通孔603中与遮光部320连接。第二漏极450延伸入第四通孔604与第二有源部410的一端连接。第二源极440延伸入第五通孔605与第二有源部410的另一端连接。第三漏极550延伸入第六通孔606与第三有源部510的一端连接。第三源极540延伸入第七通孔607与第三有源部510的另一端连接。

请参阅图2，在本申请中，在温度相同的情况下，载流子浓度与迁移率成正比，因此，将第二有源部410的载流子浓度和第三有源部510的载流子浓度设置为均大于第一有源部310的载流子浓度，使得可以提高开关晶体管400和栅极驱动晶体管500的迁移率的同时，提高驱动晶体管300的稳定性，从而保证了阵列基板10中的不同区域对晶体管性能的要求。

请继续参阅图1，在一实施例中，第一有源部310的材料、第二有源部410的材料和第三有源部510的材料相同。第二有源部410的厚度T₂和第三有源部510的厚度T₃均大于第一有源部310的厚度T₁。

在本申请中，因经试验证明，膜层的载流子浓度的高低与膜层的厚度的高低以及膜层材料的载流子浓度的高低成正比。因此，在其他条件不变的前提下，也即膜层材料相同的情况下，通过将第二有源部410的厚度T₂和第三有源部510的厚度T₃设置均大于第一有源部310的厚度T₁，使得第二有源部410的载流子浓度和第三有源部510的载流子浓度均大于第一有源部310的载流子浓度，从而使得可以提高开关晶体管400和栅极驱动晶体管500的迁移率的同时，提高驱动晶体管300的稳定性，从而保证了阵列基板10中的不同区域对晶体管性能的要求。

进一步的，在本申请中，第二有源部410的厚度和第三有源部510的厚度相同。由此，在制成阵列基板100时，可通过同一掩膜板图案化形成第二有源部410和第三有源部510，简化工艺。

在一实施例中，第二有源部410的材料的载流子浓度和第三有源部510的材料的载流子浓度均大于第一有源部310的材料的载流子浓度。第二有源部410的厚度T₂和第三有源部510的厚度T₃均大于第一有源部310的厚度T₁。

在本申请实施例中，通过将第二有源部410的厚度T₂和第三有源部510的厚度T₃设置为均大于第一有源部310的厚度T₁的基础之上，将第二有源部410的材料的载流子浓度和第三有源部510的材料的载流子浓度设置为均大于第一有源部310的材料的载流子浓度，也即通过膜层的材料以及膜层的厚度这两个条件来共同改变膜层的载流子浓度，使得可以保证了阵列基板10中的不同区域对晶体管性能的要求，同时避免只通过增大膜层的厚度来提高膜层的迁移率，而导致阵列基板10的厚度增加，不利于实现轻薄化设计。

请参阅图3，在一实施例中，第二有源部410的宽度W₂和第三有源部510的宽度均小于第一有源部310的宽度。也即，在第二有源部410的厚度T₂和第三有源部510的厚度T₃均大于第一有源部310的厚度T₁的基础上，将第二有源部410的宽度W₂和第三有源部510的宽度设置为均小于第一有源部310的宽度。其中，驱动晶体管300和栅极驱动晶体管500的结构可参阅图3所示的开关晶体管400的结构。

电流公式为

I_DS为晶体管的工作电流，W为有源部的宽度，L为有源部的长度。μ为晶体管的迁移率，C_i为单位面积下的栅极电容，V_GS为源极对栅极的电压，V_DS为漏极对栅极的电压，V_th为晶体管的阈值电压。

根据电流公式可知，在电流不变的情况下，因第二有源部410的厚度T₂和第三有源部510的厚度T₃均大于第一有源部310的厚度T₁的，使得第二有源部410的迁移率和第三有源部510的迁移率均大于第一有源部310的迁移率，在不改变C_i、V_GS、V_DS以及V_th的情况下，随着有源部的迁移率的升高，即便降低有源部的宽长比，也不影响晶体管的工作电流。因此，本申请将第二有源部410的宽度W₂和第三有源部510的宽度设置为均小于第一有源部310的宽度，在保证了阵列基板10中的不同区域对晶体管性能的要求的同时，可以减小栅极驱动晶体管500和开关晶体管400的尺寸，而栅极驱动晶体管500设置在边框区12，使得栅极驱动晶体管500占用边框区12的面积降低，从而实现窄边框设计；开关晶体管400设置在显示区11，开关晶体管400的尺寸降低会使得开关晶体管400占用显示区11的面积降低，从而使得子像素的大小降低，使得显示区11中可以放置开关晶体管400的数量比现有技术中放置开关晶体管400的数量多，从而使得子像素的数量增多，从而提高阵列基板10的分辨率。

需要说明的是，图3仅示出开关晶体管400的平面图，没有画出驱动晶体管300和栅极驱动晶体管500的平面图，并不意味这没有，仅是将开关晶体管400作为示例进行说明，需要说明的是，开关晶体管400的平面结构与驱动晶体管300以及栅极驱动晶体管500的平面结构相同，开关晶体管400的平面结构与驱动晶体管300以及栅极驱动晶体管500的平面结构不同之处在于第一有源部310的宽度与第二有源部410的宽度W₂以及第三有源部510的宽度不同。

请继续参阅图1，在本申请中，第一有源部310、第二有源部410和第三有源部510的材料均包括金属氧化物半导体、低温多晶硅或其它半导体材料。

在一实施例中，第一有源部310的材料、第二有源部410的材料和第三有源部510的材料中均至少含有铟元素和锌元素。具体的，第一有源部310的材料、第二有源部410的材料和第三有源部510的材料包括铟镓锌氧化物、铟锌锡氧化物和铟镓锌锡氧化物中的至少一种。其中，铟锌锡氧化物的载流子浓度大于铟镓锌锡氧化物的载流子浓度。铟镓锌锡氧化物的载流子浓度大于铟镓锌氧化物的载流子浓度。第一有源部310的材料、第二有源部410的材料和第三有源部510的材料也可以为其他材料，此处不限制。

在本申请中，因设置有铟和锌的材料的载流子浓度较高，因此，第一有源部310、第二有源部410和第三有源部510均采用含有铟和锌的材料形成，使得可以进一步提高开关晶体管400和栅极驱动晶体管500的迁移率的同时，进一步提高驱动晶体管300的稳定性，从而进一步保证了阵列基板10中的不同区域对晶体管性能的要求。

在一实施例中，第一有源部310的厚度T₁为99-999埃。第二有源部410的厚度T₂和第三有源部510的厚度T₃均为100-1000埃。具体的，第一有源部310的厚度T₁可以为99埃、200埃、300埃、600埃或999埃等。第二有源部410的厚度T₂和第三有源部510的厚度T₃可以为100埃、400埃、800埃、900埃或1000埃等。在此不一一列举，只要在上述厚度范围内满足第二有源部410的厚度和第三有源部510的厚度均大于第一有源部310的厚度即可。

在本申请中，将第一有源部310的厚度T₁为99-999埃。第二有源部410的厚度T₂和第三有源部510的厚度T₃均为100-1000埃，使得可以进一步提高开关晶体管400和栅极驱动晶体管500的迁移率的同时，进一步提高驱动晶体管300的稳定性，从而进一步保证了阵列基板10中的不同区域对晶体管性能的要求。

在一实施例中，第一有源部310的厚度T₁为150-349埃。第二有源部410的厚度T₂和第三有源部510的厚度T₃为350-1000埃。具体的，第一有源部310的厚度T₁可以为150埃、200埃、300埃、340埃或349埃等。第二有源部410的厚度T₂和第三有源部510的厚度T₃可以为350埃、400埃、800埃、900埃或1000埃等。

在一实施例中，遮光部320为金属。金属包括铜、钼和钛中至少一种。在申请中，采用金属形成遮光部320，使得遮光部320可以避免外界光线射入第一有源部310的同时，可以充当走线，同时增加布线设计空间。

在一实施例中，遮光部320的厚度h₁为500-20000埃。具体的，遮光部320的厚度h₁可以为500埃、1000埃、5000埃、10000埃、15000埃或20000埃等。在本申请中，将遮光部320的厚度h₁设置为500-20000埃，使得光线不易穿透遮光部320，降低了外界光线对第一有源部310的影响，从而保证了驱动晶体管300的稳定性。

在一实施例中，缓冲层200的材料包括氮化硅、氮氧化硅和氧化硅中的至少一种。缓冲层200的厚度h₂为300-10000埃。具体的，缓冲层200的厚度h₂可以为300埃、2000埃、5000埃、8000埃或10000埃等。

在一实施例中，第一栅绝缘部330、第二栅绝缘部420和第三栅绝缘部520的材料均包括氮化硅和氧化硅中的至少一种。第一栅绝缘部330可以由一层或多层膜层结构构成。第二栅绝缘部420和第三栅绝缘部520亦如此，此处不再赘述。

在一实施例中，第一栅绝缘部330的厚度、第二栅绝缘部420的厚度和第三栅绝缘部520的厚度均为1000-3000埃。具体的，第一栅绝缘部330的厚度、第二栅绝缘部420的厚度和第三栅绝缘部520的厚度均可以为1000埃、1500埃、2000埃或3000埃等。将第一栅绝缘部330的厚度、第二栅绝缘部420的厚度和第三栅绝缘部520的厚度均设置为1000-3000埃，可以避免第一栅极340、第二栅极430和第三栅极530中电子向第一有源部310、第二有源部410和第三有源部510的扩散，保证驱动晶体管300、栅极驱动晶体管500以及开关晶体管400的性能。

在一实施例中，层间介质层600的材料包括氮化硅和氧化硅中的至少一种。层间介质层600的厚度为2000-10000埃。层间介质层600的可以为2000埃、5000埃、8000埃、9000埃或10000埃等。

在一实施例中，第一源极350、第一漏极360、第二源极440、第二漏极450、第三源极540和第三漏极550的材料均包括钼、铜、铝和钛中的至少一种，也可以是合金。第一源极350、第一漏极360、第二源极440、第二漏极450、第三源极540和第三漏极550的厚度为2000-10000埃。第一源极350、第一漏极360、第二源极440、第二漏极450、第三源极540和第三漏极550的厚度可以为2000埃、5000埃、8000埃、9000埃或10000埃等。

在一实施例中，钝化层700的材料包括氮化硅和氧化硅中的至少一种。钝化层700的厚度为1000-5000埃。具体的，钝化层700的厚度可以为1000埃、2000埃、4000埃或5000埃。

在另一实施例中，驱动晶体管300位于开关晶体管400靠近栅极驱动晶体管500的一侧。

在另一实施例中，驱动晶体管300与开关晶体管400以及栅极驱动晶体管500位于不同层。

在另一实施例中，驱动晶体管300、开关晶体管400以及栅极驱动晶体管500也可以为底栅晶体管，此处不限制。

请参阅图4-图6，作为示例，将第二有源部410的厚度T₂和第三有源部510的厚度T₃均设置为相同，图4-图6中的厚度T即为第二有源部410的厚度T₂和第三有源部510的厚度T₃。需要说明的是，在图4-图6中，I_D即为电流公式中的I_DS。V_G即为电流公式中的V_GS。V_D即为电流公式中的V_DS。图4中，宽长比W/L＝6.5um/6.5um，厚度T设置为300埃，将其开关晶体管400和栅极驱动晶体管500进行测试，将相应的数据代入电流公式中，得到的迁移率为12±1.58cm/Vs。图5中，宽长比W/L＝6.5um/6.5um，厚度T设置为350埃，将其开关晶体管400和栅极驱动晶体管500进行测试，将相应的数据代入电流公式中，得到的迁移率为15.3±1.1cm/Vs。图6中，宽长比W/L＝6.5um/6.5um，厚度T设置为400埃，将其开关晶体管400和栅极驱动晶体管500进行测试，将相应的数据代入电流公式中，得到的迁移率为19±1.3cm/Vs。

综上所述，将第二有源部410的厚度T₂和第三有源部510的厚度T₃设置为大于第一有源部310的厚度T₁，也即增大第二有源部410的厚度T₂和第三有源部510的厚度T₃，第一有源部310的厚度T₁保持不变，可以提高开关晶体管400和栅极驱动晶体管500的迁移率，从而保证了阵列基板10中不同的区域的对晶体管性能的要求。

本申请还提供一种显示装置，显示装置包括本申请提供的阵列基板。显示装置可以为直显显示器件，如有机发光二极管显示面板，可选的，显示装置也可以为背光显示器件，如液晶显示器件等。此处不限制。

本申请还提供一种阵列基板的制备方法，阵列基板包括显示区和围绕显示区设置的边框区，制备方法包括：

B11、提供一基板。

B12、在基板上设置第一半导体材料，并进行图案化处理形成第一有源部，第一有源部位于显示区；在基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，第二有源部位于显示区，第三有源部位于边框区；

或者，

在基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，第二有源部位于显示区，第三有源部位于边框区；在基板上设置第一半导体材料，并进行图案化处理形成第一有源部，第一有源部位于显示区；

其中，第一半导体材料和所述第二半导体材料相同，第二有源部的载流子浓度和第三有源部的载流子浓度均大于第一有源部的载流子浓度。

在本申请中，采用两道工艺制备第一有源部、第二有源部和第三有源部，使得第一有源部、第二有源部以及第三有源部的载流子迁移率不同，从而使得采用同种材料形成的有源部，可以满足不同晶体管性能的需求。

请继续参阅图1，本申请还提供一种阵列基板10的制备方法。具体描述如下。

B11、提供一基板。

请参阅图7，具体的，提供一基板100，并清洗基板100。

然后，沉积一层遮光部320的材料，并图案化形成遮光部320。

然后，在基板100以及遮光部320上沉积一层缓冲层200的材料形成缓冲层200。

B12、在基板上设置第一半导体材料，并进行图案化处理形成第一有源部，第一有源部位于显示区；在基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，第二有源部位于显示区，第三有源部位于边框区；

或者，

在基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，第二有源部位于显示区，第三有源部位于边框区；在基板上设置第一半导体材料，并进行图案化处理形成第一有源部，第一有源部位于显示区；

其中，第一半导体材料和所述第二半导体材料相同，第二有源部的载流子浓度和第三有源部的载流子浓度均大于第一有源部的载流子浓度。

具体的，在缓冲层200上沉积半导体材料IZTO，并进行图案化处理形成间隔设置的第二金属氧化物部和第三金属氧化物部。第二金属氧化物部位于显示区11。第三金属氧化物部位于边框区12。半导体材料也可以为其他，此处不限制。

然后，在缓冲层200上沉积金氧化物材料IZTO，并进行图案化处理形成间隔设置的第一金属氧化物部。第一金属氧化物部位于遮光部320的正上方。第二金属氧化物部的厚度T₂和第三金属氧化物部的厚度T₃均大于第一金属氧化物部的厚度T₁。第一半导体材料也可以为其他，此处不限制。

然后，在缓冲层200、第一金属氧化物部、第二金属氧化物部和第三金属氧化物部上沉积一层绝缘层；然后，在绝缘层上形成金属层。

利用一道黄光，先蚀刻形成间隔设置的第一栅极340、第二栅极430以及第三栅极530；然后，再利用第一栅极340、第二栅极430以及第三栅极530为自对准，蚀刻形成间隔设置的第一栅绝缘部330、第二栅绝缘部420以及第三栅绝缘部520。第一栅极340与第一栅绝缘部330对应设置。第二栅极430与第二栅绝缘部420对应设置。第三栅极530与第三绝缘部对应设置。然后，进行整面的等离子化处理，有源部被栅极覆盖的区域被导体化，电阻降低。有源部未被栅极覆盖的区域没有被导体化。也即，第一金属氧化物部形成第一有源部310，第二金属氧化物部形成第二有源部410，第三金属氧化物部形成第三有源部510。第一有源部310。第二有源部410和第三有源部510均包括沟道区和设置于沟道区两侧的非沟道区。非沟道区为N+掺杂。

然后，在第一栅极340、第二栅极430以及第三栅极530上形成层间介质层600。层间介质层600具有第一通孔601、第二通孔602、第三通孔603、第四通孔604、第五通孔605、第六通孔606和第七通孔607。第一通孔601和第二通孔602贯穿层间介质层600以暴露第一有源部310。第三通孔603贯穿层间介质层600以及缓冲层200以暴露遮光部320。第四通孔604和第五通孔605贯穿层间介质层600以暴露第二有源部410。第六通孔606和第七通孔607贯穿层间介质层600第三有源部510。

然后，在层间介质层600上形成间隔设置的第一源极350、第一漏极360、第二源极440、第二漏极450、第三源极540和第三漏极550。

然后，将钝化层700覆盖在第一源极350、第一漏极360、第二源极440、第二漏极450、第三源极540和第三漏极550上。

在另一实施例中，也可以形成第一有源部310之后，再形成第二有源部410和第三有源部510。

本申请提供一种阵列基板10及其制备方法。阵列基板10包括显示区11和围绕显示区11设置的边框区12。阵列基板10包括基板100、驱动晶体管300、开关晶体管400和栅极驱动晶体管500。驱动晶体管300和开关晶体管400间隔设置于基板100上。驱动晶体管300和开关晶体管400位于显示区11，驱动晶体管300包括第一有源部310。开关晶体管400包括第二有源部410。栅极驱动晶体管500位于边框区12。栅极驱动晶体管500包括第三有源部510。其中，第一有源部310、第二有源部410和第三有源部510的材料包括金属氧化物半导体。第二有源部410的载流子浓度和第三有源部510的载流子浓度均大于第一有源部310的载流子浓度。在温度相同的情况下，载流子浓度与迁移率成正比，因此，将第二有源部410的载流子浓度和第三有源部510的载流子浓度设置为均大于第一有源部310的载流子浓度，使得可以提高开关晶体管400和栅极驱动晶体管500的迁移率的同时，提高驱动晶体管300的稳定性，从而保证了阵列基板10中的不同区域对晶体管性能的要求。

以上对本申请实施例所提供的一种阵列基板及其制备方法和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种阵列基板，其特征在于，所述阵列基板包括显示区和围绕所述显示区设置的边框区，所述阵列基板包括：

基板；

驱动晶体管和开关晶体管，设置于所述基板上，所述驱动晶体管和所述开关晶体管位于所述显示区，所述驱动晶体管包括第一有源部，所述开关晶体管包括第二有源部；以及

栅极驱动晶体管，设置于所述基板上，所述栅极驱动晶体管位于所述边框区，所述栅极驱动晶体管包括第三有源部；

其中，所述第一有源部、所述第二有源部和所述第三有源部的材料均相同，所述第二有源部的载流子浓度和所述第三有源部的载流子浓度均大于所述第一有源部的载流子浓度。

2.根据权利要求1所述的阵列基板，其特征在于，所述第二有源部的厚度和所述第三有源部的厚度均大于所述第一有源部的厚度。

3.根据权利要求2所述的阵列基板，其特征在于，所述第二有源部的厚度和所述第三有源部的厚度相同。

4.根据权利要求2或3所述的阵列基板，其特征在于，所述第二有源部的宽度和所述第三有源部的宽度均小于所述第一有源部的宽度。

5.根据权利要求4所述的阵列基板，其特征在于，所述驱动晶体管、所述开关晶体管和所述栅极驱动晶体管同层设置，所述驱动晶体管位于所述开关晶体管远离所述栅极驱动晶体管的一侧，所述第一有源部、所述第二有源部和所述第三有源部同层且间隔设置于所述基板上。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一有源部的厚度为99-999埃，所述第二有源部的厚度和所述第三有源部的厚度均为100-1000埃。

7.根据权利要求6所述的阵列基板，其特征在于，所述第一有源部的厚度为150-349埃，所述第二有源部的厚度和所述第三有源部的厚度为350-1000埃。

8.根据权利要求7所述的阵列基板，其特征在于，所述第一有源部的材料、所述第二有源部的材料和所述第三有源部的材料中均至少含有铟元素和锌元素。

9.根据权利要求1所述的阵列基板，其特征在于，所述第一有源部、所述第二有源部和所述第三有源部的材料均包括金属氧化物半导体。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-6任一项所述的阵列基板。

11.一种阵列基板的制备方法，其特征在于，所述阵列基板包括显示区和围绕所述显示区设置的边框区，所述制备方法包括：

提供一基板；和

在所述基板上设置第一半导体材料，并进行图案化处理形成第一有源部，所述第一有源部位于所述显示区；在所述基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，所述第二有源部位于所述显示区，所述第三有源部位于所述边框区；

或者，

在所述基板上设置第二半导体材料，并进行图案化处理形成间隔设置的第二有源部和第三有源部，所述第二有源部位于所述显示区，所述第三有源部位于所述边框区；在所述基板上设置第一半导体材料，并进行图案化处理形成第一有源部，所述第一有源部位于所述显示区；

其中，所述第一半导体材料和所述第二半导体材料相同，所述第二有源部的载流子浓度和所述第三有源部的载流子浓度均大于所述第一有源部的载流子浓度。

Images