[go: up one dir, main page]

CN106165073B - 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件 - Google Patents

半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件 Download PDF

Info

Publication number
CN106165073B
CN106165073B CN201580018723.7A CN201580018723A CN106165073B CN 106165073 B CN106165073 B CN 106165073B CN 201580018723 A CN201580018723 A CN 201580018723A CN 106165073 B CN106165073 B CN 106165073B
Authority
CN
China
Prior art keywords
semiconductor substrate
resistive formation
layer
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580018723.7A
Other languages
English (en)
Other versions
CN106165073A (zh
Inventor
佐藤宪
鹿内洋志
后藤博一
篠宫胜
土屋庆太郎
萩本和德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN106165073A publication Critical patent/CN106165073A/zh
Application granted granted Critical
Publication of CN106165073B publication Critical patent/CN106165073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10P14/3416—
    • H10P14/40—
    • H10P14/3216—
    • H10P14/3254—
    • H10P14/3444—

Landscapes

  • Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明是一种半导体基板的制造方法，所述半导体基板具有：基板；所述基板上的初始层；高电阻层，其由所述初始层上的氮化物系半导体构成，且包含碳；以及，通道层，其由所述高电阻层上的氮化物系半导体构成；并且，所述半导体基板的制造方法的特征在于，在形成所述高电阻层的步骤中，使对所述半导体基板进行加热的设定温度具有梯度，并且以将高导电层形成开始时的所述设定温度与高电阻层形成结束时的所述设定温度设为不同温度的方式，来形成所述高电阻层。由此，提供一种半导体基板的制造方法，其能够降低高电阻层中的碳浓度的浓度梯度，并且能够将碳浓度设在所期望的值。

Description

半导体基板的制造方法、半导体元件的制造方法、半导体基板 以及半导体元件
技术领域
本发明涉及一种半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件。
背景技术
使用氮化物半导体而成的半导体基板，已被用在以高频且高输出运作的功率元件等。尤其，作为适用于以微波、亚毫米波、毫米波等高频带进行放大的功率元件，已知有例如高电子迁移率晶体管(High Electron Mobility Transistor：HEMT)等。
作为使用氮化物半导体而成的半导体基板，已知一种半导体基板，是在Si(硅)基板上将初始层(initial layer)、GaN(氮化镓)层、由AlGaN(氮化铝镓)构成的阻障层，依序积层而成。
GaN层中的下部的层(高电阻层)，通过提高纵向和横向的电阻，能够通过提升晶体管的关闭特性且抑制纵向漏电流，来达成高耐压化。因此，掺杂碳而在GaN结晶中形成深能阶(位准)，来抑制n型传导。
另一方面，如果GaN层中的上部(1μm左右)的层，作为通道层来发挥性能，且形成捕捉载子的能阶，则可能会成为电流坍塌(输出电流特性的再现性劣化的现象)的原因，故需要充分降低碳等浓度。(参照专利文献1～3)。
此外，在专利文献4已揭示一种通过添加Fe(铁)至GaN层中来谋求高电阻化的技术(参照图6)，也已揭示一种进一步添加碳以使Fe的能阶稳定化的技术(参照图7)。
现有技术文献
专利文献
专利文献1：日本特许第5064824号公报；
专利文献2：日本特开第2006-332367号公报；
专利文献3：日本特开第2013-070053号公报。
发明内容
发明所要解决的问题
如上述，高电阻层，利用提高碳浓度，来抑制器件(device)纵向(厚度方向)的漏电流，是为了提升晶体管的关闭特性而使用，相反的，如果碳浓度太高，反而会造成如图6所示的增加漏电流。另外，图6是表示VDS(漏极源极电压)＝800V的纵向漏电流的碳浓度相依性的图。
由图6可知，关于漏电流特性，在高电阻层的碳浓度中有最适值。因此，如果高电阻层的碳浓度有浓度梯度，则变成会部分地使用了偏离最适值的碳浓度的区域。
另外，对于氮化物半导体的成长温度，碳浓度和结晶性亦有相关性(参照图7～8：如果降低成长温度，则会增加碳浓度，并降低结晶性)。
因此，本发明人，专注于碳浓度和结晶性相对于氮化物半导体的成长温度具有相关性一事，发现为了抑制高电阻层的GaN成长中的碳浓度的变化，如图9般地将设定温度设为固定值，但是实际的基板温度会由初始层侧往通道层侧降低20℃左右。
这是因为随着氮化物半导体的成长进行，半导体基板的翘曲会朝负侧(所谓的“翘曲朝负”是指基板突出地翘曲)增加，于是半导体基板的中央部会远离作为加热源来发挥功能的基板保持台，故被认为是造成实际的基板温度下降的原因。
如果测定利用上述方法制作的半导体基板的深度方向的浓度曲线，则会发现高电阻层的碳浓度是由初始层侧往通道层侧增加，这被认为是基板温度从初始层侧往通道层侧降低的缘故。
如此，如果高电阻层的碳浓度具有浓度梯度，则如上述，会变成相当程度地使用到碳浓度偏离最适值的区域，在使用如此的半导体基板来制作半导体元件时，会有无法获得充分低的漏电流特性的问题。
于是，本发明是鉴于上述问题点而完成，其目的在于，提供一种半导体基板的制造方法，所述制造方法能够降低高电阻层的碳浓度的浓度梯度，并且能够将碳浓度设在所期望的值。
解决问题的技术手段
为了达成上述目的，本发明提供一种半导体基板的制造方法，所述半导体基板具有：基板；所述基板上的初始层；高电阻层，其由所述初始层上的氮化物系半导体构成，且包含碳；以及，通道层，其由所述高电阻层上的氮化物系半导体构成；并且，所述半导体基板的制造方法的特征在于，在形成所述高电阻层的步骤中，使对所述半导体基板进行加热的设定温度具有梯度，并且以将高电阻层形成开始时的所述设定温度与高电阻层形成结束时的所述设定温度设为不同温度的方式，来形成所述高电阻层。
如此，利用使对半导体基板进行加热的设定温度具有梯度，即使半导体基板产生翘曲亦能够降低高电阻层成长中的基板温度的变化，且能够降低高电阻层的碳浓度的浓度梯度，因此如果以成为最适当的基板温度的方式来选择半导体基板的设定温度，所述最适当的基板温度会使高电阻层的碳浓度成为最适值，并使用以如此方式制作而成的半导体基板来制作半导体元件时，能够获得充分低的漏电流特性。
此时，在形成所述高电阻层的步骤中，为了抵消由于所述半导体基板的翘曲所造成的温度降低，优选为将高电阻层形成开始时的所述设定温度与高电阻层形成结束时的所述设定温度设为不同温度。
利用如此的方式来实行高电阻层形成中的温度设定，能够更有效地降低高电阻层成长中的基板温度的变化。
此时，优选为将所述高电阻层形成结束时的所述设定温度设为高于所述高电阻层形成开始时的所述设定温度。
利用如此的方式来实行高电阻层形成中的温度设定，能够更确实地降低高电阻层成长中的基板温度的变化。
此时，优选为将所述高电阻层的厚度设为500nm以上且3μm以下。
只要高电阻层的厚度是500nm以上，便能够防止漏电流特性降低的问题，只要高电阻层的厚度是3μm以下，便能够防止半导体基板过厚的问题。
另外，本发明提供一种半导体元件的制造方法，其特征在于，使用通过上述半导体基板的制造方法制造出来的半导体基板，并且进一步具有形成电极的步骤，所述步骤将电极形成在所述半导体基板的所述通道层上。
此种半导体元件的制造方法，只要是使用通过如本发明的半导体基板的制造方法制造出来半导体基板，因为能够降低高电阻层成长中的基板温度的变化，且能够降低高电阻层的碳浓度的浓度梯度，所以作为高电阻层的碳浓度，如果选择最适值，便能够获得充分低的漏电流特性。
进一步，本发明提供一种半导体基板，其具有：基板；所述基板上的初始层；高电阻层，其由所述初始层上的氮化物系半导体构成，且包含碳；以及，通道层，其由所述高电阻层上的氮化物半导体构成；所述半导体基板的特征在于，在所述高电阻层中，以{(所述初始层侧的碳浓度)-(所述通道层侧的碳浓度)}/(所述高电阻层的膜厚)所定义的碳浓度梯度，是1×1018原子/cm3·μm以上且1×1019原子/cm3·μm以下。
只要高电阻层中的碳浓度梯度是在上述的范围内，且作为高电阻层的碳浓度，如果选择最适值，并使用如此的半导体基板来制作半导体元件时，便能够获得充分低的漏电流特性。
此时，所述高电阻层的碳浓度能够设为1×1017原子/cm3以上且1×1020原子/cm3以下。
作为高电阻层的碳浓度，能够适合地使用如此的浓度范围。
另外，本发明提供一种半导体元件，其特征在于，是使用上述的半导体基板所制作而成，且在所述通道层上设置有电极。
只要是使用如本发明的半导体基板制作而成的半导体元件，如果以成为最适当的基板温度的方式来选择半导体基板的设定温度，所述最适当的基板温度会使高电阻层的碳浓度成为最适值，便能够获得充分低的漏电流特性。
发明效果
如上述，如果根据本发明的半导体基板的制造方法，能够降低高电阻层成长中的基板温度的变化，并且能够降低高电阻层的碳浓度的浓度梯度，因此如果以成为最适当的基板温度的方式来选择半导体基板的设定温度，所述最适当的基板温度会使高电阻层的碳浓度成为最适值，并使用如此制作而成的半导体基板来制作半导体元件时，便能够获得充分低的漏电流特性。
附图说明
图1是表示使用本发明的半导体的制造方法来形成高电阻层的步骤中的温度设定的图。
图2是表示实施例和比较例的纵向漏电流特性的图。
图3是表示本发明的实施方式的一个实例的半导体基板的剖面图。
图4是表示本发明的实施方式的一个实例的半导体基板的深度方向的浓度分布的图。
图5是表示本发明的实施方式的一个实例的半导体元件的剖面图。
图6是表示纵向漏电流的碳浓度相依性的图。
图7是表示碳浓度的成长温度相依性的图。
图8是表示高电阻层的结晶性的成长温度相依性的图。
图9是表示半导体基板的制作中的设定温度、基板温度的变迁的图。
具体实施方式
如所述，高电阻层，利用提高碳浓度，来抑制器件的漏电流，是为了提升晶体管的关闭特性而使用，如图6所示，关于漏电流特性，在高电阻层的碳浓度中，有最适值。因此，如果高电阻层的碳浓度具有浓度梯度，会变成相当程度地使用到碳浓度偏离所期望的最适值的区域，在使用如此的半导体基板来制作半导体元件时，会有无法获得充分低的漏电流特性的问题。
因此，本发明人反复地努力探讨关于一种半导体基板的制造方法，其能够降低高电阻层中的碳浓度的浓度梯度，并且能够将碳浓度设在所期望的值。其结果是，发现了以下事实而完成本发明：在高电阻层成长中，使对半导体基板进行加热的设定温度具有梯度，便能够降低高电阻层成长中的基板温度的变化，由此能够降低高电阻层的碳浓度的浓度梯度，如果以成为最适当的基板温度的方式来选择半导体基板的设定温度，所述最适当的基板温度会使高电阻层的碳浓度成为最适值，并使用以如此方式制作而成的半导体基板来制作半导体元件时，可获得充分低的纵向漏电流特性。
以下，作为实施方式的一个实例，参照附图详细地说明，但本发明并不限于此方式。
首先，参照图3、图4说明本发明的一个实例的半导体基板。
图3是本发明的一例的半导体基板的剖面图，图4是表示本发明的一个实例的半导体基板的深度方向的浓度分布的图。
如图3所示，半导体基板10具有：基板12；设置在基板12上的初始层(缓冲层)14；高电阻层15，其由设置在初始层14上的氮化物系半导体(例如，氮化镓)构成，且包含作为杂质的碳；以及，主动层22，其设置于高电阻层15上。
此处，基板12例如是由Si或SiC(碳化硅)构成的基板。另外，初始层14例如是由积层体构成的缓冲层，所述积层体是由下述各层所重复积层而成：第一层，其由氮化物系半导体构成；以及，第二层，其由与第一层组成不同的氮化物系半导体构成。
第一层例如由AlyGa1-yN构成，第二层例如由AlxGa1-xN(0≤x≤y≤1)」构成。
具体而言，第一层能够设为AlN，第二层能够设为GaN。
主动层22具有：通道层18，其由氮化系半导体构成；以及，阻障层20，其由设置于通道层18上的氮化物系半导体构成。通道层18，例如是由GaN构成；阻障层20，例如是由AlGaN构成。
在高电阻层15中，以{(初始层14侧的碳浓度)-(通道层18侧的碳浓度)}/(高电阻层15的膜厚)所定义的碳浓度梯度，可以是1×1018原子/cm3·μm以上且1×1019原子/cm3·μm以下，优选为1×1018原子/cm3·μm以上且5×1018原子/cm3·μm以下。
另外，为了提高电子迁移率并且抑制电流坍塌，通道层18的碳浓度能够如图4所示设为约1×1016原子/cm3以下。
只要高电阻层15的碳浓度在上述范围内，作为高电阻层15的碳浓度，如果选择最适值，并使用如此的半导体基板来制作半导体元件时，便能够获得充分低的漏电流特性。
另外，能够将高电阻层的碳浓度设为1×1017原子/cm3以上且1×1020原子/cm3以下。
作为高电阻层的碳浓度，能够适用如此的浓度范围。
接下来，参照图5说明关于本发明的一个实例的半导体元件。
图5是本发明的一个实例的半导体元件的剖面图。
半导体元件11是使用半导体基板10制作而成的半导体元件，其具有第一电极26、第二电极28、控制电极30，该等电极设置于主动层22上。
在半导体组件11中，第一电极26和第二电极28是以如下的方式配置：电流，由第一电极26，经由形成于通道层18内的二维电子气体层24，流向第二电极28。
在第一电极26与第二电极28之间流动的电流，能够通过被施加在控制电极30上的电位来控制。
半导体元件11是使用本发明的半导体基板10制作而成，由于高电阻层15中的碳浓度梯度被调整成非常小，所以作为高电阻层15的碳浓度，如果选择最适值，便能够获得充分低的纵向漏电流特性。
接下来，参照图1和图3说明关于本发明的一个实例的半导体基板的制造方法。
本发明的一个实例的半导体基板的制造方法，如图3所示，是一种制造半导体基板10的方法，所述半导体基板10具有：基板12；基板12上的初始层14；高电阻层15，其由初始层上的氮化物系半导体构成，且包含碳；以及，通道层18，其由高电阻层上的氮化物系半导体构成；并且，所述制造半导体基板10的方法，在形成高电阻层15的步骤中，对半导体基板10进行加热的设定温度具有梯度，并且以将高电阻层形成开始时的设定温度与高电阻层形成结束时的设定温度设为不同温度的方式，来形成高电阻层。
例如，在将高电阻层形成中的设定温度设为固定值的图9中，高电阻层形成中的基板温度随着半导体基板的翘曲而降低，相对于此，在图1中，以高电阻层形成结束时的设定温度高于高电阻层形成开始时的设定温度的方式，使对高电阻层形成中的半导体基板进行加热的设定温度具有温度梯度，使得高电阻层形成中的基板温度成为固定。
如此，使对高电阻层形成中的半导体基板进行加热的设定温度具有梯度，能够降低高电阻层成长中的基板温度的变化，由此，能够降低高电阻层的碳浓度的浓度梯度，所以作为高电阻层15的碳浓度，如果选择最适值，并使用如此制作而成的半导体基板来制作半导体元件时，便能够获得充分低的漏电流特性。
在形成高电阻层15的步骤中，为了抵消由于半导体基板10的翘曲所造成的温度降低，优选为将高电阻层形成开始时的设定温度与高电阻层形成结束时的设定温度设为不同温度。
利用以如此的方式来实行高电阻层形成中的温度设定，能够更有效地降低高电阻层成长中的基板温度的变化。
优选为：将高电阻层形成结束时的设定温度，设为高于高电阻层形成开始时的设定温度。
利用以如此的方式来实行高电阻层形成中的温度设定，能够更确实地降低高电阻层成长中的基板温度的变化。
高电阻层的厚度，优选为设为500nm以上且3μm以下。
只要高电阻层的厚度是500nm以上，便能够防止纵向漏电流特性降低的问题，只要高电阻层的厚度是3μm以下，便能够防止半导体基板过厚的问题。
接下来，参照图5说明关于本发明的一个实例的半导体元件的制造方法。
本发明的半导体元件的制造方法，是使用通过上述本发明的半导体基板的制造方法制造出来的半导体基板10，并且进一步具有形成电极26、28、30的步骤，所述步骤是将电极形成于半导体基板10的通道层18上。
此种半导体元件的制造方法，只要是使用通过本发明的半导体基板的制造方法制造出来的半导体基板，因为能够降低高电阻层成长中的基板温度的变化，并且能够由此降低高电阻层的碳浓度的浓度梯度，所以作为高电阻层的碳浓度，如果选择最适值，便能够获得充分低的漏电流特性。
[实施例]
以下，示出实施例与比较例来更具体地说明本发明，但本发明并不限定于这些例子。
(实施例)
使用上述说明的半导体基板的制造方法，制作了如图3所示的半导体基板。亦即，以将高电阻层形成结束时的设定温度设为高于高电阻层形成开始时的设定温度的方式，使设定温度具有梯度。
另外，以辐射温度计来测定高电阻层形成中的实际的基板温度。将其结果表示于图1。
进一步，使用制作而成的半导体基板，来制作如图5所示的半导体元件，然后测定此半导体元件的纵向漏电流(基板电流(Isub))特性。将其结果表示于图2。
(比较例)
与实施例同样地制作半导体基板。但是，将高电阻层形成中的设定温度设为固定值。
另外，以辐射温度计来测量高电阻层形成中的实际的基板温度。将其结果表示于图9。
进一步，使用制作而成的半导体基板，来制作如图5所示的半导体元件，然后测量此半导体元件的纵向漏电流特性。将其结果表示于第2图。
由图1、图9可知，相较于在高电阻层形成中将对半导体基板进行加热的设定温度设为固定值的比较例，在高电阻层形成中使对半导体基板进行加热的设定温度具有梯度的实施例，其高电阻层形成中的实际的基板温度的变化减少。
由图2可知，相较于比较例的半导体元件，实施例的半导体元件的纵向漏电流变低。
另外，本发明并不限定于上述的实施方式。上述的实施方式为示例，凡是具有与本发明的权利要求书记载的技术性思想实质相同的构成，且产生相同的作用效果的发明，均包含于本发明的技术范围内。

Claims (10)

1.一种半导体基板的制造方法，所述半导体基板具有：
基板；
所述基板上的初始层；
高电阻层，由所述初始层上的氮化物系半导体构成，并且包含碳；以及，
通道层，由所述高电阻层上的氮化物系半导体构成；
并且，所述半导体基板的制造方法的特征在于，
在形成所述高电阻层的步骤中，使对所述半导体基板进行加热的设定温度具有梯度，并且以将高电阻层形成开始时的所述设定温度与高电阻层形成结束时的所述设定温度设为不同温度的方式，来形成所述高电阻层。
2.如权利要求1所述的半导体基板的制造方法，其中，在形成所述高电阻层的步骤中，为了抵消由于所述半导体基板的翘曲所造成的温度降低，将所述设定温度设为不同温度。
3.如权利要求1所述的半导体基板的制造方法，其中，将所述高电阻层形成结束时的所述设定温度设为高于所述高电阻层形成开始时的所述设定温度。
4.如权利要求2所述的半导体基板的制造方法，其中，将所述高电阻层形成结束时的所述设定温度设为高于所述高电阻层形成开始时的所述设定温度。
5.如权利要求1至4中任一项所述的半导体基板的制造方法，其中，将所述高电阻层的厚度设为500nm以上并且3μm以下。
6.一种半导体元件的制造方法，其特征在于，使用通过权利要求1至4中任一项所述的半导体基板的制造方法制造出来的半导体基板，并且进一步具有形成电极的步骤，所述步骤将电极形成在所述半导体基板的所述通道层上。
7.一种半导体元件的制造方法，其特征在于，使用通过权利要求5所述的半导体基板的制造方法制造出来的半导体基板，并且进一步具有形成电极的步骤，所述步骤将电极形成在所述半导体基板的所述通道层上。
8.一种半导体基板，其具有：
基板；
所述基板上的初始层；
高电阻层，由所述初始层上的氮化物系半导体构成，并且包含碳；以及，
通道层，由所述高电阻层上的氮化物系半导体构成；
所述半导体基板的特征在于，在所述高电阻层中，以{(所述初始层侧的碳浓度)-(所述通道层侧的碳浓度)}/(所述高电阻层的膜厚)所定义的碳浓度梯度，是1×1018原子/(cm3·μm)以上并且1×1019原子/(cm3·μm)以下。
9.如权利要求8所述的半导体基板，其中，所述高电阻层的碳浓度是1×1017原子/cm3以上并且1×1020原子/cm3以下。
10.一种半导体元件，其特征在于，是使用权利要求8或9所述的半导体基板所制作而成，并且在所述通道层上设置有电极。
CN201580018723.7A 2014-04-09 2015-03-05 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件 Active CN106165073B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-080371 2014-04-09
JP2014080371A JP6261437B2 (ja) 2014-04-09 2014-04-09 半導体基板の製造方法、及び半導体素子の製造方法
PCT/JP2015/001189 WO2015155930A1 (ja) 2014-04-09 2015-03-05 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子

Publications (2)

Publication Number Publication Date
CN106165073A CN106165073A (zh) 2016-11-23
CN106165073B true CN106165073B (zh) 2019-05-07

Family

ID=54287522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580018723.7A Active CN106165073B (zh) 2014-04-09 2015-03-05 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件

Country Status (6)

Country Link
US (1) US10068985B2 (zh)
JP (1) JP6261437B2 (zh)
KR (1) KR20160138091A (zh)
CN (1) CN106165073B (zh)
TW (1) TWI611581B (zh)
WO (1) WO2015155930A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449357B2 (ja) * 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
CN103515419A (zh) * 2012-06-27 2014-01-15 台湾积体电路制造股份有限公司 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3654307B2 (ja) * 1995-03-20 2005-06-02 富士通株式会社 半導体装置の製造方法
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5218117B2 (ja) * 2008-03-18 2013-06-26 三菱電機株式会社 窒化物半導体積層構造及び光半導体装置並びにその製造方法
JP5412093B2 (ja) * 2008-11-20 2014-02-12 サンケン電気株式会社 半導体ウェハ製造方法及び半導体装置製造方法
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
EP2767620B1 (en) * 2013-02-15 2024-10-09 AZUR SPACE Solar Power GmbH P-doping of group-III-nitride buffer layer structure on a heterosubstrate
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
JP2015070091A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体基板
US10483386B2 (en) * 2014-01-17 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, transistor having doped seed layer and method of manufacturing the same
US20160043178A1 (en) * 2014-08-05 2016-02-11 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9608075B1 (en) * 2016-06-03 2017-03-28 Infineon Technologies Americas Corp. III-nitride semiconductor device with doped epi structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449357B2 (ja) * 2003-07-08 2010-04-14 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
CN103515419A (zh) * 2012-06-27 2014-01-15 台湾积体电路制造股份有限公司 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层

Also Published As

Publication number Publication date
WO2015155930A1 (ja) 2015-10-15
CN106165073A (zh) 2016-11-23
JP6261437B2 (ja) 2018-01-17
TWI611581B (zh) 2018-01-11
US10068985B2 (en) 2018-09-04
US20170117385A1 (en) 2017-04-27
TW201543681A (zh) 2015-11-16
JP2015201575A (ja) 2015-11-12
KR20160138091A (ko) 2016-12-02

Similar Documents

Publication Publication Date Title
CN106233440B (zh) 半导体基板和半导体元件
CN105789296B (zh) 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
KR101919422B1 (ko) 질화물 반도체 기반의 파워 변환 장치
JP4514584B2 (ja) 化合物半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
US9536967B2 (en) Recessed ohmic contacts in a III-N device
CN109716492B (zh) 半导体装置用基板、半导体装置及半导体装置用基板的制造方法
JP6024075B2 (ja) 半導体装置およびその製造方法
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
TW202025493A (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
TW202135326A (zh) 具有降低電流崩潰及功率添加效率增強之氮化鎵高電子遷移率電晶體
CN102427084A (zh) 氮化镓基高电子迁移率晶体管及制作方法
JP5276849B2 (ja) 窒化物半導体装置の製造方法
JP2016528729A (ja) トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体
CN106165073B (zh) 半导体基板的制造方法、半导体元件的制造方法、半导体基板以及半导体元件
JP2012049170A (ja) 窒化物半導体装置
JP2015133354A (ja) 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
CN114597256B (zh) 一种负电容鳍型栅氮化镓基功率晶体管及制备方法
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
RU169284U1 (ru) Гетероструктурный полевой транзистор
JP2016035949A (ja) 窒化物半導体装置の製造方法
JP7054730B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant