JP5634681B2 - 半導体素子 - Google Patents

Description

本発明は半導体素子に関し、特にＧａＮ系半導体層が形成された半導体素子に関する。

Ｇａ（ガリウム）とＮ（窒素）とを含む化合物半導体（ＧａＮ系半導体）層を用いた半導体素子は、高周波数かつ高出力で動作する高周波高出力増幅用素子として注目されている。ＧａＮ系半導体は窒化ガリウム（ＧａＮ）を含む半導体であり、例えばＧａＮ、ＧａＮと窒化アルミニウム（ＡｌＮ）との混晶であるＡｌＧａＮ、ＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮ等がある。

例えば、シリコン基板上にＧａＮ系半導体層を成長させる場合、両者の結晶構造の違いに起因する応力を低減するために、下地となるバッファ層を作製することが好ましい。バッファ層としては例えば、ＡｌＮ及びＧａＮを交互に積層して形成されたバッファ層が知られている（特許文献１）。また、Ａｌ_ＸＧａ_１−ＸＮにおけるＡｌ組成Ｘが０．１の低組成ＡｌＧａＮ層と、Ａｌ組成Ｘが０．７５の高組成ＡｌＧａＮ層とを交互に積層して形成されたバッファ層が知られている（特許文献２）。なお、以下の説明において、Ａｌ組成Ｘとは、Ａｌ_ＸＧａ_１−ＸＮの条件におけるＸ値を指すものとする。

特開２００５−１５８８８９号公報 特開２００７−０６７０７７号公報

バッファ層としてＡｌ組成の異なる２種類のＡｌＧａＮ層を交互に形成した構造を用いた場合、バッファ層を介したリーク電流が発生し、素子の特性に影響を及ぼす場合があった。例えば、このようなバッファ層上に設けられたＧａＮ系半導体層に電界効果型トランジスタを形成した場合には、このバッファ層を介したリーク電流により、ソースドレイン間リークが増大するなどの特性劣化が生じてしまう。

本発明は、上記課題に鑑みなされたものであり、バッファ層を介したリーク電流を抑制可能な半導体素子を提供することを目的とする。

本半導体素子は、基板に形成された第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第１のＡｌ_ＸＧａ_１−ＸＮ層よりＡｌ組成Ｘの大きい第２のＡｌ_ＸＧａ_１−ＸＮ層が交互に積層して形成された超格子バッファ層を有する。そして、前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層のＡｌ組成Ｘは共に０．３より大きく、かつ前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層のＡｌ組成Ｘの差は０より大きく０．６より小さい。この構成によれば、Ａｌ組成Ｘの差が大きい２種類のＡｌＧａＮ層を用いてバッファ層を形成する場合に比べ、バッファ層を介したリーク電流を低減することができる。また、Ａｌ組成Ｘを共に０．３以上とすることで、バッファ層の上にＧａＮ層等の半導体層を形成する場合に、当該半導体層の結晶性を良好に保つことができる。

上記構成において、前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層の厚みは、実質的に同じである構成とすることができる。Ａｌ組成Ｘの差が大きい従来のバッファ層では、高組成ＡｌＧａＮ層を低組成ＡｌＧａＮ層に比べて薄く形成することが一般的である。これに対し、Ａｌ組成Ｘの差が小さい本半導体素子のバッファ層では、高組成ＡｌＧａＮ層と低組成ＡｌＧａＮ層の厚みの差を小さくすることができ、それにより超格子バッファ層の応力低減効果を向上させることができる。特に、第１のＡｌ_ＸＧａ_１−ＸＮ層及び第２のＡｌ_ＸＧａ_１−ＸＮ層の厚みを実質的に同じにすることで、大きな応力低減効果を得ることができる。

上記構成において、前記超格子バッファ層において交互に積層された前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層の層数は、それぞれ１０以下である構成とすることができる。本半導体素子のバッファ層は、従来のものよりも応力低減効果が大きいため、Ａｌ_ＸＧａ_１−ＸＮ層の層数を小さくして薄型化を図ることができる。例えば、第１及び第２のＡｌ_ＸＧａ_１−ＸＮ層の層数をそれぞれ１０以下とすることで、従来に比べて十分に薄型化された半導体素子を得ることができる。

上記構成において、前記超格子バッファ層は、ＭＯＣＶＤ法により形成されている構成とすることができる。

上記構成において、前記超格子バッファ層に設けられたＧａＮ系半導体層に電界効果型トランジスタが設けられてなる構成とすることができる。

上記構成において、前記基板は、シリコン基板、炭化シリコン基板、あるいはサファイア基板の何れかである構成とすることができる。

本半導体素子によれば、バッファ層を介したリーク電流を抑制することができる。

図１は、実施例１に係る半導体素子の断面模式図である。 図２（ａ）及び（ｂ）は、実施例１及び比較例に係る半導体素子のバンド構造を示すグラフである。 図３は、超格子ＡｌＧａＮバッファ層におけるＡｌ組成差とリーク電流の関係を示したグラフである。 図４は、超格子ＡｌＧａＮバッファ層におけるＡｌ組成とＧａＮ層における結晶性の関係を示したグラフである。 図５（ａ）から図５（ｃ）は、実施例２に係るＦＥＴの製造工程を示す断面図（その１）である。 図６（ａ）から図６（ｃ）は、実施例２に係るＦＥＴの製造工程を示す断面図（その２）である。

以下、図面を用い本発明に係る実施例について説明する。

図１は、本実施例に係る半導体素子１００の断面模式図である。シリコン基板１０の上面に、ＡｌＮ層１２のバッファ層が形成されている。なお、このバッファ層は、Ａｌ_ｘＩｎ_ｙＧａ１−_ｘ−_ｙＮ（ｘ＋ｙ≦１）の条件であれば、ＡｌＮ以外でもよく、また、この条件を満たす層が複数積層されていてもよい。ＡｌＮ層１２の上面には、超格子バッファ層１４が形成されている。超格子バッファ層１４は、Ａｌ組成の低いＬ−ＡｌＧａＮ層１４ａ（第１のＡｌＧａＮ層）と、Ａｌ組成の高いＨ−ＡｌＧａＮ層１４ｂ（第２のＡｌＧａＮ層）とが交互に積層して形成されている。

超格子バッファ層１４の上面には、ＧａＮ層１６が形成されている。前述のＡｌＮ層１２及びＧａＮ層１６の間では、シリコン基板１０及びＡｌＮ層１２の間に比べ結晶構造が大きく異なる。このため、ＡｌＮ層１２及びＧａＮ層１６の間の応力を緩和するために超格子バッファ層１４が設けられている。ＧａＮ層１６のさらに上面には、ＡｌＧａＮ層１８が形成されている。ＧａＮ層１６の上に形成される層は、ＧａＮ系の半導体層であればよく、ＡｌＧａＮ層１８以外のＧａＮ系半導体層を用いてもよい。また、図１には示されていないが、ＡｌＧａＮ層１８の上には図示しない電極が形成されている。

図１の半導体素子１００では、超格子バッファ層１４を介して電極間にリーク電流が発生する場合がある。本実施例では、超格子バッファ層１４を形成するＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成を調節することにより、リーク電流の抑制を図る。以下、詳細について説明する。

図２（ａ）及び図２（ｂ）は、本実施例及び比較例に関する半導体素子１００のバンド構造を示す図である。図２（ａ）は実施例１のサンプル（サンプルＡ）を、図２（ｂ）は比較例のサンプル（サンプルＢ）をそれぞれ示す。サンプルＡ及びＢでは、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成がそれぞれ異なり、その他の条件は同じである。詳細は以下の通りである。

なお、ＡｌＧａＮ層１８として、Ａｌ組成が２０％のＡｌＧａＮ層を用いた。また、サンプルＡ、Ｂともに同じシリコン基板１０を用いている。
（各層の厚み）
ＡｌＮ層１２：１００ｎｍ
Ｌ−ＡｌＧａＮ層１４ａ：２５ｎｍ
Ｈ−ＡｌＧａＮ層１４ｂ：２５ｎｍ
超格子バッファ層１４：５００ｎｍ（Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂをそれぞれ１０層ずつ含む）
ＧａＮ層１６：５００ｎｍ
ＡｌＧａＮ層１８：３０ｎｍ

サンプルＡ及びＢの超格子バッファ層１４のＡｌ_ＸＧａ_１−ＸＮ中のＡｌ組成Ｘは以下の通りである。
（サンプルＡのＡｌ組成）
Ｌ−ＡｌＧａＮ層１４ａ：０．５
Ｈ−ＡｌＧａＮ層１４ｂ：０．６５
（サンプルＢのＡｌ組成）
Ｌ−ＡｌＧａＮ層１４ａ：０．１
Ｈ−ＡｌＧａＮ層１４ｂ：０．７５

各層の界面には、Ａｌ組成差に依存したピエゾ電荷が生成されている。グラフの横軸は、半導体素子１００の表面からの深さを、縦軸はポテンシャル電位をそれぞれ示す。また、グラフ中の実線Ｅｃは伝導帯のポテンシャル電位を、破線Ｅｖは価電子帯のポテンシャル電位をそれぞれ示し、Ｅ＝０ｅＶがフェルミレベルに対応している。図中の２ＤＥＧは二次元電子ガスの位置を示しており、該当領域ではＥｃ＜０となっている。図の中央部におけるグラフが波打つ領域が、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂを含む超格子バッファ層１４に相当する。

サンプルＡのＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成Ｘの差は０．１５であり、サンプルＢのＡｌ組成Ｘの差０．６５に比べて小さい。なお、サンプルＢの各Ａｌ組成は、前述の特許文献２におけるＡｌＧａＮバッファ層のものである。

図２（ａ）及び図２（ｂ）において、各サンプルの超格子ＡｌＧａＮバッファ層におけるバンド構造を比較すると、サンプルＢではサンプルＡに比べて、楕円５０で囲まれた領域に深いポテンシャル井戸が形成されていることが分かる。楕円５０の中では、伝導体Ｅｃのポテンシャルが部分的にフェルミレベルを下回っており（Ｅ＜０）、リーク電流が発生しやすくなっている。

一方サンプルＡでは、超格子バッファ層１４のポテンシャル井戸が浅く、伝導体Ｅｃがフェルミレベルより持ち上がっている（Ｅ＞０）。このため、超格子バッファ層１４への電子の移動が妨げられ、リーク電流が抑制される。ポテンシャル井戸の深さは、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成差に起因する。以上のことから、超格子バッファ層１４内における２つのＡｌＧａＮ層のＡｌ組成差が小さくなるようにＡｌ組成を調節することで、リーク電流の抑制を図ることができる。

続いて、超格子バッファ層１４におけるＡｌ組成の適切な範囲について検討する。本実施例では、実際に図１と同じ構造の半導体素子１００を作製し、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成を様々に変化させて、超格子バッファ層１４内を流れるリーク電流の値を測定した（図３）。また、超格子バッファ層１４におけるＡｌ組成と、その上層のＧａＮ層１６における結晶性の関係についても測定を行った（図４）。

本測定に用いる半導体素子１００（図１参照）は、有機金属気相堆積法（ＭＯＣＶＤ法）を用い、以下のようにして作製した。最初に、シリコン基板１０の表面酸化膜をフッ化水素酸（ＨＦ）により除去し、ＭＯＣＶＤ装置内に導入する。次に、シリコン基板１０に対し水素キャリアガス（窒素ガスまたは水素と窒素の混合ガスでもよい）を吹き付け、１０５０℃まで昇温させてサーマルクリーニングを行う。次に、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ_３）を供給し、２５０ｎｍの窒化アルミニウム（ＡｌＮ）層を成長させる。

続いて、Ａｌ組成Ｘが０．４の窒化アルミニウムガリウム（Ａｌ_０．４Ｇａ_０．６Ｎ）とＡｌ組成Ｘが０．６の窒化アルミニウムガリウム（Ａｌ_０．６Ｇａ_０．４Ｎ）とを、成長温度１１００℃にてＡｌＮ層上に５ｎｍずつ交互に計２５０ｎｍ積層する。次に、成長温度を１１５０℃まで上昇させ、トリメチルガリウム（ＴＭＧ）及びＮＨ_３を供給し、窒化ガリウム（ＧａＮ）を１０００ｎｍ成長させる。その後、成長温度を１０５０℃まで下げて、Ａｌ組成Ｘが０．２５の窒化アルミニウムガリウム（Ａｌ_０．２５Ｇａ_０．７５Ｎ）を３０ｎｍ成長させる。

図３は、半導体素子１００の超格子バッファ層１４におけるＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成差と、超格子バッファ層１４を介して流れる電極間のリーク電流との関係を示したグラフである。このリーク電流の測定は、ＡｌＧａＮ層１８上に離間して２つの電極を形成し、その電極間をＧａＮ層１６まで達する深さの分離溝で分離した構造を利用して測定している。グラフの横軸はＡｌ組成差を示し、縦軸はリーク電流の大きさを示している。図示するように、Ａｌ組成差が大きくなるほど、リーク電流の値は増大している。これは、図２（ｂ）の説明でも述べたように、深いポテンシャル井戸に電荷が蓄積されて電流が流れやすくなるためである。

図３に示すように、リーク電流の値はＡｌ組成Ｘの差０．６付近を境に急激に増大している。従って、リーク電流を十分に抑制するためには、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘの差を０．６より小さくすることが好ましい。さらに、グラフに示すように、リーク電流抑制の観点からはＡｌ組成Ｘの差は０．４より小さいことがより好ましく、０．２より小さいことがさらに好ましい。また、Ａｌ組成Ｘの差を０．１より小さくすることがさらに好ましい。

ところで、超格子バッファ層１４の結晶性が低い場合、その低い結晶性を引き継いで成長される半導体層（層１６あるいは１８）におけるリーク電流が増大してしまう。このことは、Ｌ−ＡｌＧａＮ層１４ａとＨ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘの差を０．６よりも小さくすることで目指した、リーク電流の低減の効果が低くなってしまうことを意味する。本発明は、この点についても考慮してＡｌ組成の適正な範囲を定めた。

図４は、半導体素子の超格子バッファ層１４におけるＡｌ組成と、その上層に形成されるＧａＮ層１６の結晶性との関係を示したグラフである。グラフの横軸はＡｌ組成を示し、縦軸は図１のＧａＮ層１６の表面におけるＸ線回折におけるロッキングカーブの半値全幅ＦＷＨＭ（Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を示す。ＦＷＨＭ（ＧａＮ）はＧａＮ層１６の結晶性の良否を示す指標であり、値が大きいほど結晶性が悪く転移等の欠陥が多いことを示し、値が小さいほど結晶性が良好であることを示す。図示するように、Ａｌ組成が大きくなるほどＦＷＨＭの値は小さくなり、結晶性は向上する。なお、本測定はＧａＮ層１６の上にＡｌＧａＮ層１８を形成する前の段階で行った。

図４に示すように、ＦＷＨＭの値はＡｌ_ＸＧａ_１−ＸＮにおけるＡｌ組成Ｘが０．３の付近を境に急激に低下している。従って、超格子バッファ層１４の結晶性を向上させて十分なリーク低減効果を得るためには、ＡｌＧａＮ層のＡｌ組成Ｘは０．３より大きいことが重要である。さらに、ＦＷＨＭの値はＡｌ組成Ｘが０．３を過ぎてからも緩やかに低下することから、ＡｌＧａＮ層のＡｌ組成Ｘは０．４より大きいことがより好ましく、０．５より大きいことがさらに好ましい。また、Ａｌ組成Ｘを０．６より大きくすることがさらに好ましい。

以上、図３及び図４から分かるように、半導体素子１００の超格子バッファ層１４におけるＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂの各Ａｌ組成は、以下の条件を満たすことが重要である。すなわち、第１の条件としてＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂにおけるＡｌ組成Ｘ（Ａｌ_ＸＧａ_１−ＸＮ）の差は、０より大きく、０．６より小さいことが重要である。また、第２の条件としてＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘは、共に０．３よりも大きいことが重要である。

以上の条件を成立させるための典型的な例は、Ｌ−ＡｌＧａＮ層１４ａのＡｌ組成Ｘを０．４〜０．６とし、Ｈ−ＡｌＧａＮ層１４ｂのＡｌ組成Ｘを０．５〜０．７とすることである。

本実施例の半導体素子１００は、上記第１の条件及び第２の条件を満たすことにより、効果的にリークが抑制される。一般に、Ａｌ組成の異なるＡｌＧａＮバッファ層を用いる場合、Ａｌ組成差が小さいと応力低減の効果が小さくなり、ＧａＮ層１６の結晶性も悪化すると考えられてきた。しかし、実際に製作した本実施例の半導体素子１００では、結晶性を十分良好な状態に保つことができた。

超格子バッファ層１４内におけるＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂは、必ずしも同じ厚みである必要はない。しかし、Ａｌ組成差の大きい従来のＡｌＧａＮ層では、Ｈ−ＡｌＧａＮ層をＬ−ＡｌＧａＮ層に比べて薄く形成する必要があったのに対し、Ａｌ組成差の小さい本半導体素子のＡｌＧａＮ層では、Ｌ−ＡｌＧａＮ層１４ａとＨ−ＡｌＧａＮ層１４ｂとの厚みの差を小さくすることができる。２つのＡｌＧａＮ層の厚みの差が小さいほど、応力低減効果は大きくなるためより好ましい。特に、本実施例のようにＬ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂの厚みを実質的に同じにすることで、大きな応力低減効果を得ることができる。なお、実質的に同じとは、誤差の範囲の違いを除いて２層の厚みが同じであることを意味する。

超格子バッファ層１４内において、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂは交互に積層されているが、その層数については任意に設定可能である。しかし、本実施例の超格子バッファ層１４は従来のものよりも応力低減効果が大きいため、積層されるＬ／Ｈ−ＡｌＧａＮ層の層数を小さくすることにより、半導体素子１００全体の薄型化を図ることができる。例えば、Ｌ−ＡｌＧａＮ層１４ａ及びＨ−ＡｌＧａＮ層１４ｂの層数をそれぞれ１０以下とすることで、従来に比べて十分に薄型化された半導体素子１００を得ることができる。

上述した半導体素子１００の製造方法は一例であり、各層の厚みやＡｌＧａＮ層のＡｌ組成に関しては適宜変更可能である。また、各段階の成長温度もこれに限定されるものではない。また、使用する基板もシリコン基板のほか、炭化シリコン（ＳｉＣ）基板やサファイア基板などを採用することもできる。

実施例２は、実施例１で説明した超格子バッファ層１４を備えた半導体素子を、横型の電界効果型トランジスタ（ＦＥＴ）に適用する例である。図５（ａ）から図６（ｃ）は、実施例２に係る半導体素子２００の製造方法を示す断面図である。最初に、図５（ａ）のように、シリコン基板１０上にＭＯＣＶＤ法を用いてＡｌＮ層１２及び超格子バッファ層１４を形成する。次に、超格子バッファ層１４上に膜厚が１０００ｎｍのＧａＮ電子走行層１６を形成する。次に、ＧａＮ電子走行層１６上に膜厚が３０ｎｍのＡｌＧａＮ電子供給層１８を形成する。ＡｌＧａＮ電子供給層１８のＡｌ組成は２０％である。ＡｌＧａＮ電子供給層１８上に、膜厚が３ｎｍのＧａＮキャップ層２０を形成する。以上により、基板１０上に、ＡｌＮ層１２、超格子バッファ層１４、ＧａＮ電子走行層１６、ＡｌＧａＮ電子供給層１８、及びＧａＮキャップ層２０からなるＧａＮ系半導体層２２が形成される。

次に、図５（ｂ）のように、ＧａＮ系半導体層２２上にＡｌ_２Ｏ_３膜からなる膜厚が４０ｎｍのゲート絶縁膜２４を形成する。ゲート絶縁膜２４は、トリメチルアルミニウム（ＴＭＡ）及びＯ_３用いて、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。その後、窒素ガス雰囲気中において７００℃で５分間の熱処理を行う。次に、ＢＣｌ_３／Ｃｌ_２ガスによるエッチングにより素子間分離（不図示）を行い、ゲート絶縁膜２４に開口部を設ける。続いて、図５（ｃ）のように、開口部に上からＴｉ／Ａｌからなるソース電極２６およびドレイン電極２８を形成する。

次に、図６（ａ）のように、ゲート絶縁膜２４上にＮｉ／Ａｕからなるゲート電極３０を形成する。次に、図６（ｂ）のように、ソース電極２６及びドレイン電極２８にそれぞれ接続するＡｕ系の配線３２を形成する。最後に、図６（ｃ）のように、ゲート絶縁膜２４、ゲート電極３０および配線３２を覆う保護膜３４を形成する。以上により、実施例２に係る半導体素子２００が完成する。

実施例２の半導体素子２００は、ＧａＮ系半導体層であるＡｌＧａＮ電子供給層１８の上にゲート電極３０が形成され、さらにゲート電極３０を挟んでオーミック電極であるソース電極２６及びドレイン電極２８が形成された電界効果型トランジスタである。半導体装置２００では、実施例１と同じ超格子バッファ層１４を用いることにより、ソース電極２６、ドレイン電極２８、及びゲート電極３０間におけるリーク電流を抑制することができる。

実施例２では、ゲート絶縁膜２４として酸化アルミニウム（Ａｌ_２Ｏ_３）膜を用いる例について説明したが、ゲート絶縁膜２４は、酸化アルミニウム膜を含む複数の絶縁膜が積層された構成であってもよい。このとき、ゲート絶縁膜のＧａＮ系半導体層と接する膜は、酸化アルミニウムであることが好ましい。これにより、界面準位密度を低減し、良好なゲート絶縁膜を得ることができる。酸化アルミニウムに積層する膜としては、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化シリコンおよび窒化シリコン等を用いることができる。また、これらの絶縁体を混合した膜を用いてもよい。

実施例１および実施例２では、ＧａＮ系半導体層はＭＯＣＶＤ法により形成されている。ＧａＮ系半導体層を形成した後、ＭＯＣＶＤ装置内の材料ガスをＴＭＡとＯ_３（またはＯ_２）に切り替えることにより、ＡＬＤ法によりゲート絶縁膜を形成することもできる。これにより、より良好なゲート絶縁膜を得ることができる。

以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ シリコン基板
１２ バッファ層
１４ 超格子バッファ層
１４ａ Ｌ−ＡｌＧａＮ層
１４ｂ Ｈ−ＡｌＧａＮ層
１６ ＧａＮ層
１８ ＡｌＧａＮ層
１００ 半導体素子

Claims (5)

1. 基板に形成された第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第１のＡｌ_ＸＧａ_１−ＸＮ層よりＡｌ組成の大きい第２のＡｌ_ＸＧａ_１−ＸＮ層が交互に積層して形成された超格子バッファ層を有し、
   前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層のＡｌ組成Ｘは共に０．３より大きく、
   かつ前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層のＡｌ組成Ｘの差は０より大きく０．６より小さく、
   前記第１のＡｌ _Ｘ Ｇａ _１−Ｘ Ｎ層及び前記第２のＡｌ _Ｘ Ｇａ _１−Ｘ Ｎ層の厚みは、実質的に同じであることを特徴とする半導体素子。
2. 前記超格子バッファ層において交互に積層された前記第１のＡｌ_ＸＧａ_１−ＸＮ層及び前記第２のＡｌ_ＸＧａ_１−ＸＮ層の層数は、それぞれ１０以下であることを特徴とする請求項１記載の半導体素子。
3. 前記超格子バッファ層は、ＭＯＣＶＤ法により形成されていることを特徴とする請求項１または２項記載の半導体素子。
4. 前記超格子バッファ層上に設けられたＧａＮ系半導体層に電界効果型トランジスタが設けられてなることを特徴とする請求項１から３いずれか１項記載の半導体素子。
5. 前記基板は、シリコン基板、炭化シリコン基板、あるいはサファイア基板の何れかであることを特徴とする請求項１記載の半導体素子。

Images