[go: up one dir, main page]

CN104126234A - 制造多层器件的电接触的方法和具有电接触的多层器件 - Google Patents

制造多层器件的电接触的方法和具有电接触的多层器件 Download PDF

Info

Publication number
CN104126234A
CN104126234A CN201380010568.5A CN201380010568A CN104126234A CN 104126234 A CN104126234 A CN 104126234A CN 201380010568 A CN201380010568 A CN 201380010568A CN 104126234 A CN104126234 A CN 104126234A
Authority
CN
China
Prior art keywords
electrode layer
insulating material
insulating
internal electrode
interior electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380010568.5A
Other languages
English (en)
Inventor
D.索米奇
F.林纳
M.加勒
J.兰勒
R.加布尔
S.布伦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN104126234A publication Critical patent/CN104126234A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H10W72/013—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacture Of Switches (AREA)

Abstract

一种用于制造多层器件的电接触的方法被说明，其中具有内部电极层（5a、5b）的基体（11）、以及绝缘材料（3）、导电材料（6）和光敏材料被提供。在所述多层器件（1）的外侧（10a、10b）上结构化地布置所述绝缘材料（3）和所述导电材料（6），以便交替地接触所述内部电极层（5a、5b）。所述结构化的布置通过所述光敏材料（2）来制造。此外，一种具有这样的接触的多层器件被说明。

Description

制造多层器件的电接触的方法和具有电接触的多层器件
技术领域
一种用于制造多层器件的电接触的方法以及一种具有电接触的多层器件被说明。例如该器件是压电执行元件，该压电执行元件可以被用于控制机动车中的喷油嘴。
背景技术
由文献DE 10 2007 058 873 A1得知一种具有可光结构化（photostrukturierbar）的绝缘材料的压电执行元件。由文献DE 10 2006 003 070 B3得知一种压电执行元件，在该压电执行元件中绝缘材料借助激光被结构化。
要解决的任务是，说明一种改进的用于制造多层器件的电接触的方法以及一种具有改进的电接触的多层器件。
发明内容
一种用于制造多层器件的电接触的方法被说明。该方法包括在步骤A）中具有内部电极层的多层器件的基体的提供。此外，在步骤B）中绝缘材料、导电材料和光敏材料被提供。在步骤C）中绝缘材料和导电材料优选地结构化地被布置在基体的外侧上，以便交替地接触内部电极层，其中结构化的布置通过光敏材料来制造。
基体可以具有由介电层构成的堆叠。例如介电层和内部电极层沿着堆叠方向被堆叠。该堆叠方向优选地对应于基体的纵向。优选地，介电层和内部电极层交替地相叠地被堆叠。
介电层可以具有压电材料、例如陶瓷材料。生膜（Grünfolien）可以被用于制造基体，为了构成内部电极层例如将金属膏施加到这些生膜上。例如金属膏以丝网印刷方法被施加。金属膏可以包含铜。例如由该金属膏构成内部电极层，所述内部电极层包含作为主要组成部分的铜。替代地，金属膏可以包含银钯，其中可以由该金属膏构成内部电极层，所述内部电极层包含作为主要组成部分的银钯。在施加金属膏之后，这些膜优选地被堆叠、被压缩并且共同地被烧结，使得形成单片的烧结体。优选地，器件的基体由单片的烧结体、例如由如上所述被制造的烧结体构成。
例如多层器件被构造为压电器件、例如压电执行元件。在压电执行元件的情况下，在将电压施加到内部电极层上时，被布置在内部电极层之间的压电层膨胀，使得压电执行元件的冲程被产生。多层器件也可以被构造为其它的器件、例如多层电容器。
堆叠的区段优选地被称为“压电层”，该区段具有压电材料并且在堆叠方向上由两个相邻的内部电极层形成边界。压电层可以由一个或多个压电分层来构成，所述压电分层沿着堆叠方向相叠地被布置。例如压电分层可以由生膜来制造。压电层也可以只具有唯一的压电分层。
多层器件优选地是完全活跃的多层器件。在完全活跃的多层器件的情况下，内部电极层在基体的整个横截面上延伸。介电层因此完全被内部电极层覆盖。该多层器件特别是在相邻的电极层之间没有不活跃区。在不同极性的两个相邻的电极层之间的区域被称为不活跃区，在该不活跃区中电极层不重叠。
为了在堆叠方向上相邻的内部电极层之间施加电压，优选地设置至少两个外部电极。例如两个外部电极被布置在基体的相对的外侧上。优选地，外部电极与绝缘材料和导电材料处于机械接触中。优选地，内部电极层在堆叠方向上交替地与外部电极之一电连接并且与另外的外部电极电绝缘。该交替的电接触优选地通过绝缘材料和导电材料的结构化的布置来得到。
绝缘材料和导电材料优选地直接被施加在基体的外侧上。优选地，绝缘材料和导电材料与内部电极层直接机械接触。优选地，绝缘材料和导电材料在堆叠方向上交替地被布置在内部电极层之上。例如绝缘材料和导电材料带状地被布置在内部电极层之上。由此例如内部电极层在基体的外侧上完全被绝缘材料或被导电材料覆盖。替代地，仅仅内部电极层的部分区域被绝缘材料或被导电材料覆盖。
在一种优选的实施方式中，绝缘材料以绝缘桥形接片的形式被涂敷到内部电极层上。优选地，绝缘桥形接片垂直于堆叠方向伸展。在一种优选的实施方式中，至少一个绝缘桥形接片在堆叠方向上的宽度大于两个相邻的内部电极层的间距。在一种优选的实施方式中，在外侧上分别布置有多个绝缘桥形接片。优选地，导电材料以接触桥形接片的形式被涂敷到内部电极层上。优选地，接触桥形接片和绝缘桥形接片在堆叠方向上交替。在一种优选的实施方式中，在外侧上分别布置有多个接触桥形接片。
绝缘材料优选地具有电绝缘的材料。绝缘材料例如可以包含玻璃、陶瓷粉末或有机绝缘漆。绝缘材料例如可以借助层压、印刷或喷射被涂敷。优选地，绝缘材料作为层被涂敷。
导电材料例如可以借助溅射被施加。替代地，导电材料可以作为金属膏被施加，该金属膏紧接着被烘烤。替代地，导电材料可以具有导电粘接剂。导电材料例如可以是含金属的或金属的材料。优选地，导电材料作为层被涂敷。
优选地，在一个方法步骤中光敏材料被涂敷在多层器件的基体的外侧上并且被结构化。优选地，为了制造绝缘材料和导电材料的结构化的布置，光敏材料被涂敷在基体的至少一个外侧上并且被结构化。
优选地，光敏材料作为层被涂敷。光敏材料优选地被涂敷在基体的两个相对的外侧上并且被结构化。优选地，光敏材料被结构化，使得在结构化之后在基体的外侧上的每个第二内部电极层之上的至少一个部分区域没有光敏材料。
光敏材料优选地借助光刻技术被结构化。特别是光敏材料可以被理解为要结构化的材料，该要结构化的材料可以通过光刻法或激光光刻技术被结构化。
例如光敏材料的结构化借助光刻法来进行。光刻法基于以下原理，即光敏材料通过光电曝光（Photobelichtung）被结构化。通过光电曝光，可以发生光敏材料的化学特性的局部的变化。例如光敏材料可以通过曝光被硬化。未被硬化的区域可以紧接着被去除。例如被曝光的区域可以通过溶剂被去除，该溶剂只溶解光敏材料的被曝光的区域，但是不溶解未被曝光的区域。替代地，溶剂可以溶解未被曝光的区域，但是不溶解被曝光的区域。
例如光敏材料包括光刻胶。优选地，光敏材料特别是通过其化学组成区别于绝缘材料。
光敏材料可以用作用于绝缘材料和导电材料的结构化的布置的掩膜。例如通过光敏材料，绝缘材料和导电材料有目的地只被涂敷在基体的外侧上的预先给定的位置处、例如在每个第二内部电极层之上。替代地，通过光敏材料，绝缘材料和导电材料有目的地在预先给定的位置处、例如在每个第二内部电极层之上被除去。
优选地，多层器件的基体在光敏材料的结构化之前被测量，以便得到绝缘材料和导电材料的精确的定位。例如基体借助光学检查被测量。
通过该测量例如可能的是，确定堆叠之内的内部电极层的位置。例如光敏材料的结构化可以根据不同的堆叠高度和介电层的不同的厚度被适配。因此绝缘材料和导电材料的结构化的布置可以单独地适配于基体。由此可以保证，每个内部电极层在基体的外侧上充分地利用绝缘材料或利用导电材料来覆盖。
光敏材料的结构化可以借助曝光掩膜来进行。该曝光掩膜优选地被构造，使得在曝光时光敏材料的位于基体的外侧上的每个第二内部电极层之上的区域被曝光。在另外的内部电极层之上的区域不被曝光。
可以根据基体的先前的测量的结果选择曝光掩膜。在此，曝光掩膜可以单独地根据基体的堆叠高度和内部电极层的位置被适配。例如为此可以从曝光掩膜的集合中选择合适的曝光掩膜。该选择例如按照所谓的分级来进行。替代地，通过所谓的投影曝光，被投影的曝光掩膜的投影比例可以根据堆叠高度被适配。在此，在基体和曝光掩膜之间的间距可以被调节，使得得出正确的投影比例。
在基体的制造过程中，由于生产公差可能发生，在内部电极层之间的间距是不同的。这样的不同的间距例如可以在制造基体期间由压制变形或不同的烧结收缩造成。在该情况下可能的是，曝光掩膜的结构并非精确地与内部电极层的布置相符。由此存在以下风险，即内部电极层在基体的外侧上并非交替地利用绝缘材料和利用导电材料来覆盖，而是例如两个相邻的内部电极层在基体的外侧上被导电材料所覆盖。由此存在短路的风险。
为了在运行中避免短路的风险，绝缘材料优选地被结构化，使得绝缘桥形接片在堆叠方向上的宽度大于两个相邻的内部电极层之间的间距。优选地，绝缘桥形接片的宽度至少与两个相邻的内部电极层的间距加上内部电极层的厚度一样大。两个相邻的内部电极层的间距在此分别从电极层的中心出发被测量。
优选地，绝缘桥形接片比两个相邻的内部电极层的间距大宽度x。该宽度x也被称为重叠。优选地，绝缘桥形接片的重叠被选择，使得内部电极层的可靠的绝缘被保证。优选地，由此即使在绝缘桥形接片在外侧上不精确的定位的情况下至少每个第二内部电极层在基体的外侧上也利用绝缘材料来覆盖。优选地，宽度x小于两个内部电极层之间的间距。
在曝光掩膜的结构由于内部电极层之间的不同的间距而并非精确地与内部电极层的布置相符的情况下，由于绝缘桥形接片的宽度可能出现，在相同的外侧上两个或更多相邻的内部电极层利用绝缘材料来覆盖。由此可能出现多层器件的错误接触，使得一个或多个电极不被接触。这样的被错误接触的器件可以通过电测量被识别并且被挑出。因此器件可以已经在供应和开始运转之前被挑出，使得器件在运行期间的失效被避免。
例如绝缘桥形接片在堆叠方向上的宽度至少为接触桥形接片在堆叠方向上的宽度乘以因数1.1。例如绝缘桥形接片在堆叠方向上的宽度为接触桥形接片在堆叠方向上的宽度乘以因数2.0。优选地，绝缘桥形接片在堆叠方向上的宽度为接触桥形接片在堆叠方向上的宽度乘以因数1.3至1.5。
错误接触的风险尤其是在借助掩膜技术来结构化的情况下出现。在借助自调整的方法来结构化的情况下，错误接触的风险被减小。
替代地，要结构化的材料的所期望的区域可以通过有目的的移离（Abfahren）被曝光。这例如可以利用激光来进行。在此谈及激光光刻。优选地，在激光光刻方法中具有重叠的绝缘桥形接片也被涂敷。
光敏材料的涂敷在一种实施方式中在涂敷绝缘材料和导电材料之前进行。
光敏材料优选地被涂敷在基体的至少一个外侧上。优选地，光敏材料被涂敷在基体的两个相对的外侧上。光敏材料可以在一种实施方式中直接被涂敷到基体的表面上，使得该光敏材料与介电层和内部电极层处于直接的机械接触中。
紧接着，光敏材料如前所述的那样被结构化。
在结构化光敏材料之后，每个第二内部电极层在基体的外侧上优选地利用光敏材料来覆盖。其余的电极层优选地没有光敏材料。
在结构化光敏材料之后涂敷例如绝缘材料。
优选地，绝缘材料被涂敷到裸露的内部电极层上。绝缘材料可以被涂敷，使得不仅裸露的内部电极层而且光敏材料利用绝缘材料来覆盖。在涂敷绝缘材料之后，内部电极层优选地交替地利用光敏材料和利用绝缘材料来覆盖。
在另外的、特别是随后的方法步骤中，光敏材料可以被去除。由此优选地构成裸露的内部电极层。
例如内部电极层至少部分地裸露。
例如光敏材料可以以所谓的剥离方法被去除。为了剥离方法的应用，例如光敏材料被结构化，使得该光敏材料具有负边沿。没有绝缘材料被涂敷到光敏材料的负边沿上。该负边沿可以在之后的方法步骤中用作用于去除光敏材料的侵蚀面。例如在之后的方法步骤中溶剂可以在该负边沿处侵蚀，由此光敏材料可以被去除。在此，附着在光敏材料上的绝缘材料可以与光敏材料一起被去除。
替代地，可以在去除光敏材料之前在如下程度上除去绝缘材料，即至少光敏材料不再被绝缘材料所覆盖。绝缘材料的除去例如可以通过喷砂处理、研磨或铣削来进行。紧接着，光敏材料可以通过溶剂被去除。
优选地，光敏材料现在完全从多层器件的基体上被去除。优选地，在去除光敏材料之后每个第二内部电极层在基体的外侧上利用绝缘材料来覆盖。优选地，每个第二内部电极层在基体的外侧上完全利用绝缘材料来覆盖。优选地，另外的电极层至少部分地没有绝缘材料。
在另外的、特别是随后的方法步骤中，导电材料优选地被涂敷到裸露的内部电极层上。
为此导电材料优选地平面地被涂敷到基体的外侧上，在该外侧上结构化地布置有绝缘材料。由此每个第二内部电极层在基体的外侧上利用导电材料来接触，而其余的内部电极层在基体的外侧上利用绝缘材料来覆盖。
导电材料可以借助前面所述的方法来涂敷。
在该方法的一种替代的实施方式中，导电材料优选地在涂敷绝缘材料之前被涂敷。
例如首先光敏材料被涂敷到基体的外侧上并且被结构化。随后，导电材料被涂敷到该被结构化的光敏材料上。
在另外的、优选地随后的方法步骤中，光敏材料可以被去除。由此优选地构成裸露的内部电极层。
光敏材料的去除可以如前所述的那样发生。
例如附着在结构化的光敏材料上的导电材料与光敏材料一起被去除。由此优选地每个第二内部电极层在基体的外侧上利用导电材料来覆盖。优选地，其它的电极层在基体的外侧上没有导电材料。
在另外的、特别是随后的方法步骤中，绝缘材料优选地被涂敷到裸露的内部电极层上。
绝缘材料优选地被涂敷，使得导电材料不利用绝缘材料来覆盖。例如绝缘材料具有在导电材料上的小的附着性。例如绝缘材料可以被构造，使得该绝缘材料附着在基体的表面上，然而不附着在导电材料上。替代地，在附加的方法步骤中，可以除去绝缘材料的部分，使得导电材料不利用绝缘材料来覆盖。例如绝缘材料可以通过喷砂处理、研磨或铣削被除去。
在该方法的一种另外的替代的实施方式中，绝缘材料和导电材料中的至少一种材料被涂敷并且此后光敏材料被涂敷。
例如首先绝缘材料被涂敷到基体的外侧上。例如绝缘材料作为层被涂敷。紧接着，光敏材料可以被涂敷到该绝缘材料上。
在另外的、特别是随后的步骤中，光敏材料被结构化。例如光敏材料借助光刻法被结构化。
光敏材料优选地被结构化，使得光敏材料在基体的外侧上处于每个第二内部电极层之上。被施加在光敏材料之下的材料、例如绝缘材料在此首先保持不变。
在另外的、优选地随后的步骤中，绝缘材料和导电材料中的至少一种材料被结构化。优选地，光敏材料在结构化时用作掩膜。
特别是位于光敏材料之下的层优选地被结构化，使得每个第二内部电极层裸露并且每个其它的第二内部电极层被覆盖。例如由绝缘材料构成的位于光敏材料之下的层被结构化。例如该层被结构化，使得每个其它的第二内部电极层利用绝缘材料来覆盖。
首先被涂敷的材料例如可以通过蚀刻方法被结构化。在此，仅仅位于光敏材料之下的层的区域被去除，该区域没有利用光敏材料来覆盖。该光敏材料特别是可以作为蚀刻停止起作用。替代地，位于光敏材料之下的层可以通过溶剂被结构化。
紧接着，光刻胶例如可以通过溶剂被去除。
根据一种实施方式，光敏材料和被施加在光敏材料之下的材料的结构化可以借助三种不同的溶剂来进行。不同的溶剂可以选择性地蚀刻不同的材料。
紧接着，例如导电材料可以平面地被涂敷到基体的外侧上。该导电材料优选地被涂敷到基体的外侧上，绝缘材料结构化地被涂敷在该外侧上。该导电材料优选地覆盖裸露的内部电极层和绝缘材料。
优选地，现在每个第二内部电极层直接利用导电材料来覆盖。其余的电极层直接利用绝缘材料来覆盖。
替代地，导电材料可以被涂敷在光敏材料之下。该光敏材料优选地如上所述的那样被结构化。
紧接着，导电材料优选地被结构化，使得每个第二内部电极层利用导电材料来覆盖。例如该导电材料可以以蚀刻方法被结构化。被结构化的光敏材料在此可以作为蚀刻停止起作用。随后光敏材料被去除。紧接着，绝缘材料可以被涂敷到裸露的内部电极层上。
优选地，光敏材料在制造方法期间首先被涂敷并且在该方法的过程中完全被去除。
光敏材料例如可以利用溶剂来去除。替代地，光敏材料可以借助铣削、喷砂处理或研磨来去除。
优选地，光敏材料在制造方法期间仅仅用作用于绝缘材料和导电材料的结构化的布置的掩膜。
在导电材料和绝缘材料的结构化的布置之后，至少一个外部电极可以被安装到基体上。优选地安装两个外部电极。这两个外部电极优选地被安装在基体的两个相对的外侧上，更确切地说被安装在以下的外侧上，在这些外侧上结构化地布置有绝缘材料和导电材料。例如外部电极平面地被施加到基体的外侧上。通过这些外部电极，内部电极层可以被电接触。优选地，这些外部电极通过导电材料交替地与内部电极层接触。
此外，一种多层器件被说明，该多层器件具有有内部电极层的基体以及导电材料和绝缘材料。绝缘材料和导电材料为了交替地接触内部电极层而结构化地被布置在基体的外侧上。绝缘材料和导电材料的结构化的布置借助光敏材料来制造。优选地，该多层器件根据前面所述的方法来制造。
此外，一种多层器件被说明，该多层器件具有有内部电极层的基体以及绝缘材料和导电材料。优选地，该多层器件通过如前面所述的方法来制造。该多层器件然而也可以通过替代的方法来制造。例如绝缘材料可以被构造为光敏材料。因此例如该光敏材料的部分在光结构化之后残留在基体的外侧上并且用于使内部电极层绝缘。
优选地，绝缘材料和导电材料为了交替地接触内部电极层而结构化地被布置在基体的外侧上。绝缘材料的结构化的布置优选地借助光结构化来制造。优选地，绝缘材料构成内部电极层之上的绝缘桥形接片，其中绝缘桥形接片在堆叠方向上的宽度大于两个相邻的内部电极层的间距。例如导电材料构成内部电极层之上的接触桥形接片。优选地，接触桥形接片和绝缘桥形接片在堆叠方向上交替。
此外，一种用于制造多层器件的电接触的方法被说明，其中具有内部电极层的基体被提供。例如该方法对应于前面所述的方法。然而也可以应用一种替代的方法。例如绝缘材料和导电材料可以借助丝网印刷方法来涂敷。优选地，非自调整的方法被应用。
优选地，为了确定内部电极层的位置而测量基体。优选地，紧接着，为了交替地使内部电极层绝缘而涂敷绝缘桥形接片，其中绝缘桥形接片在堆叠方向上分别具有大于两个相邻的内部电极层的间距的宽度。
这样的宽度在绝缘桥形接片借助非自调整的方法在外侧上被定位时是特别有利的，因为在这样的方法的情况下可能发生，绝缘桥形接片由于内部电极层的不均匀的间距不精确地在内部电极上被定位。通过具有大于两个相邻的内部电极层的间距的宽度的绝缘桥形接片的构型，可以防止在器件的运行中相邻的电极层的短路或电击穿。
附图说明
在下文中借助示意性的并且不按正确比例的图来解释用于制造多层器件的方法以及该多层器件。
其中：
图1示出压电多层器件的透视图，
图2A至图2F示出在制造根据图1的压电多层器件的情况下的步骤，
图3A至图3E示出用于制造根据图1的压电多层器件的替代的制造方法的步骤，
图4A至图4F示出用于制造根据图1的压电多层器件的另外的制造方法的步骤，
图5A至图5C示出在结构化绝缘材料时绝缘桥形接片的不同的可能的定位，
图6以侧视图示出具有不被接触的区域的多层器件。
具体实施方式
图1示出压电执行元件形式的多层器件1的透视图。
多层器件1具有由相叠地被布置的压电层9和位于所述压电层之间的内部电极层5a、5b构成的基体11。基体11被构造为单片的烧结体。压电层9和内部电极层5a、5b沿着堆叠方向12相叠地被布置，该堆叠方向对应于基体11的纵向。在此，第一内部电极层5a和第二内部电极层5b在压电层9之间交替地相叠地被布置。在施加电压的情况下，多层器件1在堆叠方向12上膨胀。
压电层9包含陶瓷材料、例如锆钛酸铅（PZT）或无铅陶瓷。陶瓷材料也可以包含掺杂物。内部电极层5a、5b包含例如银钯或铜。
为了制造多层器件1，例如包含陶瓷粉末、有机结合剂和溶剂的生膜通过膜拉伸或膜浇注被制造。为了构成内部电极层5a、5b，电极膏借助丝网印刷被施加到生膜中的一些上。生膜沿着堆叠方向12相叠地被堆叠并且被压缩。最终，由压电生膜和内部电极层5a、5b构成的堆叠被烧结。
压电层9在此表示基体11 的以下区域，该区域包含压电材料并且在纵向上由两个相邻的内部电极层5a、5b形成边界。压电层9可以包含多个分层。例如压电分层由生膜来制造。
多层器件1被构造为完全活跃的压电执行元件。在完全活跃的压电执行元件的情况下内部电极层5a、5b在所有的位置处延伸直至基体的外侧10a、10b、10c、10d。在此，内部电极层5a、5b覆盖基体的整个横截面，即压电层9完全被内部电极层5a、5b覆盖。
在基体11的第一外侧10a上第一内部电极层5a被接触，并且在相对的第二外侧10b上第二内部电极层5b被接触。通过内部电极层5a、5b的该交替的接触，电压在两个相邻的内部电极层5a、5b之间被产生。
为了交替地接触内部电极层5a、5b，在这里所示出的实施例中绝缘材料3和导电材料6结构化地被布置在基体11的外侧10a、10b上。绝缘材料3和导电材料6被布置，使得内部电极层5a、5b在外侧10a、10b上交替地利用绝缘材料3和利用导电材料6来覆盖。绝缘材料3和导电材料6在此例如带状地被布置在内部电极层5a、5b上。特别地，绝缘材料3在内部电极层5a、5b上构成绝缘桥形接片15并且导电材料6在内部电极层5a、5b上构成接触桥形接片16。例如通过绝缘材料3和导电材料6几乎覆盖整个外侧10a、10b。替代地，通过绝缘材料3和导电材料6分别只覆盖外侧10a、10b的部分区域。
绝缘材料3和导电材料6的结构化的布置借助光敏材料2来产生。为此光敏材料2被结构化并且例如用作用于涂敷绝缘材料3或导电材料6的掩膜。在制造方法的过程中，光敏材料2完全从多层器件1上被去除。
压电多层器件1此外具有第一外部电极8a和第二外部电极8b，所述外部电极在多层器件1的基体11上被布置在外部。在这里所示出的实施例中，外部电极8a、8b被布置在压电多层器件1的相对的外侧10a、10b上。外部电极8a、8b带状地沿着堆叠方向12伸展。外部电极8a、8b包含例如银钯或铜并且可以作为金属片被施加并且焊接到基体11上。
由于绝缘材料3和导电材料6的结构化的布置，在第一外侧10a上每个第一内部电极层5a分别通过外部电极8a被电接触。第二内部电极层5b与该外部电极8a电绝缘。在相对的第二外侧10b上，第二内部电极层5b被外部电极8b接触。
图2A至图2F示出用于制造根据图1的压电多层器件的原理图。绝缘材料3和导电材料6在多层器件1的外侧10a上的结构化的布置在此通过光敏材料2来制造。
图2A至图2F分别以侧视图示出在制造在图1中所示出的多层器件1期间的中间状态中的压电器件的断面。
在多层器件1的第一外侧10a上，光敏材料2如在图2A中所示出的那样被涂敷。优选地，光敏材料2也被涂敷在第二外侧10b上。该光敏材料2例如是光刻胶。该光刻胶被施加在两个为外部电极8所设置的外侧10a、10b上。
在涂敷光敏材料2之前，基体11被测量，以便确定基体11的精确尺寸以及内部电极层5a、5b的精确位置。该测量例如通过光学测量方法进行。利用单独地根据基体11被适配的曝光掩膜4，光敏材料2通过曝光7被结构化。这根据光学光刻技术的原理进行。例如光敏材料2在被曝光的位置处溶解。替代地，光敏材料2在被曝光的位置处硬化，而未被曝光的光敏材料2可以容易地被去除。
曝光掩膜4的选择例如可以从曝光掩膜的集合中进行。替代地，曝光7可以通过所谓的投影曝光来进行，在投影曝光中被投影的曝光掩膜4的投影比例通过投影光学系统相应地适配于基体11的几何尺寸。
替代地，光敏材料2的各个区域可以有目的地被曝光。例如可以将要曝光的区域有目的地移离。这例如可以利用激光来进行。在此谈及激光光刻。激光光刻方法通常是无掩膜曝光方法。
通过曝光7得出光敏材料2的在图2B中所示出的结构化的布置。光敏材料2被结构化，使得每个第一内部电极层5a在外侧10a上利用光敏材料2来覆盖，并且每个第二内部电极层5b没有光敏材料2。类似地，在外侧10b上其它的内部电极层5a、5b利用光敏材料来覆盖或没有光敏材料（未被示出）。
紧接着，绝缘材料3如在图2C中所示出的那样被涂敷到裸露的第二内部电极层5b上。绝缘材料3例如可以包含玻璃、陶瓷粉末或有机绝缘材料。绝缘材料3例如可以借助印刷、喷射、溅射或气相沉积被施加。绝缘材料3和光敏材料2是不同的材料。
接着，清除被设置用于通过外部电极8来接触的第一内部电极层5a上的光敏材料2。可能在去除光敏材料2之前需要附加的过程步骤，该过程步骤确保，光敏材料2如在图2D中所示出的那样不利用绝缘材料3来覆盖。这样多余的绝缘材料3例如可以通过剥去、抛光、喷砂处理、研磨或铣削被去除。
在被设置用于通过外部电极8来接触的第一电极层5a之上的光敏材料2例如可以以所谓的剥离（Lift-Off）方法被去除。在此，光敏材料2被显影，使得形成负边沿，由此形成针对被施加的绝缘材料3的遮蔽效应。在施加绝缘材料3时负边沿保持没有绝缘材料3。在该边沿处紧接着溶剂可以侵蚀，由此光敏材料2与附着在其上的绝缘材料3可以共同地被去除。
如在图2E中所示出的，现在每个第二内部电极层5b利用绝缘材料3来覆盖。其余的内部电极层5a裸露。
现在，导电材料6如在图2F中所示出的那样被涂敷在第一外侧10a上。在此，每个裸露的第一内部电极层5a利用导电材料6来覆盖，第二内部电极层5b通过绝缘材料3来遮盖。同样地，在相对的外侧10b上第二内部电极层5b利用导电材料来覆盖并且第一内部电极层5a利用绝缘材料来覆盖。
导电材料6例如可以是金属膏或导电粘接剂。导电材料6优选地被烘烤或被硬化。紧接着，第一外部电极8a被安装在第一外侧10a上。第一外部电极8a通过导电材料6在第一外侧10a上与每个第一内部电极层5a连接并且与另外的内部电极层5b绝缘。在相对的第二外侧10b上，第二外部电极8b与每个第二内部电极层5b连接并且与第一内部电极层5a绝缘。
图3A至3E示出用于借助光敏材料2制造在图1中所示出的压电多层器件1的替代的制造方法的原理图。
在基体11的第一外侧10a上，首先涂敷绝缘材料3。绝缘材料3例如被构造为玻璃涂层。紧接着将光敏材料2涂敷到该绝缘材料3上。利用单独地适配的曝光掩膜4，光敏材料2通过曝光7根据光学光刻技术的原理被结构化。例如光敏材料2的被曝光的区域溶解。替代地，光敏材料2的被曝光的区域可以利用溶剂A来去除，该溶剂溶解例如光敏材料2的被曝光的区域，但是不溶解未被曝光的区域。
光敏材料2如在图3B中所示出的那样在第一外侧10a上被结构化，使得由光敏材料2构成的带存在于每个第二内部电极层5b之上，而没有光敏材料处于第一内部电极层5a之上。由绝缘材料3构成的被施加在光敏材料2之下的层到那时候保持不变。
绝缘材料3如在图3C中所示出的那样在随后的步骤中在清除光敏材料2的位置处同样被去除。由此实现，每个第一内部电极层5a裸露，并且每个第二内部电极层5b利用绝缘材料3和光敏材料2来覆盖。同样地，在第二外侧10b上第二内部电极层5b裸露。
绝缘材料3的去除例如通过蚀刻介质来进行，该蚀刻介质虽然蚀刻绝缘材料3，但是不蚀刻光敏材料2。因此光敏材料2用作用于有目的地去除绝缘材料3的掩膜。替代地，绝缘材料3可以包含由玻璃粉末和结合剂构成的混合物，该混合物例如可以通过溶剂B被分解（angelöst）。溶剂B例如可以是水。光敏材料2可以在溶剂B中不被分解。
在下一个方法步骤中，光敏材料2完全被去除。例如光敏材料2可以机械地借助喷砂处理、研磨或铣削被去除。替代地，光敏材料2例如可以通过溶剂C被去除。溶剂C例如可以溶解光敏材料2的未被曝光的区域，但是不溶解绝缘材料3。所描述的溶剂A、B和C优选地是不同的溶剂，这些溶剂选择性地去除不同的材料。例如溶剂A、B或C之一是水。
由此获得在图3D中被示出的中间阶段，其中交替地利用绝缘材料3来覆盖每个第二内部电极层5b。第一内部电极层5a裸露。
在随后的方法步骤中，导电材料6、例如金属膏被施加到基体11的第一外侧10a上。由此每个第一内部电极层5a利用导电材料6来覆盖。第二内部电极层5b被绝缘材料3覆盖。导电材料6紧接着被脱脂并且被烘烤。在相对的第二外侧10b上，第二内部电极层5b利用导电材料6来覆盖，而第一内部电极层5a利用绝缘材料3来覆盖（未被示出）。
图4A至4F示出用于借助光敏材料2制造在图1中所示出的压电多层器件1的另外的制造方法的原理图。该制造方法类似于根据图2A至图2F的制造方法进行，具有以下区别，即导电材料6在绝缘材料3之前被涂敷。
首先，如在图4A中所示出的那样，光敏材料2被涂敷到多层器件1的基体11的第一外侧10a上。紧接着，光敏材料2通过经由曝光掩膜4的曝光7根据光学光刻技术的原理被结构化。
如在图4B中所示出的那样，光敏材料2被结构化，使得每个第二内部电极层5b利用光敏材料2来覆盖。
紧接着，导电材料6被涂敷到裸露的第一内部电极层5a上。导电材料6例如是金属化膏，该金属化膏被涂敷到选择性地配备有光敏材料2的第一外侧10a上。替代地，选择性地配备有光敏材料2 的第一外侧10a例如可以借助印刷、喷射、溅射或化学气相沉积利用导电材料6、例如利用金属材料来涂覆。
在随后的方法步骤中，其余的光敏材料2例如以剥离方法被去除。附着在光敏材料2上的导电材料6在此同样被去除。可能在去除光敏材料2之前需要附加的过程步骤，该过程步骤确保，光敏材料2如在图4D中所示出的那样不利用导电材料6来覆盖。这样多余的导电材料6例如可以通过喷砂处理、研磨或铣削被去除。替代地，多余的导电材料可以通过磨光被去除。
如在图4E中所示，现在每个第一内部电极层5a利用导电材料6来覆盖，而第二内部电极层5b裸露。
紧接着，绝缘材料3如在图4F中所示出的那样被填充到裸露的第二内部电极层5b之上的槽中。绝缘材料3在此例如具有在金属和陶瓷上的不同的附着性能。由此绝缘材料3选择性地附着在没有利用导电材料6来覆盖的每个第二内部电极5b上。导电材料6没有被绝缘材料3覆盖。
在相同的行动之后，在相对的第二外侧10b上第二内部电极层5b利用导电材料来覆盖并且第一内部电极层5a利用绝缘材料来覆盖（未被示出）。
紧接着，用于电接触利用导电材料6来覆盖的内部电极层5a、5b的两个外部电极被安装。这些外部电极被安装在多层器件1的相对的外侧10a、10b上。例如这些外部电极被焊接。
图5A至图5C分别以侧视图示出压电器件的断面，其中绝缘桥形接片15在内部电极层5a上的不同的定位分别被示出。如果由于在制造过程中的公差而得出内部电极层5a、5b的不同的间距13，并且曝光掩膜4的结构并非精确地与内部电极层5a、5b的布置相符，那么这样的不同的定位特别是可以得到实现。
图5A示出一种理想情况，其中绝缘桥形接片1同心地被布置在外侧10a上的每个第二内部电极层5b之上，使得每个第二内部电极层5b被绝缘。绝缘桥形接片15的宽度17大于两个相邻的内部电极层之间的间距13。例如该宽度17是接触桥形接片16的宽度的1.3至1.5倍。在外侧10a上的每个第一内部电极层5a可以被电接触。
图5B示出一种极限情况，其中绝缘桥形接片15不再同心地被布置在第二电极层5b之上，但是恰好还实现外侧10a上的第一内部电极层5a的接触。绝缘桥形接片15被布置在第二内部电极层5b之上，使得该绝缘桥形接片恰好不覆盖相邻的第一内部电极层5a。因此第一内部电极层5a的接触是可能的。绝缘桥形接片15在此比两个相邻的内部电极层5a、5b之间的间距13宽了宽度x。
该宽度x优选地按照公式x＝（dE－dK）来计算，其中dE是两个内部电极层5a、5b的间距13并且dK是接触桥形接片16在堆叠方向上的宽度。对应是接触桥形接片的1.1倍宽的绝缘桥形接片，宽度x例如为两个相邻的内部电极层5a、5b的间距13的至少1/21倍。对应是接触桥形接片的2倍宽的绝缘桥形接片，宽度x例如为直至两个相邻的内部电极层5a、5b的间距13的1/3倍。对应是接触桥形接片的1.3至1.5倍宽的绝缘桥形接片，宽度x例如为两个相邻的内部电极层5a、5b的间距13的3/23至1/5倍。通过该重叠，尽管绝缘桥形接片15的偏心的定位，还可以实现内部电极层5b的绝缘，使得器件还可以可靠地运转。
绝缘桥形接片15在第二内部电极层5b之上的不对称的布置可以由内部电极层5a、5b的不均匀的间距13引起。这些不均匀的间距例如可以在制造过程期间通过压制变形（Pressverzug）或不同的烧结收缩而得到实现。
图5C示出一种情况，其中外侧10a上的第一内部电极层5a的接触不再可能。绝缘桥形接片15被布置在外侧10a上，使得两个相邻的内部电极层5a、5b通过绝缘桥形接片15利用绝缘材料3来覆盖。在出现这样的错误接触的情况下，多层器件的功能能力可能被限制。这样的有错误的器件可以利用测量容易地被确定并且作为废品被挑出。
图6以侧视图示出具有未被接触的区域14的多层器件1。由于内部电极层5a、5b之间的不同的间距，在外侧10a、10b上多个相邻的内部电极层5a、5b利用绝缘材料来覆盖。例如内部电极层5a、5b在两个外侧10a、10b上被绝缘材料3覆盖。由此形成未被接触的区域14。具有未被接触的区域14的器件是有错误的并且可以通过测量被识别并且被挑出。因此可以防止在运行期间失效。
附图标记
1 多层器件
2 光敏材料
3 绝缘材料
4 曝光掩膜
5a 第一内部电极层
5b 第二内部电极层
6 导电材料
7 曝光
8a 第一外部电极
8b 第二外部电极
9 压电层
10a 第一外侧
10b 第二外侧
10c 第三外侧
10d 第四外侧
11 基体
12 堆叠方向
13 两个相邻的内部电极层的间距
14 未被接触的区域
15 绝缘桥形接片
16 接触桥形接片
17 绝缘桥形接片的宽度
x 重叠

Claims (19)

1.用于制造多层器件的电接触的方法，包括以下步骤：
A）提供所述多层器件（1）的具有内部电极层（5a、5b）的基体（11），
B）提供绝缘材料（3）、导电材料（6）和光敏材料（2），
C）在所述基体（11）的外侧（10a、10b）上结构化地布置绝缘材料（3）和导电材料（6），以便交替地接触所述内部电极层（5a、5b），其中所述结构化的布置通过所述光敏材料（2）来制造。
2.根据权利要求1所述的方法，包括以下步骤：
将所述光敏材料（2）涂敷在所述多层器件（1）的基体（11）的外侧（10a、10b）上并且使所述光敏材料结构化。
3.根据权利要求2所述的方法，其中所述光敏材料（2）借助光刻技术来结构化。
4.根据权利要求1至3之一所述的方法，包括以下步骤：
在涂敷所述绝缘材料（3）和所述导电材料（6）之前涂敷所述光敏材料（2）。
5.根据权利要求4所述的方法，包括以下步骤：
使所述光敏材料（2）结构化并且此后涂敷所述绝缘材料（3）。
6.根据权利要求5所述的方法，包括以下步骤：
去除结构化的光敏材料（2）并且构成裸露的内部电极层（5a、5b）。
7.根据权利要求6所述的方法，包括以下步骤：
将所述导电材料（6）涂敷到所述裸露的内部电极层（5a、5b）上。
8.根据权利要求4所述的方法，包括以下步骤：
使所述光敏材料（2）结构化并且此后涂敷所述导电材料（6）。
9.根据权利要求8所述的方法，包括以下步骤：
去除结构化的光敏材料（2）并且构成裸露的内部电极层（5a、5b）。
10.根据权利要求9所述的方法，包括以下步骤：
将绝缘材料（3）涂敷到所述裸露的内部电极层（5a、5b）上。
11.根据权利要求1至3之一所述的方法，包括以下步骤：
涂敷所述绝缘材料（3）和所述导电材料（6）中的至少一种材料并且此后涂敷所述光敏材料（2）。
12.根据权利要求11所述的方法，包括以下步骤：
使所述光敏材料（2）结构化。
13.根据权利要求12所述的方法，包括以下步骤：
使所述绝缘材料（3）和所述导电材料（6）中的至少一种材料结构化。
14.根据权利要求1至13之一所述的方法，包括以下步骤：
涂敷所述光敏材料（2）；
在所述方法期间完全去除所述光敏材料（2）。
15.根据权利要求1至14之一所述的方法，其中所述绝缘材料（3）以绝缘桥形接片（15）的形式被涂敷到所述内部电极层（5a、5b）上，其中所述绝缘桥形接片在堆叠方向上的相应的宽度（17）大于两个相邻的内部电极层（5a、5b）的间距（13）。
16.多层器件，
具有有内部电极层（5a、5b）的基体（11），以及
具有绝缘材料（3）和导电材料（6），
其中所述绝缘材料（3）和所述导电材料（6）为了交替地接触所述内部电极层（5a、5b）而结构化地被布置在所述基体（11）的外侧（10a、10b）上，并且其中所述绝缘材料（3）和所述导电材料（6）的结构化的布置借助光敏材料（2）来制造。
17.多层器件，
具有有内部电极层（5a、5b）的基体（11），以及
具有绝缘材料（3）和导电材料（6），
其中所述绝缘材料（3）和所述导电材料（6）为了交替地接触所述内部电极层（5a、5b）而结构化地被布置在所述基体（11）的外侧（10a、10b）上，其中所述结构化的布置借助光结构化来制造，并且其中所述结构化地被布置的绝缘材料（3）构成内部电极层（5a、5b）之上的绝缘桥形接片（15），其中绝缘桥形接片（15）在堆叠方向上的相应的宽度（17）大于两个相邻的内部电极层（5a、5b）的间距（13）。
18.根据权利要求17所述的多层器件，据此在外侧（10a、10b）上分别布置有多个绝缘桥形接片（15）。
19.用于制造多层器件的方法，包括以下步骤：
提供所述多层器件（1）的具有内部电极层（5a、5b）的基体（11）；
测量所述基体（11），以便确定所述内部电极层（5a、5b）的位置；
涂敷绝缘桥形接片（15），以便交替地使所述内部电极层（5a、5b）绝缘，其中所述绝缘桥形接片（15）在堆叠方向上分别具有宽度（17），其中所述宽度（17）大于两个相邻的内部电极层（5a、5b）的间距（13）。
CN201380010568.5A 2012-02-24 2013-02-19 制造多层器件的电接触的方法和具有电接触的多层器件 Pending CN104126234A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012101506 2012-02-24
DE102012101506.6 2012-02-24
PCT/EP2013/053265 WO2013124267A1 (de) 2012-02-24 2013-02-19 Verfahren zur herstellung einer elektrischen kontaktierung eines vielschichtbauelements und vielschichtbauelement mit einer elektrischen kontaktierung

Publications (1)

Publication Number Publication Date
CN104126234A true CN104126234A (zh) 2014-10-29

Family

ID=47780034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010568.5A Pending CN104126234A (zh) 2012-02-24 2013-02-19 制造多层器件的电接触的方法和具有电接触的多层器件

Country Status (5)

Country Link
US (1) US10090454B2 (zh)
EP (1) EP2817835B1 (zh)
JP (1) JP6073932B2 (zh)
CN (1) CN104126234A (zh)
WO (1) WO2013124267A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180912A (zh) * 2017-06-09 2017-09-19 西人马（厦门）科技有限公司 压电陶瓷堆叠结构及压电式传感器
CN107591257A (zh) * 2017-10-20 2018-01-16 温州宏丰电工合金股份有限公司 一种银基多层复合电接触材料及其制备方法
CN107851708A (zh) * 2015-08-03 2018-03-27 大陆汽车有限公司 用于制造机电执行器的制造方法以及机电执行器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882117B2 (en) * 2015-05-28 2018-01-30 Honda Motor Co., Ltd. Actuator including a dielectric elastomer and electrode films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254212A (en) * 1990-09-13 1993-10-19 Hitachi Metals, Ltd. Method of fabricating electrostrictive-effect device
JPH06232466A (ja) * 1993-02-03 1994-08-19 Toyota Motor Corp 圧電積層体
US20050179345A1 (en) * 2004-02-18 2005-08-18 Fuji Photo Film Co., Ltd. Piezoelectric element and method of manufacturing the same
DE102008027115A1 (de) * 2008-06-06 2009-12-24 Continental Automotive Gmbh Kontaktstruktur, elektronisches Bauelement mit einer Kontaktstruktur und Verfahren zu deren Herstellung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234580A (ja) 1985-04-11 1986-10-18 Jgc Corp 積層型電歪あるいは圧電素子
JPH0354876A (ja) 1989-07-22 1991-03-08 Hitachi Metals Ltd 積層型変位素子
US5597494A (en) 1993-03-26 1997-01-28 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component
JPH07162049A (ja) 1993-12-07 1995-06-23 Brother Ind Ltd 積層型圧電素子
JPH0851240A (ja) * 1994-08-08 1996-02-20 Brother Ind Ltd 積層型圧電素子
EP1143534B1 (en) 2000-03-29 2004-05-26 Nec Tokin Ceramics Corporation Multilayer piezoelectric actuator with electrodes reinforced in conductivity
US6909180B2 (en) * 2000-05-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002203999A (ja) 2000-11-06 2002-07-19 Denso Corp 積層型圧電体素子とその製造方法
JP4509621B2 (ja) 2003-10-10 2010-07-21 日本電波工業株式会社 角速度センサ用音叉型水晶振動子の製造方法
JP2005183478A (ja) * 2003-12-16 2005-07-07 Ibiden Co Ltd 積層型圧電素子
JP4736422B2 (ja) * 2004-12-24 2011-07-27 株式会社デンソー 積層型圧電素子の製造方法
JP2006303349A (ja) 2005-04-25 2006-11-02 Nec Tokin Corp 圧電セラミック積層素子の製造方法及び圧電セラミック積層アクチュエータ
DE102006003070B3 (de) 2006-01-20 2007-03-08 Siemens Ag Verfahren zum elektrischen Kontakieren eines elektronischen Bauelements
DE102006011293A1 (de) 2006-03-10 2007-09-13 Siemens Ag Piezoaktor und Verfahren zum Herstellen eines Piezoaktors
JP4626605B2 (ja) * 2006-11-07 2011-02-09 株式会社村田製作所 積層コンデンサ
DE102007004813B4 (de) 2007-01-31 2016-01-14 Continental Automotive Gmbh Verfahren zur Herstellung eines piezokeramischen Vielschichtaktors
DE102007008266A1 (de) 2007-02-20 2008-08-21 Siemens Ag Piezoaktor und Verfahren zum Herstellen eines Piezoaktors
US20080293209A1 (en) * 2007-05-22 2008-11-27 Radall Michael S Thin film multiplayer ceramic capacitor devices and manufacture thereof
DE102007058873A1 (de) 2007-12-06 2009-06-10 Siemens Ag Piezoelektrisches Bauteil mit Außenkontaktierung, die eine Gasphasen-Abscheidung aufweist, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
JP5536310B2 (ja) 2008-03-31 2014-07-02 富士フイルム株式会社 積層型圧電素子及びその製造方法
US8258677B2 (en) 2008-07-31 2012-09-04 Siemens Aktiengesellschaft Piezoelectric component with directly structured external contacting, method for manufacturing the component and use of said component
DE102009017434A1 (de) 2009-04-15 2010-10-28 Continental Automotive Gmbh Elektronisches Bauelement und Verfahren zum elektrischen Kontaktieren eines elektronischen Bauelements als Stapel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254212A (en) * 1990-09-13 1993-10-19 Hitachi Metals, Ltd. Method of fabricating electrostrictive-effect device
JPH06232466A (ja) * 1993-02-03 1994-08-19 Toyota Motor Corp 圧電積層体
US20050179345A1 (en) * 2004-02-18 2005-08-18 Fuji Photo Film Co., Ltd. Piezoelectric element and method of manufacturing the same
DE102008027115A1 (de) * 2008-06-06 2009-12-24 Continental Automotive Gmbh Kontaktstruktur, elektronisches Bauelement mit einer Kontaktstruktur und Verfahren zu deren Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851708A (zh) * 2015-08-03 2018-03-27 大陆汽车有限公司 用于制造机电执行器的制造方法以及机电执行器
CN107180912A (zh) * 2017-06-09 2017-09-19 西人马（厦门）科技有限公司 压电陶瓷堆叠结构及压电式传感器
CN107180912B (zh) * 2017-06-09 2019-08-20 西人马联合测控（泉州）科技有限公司 压电陶瓷堆叠结构及压电式传感器
CN107591257A (zh) * 2017-10-20 2018-01-16 温州宏丰电工合金股份有限公司 一种银基多层复合电接触材料及其制备方法
CN107591257B (zh) * 2017-10-20 2020-11-10 温州宏丰电工合金股份有限公司 一种银基多层复合电接触材料及其制备方法

Also Published As

Publication number Publication date
EP2817835B1 (de) 2016-07-27
WO2013124267A1 (de) 2013-08-29
EP2817835A1 (de) 2014-12-31
US20150022055A1 (en) 2015-01-22
US10090454B2 (en) 2018-10-02
JP2015511406A (ja) 2015-04-16
JP6073932B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
TWI327449B (en) Component-embedded board fabrication method and apparatus for high-precision and easy fabrication of component-embedded board with electronic components embedded in wiring board
WO2006011291A1 (ja) 電子部品の製造方法および親基板および電子部品
JP4501437B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN102439672B (zh) 电子元件的制造方法及制造装置
CN104126234A (zh) 制造多层器件的电接触的方法和具有电接触的多层器件
KR20120079689A (ko) 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판
TWM354807U (en) Capacitive touch panel
US20190033340A1 (en) Piezoelectric device
JP2008243931A (ja) 積層型薄膜コンデンサの製造方法及び積層型薄膜コンデンサ
CN102405591A (zh) 压电致动器及其制造方法
US10217925B2 (en) Method for producing an electronic structural element as a stack
CN108845717A (zh) 感应膜的制作过程和触摸屏的制作方法
JP6306698B2 (ja) 多層デバイスおよび多層デバイスを製造するための方法
CN104350559B (zh) 多层构件以及用于制造多层构件的方法
CN104904027A (zh) 用于制造多层电极系统的方法和装置
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
CN104471675B (zh) 薄膜层叠元件的制造方法
JP2011096706A (ja) 圧電デバイスの製造方法
JP6133979B2 (ja) セラミックデバイスの製造方法およびセラミックデバイス
KR20110071416A (ko) 반도체 소자의 ｍｉｍ 커패시터 형성방법
JPH0945577A (ja) 積層電子部品の製造方法
CN119836226A (zh) 半导体器件及其形成方法
TW200541424A (en) Fabricating process of circuit board with embedded passive component
JP2000299342A (ja) バンプ電極及びその製造方法
JPH10284966A (ja) 圧電素子板上の電極膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141029