WO2022004088A1

WO2022004088A1 - 半導体装置およびその製造方法

Info

Publication number: WO2022004088A1
Application number: PCT/JP2021/014607
Authority: WO
Inventors: 洋一江尻; 純小木; 雄基川原; 千種山根
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2020-06-29
Filing date: 2021-04-06
Publication date: 2022-01-06
Anticipated expiration: 2022-12-29
Also published as: EP4174945A4; TWI895399B; CN115702499A; JPWO2022004088A1; US20230275112A1; JP7681022B2; EP4174945A1; KR20230028260A; TW202220228A

Abstract

［課題］抵抗素子用の電極間の寄生容量を低減することが可能な半導体装置およびその製造方法を提供する。［解決手段］本開示の半導体装置は、基板と、前記基板上に設けられた第１抵抗層と、前記第１抵抗層の下面に接している第１電極と、前記第１抵抗層の上面に接している第２電極とを備える。

Description

半導体装置およびその製造方法

　本開示は、半導体装置およびその製造方法に関する。

　基板上に抵抗素子（抵抗層）を配置する場合に、基板上の配線層同士の間に抵抗素子を配置する構造が知られている。これにより、基板と抵抗素子との距離を遠くすることが可能となり、寄生容量の小さい抵抗素子を実現することが可能となる。

　この場合、ある配線層と抵抗素子との間に２つの取り出し電極を配置することで、この配線層と抵抗素子とを電気的に接続することが可能となる。このような電極の例は、ビアプラグやコンタクトプラグである。

特開２００９－０２１５０９号公報特開２０１８－２０１００５号公報ＷＯ２０１８／１７４０９０号公報

　上記のように抵抗素子を配置する場合には、抵抗素子の微細化や小型化を行うと、電極間の寄生容量が増加することが問題となる。理由は、抵抗素子の微細化や小型化により、電極間の距離が近くなるためである。電極間の寄生容量の増加は、半導体装置の高速化や低消費電力化を進める上での阻害要因となる。

　そこで、本開示は、抵抗素子用の電極間の寄生容量を低減することが可能な半導体装置およびその製造方法を提供する。

　本開示の第１の側面の半導体装置は、基板と、前記基板上に設けられた第１抵抗層と、前記第１抵抗層の下面に接している第１電極と、前記第１抵抗層の上面に接している第２電極とを備える。これにより例えば、第１抵抗層用の電極である第１および第２電極間の寄生容量を低減することが可能となる。

　また、この第１の側面の半導体装置は、前記第１電極の下面に接している第１配線と、前記第２電極の上面に接している第２配線とをさらに備えていてもよい。これにより例えば、配線層間に配置された第１抵抗層の上記寄生容量を低減することが可能となる。

　また、この第１の側面において、前記第１電極は、前記基板の上面に接していてもよい。これにより例えば、基板と配線層との間に配置された第１抵抗層の上記寄生容量を低減することが可能となる。

　また、この第１の側面において、前記第１抵抗層は、第１層と、前記第１層の電気抵抗率よりも低い電気抵抗率を有する第２層とを含み、前記第２層は、前記第１電極側に設けられた第１部分と、前記第２電極側に設けられ、前記第１部分と分断された第２部分とを含んでいてもよい。これにより例えば、第１抵抗層の抵抗値を所望の値に容易に設定することが可能となる。

　また、この第１の側面において、前記第１電極は、前記第１部分と上下方向に重なる位置に配置されており、前記第２電極は、前記第２部分と上下方向に重なる位置に配置されていてもよい。これにより例えば、第１部分と第２部分との間に挟まれた第１層の部分により、第１抵抗層の抵抗値を所望の値に調整することが可能となる。

　また、この第１の側面において、前記第１層は、金属元素とシリコン元素とを含んでいてもよい。これにより例えば、第１層をサーメット層とすることが可能となる。

　また、この第１の側面において、前記第２層は、前記第１層の下面に設けられていてもよい。これにより例えば、第１層を形成する工程が第１電極に悪影響を与えることを抑制することが可能となる。

　また、この第１の側面において、前記第２層は、前記第１層の上面に設けられていてもよい。これにより例えば、第１層を形成する工程が第１電極に悪影響を与えることが問題とならない場合に、第２層を第１層の上面に設けることが可能となる。

　また、この第１の側面において、前記第２電極は、前記第１層を貫通していてもよい。これにより例えば、第２層をストッパとして用いて、第２電極用のホールを形成することが可能となる。

　また、この第１の側面において、前記第２電極は、前記第２層に接していてもよい。これにより例えば、第２層をストッパとして用いて、第２電極用のホールを形成することが可能となる。

　また、この第１の側面において、前記第２層は、テーパー形状の側面を有し、前記第１層は、前記第２層の上面とテーパー形状の側面とに接していてもよい。これにより例えば、第１層の断絶を抑制することが可能となる。

　また、この第１の側面の半導体装置は、前記基板上に設けられた第２抵抗層と、前記第２抵抗層の下面に接しており、前記第２電極と電気的に接続された第３電極と、前記第２抵抗層の上面に接している第４電極とをさらに備えていてもよい。これにより例えば、第１抵抗層と第２抵抗層とが直列接続された構造を実現することが可能となり、この場合に第１抵抗層用の電極間の寄生容量と第２抵抗層用の電極間の寄生容量とを低減することが可能となる。

　また、この第１の側面の半導体装置は、前記第１電極の下面に接している第１配線と、前記第２電極の上面と前記第３電極の下面とに接している第２配線と、前記第４電極の上面に接している第３配線とをさらに備えていてもよい。これにより例えば、配線層間に配置された第２抵抗層の上記寄生容量を低減することが可能となる。

　また、この第１の側面において、前記第２電極および前記第２配線と、前記第３電極および前記第３配線の、少なくともいずれかはデュアルダマシン配線を形成していてもよい。これにより例えば、第２電極を第２配線と共に簡単に形成することや、第３電極を第３配線と共に簡単に形成することが可能となる。

　また、この第１の側面において、前記第１抵抗層は、光電変換素子と信号処理回路との間に設けられていてもよい。これにより例えば、光電変換素子から信号処理回路に大振幅の信号が供給されることを抑制することが可能となる。

　また、この第１の側面において、前記光電変換素子は、前記基板内に設けられていてもよい。これにより例えば、基板から信号処理回路に大振幅の信号が供給されることを抑制することが可能となる。

　また、この第１の側面において、前記光電変換素子は、ＳＰＡＤ（Single Photon Avalanche Diode）でもよい。これにより例えば、大振幅の信号が発生しやすい光電変換素子から信号処理回路に大振幅の信号が供給されることを抑制することが可能となる。

　また、この第１の側面において、前記基板は、前記第１抵抗層、前記第１電極、および前記第２電極が設けられた第１面と、前記光電変換素子に光を入射させるレンズが設けられた第２面とを有していてもよい。これにより例えば、裏面照射型の固体撮像装置を実現することが可能となる。

　本開示の第２の側面の半導体装置の製造方法は、基板上に第１電極を形成し、前記第１電極の上面に接する第１抵抗層を形成し、前記第１抵抗層の上面に接する第２電極を形成することを含む。これにより例えば、第１抵抗層用の電極である第１および第２電極間の寄生容量を低減することが可能となる。

　また、この第２の側面において、前記第１抵抗層は、第１層と、前記第１層の電気抵抗率よりも低い電気抵抗率を有する第２層とを含むように形成され、前記第２層は、前記第１電極側に設けられた第１部分と、前記第２電極側に設けられ、前記第１部分と分断された第２部分とを含むように形成されてもよい。これにより例えば、第１抵抗層の抵抗値を所望の値に容易に設定することが可能となる。

第１実施形態の半導体装置の構造を示す断面図である。第１実施形態の比較例の半導体装置の構造を示す断面図である。第１実施形態の比較例の半導体装置の欠点を説明するための断面図である。第１実施形態の半導体装置の利点を説明するための断面図である。第２実施形態の半導体装置の構造を示す断面図である。第２実施形態の半導体装置の利点を説明するための断面図である。第２実施形態の半導体装置の構造の詳細を示す断面図(1/2)である。第２実施形態の半導体装置の構造の詳細を示す断面図(2/2)である。第２実施形態の変形例の半導体装置の構造を示す断面図(1/2)である。第２実施形態の変形例の半導体装置の構造を示す断面図(2/2)である。第３実施形態の半導体装置の構造を示す断面図である。第３実施形態の半導体装置の構造を説明するための断面図である。第４実施形態の半導体装置の構造を示す断面図である。第４実施形態の変形例の半導体装置の構造を示す断面図である。第５実施形態の半導体装置の製造方法を示す断面図(1/5)である。第５実施形態の半導体装置の製造方法を示す断面図(2/5)である。第５実施形態の半導体装置の製造方法を示す断面図(3/5)である。第５実施形態の半導体装置の製造方法を示す断面図(4/5)である。第５実施形態の半導体装置の製造方法を示す断面図(5/5)である。第５実施形態の変形例の半導体装置の製造方法を示す断面図(1/2)である。第５実施形態の変形例の半導体装置の製造方法を示す断面図(2/2)である。第６実施形態の半導体装置の構成を示す模式図および回路図である。第６実施形態の半導体装置の構造を示す断面図である。第６実施形態の半導体装置の構造を示す別の断面図である。第６実施形態の半導体装置の製造方法を示す断面図(1/2)である。第６実施形態の半導体装置の製造方法を示す断面図(2/2)である。第６実施形態の変形例の半導体装置の構造を示す断面図(1/2)である。第６実施形態の変形例の半導体装置の構造を示す断面図(2/2)である。電子機器の構成例を示すブロック図である。移動体制御システムの構成例を示すブロック図である。図３０の撮像部の設定位置の具体例を示す平面図である。内視鏡手術システムの概略的な構成の一例を示す図である。カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

　以下、本開示の実施形態を、図面を参照して説明する。

　（第１実施形態）
　図１は、第１実施形態の半導体装置の構造を示す断面図である。

　図１のＡは、本実施形態の半導体装置の構造の第１の例を示している。図１のＡに示す半導体装置は、基板１と、層間絶縁膜２と、配線３と、プラグ電極４と、抵抗層（抵抗素子）５と、プラグ電極６と、配線７とを備えている。配線３は、本開示の第１配線の例であり、プラグ電極４は、本開示の第１電極の例である。抵抗層５は、本開示の第１抵抗層の例である。プラグ電極６は、本開示の第２電極の例であり、配線７は、本開示の第２配線の例である。

　図１のＡは、互いに垂直なＸ軸、Ｙ軸、およびＺ軸を示している。Ｘ方向とＹ方向は横方向（水平方向）に相当し、Ｚ方向は縦方向（垂直方向）に相当する。また、＋Ｚ方向は上方向に相当し、－Ｚ方向は下方向に相当する。－Ｚ方向は、厳密に重力方向に一致していてもよいし、厳密には重力方向に一致していなくてもよい。

　基板１は例えば、シリコン基板などの半導体基板である。層間絶縁膜２は、基板１上に形成されている。層間絶縁膜２は例えば、酸化シリコン膜や、酸化シリコン膜とその他の絶縁膜とを含む積層膜である。配線３、プラグ電極４、抵抗層５、プラグ電極６、および配線７は、基板１上にて層間絶縁膜２内に形成されている。

　配線３は、基板１の上方に形成された１つの配線層内に設けられている。配線３は例えば、Ａｌ（アルミニウム）層、Ｗ（タングステン）層、またはＣｕ（銅）層を含む金属層である。配線３は、直接または間接に基板１と電気的に接続されていてもよい。

　プラグ電極４は、配線３上に形成されており、配線３と電気的に接続されている。プラグ電極４の下面は、配線３の上面と接している。プラグ電極４は例えば、Ａｌ層、Ｗ層、またはＣｕ層を含む金属層である。プラグ電極４は、例えばビアプラグである。

　抵抗層５は、プラグ電極４上に形成されており、プラグ電極４と電気的に接続されている。抵抗層５の下面は、プラグ電極４の上面に接している。抵抗層５は例えば、金属元素を含む酸化膜、窒化膜、または酸窒化膜である。この金属元素の例は、Ｔａ（タンタル）元素やＴｉ（チタン）元素などの高融点金属元素である。抵抗層５はさらに、Ｓｉ（シリコン）元素を含んでいてもよい。このような抵抗層５の例は、ＴａＳｉＯ層やＴｉＳｉＯ層などのサーメット層である。

　プラグ電極６は、抵抗層５上に形成されており、抵抗層５と電気的に接続されている。プラグ電極６の下面は、抵抗層５の上面と接している。プラグ電極６は例えば、Ａｌ層、Ｗ層、またはＣｕ層を含む金属層である。プラグ電極６は、例えばビアプラグである。

　配線７は、基板１の上方に形成された１つの配線層内に設けられており、配線３を含む配線層とは異なる配線層内に含まれている。よって、抵抗層５は、これらの配線層同士の間に配置されている。配線７は、プラグ電極６上に形成されており、プラグ電極６と電気的に接続されている。配線７の下面は、プラグ電極６の上面と接している。配線７は例えば、Ａｌ層、Ｗ、またはＣｕ層を含む金属層である。

　図１のＡに示す抵抗層５は、取り出し電極として機能するプラグ電極４、６と接している。これらのプラグ電極４、６は、抵抗層５の異なる面に接しており、具体的には、プラグ電極４が抵抗層５の下面に接し、プラグ電極６が抵抗層５の上面に接している。そのため、これらのプラグ電極４、６は、互いに異なる配線層に接しており、それぞれ配線３、７に接している。

　図１のＢは、本実施形態の半導体装置の構造の第２の例を示している。図１のＢに示す半導体装置は、図１のＡに示す半導体装置と同様に、基板１と、層間絶縁膜２と、プラグ電極４と、抵抗層５と、プラグ電極６と、配線７とを備えている。

　ただし、図１のＢに示すプラグ電極４は、基板１上に直接形成されており、基板１と電気的に接続されている。このプラグ電極４の下面は、基板１の上面と接している。このプラグ電極４は、例えばコンタクトプラグである。図１のＡに示す抵抗層５が、２つの配線層の間に配置されているのに対し、図１のＢに示す抵抗層５は、基板１と１つの配線層との間に配置されている。

　図２は、第１実施形態の比較例の半導体装置の構造を示す断面図である。

　図２のＡは、本比較例の半導体装置の構造の第１の例を示している。図２のＡに示す半導体装置は、基板１と、層間絶縁膜２と、抵抗層５と、２つのプラグ電極６ａ、６ｂと、２本の配線７ａ、７ｂとを備えている。

　図１のＡに示すプラグ電極４、６が、抵抗層５の異なる面に接しているのに対し、図２のＡに示すプラグ電極６ａ、６ｂは、抵抗層５の同じ面に接している。具体的には、プラグ電極６ａ、６ｂは、共に抵抗層５の上面に接している。そのため、プラグ電極６ａ、６ｂは、同じ配線層に接しており、それぞれこの配線層内の異なる配線７ａ、７ｂに接している。プラグ電極６ａ、６ｂは、例えばビアプラグである。

　図２のＢは、本比較例の半導体装置の構造の第２の例を示している。図２のＢに示す半導体装置は、図２のＡに示す半導体装置と同様に、基板１と、層間絶縁膜２と、抵抗層５と、２つのプラグ電極６ａ、６ｂと、２本の配線７ａ、７ｂとを備えており、さらにプラグ電極６ｃを備えている。

　プラグ電極６ｃは、基板１上かつ配線７ｂ下に形成されており、基板１と配線７ｂとを電気的に接続している。プラグ電極６ｃは、基板１の上面に接しており、かつ、配線７ｂの下面に接している。プラグ電極６ｃは、例えばコンタクトプラグである。

　図３は、第１実施形態の比較例の半導体装置の欠点を説明するための断面図である。

　図３のＡは、図２のＡに示す抵抗層５における電気抵抗Ｒ１と、図２のＡに示すプラグ電極６ａ、６ｂ間の寄生容量Ｃ１とを示している。図３のＢは、電気抵抗Ｒ１と寄生容量Ｃ１との接続関係を回路図で示している。

　この例では、プラグ電極６ａ、６ｂが、抵抗層５の同じ面に接している。よって、抵抗層５の微細化や小型化を行うと、プラグ電極６ａ、６ｂ間の距離が近くなりやすい。プラグ電極６ａ、６ｂ間の距離が近くなると、寄生容量Ｃ１が増加してしまう。寄生容量Ｃ１の増加は、半導体装置の高速化や低消費電力化を進める上での阻害要因となる。

　図３のＣは、図２のＢに示す抵抗層５における電気抵抗Ｒ２と、図２のＢに示すプラグ電極６ａ、６ｂ間の寄生容量Ｃ２ａと、図２のＢに示す基板１とプラグ電極６ｃとの間の寄生容量Ｃ２ｂとを示している。図３のＤは、電気抵抗Ｒ２と寄生容量Ｃ２ａ、Ｃ２ｂとの接続関係を回路図で示している。

　この例では、抵抗層５の付近に、寄生容量Ｃ２ａに加えて寄生容量Ｃ２ｂが生じる。よって、抵抗層５の微細化や小型化を行うと、寄生容量Ｃ２ａが増加するだけでなく、寄生容量Ｃ２ｂも増加する可能性がある。寄生容量Ｃ２ａ、Ｃ２ｂの増加は、半導体装置の高速化や低消費電力化を進める上での阻害要因となる。

　図４は、第１実施形態の半導体装置の利点を説明するための断面図である。

　図４のＡは、図１のＡに示す抵抗層５における電気抵抗Ｒ３と、図１のＡに示すプラグ電極４、６間の寄生容量Ｃ３とを示している。

　この例では、プラグ電極４、６が、抵抗層５の異なる面に接している。よって、抵抗層５の微細化や小型化を行っても、プラグ電極４、６間の距離が近くなりにくい。例えば、図４のＡに示すプラグ電極４、６間の距離は、図３のＡに示すプラグ電極６ａ、６ｂの距離よりも長くなっている。よって、本実施形態によれば、寄生容量Ｃ３を低減することが可能となり、半導体装置の高速化や低消費電力化を促進することが可能となる。

　図４のＢは、図１のＢに示す抵抗層５における電気抵抗Ｒ４と、図１のＢに示すプラグ電極４、６間の寄生容量Ｃ４とを示している。

　この例でも、プラグ電極４、６が、抵抗層５の異なる面に接している。よって、抵抗層５の微細化や小型化を行っても、プラグ電極４、６間の距離が近くなりにくい。例えば、図４のＢに示すプラグ電極４、６間の距離は、図３のＣに示すプラグ電極６ａ、６ｂの距離よりも長くなっている。よって、本実施形態によれば、寄生容量Ｃ４を低減することが可能となり、半導体装置の高速化や低消費電力化を促進することが可能となる。

　また、この例では、図３のＣに示すプラグ電極６ｂ、配線７ｂ、およびプラグ電極６ｃが、図４のＢに示すプラグ電極４に置き換えられている。よって、この例では、図４のＢに示す抵抗層５の付近に、寄生容量Ｃ２ｂに対応する寄生容量が生じていない。このことも、抵抗層５の付近における寄生容量の低減に寄与する。よって、本実施形態によれば、この例の構造を採用することで、抵抗層５の付近での配線構造を簡略化することが可能となり、半導体装置のチップ面積の削減と寄生容量の低減とを実現することが可能となる。

　検証によれば、抵抗層５の抵抗幅と抵抗長がそれぞれ０．２μｍと２．０μｍの場合において、図４のＢの場合の寄生容量は、図３のＣの場合に比べて約６０％低減されることが分かった。

　以上のように、本実施形態のプラグ電極４、６は、抵抗層５の異なる面に接するように配置される。よって、本実施形態によれば、プラグ電極４、６間の距離を長くすることが可能となり、プラグ電極４、６間の寄生容量を低減することが可能となる。

　（第２実施形態）
　図５は、第２実施形態の半導体装置の構造を示す断面図である。

　本実施形態の半導体装置は、図１のＡに示す半導体装置と同様に、基板１と、層間絶縁膜２と、配線３と、プラグ電極４と、抵抗層５と、プラグ電極６と、配線７とを備えている。また、本実施形態の抵抗層５は、本開示の第１層の例である高抵抗層５ａと、本開示の第２層の例である低抵抗層５ｂとを含んでいる。

　高抵抗層５ａは、低抵抗層５ｂの電気抵抗率より高い電気抵抗率を有している。高抵抗層５ａの電気抵抗率は、例えば低抵抗層５ｂの電気抵抗率の１０倍以上であり、好ましくは低抵抗層５ｂの電気抵抗率の１００倍～１００００倍である。

　高抵抗層５ａは例えば、第１実施形態の抵抗層５と同様に、金属元素を含む酸化膜、窒化膜、または酸窒化膜である。この金属元素の例は、Ｔａ元素やＴｉ元素などの高融点金属元素である。高抵抗層５ａはさらに、Ｓｉ元素を含んでいてもよい。このような高抵抗層５ａの例は、ＴａＳｉＯ層やＴｉＳｉＯ層などのサーメット層である。

　低抵抗層５ｂは例えば、金属元素を含む単体金属層、合金層、酸化膜、窒化膜、または酸窒化膜である。この金属元素の例は、高融点金属元素である。低抵抗層５ｂは、高抵抗層５ａとの間で良好な導電性を示すことが望ましい。本実施形態の低抵抗層５ｂの例は、Ａｌ－Ｎｉ（Ｂ）合金層である（Ａｌ、Ｎｉ、Ｂはそれぞれ、アルミニウム、ニッケル、ボロンを表す）。

　図５では、低抵抗層５ｂが、プラグ電極４上に形成されており、プラグ電極４と電気的に接続されている。低抵抗層５ｂの下面は、プラグ電極４の上面に接している。図５ではさらに、高抵抗層５ａが、低抵抗層５ｂ上に形成されており、低抵抗層５ｂと電気的に接続されている。高抵抗層５ａの下面は、低抵抗層５ｂの上面に接している。図５ではさらに、プラグ電極６が、高抵抗層５ａ上に形成されており、高抵抗層５ａと電気的に接続されている。プラグ電極６の下面は、高抵抗層５ａの上面に接している。

　低抵抗層５ｂは、プラグ電極４側に設けられた第１部分Ｐ１と、プラグ電極６側に設けられた第２部分Ｐ２とに分断されている。よって、低抵抗層５ｂは、第１部分Ｐ１と第２部分Ｐ２という、互いに分断された２つの部分を含んでいる。加えて、プラグ電極４は、第１部分Ｐ１と上下方向（±Ｚ方向）に重なる位置に配置されている。一方、プラグ電極６は、第２部分Ｐ２と上下方向（±Ｚ方向）に重なる位置に配置されている。

　よって、抵抗層５内を電流が流れる際に、電流は、プラグ電極４付近では主に高抵抗層５ａではなく低抵抗層５ｂ（第１部分Ｐ１）内を流れ、プラグ電極６付近でも主に高抵抗層５ａではなく低抵抗層５ｂ（第２部分Ｐ２）内を流れる。理由は、電流は、電気抵抗が低い箇所を流れやすいからである。

　一方、抵抗層５内にて第１部分Ｐ１と第２部分Ｐ２との間を電流が流れる際には、電流は、高抵抗層５ａ内を流れる。理由は、第１部分Ｐ１と第２部分Ｐ２との間で、低抵抗層５ｂが分断されているからである。

　その結果、抵抗層５の電気抵抗は主に、第１部分Ｐ１と第２部分Ｐ２との間に挟まれた高抵抗層５ａの部分により決定される。よって、本実施形態によれば、第１部分Ｐ１と第２部分Ｐ２との間の距離などを調整することで、抵抗層５の電気抵抗の値を所望の値に調整することが可能となる。

　図６は、第２実施形態の半導体装置の利点を説明するための断面図である。

　図６のＡは、図１のＡ（第１実施形態）に示す半導体装置における種々の寸法を示している。図６のＡは、抵抗層５の抵抗長「Ｌ１」と、プラグ電極４の幅「２ｂ」と、プラグ電極６の幅「２ｃ」と、プラグ電極４の中心軸とプラグ電極６の中心軸との距離「ｄ」とを示している。抵抗長Ｌ１は概ね、プラグ電極４、６間の最短距離に相当する。

　図６のＡでは、プラグ電極４、６間における抵抗層５の電気抵抗が、抵抗長Ｌ１に比例する。そのため、半導体装置を製造する際に、抵抗長Ｌ１の値がばらつくと、抵抗層５の電気抵抗の値がばらついてしまう。一方、抵抗層Ｌ１の値のばらつきは、ｂ、ｃ、ｄという３つのパラメータに依存している。これらのばらつきパラメータをそれぞれΔｂ、Δｃ、Δｄと表す場合において、これらが無相関にばらつくとすると、抵抗層Ｌ１の値のばらつきは、（Δｂ^２＋Δｃ^２＋Δｄ^２）^１／２の値に依存する。よって、図６のＡにおいて抵抗層５の電気抵抗の値を高精度に調整するためには、ｂ、ｃ、ｄという３つの寸法を高精度に調整する必要があり、抵抗層５の電気抵抗の値を高精度に調整することが難しい。

　図６のＢは、図５（本実施形態）に示す半導体装置における種々の寸法を示している。図６のＢは、抵抗層５の抵抗長「Ｌ２」と、第１部分Ｐ１と第２部分Ｐ２との間の隙間の幅「ａ」とを示している。抵抗長Ｌ２は、第１および第２部分Ｐ１、Ｐ２間の最短距離に相当する。

　図６のＢでは、プラグ電極４、６間における抵抗層５の電気抵抗が、主に第１部分Ｐ１と第２部分Ｐ２との間に挟まれた高抵抗層５ａの部分により決定され、概ね抵抗長Ｌ２に比例する。そのため、半導体装置を製造する際に、抵抗長Ｌ２の値がばらつくと、抵抗層５の電気抵抗の値がばらついてしまう。一方、抵抗層Ｌ２の値のばらつきは、ａという１つのパラメータに依存している。よって、図６のＢにおいてはａという１つの寸法を高精度に調整することで、抵抗層５の電気抵抗の値を高精度に調整することができる。このように、本実施形態によれば、抵抗層５の電気抵抗の値を簡単な調整で高精度に調整することが可能となる。

　図７および図８は、第２実施形態の半導体装置の構造の詳細を示す断面図である。

　図７のＡは、図５に示す半導体装置の詳細を示している。図７のＡに示すように、プラグ電極４は、バリアメタル層１１と、プラグ材層１２とを順に含んでおり、プラグ電極６は、バリアメタル層１３と、プラグ材層１４とを順に含んでいる。

　バリアメタル層１１は、プラグ電極４の下面および側面に露出しており、配線３に接している。バリアメタル層１１は例えば、ＴａまたはＴｉを含む金属層である。プラグ材層１２は、プラグ電極４の上面に露出しており、抵抗層５（低抵抗層５ｂ）に接している。プラグ材層１２は例えば、Ａｌ、Ｗ、またはＣｕを含む金属層である。

　バリアメタル層１３は、プラグ電極６の下面および側面に露出しており、抵抗層５（高抵抗層５ａ）に接している。バリアメタル層１３は例えば、ＴａまたはＴｉを含む金属層である。プラグ材層１４は、プラグ電極６の上面に露出しており、配線７に接している。プラグ材層１４は例えば、Ａｌ、Ｗ、またはＣｕを含む金属層である。

　なお、このようなプラグ電極４、６の構造は、図７のＡ以外の図に示すプラグ電極４、６にも適用可能である。

　次に、引き続き図７のＡを参照し、プラグ電極４、６と抵抗層５との関係について説明する。

　図７のＡでは、プラグ電極４のプラグ材層１２上に低抵抗層５ｂが形成され、低抵抗層５ｂ上に高抵抗層５ａが形成されている。このような構造には、高抵抗層５ａの形成時にプラグ材層１２が酸化（または窒化）されるのを抑制できるという利点がある。

　ここで、プラグ材層１２がＷ層、低抵抗層５ｂがＡｌ－Ｎｉ（Ｂ）層、高抵抗層５ａがＴａＳｉＯ層である場合を想定する。この場合、仮にプラグ材層１２上に高抵抗層５ａを直接形成すると、高抵抗層５ａの形成時にプラグ材層１２の上面が酸化されてしまう。その結果、プラグ電極４と抵抗層５との間のコンタクト抵抗の上昇やばらつきが生じる可能性がある。しかしながら、プラグ材層１２上に低抵抗層５ｂを介して高抵抗層５ａを形成すれば、プラグ材層１２の酸化も、低抵抗層５ｂの酸化も生じにくい。理由は、Ａｌ－Ｎｉ（Ｂ）層は、酸素を含んでいないので他の層を酸化させにくいし、さらには、Ａｌ－Ｎｉ（Ｂ）層自身も酸化されにくい性質（耐酸化性）を有しているからである。よって、本実施形態によれば、プラグ材層１２上に低抵抗層５ｂを介して高抵抗層５ａを形成することで、プラグ電極４のコンタクト抵抗の上昇やばらつきを抑制することが可能となる。

　一方、図７のＡでは、プラグ電極６のプラグ材層１４が、低抵抗層５ｂを介さずに高抵抗層５ａ上に形成されている。そのため、一見すると上記の理由でプラグ材層１４の酸化が生じるようにも考えられる。しかしながら、プラグ材層１４は、バリアメタル層１３を介して高抵抗層５ａ上に形成されている。よって、本実施形態によれば、低抵抗層５ｂを介さずに高抵抗層５ａ上にプラグ材層１４を形成しても、プラグ電極６のコンタクト抵抗の上昇やばらつきを抑制することが可能となる。

　なお、このような効果は、プラグ材層１２がＷ層以外の層である場合や、低抵抗層５ｂがＡｌ－Ｎｉ（Ｂ）層以外の層である場合や、高抵抗層５ａがＴａＳｉＯ層以外の層である場合にも得ることができる。例えば、プラグ材層１２が窒化されやすい層であり、高抵抗層５ａが窒素を含む層である場合には、低抵抗層５ｂは、耐窒化性を有する層としてもよい。

　本実施形態の半導体装置は、図７のＡに示す構造に代わり、図７のＢに示す構造を有していてもよい。図７のＢでは、プラグ電極４のプラグ材層１２上に高抵抗層５ａが形成され、高抵抗層５ａ上に低抵抗層５ｂが形成されている。このような構造は例えば、プラグ材層１２が酸化（または窒化）されにくい場合や、プラグ材層１２の酸化（または窒化）が問題とならない場合に採用される。

　本実施形態の半導体装置は、図８のＡおよびＢに示す構造を有していてもよい。図８のＢに示すプラグ電極４の構造は、図５と同じである。一方、図８のＡに示すプラグ電極６は、高抵抗層５ａを貫通して、低抵抗層５ｂに接している。このようなプラグ電極６の構造は、例えば以下の理由で実現される。

　図８のＡに示す半導体装置を製造する際には、例えば、低抵抗層５ｂ上に高抵抗層５ａを形成し、高抵抗層５ａ上に層間絶縁膜２の一部を形成し、この層間絶縁膜２内に、高抵抗層５ａに達するビアホールを形成し、ビアホール内にプラグ電極６を形成する。この場合、層間絶縁膜２と高抵抗層５ａとのエッチング選択比がとりにくい場合には、ビアホールが高抵抗層５ａを貫通して低抵抗層５ｂに達してしまう。このようなビアホール内にプラグ電極６を形成すると、プラグ電極６は、高抵抗層５ａを貫通して、低抵抗層５ｂに接することになる。
　ここで、層間絶縁膜２が酸化シリコン膜、低抵抗層５ｂがＡｌ－Ｎｉ（Ｂ）層、高抵抗層５ａがＴａＳｉＯ層である場合を想定する。この場合、層間絶縁膜２と高抵抗層５ａはいずれも酸化膜であるため、層間絶縁膜２と高抵抗層５ａとのエッチング選択比がとりにくい。よって、ビアホールが高抵抗層５ａを貫通する可能性が高い。一方、低抵抗層５ｂは酸素を含まない合金層であるため、高抵抗層５ａと低抵抗層５ｂとのエッチング選択比はとりやすい。よって、低抵抗層５ｂをエッチングストッパとして用いて、ビアホールを形成することができる。これにより、このようなビアホール内にプラグ電極６を形成することで、高抵抗層５ａを貫通して低抵抗層５ｂに接するプラグ電極６を形成することが可能となる。

　なお、図７のＢに示す構造を採用する場合には、高抵抗層５ａ上に低抵抗層５ｂが形成されるため、ビアホールが、低抵抗層５ｂに達し、高抵抗層５ａには達しない構造を実現することができる。

　図９および図１０は、第２実施形態の変形例の半導体装置の構造を示す断面図である。

　図９のＡでは、プラグ電極６付近に高抵抗層５ａが形成されておらず、プラグ電極６付近には低抵抗層５ｂのみが形成されている。図９のＢでは、プラグ電極４付近に高抵抗層５ａが形成されておらず、プラグ電極４付近には低抵抗層５ｂのみが形成されている。

　図１０のＡでは、プラグ電極４、６付近に高抵抗層５ａが形成されておらず、プラグ電極４、６付近には低抵抗層５ｂのみが形成されている。一方、図１０のＢでは、高抵抗層５ａが、第１部分Ｐ１の右側（即ち＋Ｘ方向）まで延伸しており、かつ、第２部分Ｐ２の左側（即ち－Ｘ方向）まで延伸している。

　本実施形態の半導体装置は、図９のＡから図１０のＢのいずれかに示す構造を有していてもよい。これにより、種々のレイアウト上の制約を満たしつつ、高抵抗層５ａと低抵抗層５ｂとを含む抵抗層５を形成することが可能となる。

　以上のように、本実施形態の抵抗層５は、高抵抗層５ａと低抵抗層５ｂとを含み、この低抵抗層５ｂは、第１部分Ｐ１と第２部分Ｐ２とに分断されている。よって、本実施形態によれば、抵抗層５の電気抵抗の値を高精度に調整することが可能となる。

　（第３実施形態）
　図１１は、第３実施形態の半導体装置の構造を示す断面図である。

　本実施形態の半導体装置は、図５に示す半導体装置と同様に、基板１と、層間絶縁膜２と、配線３（不図示）と、プラグ電極４（不図示）と、抵抗層５と、プラグ電極６と、配線７とを備えている。また、本実施形態の抵抗層５は、図５に示す抵抗層５と同様に、高抵抗層５ａと、低抵抗層５ｂとを含んでいる。

　ただし、本実施形態の低抵抗層５ｂは、テーパー形状（傾斜）を有する側面を有している。さらに、本実施形態の高抵抗層５ａは、低抵抗層５ｂの上面とテーパー形状の側面とに接している。このような低抵抗層５ｂは例えば、低抵抗層５ｂをエッチング加工する際にウェットエッチングを行うことで形成可能である。

　図１２は、第３実施形態の半導体装置の構造を説明するための断面図である。

　図１２のＡは、第２実施形態（図５）の抵抗層５を示している。図１２のＡに示す高抵抗層５ａは、低抵抗層５ｂの上面のみに接している。

　図１２のＢは、第２実施形態（図５）の変形例の抵抗層５を示している。図１２のＢに示す高抵抗層５ａは、低抵抗層５ｂの側面付近で段差を有しており、低抵抗層５ｂの上面と側面とに接している。この場合、高抵抗層５ａの段差の箇所で高抵抗層５ａの断絶が生じやすいことが問題となる。

　図１２のＣは、本実施形態（図１１）の抵抗層５を示している。図１２のＣに示す高抵抗層５ａも、低抵抗層５ｂの側面付近で段差を有しており、低抵抗層５ｂの上面と側面とに接している。しかしながら、この低抵抗層５ｂの側面は、テーパー形状（傾斜）を有している。これにより、高抵抗層５ａの段差の箇所での高抵抗層５ａの断絶を抑制することが可能となる。

　なお、低抵抗層５ｂの側面のテーパー角度は、例えば３０°から８５℃に設定することが望ましい。テーパー角度は、低抵抗層５ｂの側面の－Ｚ方向に対する角度である。

　（第４実施形態）
　図１３は、第４実施形態の半導体装置の構造を示す断面図である。

　図１３のＡは、本実施形態の半導体装置の第１の例を示している。図１３のＡに示す半導体装置は、図１に示す構成要素に加え、プラグ電極２１と、抵抗層２２と、プラグ電極２３と、配線２４とを備えている。プラグ電極２１は、本開示の第３電極の例である。抵抗層２２は、本開示の第２抵抗層の例である。プラグ電極２３は、本開示の第４電極の例である。配線２４は、本開示の第３配線の例である。

　プラグ電極２１は、配線７上に形成されており、配線７と電気的に接続されている。プラグ電極２１の下面は、配線７の上面と接している。プラグ電極２１は例えば、Ａｌ層、Ｗ層、またはＣｕ層を含む金属層である。プラグ電極２１は、例えばビアプラグである。

　抵抗層２２は、プラグ電極２１上に形成されており、プラグ電極２１と電気的に接続されている。抵抗層２２の下面は、プラグ電極２１の上面に接している。抵抗層２２は例えば、金属元素を含む酸化膜、窒化膜、または酸窒化膜である。この金属元素の例は、Ｔａ元素やＴｉ元素などの高融点金属元素である。抵抗層２２はさらに、Ｓｉ元素を含んでいてもよい。このような抵抗層２２の例は、ＴａＳｉＯ層やＴｉＳｉＯ層などのサーメット層である。

　プラグ電極２３は、抵抗層２２上に形成されており、抵抗層２２と電気的に接続されている。プラグ電極２３の下面は、抵抗層２２の上面と接している。プラグ電極２３は例えば、Ａｌ層、Ｗ層、またはＣｕ層を含む金属層である。プラグ電極２３は、例えばビアプラグである。

　配線２４は、基板１の上方に形成された１つの配線層内に設けられており、配線７を含む配線層とは異なる配線層内に含まれている。よって、抵抗層２２は、これらの配線層同士の間に配置されている。配線２４は、プラグ電極２３上に形成され、プラグ電極２３と電気的に接続されている。配線２４の下面は、プラグ電極２３の上面と接している。配線２４は例えば、Ａｌ層、Ｗ、またはＣｕ層を含む金属層である。

　本実施形態によれば、基板１の上方に抵抗層５と抵抗層２２とを形成することで、抵抗層の多層化を実現することが可能となる。これらの抵抗層５、２２は、配線７などを介して直列接続されている。なお、抵抗層５、２２は、配線７などを介して並列接続されてもよい。

　また、本実施形態のプラグ電極２１、２３は、抵抗層２２の異なる面に接するように配置されている。よって、本実施形態によれば、プラグ電極２１、２３間の距離を長くすることが可能となり、プラグ電極２２、２３間の寄生容量を低減することが可能となる。

　なお、本実施形態の抵抗層２２は、第２実施形態の抵抗層５と同様に、高抵抗層と低抵抗層とを含んでいてもよい。この場合、この低抵抗層は、第３実施形態の低抵抗層５ｂと同様に、テーパー形状を有する側面を有していてもよい。さらに、この高抵抗層は、第３実施形態の高抵抗層５ａと同様に、低抵抗層の上面とテーパー形状の側面とに接していてもよい。

　図１３のＢは、本実施形態の半導体装置の第２の例を示している。図１３のＢに示す半導体装置は、図１３のＡに示す半導体装置と同じ構成要素を備えている。ただし、プラグ電極２３が、プラグ電極２１の－Ｘ方向ではなく＋Ｘ方向に位置しており、プラグ電極４のほぼ真上に位置している。同様に、プラグ電極２１も、プラグ電極６のほぼ真上に位置している。これにより、これらの構成要素のフットプリントを小さくすることが可能となり、半導体装置のチップ面積を小さくすることが可能となる。

　図１４は、第４実施形態の変形例の半導体装置の構造を示す断面図である。

　図１４のＡは、本変形例の半導体装置の第１の例を示している。この半導体装置は、図１３のＡに示す半導体装置と同様の構造を有している。ただし、この例のプラグ電極６と配線７は、デュアルダマシン配線２５を形成している。デュアルダマシン配線２５は例えば、Ｃｕ層を含む金属層である。同様に、この例のプラグ電極２３と配線２４は、デュアルダマシン配線２６を形成している。デュアルダマシン配線２６は例えば、Ｃｕ層を含む金属層である。

　図１４のＢは、本変形例の半導体装置の第２の例を示している。この半導体装置は、図１３のＢに示す半導体装置と同様の構造を有している。ただし、この例のプラグ電極６と配線７も、デュアルダマシン配線２５を形成している。同様に、この例のプラグ電極２３と配線２４も、デュアルダマシン配線２６を形成している。

　これらの例によれば、プラグ電極６および配線７をデュアルダマシン配線２５として形成することや、プラグ電極２３および配線２４をデュアルダマシン配線２６として形成することにより、これらの電極および配線を少ない工程数で形成することが可能となる。

　（第５実施形態）
　図１５から図１９は、第５実施形態の半導体装置の製造方法を示す断面図である。この方法によれば、第２実施形態の半導体装置を製造することができる。

　まず、基板１上に、層間絶縁膜２の一部である層間絶縁膜２ａと、配線３を含む配線層とを形成する（図１５のＡ）。図１５のＡに示す工程では、基板１上に層間絶縁膜２ａの下方部分が形成され、層間絶縁膜２ａの下方部分上に配線３が形成され、層間絶縁膜２ａの下方部分上に、配線３を覆うように層間絶縁膜２ａの上方部分が形成される。

　次に、フォトリソグラフィおよびドライエッチングにより、層間絶縁膜２ａ内に、配線３に達するビアホールＨ１を形成する（図１５のＢ）。次に、ＣＶＤ（Chemical Vapor Deposition）により、基板１の全面に、プラグ電極４の材料を形成する（図１５のＣ）。次に、エッチバックまたはＣＭＰ（Chemical Mechanical Polishing）により、ビアホールＨ１外の当該材料を除去する（図１６のＡ）。その結果、ビアホールＨ１内の配線３上にプラグ電極４が形成される。プラグ電極４の下面は、配線３の上面に接している。

　次に、スパッタリングにより、層間絶縁膜２ａおよびプラグ電極４上に、低抵抗層５ｂの材料を形成する（図１６のＢ）。次に、フォトリソグラフィおよびドライエッチングにより、当該材料の形状を加工する（図１６のＣ）。その結果、互いに分断された第１部分Ｐ１と第２部分Ｐ２とを含む低抵抗層５ｂが形成される。第２部分Ｐ２は、プラグ電極４上に形成される。第２部分Ｐ２の下面は、プラグ電極４の上面に接している。

　次に、層間絶縁膜２ａおよび低抵抗層５ｂ上に、層間絶縁膜２の一部である層間絶縁膜２ｂを形成し、ＣＭＰにより層間絶縁膜２ｂの上面を研磨する（図１７のＡ）。その結果、低抵抗層５ｂの上面が、層間絶縁膜２ｂから露出する。

　次に、スパッタリングにより、層間絶縁膜２ｂおよび低抵抗層５ｂ上に、高抵抗層５ａの材料を形成する（図１７のＢ）。次に、フォトリソグラフィおよびドライエッチングにより、当該材料の形状を加工する（図１７のＣ）。その結果、低抵抗層５ｂの第１および第２部分Ｐ１、Ｐ２上に高抵抗層５ａが形成される。高抵抗層５ａの下面は、第１部分Ｐ１の上面と第２部分Ｐ２の上面とに接している。このようにして、高抵抗層５ａと低抵抗層５ｂとを含む抵抗層５が形成される。

　次に、層間絶縁膜２ｂおよび抵抗層５上に、層間絶縁膜２の一部である層間絶縁膜２ｃを形成する（図１８のＡ）。

　次に、フォトリソグラフィおよびドライエッチングにより、層間絶縁膜２ｃ内に、抵抗層５に達するビアホールＨ２を形成する（図１８のＢ）。ビアホールＨ２は、第２部分Ｐ２の真上に形成される。次に、ＣＶＤにより、基板１の全面に、プラグ電極６の材料を形成する（図１８のＣ）。次に、エッチバックまたはＣＭＰにより、ビアホールＨ２外の当該材料を除去する（図１９のＡ）。その結果、ビアホールＨ２内の抵抗層５上にプラグ電極６が形成される。プラグ電極６の下面は、抵抗層５の上面に接している。

　次に、スパッタリングにより、層間絶縁膜２ｃおよびプラグ電極６上に、配線７を含む配線層の材料を形成する（図１８のＢ）。次に、フォトリソグラフィおよびドライエッチングにより、当該材料の形状を加工する（図１８のＣ）。その結果、配線７を含む配線層が形成される。配線７は、プラグ電極６上に形成される。配線７の下面は、プラグ電極６の上面に接している。

　その後、基板１上に種々の層間絶縁膜、抵抗層、プラグ電極、配線（配線層）などが形成される。このようにして、第２実施形態の半導体装置が製造される。

　なお、本実施形態の方法によれば、第１実施形態の半導体装置を製造することも可能である。この場合、図１６のＢから図１７のＡに示す工程が省略される。

　また、本実施形態の方法によれば、第３実施形態の半導体装置を製造することも可能である。この場合、図１６のＣに示す工程で低抵抗層５ｂがウェットエッチングにより加工される。

　また、本実施形態の方法によれば、第４実施形態の半導体装置を製造することも可能である。この場合、図１８のＣに示す工程後に、プラグ電極２１、抵抗層２２、プラグ電極２３、配線２４がそれぞれ、プラグ電極４、抵抗層５、プラグ電極６、配線７と同様の方法により形成される。

　図２０および図２１は、第５実施形態の変形例の半導体装置の製造方法を示す断面図である。この方法によれば、プラグ電極６および配線７をデュアルダマシン配線２５として形成することができる。

　図２０のＡは、図１８のＡと同じ工程を示している。この方法ではまず、図１５のＡから図１８のＡに示す工程を行う。

　次に、フォトリソグラフィおよびドライエッチングにより、層間絶縁膜２ｃ内に配線溝Ｈ３を形成する（図２０のＢ）。次に、フォトリソグラフィおよびドライエッチングにより、配線溝Ｈ３下の層間絶縁膜２ｃ内に、抵抗層５に達するビアホールＨ２を形成する（図２０のＣ）。ビアホールＨ２は、第２部分Ｐ２の真上に形成される。

　次に、ＣＶＤにより、基板１の全面に、プラグ電極６および配線７の材料を形成する（図２１のＡ）。次に、エッチバックまたはＣＭＰにより、ビアホールＨ２外や配線溝Ｈ３外の当該材料を除去する（図２１のＢ）。その結果、ビアホールＨ２内の抵抗層５上にプラグ電極６が形成され、配線溝Ｈ３内のプラグ電極６上に配線７が形成される。すなわち、ビアホールＨ２および配線溝Ｈ３内にデュアルダマシン配線２５が形成される。デュアルダマシン配線２５の下面は、抵抗層５の上面に接している。

　なお、上述のデュアルダマシン配線２６も、デュアルダマシン配線２５と同様の方法により形成可能である。

　以上のように、本実施形態の方法によれば、第１から第４実施形態の半導体装置を製造することが可能となる。

　（第６実施形態）
　図２２は、第６実施形態の半導体装置の構成を示す模式図および回路図である。本実施形態の半導体装置は、第１から第４実施形態のいずれかの半導体装置の構造を有する固体撮像装置である。

　図２２のＡに示すように、本実施形態の半導体装置（固体撮像装置）は、２次元アレイ状に配置された複数の画素３１を含む画素アレイ領域３２を備えている。これらの画素３１の各々は、例えば図２２のＢに示す回路構成を有している。

　図２２のＢは、画素アレイ領域３２に含まれる１つの画素３１を示している。この画素３１は、後述する金属パッド９を含む第１エリアＵ１と、後述する金属パッド４４を含む第２エリアＵ２とを備えている。第１エリアＵ１と第２エリアＵ２は、これらの金属パッド９、４４を介して電気的に接続されている。本実施形態の半導体装置は、第１ウェハと第２ウェハとを貼り合わせることで製造される。第１エリアＵ１は、第１ウェハに由来する部分であり、第２エリアＵ２は、第２ウェハに由来する部分である。

　図２２のＢに示す画素３１は、第１エリアＵ１内に光電変換素子（光電変換部）ＰＤ、電気抵抗Ｒ、およびキャパシタＣａを備え、第２エリアＵ２内にキャパシタＣｂ、トランジスタＴＲ、および電流源Ｉａ、Ｉｂを備えている。

　光電変換素子ＰＤは例えば、ＳＰＡＤ（Single Photon Avalanche Diode）などのフォトダイオードであり、入射した光を電荷に変換する。ＳＰＡＤは、１個のフォトンも検出可能な高感度の光センサ素子として知られている。本実施形態によれば、光電変換素子ＰＤとしてＳＰＡＤを用いることで、高感度の光センサを実現することが可能となる。光電変換素子ＰＤのアノードは、グランド電位に接続されており、光電変換素子ＰＤのカソードは、電気抵抗ＲやキャパシタＣａに接続されている。本実施形態の光電変換素子ＰＤは、後述するように、前述の基板１内に設けられている。

　電気抵抗Ｒは例えば、前述の抵抗層５により実現されており、図４のＡに示す電気抵抗Ｒ３、または図４のＢに示す電気抵抗Ｒ４に相当している。電気抵抗Ｒの一方の端部は、光電変換素子ＰＤやキャパシタＣａに接続されており、電気抵抗Ｒの他方の端部は、金属パッド９に接続されている。また、キャパシタＣａの一方の電極は、光電変換素子ＰＤや電気抵抗Ｒに接続されており、キャパシタＣａの他方の電極は、グランド電位に接続されている。

　なお、電気抵抗Ｒは、前述の抵抗層５と抵抗層２２により実現されていてもよい。この場合、電気抵抗Ｒの値は、抵抗層５と抵抗層２２との直列接続（または並列接続）により得られる抵抗値となる。

　トランジスタＴＲは、例えばＭＯＳＦＥＴであり、金属パッド４４、キャパシタＣｂ、および電流源Ｉａに接続されたゲート端子と、電源電位と電流源Ｉｂとの間に配置されたソース端子およびドレイン端子とを備えている。本実施形態のトランジスタＴＲは、第２エリアＵ２内の他の回路素子と共に、光電変換素子ＰＤからの電圧信号を処理する信号処理回路を構成している。電気抵抗Ｒは、光電変換素子ＰＤとこの信号処理回路との間に配置されている。

　電流源Ｉａは、電源電位と金属パッド４４との間に配置されている。電流源Ｉｂは、トランジスタＴＲとグランド電位との間に配置されている。また、キャパシタＣｂの一方の電極は、金属パッド４４、電流源Ｉａ、およびトランジスタＴＲに接続されており、キャパシタＣｂの他方の電極は、グランド電位に接続されている。

　ここで、電気抵抗Ｒの作用について説明する。

　光電変換素子ＰＤとしてＳＰＡＤを用いる場合、光電変換素子ＰＤから出力される電圧信号の振幅は、例えば２０～３０Ｖとなる。本実施形態では、この電圧信号が、電気抵抗Ｒを介して上述の信号処理回路に送信される。これにより、大振幅の電圧信号が信号処理回路に供給されることを抑制することが可能となる。

　また、本実施形態の電気抵抗Ｒは、抵抗層５により実現されているため、その寄生容量が小さい。そのため、光電変換素子ＰＤで大振幅の電圧信号が発生しても、寄生容量の充放電に必要な電荷が少なくなる。これにより、各画素３１の低消費電力化および高速化を実現することが可能となる。

　画素アレイ領域３２内の画素３１の個数は、例えば１万個～１０００万個である。そのため、各画素３１の消費電力をＰだけ低減できれば、画素アレイ領域３２全体でＰの１万倍～１０００万倍という大量の消費電力を低減することができる。よって、本実施形態によれば、半導体装置（固体撮像装置）の消費電力を大幅に低減することが可能となる。

　図２３は、第６実施形態の半導体装置の構造を示す断面図である。

　図２３は、本実施形態の半導体装置に含まれる１つの画素３１の断面を示している。本実施形態の半導体装置は、第１エリアＵ１を含む第１ウェハと、第２エリアＵ２を含む第２ウェハとを貼り合わせることで製造される。この際、第１ウェハは、第１ウェハの上面の向きと下面の向きとを逆さにして、第２ウェハに貼り合わされる。そのため、図２３では、プラグ電極４、抵抗層５、プラグ電極６などが基板１の下方に位置している。この詳細については、後述する。

　図２３に示すように、第２エリアＵ２は、支持基板４１と、層間絶縁膜４２と、プラグ電極４３、４３’と、金属パッド４４、４４’とを備えている。さらに、第１エリアＵ１は、上述の基板１、層間絶縁膜２、プラグ電極４、抵抗層５（高抵抗層５ａおよび低抵抗層５ｂ）、プラグ電極６、および配線７に加えて、プラグ電極６’と、配線７’と、プラグ電極８、８’と、金属パッド９、９’と、電極５１と、画素分離部５２と、平坦化膜５３と、カラーフィルタ５４と、オンチップレンズ５５とを備えている。

　また、基板１は、不純物半導体領域として、Ｎ－型半導体領域１ａと、Ｐ型半導体領域１ｂと、Ｎ型半導体領域１ｃと、Ｐ型半導体領域１ｄとを含んでいる。さらに、画素分離部５２は、素子分離絶縁膜５２ａと、遮光膜５２ｂとを含んでいる。

　図２３はさらに、基板１の表面Ｓ１と、基板１の裏面Ｓ２と、支持基板４１の表面Ｓ３と、支持基板４１の裏面Ｓ４と、第１エリアＵ１と第２エリアＵ２との貼り合わせ面とを示している。基板１の表面Ｓ１は、本開示の第１面の例である。基板１の裏面Ｓ２は、本開示の第２面の例である。図２３において、表面Ｓ１は、基板１の－Ｚ方向の面であり、裏面Ｓ２は、基板１の＋Ｚ方向の面であり、表面Ｓ３は、支持基板４１の＋Ｚ方向の面であり、裏面Ｓ４は、支持基板４１の－Ｚ方向の面である。

　Ｎ－型半導体領域１ａ、Ｐ型半導体領域１ｂ、およびＮ型半導体領域１ｃは、基板１の裏面Ｓ２から表面Ｓ１に向かって、基板１内に順に形成されている。Ｐ型半導体領域１ｄは、図２３の基板１内でＮ－型半導体領域１ａの上面および側面に形成されている。本実施形態の光電変換部ＰＤは、これらの不純物半導体領域間のＰＮ接合により実現されている。なお、Ｎ－型半導体領域１ａは、Ｐ－型半導体領域に置き換えてもよい。また、Ｐ型半導体領域１ｂ、Ｎ型半導体領域１ｃ、およびＰ型半導体領域１ｄはそれぞれ、光電変換部ＰＤの増倍領域、アノード電極、およびホール蓄積層として機能する。図２３に示す光電変換部ＰＤは、例えばＳＰＡＤである。

　プラグ電極４、抵抗層５、プラグ電極６、配線７、プラグ電極８と、および金属パッド９は、層間絶縁膜２内で基板１の表面Ｓ１に順に形成されており、Ｎ型半導体領域１ｃに電気的に接続されている。また、プラグ電極６’、配線７’、プラグ電極８’、および金属パッド９’は、層間絶縁膜２内で基板１の表面Ｓ１に順に形成されており、基板１内の電極５１に電気的に接続されている。金属パッド９、９’は例えば、Ｃｕ（銅）を含む金属層である。上述の電気抵抗Ｒは、図２３に示すように、抵抗層５により実現されている。

　支持基板４１は例えば、シリコン基板などの半導体基板である。上述の信号処理回路やそのトランジスタＴＲは、支持基板４１の表面Ｓ３に形成されている。プラグ電極４３と金属パッド４４は、層間絶縁膜４２内で支持基板４１の表面Ｓ３に順に形成されており、支持基板４１に電気的に接続されている。プラグ電極４３’と金属パッド４４’は、層間絶縁膜４２内で支持基板４１の表面Ｓ３に順に形成されており、支持基板４１に電気的に接続されている。金属パッド４４、４４’は例えば、Ｃｕ（銅）を含む金属層である。

　金属パッド４４は、金属パッド９と接合されている。また、金属パッド４４’は、金属パッド９’と接合されている。これにより、第２エリアＵ２が、第１エリアＵ１と電気的に接続されている。

　電極５１は、基板１内に形成されており、Ｎ－型半導体領域１ａの側方やＰ型半導体領域１ｄの下方に位置している。電極５１は、光電変換部ＰＤのカソード電極として機能する。本実施形態の光電変換部ＰＤは、基板１の表面Ｓ１側にカソード電極（電極５１）を有する表面カソード型ＳＰＡＤである。

　画素分離部５２は、基板１内において、図２３に示す画素３１と他の画素３１との間に形成されている。本実施形態の画素分離部５２は、基板１の表面Ｓ１と裏面Ｓ２との間において、基板１を貫通している。画素分離部５２は、基板１に形成された溝内に順に形成された素子分離絶縁膜５２ａと遮光膜５２ｂとを含んでいる。素子分離絶縁膜５２ａは、例えば酸化シリコン膜である。素子分離絶縁膜５２ａはさらに、固定電荷膜（負の固定電荷を有する膜）を含んでいてもよい。固定電荷膜の例は、高誘電体膜や高屈折率材料膜などの絶縁膜である。遮光膜５２ｂは、光を遮光する材料で形成された膜であり、例えばＡｌ（アルミニウム）、Ｗ（タングステン）、またはＣｕ（銅）を含む金属膜である。

　平坦化膜５３は、基板１上や画素分離部５２上に形成されており、これにより基板１の裏面Ｓ２の上方の面が平坦となっている。平坦化膜５３は例えば、樹脂膜などの有機膜である。

　カラーフィルタ５４は、平坦化膜５３上に画素３１ごとに形成されている。例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）用のカラーフィルタ５４がそれぞれ、赤色、緑色、青色の画素３１の光電変換部ＰＤの上方に配置されている。また、これらのカラーフィルタ５４は、赤外光の画素３１の光電変換部ＰＤの上方に配置された赤外光用のカラーフィルタ５４を含んでいてもよい。各カラーフィルタ５４は、所定の波長の光が透過できる性質を有しており、各カラーフィルタ５４を透過した光が、光電変換部ＰＤに入射する。

　オンチップレンズ５５は、カラーフィルタ５４上に画素３１ごとに形成されている。オンチップレンズ５５は、入射した光を集光する性質を有しており、オンチップレンズ５５により集光された光は、カラーフィルタ５４を介して光電変換部ＰＤに入射する。このように、本実施形態の半導体装置は、裏面照射型の固体撮像装置となっている。

　なお、ある画素３１を測距用に用いる場合には、その画素３１の光電変換部ＰＤの上方にカラーフィルタ５４を配置しなくてもよい。この画素３１では、光電変換部ＰＤの上方に、カラーフィルタ５４を介さずにオンチップレンズ５５が配置される。この場合の測距方式の例は、ＴｏＦ（Time of Flight）方式である。

　以上のように、本実施形態の半導体装置は、第１エリアＵ１と第２エリアＵ２とを含む固体撮像装置となっている。光電変換部ＰＤのアノード電極（Ｎ型半導体領域１ｃ）は、抵抗層５（電気抵抗Ｒ）や金属パッド９、４４を介して、支持基板４１上の信号処理回路と電気的に接続されている。一方、光電変換部ＰＤのカソード電極（電極５１）は、金属パッド９’、４４’や支持基板４１を介して、グランド電位と電気的に接続されている。なお、本実施形態の半導体装置は、支持基板４１上に、信号処理回路以外の電気回路をさらに備えていてもよい。このような電気回路の例は、読み出し回路や駆動回路である。

　図２４は、第６実施形態の半導体装置の構造を示す別の断面図である。

　図２４は、本実施形態の半導体装置に含まれる複数の画素３１のうち、３つの画素３１を示している。各画素３１の構造は、図２３に示す画素３１の構造と同じである。図２４では、上述のように、互いに隣接する画素３１間に画素分離部５２が配置されている。また、カラーフィルタ５４やオンチップレンズ５５は、画素３１ごとに配置されている。

　図２５および図２６は、第６実施形態の半導体装置の製造方法を示す断面図である。

　まず、図２５のＡに示す第１ウェハＷ１と、図２５のＢに示す第２ウェハＷ２とを作製する。第１ウェハＷ１は、上述の第１エリアＵ１を備えており、具体的には、基板１内に形成されたＮ－型半導体領域１ａ、Ｐ型半導体領域１ｂ、Ｎ型半導体領域１ｃ、Ｐ型半導体領域１ｄ、電極５１、および画素分離部５２や、基板１の表面Ｓ１に形成された層間絶縁膜２、プラグ電極４、抵抗層５、プラグ電極６、６’、配線７、７’、プラグ電極８、８’、および金属パッド９、９’を備えている。第２ウェハＷ２は、上述の第２エリアＵ２を備えており、具体的には、支持基板４１の表面Ｓ３に形成された層間絶縁膜４２、プラグ電極４３、４３’、および金属パッド４４、４４’を備えている。上述の信号処理回路も、図２５のＢに示す工程で、支持基板４１上に形成される。

　次に、第１ウェハＷ１を第２ウェハＷ２に貼り合わせる（図２６のＡ）。これにより、金属パッド９、９’がそれぞれ金属パッド４４、４４’と接合され、第２エリアＵ２が第１エリアＵ１と電気的に接続される。また、層間絶縁膜２は、層間絶縁膜４２と貼り合わされる。

　次に、基板１の裏面Ｓ２上に平坦化膜５３を形成し、平坦化膜５３上に画素３１ごとにカラーフィルタ５４とオンチップレンズ５５とを順に形成する（図２６のＢ）。

　その後、第１および第２ウェハＷ１、Ｗ２が、ダイシングにより個々のチップに分割される。このようにして、本実施形態の半導体装置が製造される。

　図２７および図２８は、第６実施形態の変形例の半導体装置の構造を示す断面図である。

　図２７に示す半導体装置は、図２３に示す構成要素に加え、配線５６を備えている。図２７に示すカソード電極（電極５１）は、基板１内において基板１の裏面Ｓ２付近に配置されている。よって、図２７に示す光電変換部ＰＤは、基板１の裏面Ｓ２側にカソード電極（電極５１）を有する裏面カソード型ＳＰＡＤとなっている。配線５６は、平坦化膜５３内に形成されており、電極５１をグランド電位に電気的に接続している。なお、図２７に示す半導体装置は、プラグ電極６’、配線７’、プラグ電極８’、金属パッド９’、プラグ電極４３’、および金属パッド４４’を備えていないことに留意されたい。

　図２８に示す半導体装置は、図２３に示す構成要素に加え、絶縁膜５７と、プラグ電極５８とを備えている。図２８に示すカソード電極（電極５１）は、基板１の表面Ｓ１から基板１内に形成された穴の中に埋め込まれている。よって、図２８に示す光電変換部ＰＤは、基板１の穴の中にカソード電極（電極５１）を有する埋め込みカソード型ＳＰＡＤとなっている。絶縁膜５７とプラグ電極５８は、上記の穴の中に順に形成されており、プラグ電極６’は、プラグ電極５８を介して電極５１と電気的に接続されている。一方、プラグ電極６’は、上述のように、支持基板４１を介してグランド電位と電気的に接続されている。

　以上のように、本実施形態によれば、第１から第４実施形態の半導体装置を固体撮像装置に適用することが可能となる。なお、第１から第４実施形態の半導体装置は、固体撮像装置以外の機器に適用してもよい。このような機器の例は、アナログ回路装置や高周波回路装置である。

　（応用例）
　図２９は、電子機器の構成例を示すブロック図である。図２９に示す電気機器は、カメラ１００である。

　カメラ１００は、レンズ群などを含む光学部１０１と、第６実施形態の固体撮像装置である撮像装置１０２と、カメラ信号処理回路であるＤＳＰ（Digital Signal Processor）回路１０３と、フレームメモリ１０４と、表示部１０５と、記録部１０６と、操作部１０７と、電源部１０８とを備えている。また、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８は、バスライン１０９を介して相互に接続されている。

　光学部１０１は、被写体からの入射光（像光）を取り込んで、撮像装置１０２の撮像面上に結像する。撮像装置１０２は、光学部１０１により撮像面上に結像された入射光の光量を画素単位で電気信号に変換して、画素信号として出力する。

　ＤＳＰ回路１０３は、撮像装置１０２により出力された画素信号について信号処理を行う。フレームメモリ１０４は、撮像装置１０２で撮像された動画または静止画の１画面を記憶しておくためのメモリである。

　表示部１０５は、例えば液晶パネルや有機ＥＬパネルなどのパネル型表示装置を含んでおり、撮像装置１０２で撮像された動画または静止画を表示する。記録部１０６は、撮像装置１０２で撮像された動画または静止画を、ハードディスクや半導体メモリなどの記録媒体に記録する。

　操作部１０７は、ユーザによる操作の下に、カメラ１００が持つ様々な機能について操作指令を発する。電源部１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、および操作部１０７の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。

　撮像装置１０２として、第６実施形態の固体撮像装置を使用することで、良好な画像の取得が期待できる。

　当該固体撮像装置は、その他の様々な製品に応用することができる。例えば、当該固体撮像装置は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットなどの種々の移動体に搭載されてもよい。

　図３０は、移動体制御システムの構成例を示すブロック図である。図３０に示す移動体制御システムは、車両制御システム２００である。

　車両制御システム２００は、通信ネットワーク２０１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム２００は、駆動系制御ユニット２１０と、ボディ系制御ユニット２２０と、車外情報検出ユニット２３０と、車内情報検出ユニット２４０と、統合制御ユニット２５０とを備えている。図３０はさらに、統合制御ユニット２５０の構成部として、マイクロコンピュータ２５１と、音声画像出力部２５２と、車載ネットワークＩ／Ｆ（Interface）２５３とを示している。

　駆動系制御ユニット２１０は、各種プログラムに従って、車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット２１０は、内燃機関や駆動用モータなどの車両の駆動力を発生させるための駆動力発生装置や、駆動力を車輪に伝達するための駆動力伝達機構や、車両の舵角を調節するステアリング機構や、車両の制動力を発生させる制動装置などの制御装置として機能する。

　ボディ系制御ユニット２２０は、各種プログラムに従って、車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット２２０は、スマートキーシステム、キーレスエントリシステム、パワーウィンドウ装置、各種ランプ（例えば、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー、フォグランプ）などの制御装置として機能する。この場合、ボディ系制御ユニット２２０には、鍵を代替する携帯機から発信される電波または各種スイッチの信号が入力され得る。ボディ系制御ユニット２２０は、このような電波または信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプなどを制御する。

　車外情報検出ユニット２３０は、車両制御システム２００を搭載した車両の外部の情報を検出する。車外情報検出ユニット２３０には、例えば撮像部２３１が接続される。車外情報検出ユニット２３０は、撮像部２３１に車外の画像を撮像させると共に、撮像された画像を撮像部２３１から受信する。車外情報検出ユニット２３０は、受信した画像に基づいて、人、車、障害物、標識、路面上の文字などの物体検出処理または距離検出処理を行ってもよい。

　撮像部２３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部２３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。撮像部２３１が受光する光は、可視光であってもよいし、赤外線などの非可視光であってもよい。撮像部２３１は、第６実施形態の固体撮像装置を含んでいる。

　車内情報検出ユニット２４０は、車両制御システム２００を搭載した車両の内部の情報を検出する。車内情報検出ユニット２４０には例えば、運転者の状態を検出する運転者状態検出部２４１が接続される。例えば、運転者状態検出部２４１は、運転者を撮像するカメラを含み、車内情報検出ユニット２４０は、運転者状態検出部２４１から入力される検出情報に基づいて、運転者の疲労度合いまたは集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。このカメラは、第６実施形態の固体撮像装置を含んでいてもよく、例えば、図２９に示すカメラ１００でもよい。

　マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構、または制動装置の制御目標値を演算し、駆動系制御ユニット２１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車両の衝突回避、衝撃緩和、車間距離に基づく追従走行、車速維持走行、衝突警告、レーン逸脱警告などのＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構、または制動装置を制御することにより、運転者の操作によらずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。

　また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で取得される車外の情報に基づいて、ボディ系制御ユニット２２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で検知した先行車または対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替えるなどの防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部２５２は、車両の搭乗者または車外に対して視覚的または聴覚的に情報を通知することが可能な出力装置に、音声および画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、このような出力装置として、オーディオスピーカ２６１、表示部２６２、およびインストルメントパネル２６３が示されている。表示部２６２は例えば、オンボードディスプレイまたはヘッドアップディスプレイを含んでいてもよい。

　図３１は、図３０の撮像部２３１の設定位置の具体例を示す平面図である。

　図３１に示す車両３００は、撮像部２３１として、撮像部３０１、３０２、３０３、３０４、３０５を備えている。撮像部３０１、３０２、３０３、３０４、３０５は例えば、車両３００のフロントノーズ、サイドミラー、リアバンパ、バックドア、車室内のフロントガラスの上部などの位置に設けられる。

　フロントノーズに備えられる撮像部３０１は、主として車両３００の前方の画像を取得する。左のサイドミラーに備えられる撮像部３０２と、右のサイドミラーに備えられる撮像部３０３は、主として車両３００の側方の画像を取得する。リアバンパまたはバックドアに備えられる撮像部３０４は、主として車両３００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部３０５は、主として車両３００の前方の画像を取得する。撮像部３０５は例えば、先行車両、歩行者、障害物、信号機、交通標識、車線などの検出に用いられる。

　図３１は、撮像部３０１、３０２、３０３、３０４（以下「撮像部３０１～３０４」と表記する）の撮像範囲の例を示している。撮像範囲３１１は、フロントノーズに設けられた撮像部３０１の撮像範囲を示す。撮像範囲３１２は、左のサイドミラーに設けられた撮像部３０２の撮像範囲を示す。撮像範囲３１３は、右のサイドミラーに設けられた撮像部３０３の撮像範囲を示す。撮像範囲３１４は、リアバンパまたはバックドアに設けられた撮像部３０４の撮像範囲を示す。例えば、撮像部３０１～３０４で撮像された画像データが重ね合わせられることにより、車両３００を上方から見た俯瞰画像が得られる。以下、撮像範囲３１１、３１２、３１３、３１４を「撮像範囲３１１～３１４」と表記する。

　撮像部３０１～３０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部３０１～３０４の少なくとも１つは、複数の撮像装置を含むステレオカメラであってもよいし、位相差検出用の画素を有する撮像装置であってもよい。

　例えば、マイクロコンピュータ２５１（図３０）は、撮像部３０１～３０４から得られた距離情報を基に、撮像範囲３１１～３１４内における各立体物までの距離と、この距離の時間的変化（車両３００に対する相対速度）を算出する。マイクロコンピュータ２５１は、これらの算出結果に基づいて、車両３００の進行路上にある最も近い立体物で、車両３００とほぼ同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を、先行車として抽出することができる。さらに、マイクロコンピュータ２５１は、先行車の手前にあらかじめ確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように、この例によれば、運転者の操作によらずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４から得られた距離情報を基に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ２５１は、車両３００の周辺の障害物を、車両３００のドライバが視認可能な障害物と、視認困難な障害物とに識別する。そして、マイクロコンピュータ２５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ２６１や表示部２６２を介してドライバに警報を出力することや、駆動系制御ユニット２１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　撮像部３０１～３０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４の撮像画像中に歩行者が存在するか否かを判定することで、歩行者を認識することができる。かかる歩行者の認識は例えば、赤外線カメラとしての撮像部３０１～３０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順により行われる。マイクロコンピュータ２５１が、撮像部３０１～３０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部２５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部２６２を制御する。また、音声画像出力部２５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部２６２を制御してもよい。

　図３２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

　図３２では、術者（医師）５３１が、内視鏡手術システム４００を用いて、患者ベッド５３３上の患者５３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム４００は、内視鏡５００と、気腹チューブ５１１やエネルギー処置具５１２等の、その他の術具５１０と、内視鏡５００を支持する支持アーム装置５２０と、内視鏡下手術のための各種の装置が搭載されたカート６００と、から構成される。

　内視鏡５００は、先端から所定の長さの領域が患者５３２の体腔内に挿入される鏡筒５０１と、鏡筒５０１の基端に接続されるカメラヘッド５０２と、から構成される。図示する例では、硬性の鏡筒５０１を有するいわゆる硬性鏡として構成される内視鏡５００を図示しているが、内視鏡５００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

　鏡筒５０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡５００には光源装置６０３が接続されており、当該光源装置６０３によって生成された光が、鏡筒５０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者５３２の体腔内の観察対象に向かって照射される。なお、内視鏡５００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

　カメラヘッド５０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）６０１に送信される。

　ＣＣＵ６０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡５００及び表示装置６０２の動作を統括的に制御する。さらに、ＣＣＵ６０１は、カメラヘッド５０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

　表示装置６０２は、ＣＣＵ６０１からの制御により、当該ＣＣＵ６０１によって画像処理が施された画像信号に基づく画像を表示する。

　光源装置６０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡５００に供給する。

　入力装置６０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置６０４を介して、内視鏡手術システム４００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡５００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

　処置具制御装置６０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具５１２の駆動を制御する。気腹装置６０６は、内視鏡５００による視野の確保及び術者の作業空間の確保の目的で、患者５３２の体腔を膨らめるために、気腹チューブ５１１を介して当該体腔内にガスを送り込む。レコーダ６０７は、手術に関する各種の情報を記録可能な装置である。プリンタ６０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

　なお、内視鏡５００に術部を撮影する際の照射光を供給する光源装置６０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置６０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

　また、光源装置６０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

　また、光源装置６０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置６０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

　図３３は、図３２に示すカメラヘッド５０２及びＣＣＵ６０１の機能構成の一例を示すブロック図である。

　カメラヘッド５０２は、レンズユニット７０１と、撮像部７０２と、駆動部７０３と、通信部７０４と、カメラヘッド制御部７０５と、を有する。ＣＣＵ６０１は、通信部７１１と、画像処理部７１２と、制御部７１３と、を有する。カメラヘッド５０２とＣＣＵ６０１とは、伝送ケーブル７００によって互いに通信可能に接続されている。

　レンズユニット７０１は、鏡筒５０１との接続部に設けられる光学系である。鏡筒５０１の先端から取り込まれた観察光は、カメラヘッド５０２まで導光され、当該レンズユニット７０１に入射する。レンズユニット７０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

　撮像部７０２は、撮像素子で構成される。撮像部７０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部７０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部７０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者５３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部７０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット７０１も複数系統設けられ得る。撮像部７０２は、例えば第６実施形態の固体撮像装置である。

　また、撮像部７０２は、必ずしもカメラヘッド５０２に設けられなくてもよい。例えば、撮像部７０２は、鏡筒５０１の内部に、対物レンズの直後に設けられてもよい。

　駆動部７０３は、アクチュエータによって構成され、カメラヘッド制御部７０５からの制御により、レンズユニット７０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部７０２による撮像画像の倍率及び焦点が適宜調整され得る。

　通信部７０４は、ＣＣＵ６０１との間で各種の情報を送受信するための通信装置によって構成される。通信部７０４は、撮像部７０２から得た画像信号をＲＡＷデータとして伝送ケーブル７００を介してＣＣＵ６０１に送信する。

　また、通信部７０４は、ＣＣＵ６０１から、カメラヘッド５０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部７０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ６０１の制御部７１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡５００に搭載されていることになる。

　カメラヘッド制御部７０５は、通信部７０４を介して受信したＣＣＵ６０１からの制御信号に基づいて、カメラヘッド５０２の駆動を制御する。

　通信部７１１は、カメラヘッド５０２との間で各種の情報を送受信するための通信装置によって構成される。通信部７１１は、カメラヘッド５０２から、伝送ケーブル７００を介して送信される画像信号を受信する。

　また、通信部７１１は、カメラヘッド５０２に対して、カメラヘッド５０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

　画像処理部７１２は、カメラヘッド５０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

　制御部７１３は、内視鏡５００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部７１３は、カメラヘッド５０２の駆動を制御するための制御信号を生成する。

　また、制御部７１３は、画像処理部７１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置６０２に表示させる。この際、制御部７１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部７１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具５１２の使用時のミスト等を認識することができる。制御部７１３は、表示装置６０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者５３１に提示されることにより、術者５３１の負担を軽減することや、術者５３１が確実に手術を進めることが可能になる。

　カメラヘッド５０２及びＣＣＵ６０１を接続する伝送ケーブル７００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

　ここで、図示する例では、伝送ケーブル７００を用いて有線で通信が行われていたが、カメラヘッド５０２とＣＣＵ６０１との間の通信は無線で行われてもよい。

　以上、本開示の実施形態について説明したが、これらの実施形態は、本開示の要旨を逸脱しない範囲内で、種々の変更を加えて実施してもよい。例えば、２つ以上の実施形態を組み合わせて実施してもよい。

　なお、本開示は、以下のような構成を取ることもできる。

　（１）
　基板と、
　前記基板上に設けられた第１抵抗層と、
　前記第１抵抗層の下面に接している第１電極と、
　前記第１抵抗層の上面に接している第２電極と、
　を備える半導体装置。

　（２）
　前記第１電極の下面に接している第１配線と、
　前記第２電極の上面に接している第２配線と、
　をさらに備える（１）に記載の半導体装置。

　（３）
　前記第１電極は、前記基板の上面に接している、（１）に記載の半導体装置。

　（４）
　前記第１抵抗層は、第１層と、前記第１層の電気抵抗率よりも低い電気抵抗率を有する第２層とを含み、
　前記第２層は、前記第１電極側に設けられた第１部分と、前記第２電極側に設けられ、前記第１部分と分断された第２部分とを含む、
　（１）に記載の半導体装置。

　（５）
　前記第１電極は、前記第１部分と上下方向に重なる位置に配置されており、
　前記第２電極は、前記第２部分と上下方向に重なる位置に配置されている、
　（４）に記載の半導体装置。

　（６）
　前記第１層は、金属元素とシリコン元素とを含む、（４）に記載の半導体装置。

　（７）
　前記第２層は、前記第１層の下面に設けられている、（４）に記載の半導体装置。

　（８）
　前記第２層は、前記第１層の上面に設けられている、（４）に記載の半導体装置。

　（９）
　前記第２電極は、前記第１層を貫通している、（７）に記載の半導体装置。

　（１０）
　前記第２電極は、前記第２層に接している、（７）に記載の半導体装置。

　（１１）
　前記第２層は、テーパー形状の側面を有し、
　前記第１層は、前記第２層の上面とテーパー形状の側面とに接している、
　（７）に記載の半導体装置。

　（１２）
　前記基板上に設けられた第２抵抗層と、
　前記第２抵抗層の下面に接しており、前記第２電極と電気的に接続された第３電極と、
　前記第２抵抗層の上面に接している第４電極と、
　をさらに備える（１）に記載の半導体装置。

　（１３）
　前記第１電極の下面に接している第１配線と、
　前記第２電極の上面と前記第３電極の下面とに接している第２配線と、
　前記第４電極の上面に接している第３配線と、
　をさらに備える（１２）に記載の半導体装置。

　（１４）
　前記第２電極および前記第２配線と、前記第３電極および前記第３配線の、少なくともいずれかはデュアルダマシン配線を形成している、（１３）に記載の半導体装置。

　（１５）
　前記第１抵抗層は、光電変換素子と信号処理回路との間に設けられている、（１）に記載の半導体装置。

　（１６）
　前記光電変換素子は、前記基板内に設けられている、（１５）に記載の半導体装置。

　（１７）
　前記光電変換素子は、ＳＰＡＤ（Single Photon Avalanche Diode）である、（１５）に記載の半導体装置。

　（１８）
　前記基板は、
　前記第１抵抗層、前記第１電極、および前記第２電極が設けられた第１面と、
　前記光電変換素子に光を入射させるレンズが設けられた第２面と、
　を有する、（１５）に記載の半導体装置。

　（１９）
　基板上に第１電極を形成し、
　前記第１電極の上面に接する第１抵抗層を形成し、
　前記第１抵抗層の上面に接する第２電極を形成する、
　ことを含む半導体装置の製造方法。

　（２０）
　前記第１抵抗層は、第１層と、前記第１層の電気抵抗率よりも低い電気抵抗率を有する第２層と、を含むように形成され、
　前記第２層は、前記第１電極側に設けられた第１部分と、前記第２電極側に設けられ、前記第１部分と分断された第２部分と、を含むように形成される、
　（１９）に記載の半導体装置の製造方法。

　１：基板、１ａ：Ｎ－型半導体領域、１ｂ：Ｐ型半導体領域、
　１ｃ：Ｎ型半導体領域、１ｄ：Ｐ型半導体領域、
　２、２ａ、２ｂ、２ｃ：層間絶縁膜、３：配線、４：プラグ電極、５：抵抗層、
　５ａ：高抵抗層、５ｂ：低抵抗層、６、６ａ、６ｂ、６ｃ、６’：プラグ電極、
　７、７ａ、７ｂ、７’：配線、８、８’：プラグ電極、９、９’：金属パッド、
　１１：バリアメタル層、１２：プラグ材層、
　１３：バリアメタル層、１４：プラグ材層、
　２１：プラグ電極、２２：抵抗層、２３：プラグ電極、２４：配線、
　２５：デュアルダマシン配線、２６：デュアルダマシン配線、
　３１：画素、３２：画素アレイ領域、
　４１：支持基板、４２：層間絶縁膜、
　４３、４３’：プラグ電極、４４、４４’：金属パッド、
　５１：電極、５２：画素分離部、５２ａ：素子分離絶縁膜、５２ｂ：遮光膜、
　５３：平坦化膜、５４：カラーフィルタ、５５：オンチップレンズ、
　５６：配線、５７：絶縁膜、５８：プラグ電極

Claims

　基板と、
　前記基板上に設けられた第１抵抗層と、
　前記第１抵抗層の下面に接している第１電極と、
　前記第１抵抗層の上面に接している第２電極と、
　を備える半導体装置。
　前記第１電極の下面に接している第１配線と、
　前記第２電極の上面に接している第２配線と、
　をさらに備える請求項１に記載の半導体装置。
　前記第１電極は、前記基板の上面に接している、請求項１に記載の半導体装置。
　前記第１抵抗層は、第１層と、前記第１層の電気抵抗率よりも低い電気抵抗率を有する第２層とを含み、
　前記第２層は、前記第１電極側に設けられた第１部分と、前記第２電極側に設けられ、前記第１部分と分断された第２部分とを含む、
　請求項１に記載の半導体装置。
　前記第１電極は、前記第１部分と上下方向に重なる位置に配置されており、
　前記第２電極は、前記第２部分と上下方向に重なる位置に配置されている、
　請求項４に記載の半導体装置。
　前記第１層は、金属元素とシリコン元素とを含む、請求項４に記載の半導体装置。
　前記第２層は、前記第１層の下面に設けられている、請求項４に記載の半導体装置。
　前記第２層は、前記第１層の上面に設けられている、請求項４に記載の半導体装置。
　前記第２電極は、前記第１層を貫通している、請求項７に記載の半導体装置。
　前記第２電極は、前記第２層に接している、請求項７に記載の半導体装置。
　前記第２層は、テーパー形状の側面を有し、
　前記第１層は、前記第２層の上面とテーパー形状の側面とに接している、
　請求項７に記載の半導体装置。
　前記基板上に設けられた第２抵抗層と、
　前記第２抵抗層の下面に接しており、前記第２電極と電気的に接続された第３電極と、
　前記第２抵抗層の上面に接している第４電極と、
　をさらに備える請求項１に記載の半導体装置。
　前記第１電極の下面に接している第１配線と、
　前記第２電極の上面と前記第３電極の下面とに接している第２配線と、
　前記第４電極の上面に接している第３配線と、
　をさらに備える請求項１２に記載の半導体装置。
　前記第２電極および前記第２配線と、前記第３電極および前記第３配線の、少なくともいずれかはデュアルダマシン配線を形成している、請求項１３に記載の半導体装置。
　前記第１抵抗層は、光電変換素子と信号処理回路との間に設けられている、請求項１に記載の半導体装置。
　前記光電変換素子は、前記基板内に設けられている、請求項１５に記載の半導体装置。
　前記光電変換素子は、ＳＰＡＤ（Single Photon Avalanche Diode）である、請求項１５に記載の半導体装置。
　前記基板は、
　前記第１抵抗層、前記第１電極、および前記第２電極が設けられた第１面と、
　前記光電変換素子に光を入射させるレンズが設けられた第２面と、
　を有する、請求項１５に記載の半導体装置。
　基板上に第１電極を形成し、
　前記第１電極の上面に接する第１抵抗層を形成し、
　前記第１抵抗層の上面に接する第２電極を形成する、
　ことを含む半導体装置の製造方法。
　前記第１抵抗層は、第１層と、前記第１層の電気抵抗率よりも低い電気抵抗率を有する第２層と、を含むように形成され、
　前記第２層は、前記第１電極側に設けられた第１部分と、前記第２電極側に設けられ、前記第１部分と分断された第２部分と、を含むように形成される、
　請求項１９に記載の半導体装置の製造方法。