WO2021225055A1 - 多層基板モジュール - Google Patents

Abstract

第１基板部は、複数の第１絶縁体層が上下方向に積層された構造を有する第１基板部本体、及び、第１基板部本体に設けられている第１導体層及び第１層間接続導体を含んでいる。第２基板部は、複数の第２絶縁体層が上下方向に積層された構造を有する第２基板部本体、及び、第２基板部本体に設けられている第２導体層及び第２層間接続導体を含んでおり、第１基板部の上面に設けられている。実装部品は、第２基板部の上面又は下面に実装されている。インダクタンス成分の少なくとも一部は、第１導体層及び第１層間接続導体により形成されている。容量成分は、第２導体層及び／又は前記第２層間接続導体により形成されている。複数の第２絶縁体層の材料のヤング率は、複数の第１絶縁体層の材料のヤング率より大きい。

Description

多層基板モジュール

　本発明は、フィルタ機能を有する多層基板モジュールに関する。

　従来の多層基板モジュールに関する発明としては、例えば、特許文献１に記載の分岐ケーブルが知られている。分岐ケーブルは、誘電体素体及び帯域素子フィルタを含んでいる。誘電体素体は、可撓性を有する多層基板である。帯域素子フィルタは、多層基板に設けられている。帯域素子フィルタは、インダクタンス成分及び容量成分を有している。

国際公開第２０１４／０２４７６１号

　ところで、特許文献１に記載の分岐ケーブルでは、誘電体素体は、可撓性を有している。誘電体素体が変形させられると、帯域素子フィルタの容量成分の容量値が変化する。

　そこで、本発明の目的は、フィルタ機能を有する多層基板モジュールにおいて、容量成分の変化を抑制することである。

　本発明の一形態に係る多層基板モジュールは、
　インダクタンス成分及び容量成分を有するフィルタ機能を有する多層基板モジュールであって、
　複数の第１絶縁体層が上下方向に積層された構造を有する第１基板部本体、及び、前記第１基板部本体に設けられている第１導体層及び／又は第１層間接続導体を含んでいる第１基板部と、
　複数の第２絶縁体層が上下方向に積層された構造を有する第２基板部本体、及び、前記第２基板部本体に設けられている第２導体層及び／又は第２層間接続導体を含んでいる第２基板部であって、前記第１基板部の上面に設けられている第２基板部と、
　前記第２基板部の上面又は下面に実装されている実装部品と、
　を備えており、
　前記インダクタンス成分の少なくとも一部は、前記第１基板部に設けられている第１導体層及び／又は第１層間接続導体により形成されており
　前記容量成分は、前記第２基板部に設けられている第２導体層及び／又は第２層間接続導体により形成されており、
　前記複数の第２絶縁体層の材料のヤング率は、前記複数の第１絶縁体層の材料のヤング率より大きい。

　以下に、本明細書における用語の定義について説明する。本明細書において、前後方向に延びる軸や部材は、必ずしも前後方向と平行である軸や部材だけを示すものではない。前後方向に延びる軸や部材とは、前後方向に対して±４５°の範囲で傾斜している軸や部材のことである。同様に、上下方向に延びる軸や部材とは、上下方向に対して±４５°の範囲で傾斜している軸や部材のことである。左右方向に延びる軸や部材とは、左右方向に対して±４５°の範囲で傾斜している軸や部材のことである。

　以下では、第１部材ないし第３部材は、多層基板モジュールが備えている部材や部品等である。本明細書において、特に断りのない場合には、第１部材の各部について以下のように定義する。第１部材の前部とは、第１部材の前半分を意味する。第１部材の後部とは、第１部材の後半分を意味する。第１部材の左部とは、第１部材の左半分を意味する。第１部材の右部とは、第１部材の右半分を意味する。第１部材の上部とは、第１部材の上半分を意味する。第１部材の下部とは、第１部材の下半分を意味する。第１部材の前端とは、第１部材の前方向の端を意味する。第１部材の後端とは、第１部材の後方向の端を意味する。第１部材の左端とは、第１部材の左方向の端を意味する。第１部材の右端とは、第１部材の右方向の端を意味する。第１部材の上端とは、第１部材の上方向の端を意味する。第１部材の下端とは、第１部材の下方向の端を意味する。第１部材の前端部とは、第１部材の前端及びその近傍を意味する。第１部材の後端部とは、第１部材の後端及びその近傍を意味する。第１部材の左端部とは、第１部材の左端及びその近傍を意味する。第１部材の右端部とは、第１部材の右端及びその近傍を意味する。第１部材の上端部とは、第１部材の上端及びその近傍を意味する。第１部材の下端部とは、第１部材の下端及びその近傍を意味する。

　本明細書における任意の２つの部材を第１部材及び第２部材と定義した場合、任意の２つの部材の関係は以下のような意味になる。本明細書において、第１部材が第２部材に支持されているとは、第１部材が第２部材に対して移動不可能に第２部材に取り付けられている（すなわち、固定されている）場合、及び、第１部材が第２部材に対して移動可能に第２部材に取り付けられている場合を含む。また、第１部材が第２部材に支持されているとは、第１部材が第２部材に直接に取り付けられている場合、及び、第１部材が第３部材を介して第２部材に取り付けられている場合の両方を含む。

　本明細書において、第１部材が第２部材に固定されているとは、第１部材が第２部材に対して移動不可能に第２部材に取り付けられている場合を含み、第１部材が第２部材に対して移動可能に第２部材に取り付けられている場合を含まない。また、第１部材が第２部材に固定されているとは、第１部材が第２部材に直接に取り付けられている場合、及び、第１部材が第３部材を介して第２部材に取り付けられている場合の両方を含む。

　本明細書において、「第１部材と第２部材とが電気的に接続される」とは、第１部材と第２部材との間で直流電流が流れることができることを意味する。従って、第１部材と第２部材とが接触していてもよいし、第１部材と第２部材とが接触していなくてもよい。第１部材と第２部材とが接触していない場合には、第１部材と第２部材との間に導電性を有する第３部材が配置されている。

　本発明に係る多層基板モジュールによれば、フィルタ機能を有する多層基板モジュールにおいて、容量成分の変化を抑制することができる。

図１は、多層基板モジュール１０を備える電子機器１の正面図である。 図２は、多層基板モジュール１０が有するフィルタ機能ＬＰＦの等価回路図である。 図３は、多層基板モジュール１０の第１基板部１２の中間部の分解斜視図である。 図４は、多層基板モジュール１０の第１基板部１２の左端部の分解斜視図である。 図５は、多層基板モジュール１０の第１基板部１２の右端部の分解斜視図である。 図６は、多層基板モジュール１０の第２基板部１４の分解斜視図である。 図７は、多層基板モジュール１０ａが有するフィルタ機能ＨＰＦの等価回路図である。 図８は、多層基板モジュール１０ａの第１基板部１２の中間部の分解斜視図である。 図９は、多層基板モジュール１０ａの第２基板部１４の分解斜視図である。 図１０は、多層基板モジュール１０ｂの模式図である。 図１１は、多層基板モジュール１０ｃの等価回路図である。

（実施形態）
　以下に、本発明の実施形態に係る多層基板モジュール１０の構造について図面を参照しながら説明する。図１は、多層基板モジュール１０を備える電子機器１の正面図である。図２は、多層基板モジュール１０が有するフィルタ機能ＬＰＦの等価回路図である。図３は、多層基板モジュール１０の第１基板部１２の中間部の分解斜視図である。図４は、多層基板モジュール１０の第１基板部１２の左端部の分解斜視図である。図５は、多層基板モジュール１０の第１基板部１２の右端部の分解斜視図である。図６は、多層基板モジュール１０の第２基板部１４の分解斜視図である。

　また、本明細書において、方向を以下のように定義する。多層基板モジュール１０の第１基板部１２の積層方向及び第２基板部１４の積層方向を上下方向と定義する。第１基板部１２の長手方向を左右方向と定義する。第１基板部１２の短手方向を前後方向と定義する。上下方向、左右方向及び前後方向は、互いに直交している。なお、本明細書における方向の定義は、一例である。従って、多層基板モジュール１０の実使用時における方向と本明細書における方向とが一致している必要はない。

　多層基板モジュール１０は、図１に示すように、携帯電話等の電子機器１において、フロントエンドモジュールとして用いられる。より詳細には、電子機器１は、多層基板モジュール１０及び回路基板１００を備えている。回路基板１００は、多層基板である。回路基板１００は、基板本体１０１、コネクタ１０２及び実装部品１０４を備えている。

　基板本体１０１は、板形状を有している。基板本体１０１は、上面及び下面を有している。基板本体１０１は、複数の絶縁体層が上下方向に積層された構造を有している。また、基板本体１０１内には、配線、コイル、キャパシタ等の電気回路が導体層により形成されている。

　コネクタ１０２は、基板本体１０１の上面に実装されている。本実施形態では、コネクタ１０２は、同軸コネクタである。従って、コネクタ１０２は、高周波信号が印加される中心導体（図示せず）、及び、グランド電位に接続される外導体（図示せず）を備えている。

　実装部品１０４は、基板本体１０１の上面に実装されている。実装部品１０４は、例えば、半導体集積回路（ＩＣ）や電子部品等である。

　多層基板モジュール１０は、図２に示すインダクタンス成分Ｌ及び容量成分Ｃを有するフィルタ機能ＬＰＦを有している。本実施形態では、フィルタ機能ＬＰＦは、ローパスフィルタである。従って、フィルタ機能ＬＰＦは、カットオフ周波数以下の周波数を有する高周波信号を通過させる。多層基板モジュール１０は、図１に示すように、第１基板部１２、第２基板部１４、実装部品１６及びコネクタ１８を備えている。

　第１基板部１２は、図３、図４及び図５に示すように、第１基板部本体２０、レジスト層２２ａ，２２ｂ、第１導体層２４ａ，２４ｂ，２６，２８，３０ａ，３０ｂ，３２，３４，３６，６１，６２，７０及び第１層間接続導体ｖ１～ｖ３，ｖ２０～ｖ２１，ｖ３０を含んでいる。

　第１基板部本体２０は、板形状を有している。第１基板部本体２０は、図３、図４及び図５に示すように、下方向に見て、左右方向に延びる長辺を有する長方形状を有している。従って、第１基板部本体２０の左右方向の長さは、第１基板部本体２０の前後方向の長さより長い。第１基板部本体２０の前後方向の長さは、第１基板部本体２０の上下方向の長さより長い。第１基板部本体２０は、可撓性を有する。従って、第１基板部本体２０は、上下方向に曲げられることができる。

　第１基板部本体２０は、第１絶縁体層２０ａ～２０ｄが上下方向に積層された構造を有している。第１絶縁体層２０ａ～２０ｄは、上から下へとこの順に並ぶように積層されている。第１絶縁体層２０ａ～２０ｄは、可撓性を有する誘電体シートである。第１絶縁体層２０ａ～２０ｄの材料は、樹脂である。本実施形態では、第１絶縁体層２０ａ～２０ｄの材料は、ポリイミドや液晶ポリマー等の熱可塑性樹脂である。第１絶縁体層２０ａ～２０ｄは、下方向に見て、第１基板部本体２０と同じ長方形状を有している。

　レジスト層２２ａは、第１絶縁体層２０ａの上に積層されている。本明細書において、レジスト層２２ａは、第１基板部本体２０に含まれない。レジスト層２２ａは、第１絶縁体層２０ａの上面の略全面を覆っている。レジスト層２２ｂは、第１絶縁体層２０ｄの下に積層されている。レジスト層２２ｂは、第１基板部本体２０に含まれない。レジスト層２２ｂは、第１絶縁体層２０ｄの下面の略全面を覆っている。レジスト層２２ａ，２２ｂは、保護層である。レジスト層２２ａ，２２ｂは、第１絶縁体層２０ａ～２０ｄの材料とは異なる材料により作製されている。

　第１導体層２４ａ，２４ｂ，２６，２８，３０ａ，３０ｂ，３２，３４，３６，６１，６２，７０は、第１基板部本体２０に設けられている。第１導体層２４ａ，２４ｂ，２６，２８，３０ａ，３０ｂ，３２，３４，３６，６１，６２，７０は、例えば、第１絶縁体層２０ａ～２０ｄの上面又は下面に設けられた銅箔にエッチングが施されることにより形成されている。

　第１層間接続導体ｖ１～ｖ３，ｖ２０～ｖ２１，ｖ３０は、第１基板部本体２０に設けられている。第１層間接続導体ｖ１～ｖ３，ｖ２０～ｖ２１，ｖ３０は、ビアホール導体である。第１層間接続導体ｖ１～ｖ３，ｖ２０～ｖ２１，ｖ３０は、例えば、第１絶縁体層２０ａ～２０ｄに設けられた貫通孔に銀等の金属及び樹脂を含む導電性ペーストが充填され、導電性ペーストが加熱により固化されることにより形成される。このとき、第１層間接続導体ｖ１～ｖ３，ｖ２０～ｖ２１，ｖ３０には、樹脂が残存している。

　次に、第１基板部１２の中間部の詳細について図３を参照しながら説明する。第１導体層２４ａ，２４ｂは、信号導体層である。従って、第１導体層２４ａ，２４ｂには、高周波信号が伝送される。第１導体層２４ａ，２４ｂは、第１絶縁体層２０ｃの上面に設けられている。第１導体層２４ａ，２４ｂは、下方向に見て、線形状を有している。第１導体層２４ａ，２４ｂは、第１絶縁体層２０ｃの前後方向の中央において、左右方向に延びている。第１導体層２４ａと第１導体層２４ｂとは、物理的に接続されていない。本明細書において、物理的に接続されるとは、２つの部材が接触していることを意味する。本明細書において、物理的に接続されていないとは、２つの部材が離れていることを意味する。第１導体層２４ｂの左端は、第１導体層２４ａの右端の右に位置している。本明細書において、「第１導体層２４ｂの左端は、第１導体層２４ａの右端の右に位置している。」とは、以下の状態を指す。第１導体層２４ｂの左端の少なくとも一部は、第１導体層２４ａが右方向に平行移動するときに通過する領域内に配置されている。よって、第１導体層２４ｂの左端は、第１導体層２４ａの右端が右方向に平行移動するときに通過する領域内に収まっていてもよいし、第１導体層２４ａの右端が右方向に平行移動するときに通過する領域から突出していてもよい。本実施形態では、第１導体層２４ｂの左端は、第１導体層２４ａの右端が右方向に平行移動するときに通過する領域内に収まっている。

　第１導体層２６は、第１グランド導体層である。従って、第１導体層２６には、グランド電位が接続される。第１導体層２６は、第１絶縁体層２０ａの上面に設けられている。第１導体層２６は、第１絶縁体層２０ａの上面の略全面を覆っている。これにより、第１導体層２６は、下方向に見て、第１導体層２４ａ，２４ｂと重なっている。ただし、第１導体層２６には、開口Ｏｐ２，Ｏｐ３が設けられている。開口Ｏｐ２，Ｏｐ３は、導体層が設けられていない領域である。開口Ｏｐ２，Ｏｐ３は、下方向に見て、長方形状を有している。開口Ｏｐ３は、開口Ｏｐ２の右に配置されている。

　第１導体層２８は、第２グランド導体層である。従って、第１導体層２８には、グランド電位が接続される。第１導体層２８は、第１絶縁体層２０ｄの下面に設けられている。第１導体層２８は、第１絶縁体層２０ｄの下面の略全面を覆っている。これにより、第１導体層２８は、下方向に見て、第１導体層２４ａ，２４ｂと重なっている。信号導体層である第１導体層２４ａ，２４ｂ、第１グランド導体層である第１導体層２６及び第２グランド導体層である第１導体層２８は、ストリップライン構造を有している。ただし、第１導体層２８には、開口Ｏｐ１が設けられている。開口Ｏｐ１は、導体層が設けられていない領域である。開口Ｏｐ１は、下方向に見て、長方形状を有している。開口Ｏｐ１は、下方向に見て、開口Ｏｐ２と一致した状態で重なっている。

　図２のインダクタンス成分Ｌは、第１基板部１２に設けられている第１導体層３０ａ，３０ｂ及び第１層間接続導体ｖ１，ｖ２により形成されている。第１導体層３０ａは、第１絶縁体層２０ｂの上面に設けられている。第１導体層３０ｂは、第１絶縁体層２０ｃの上面に設けられている。第１導体層３０ａ及び第１導体層３０ｂは、下方向に見て、互いに重なることにより長方形状の軌道を形成している。以下では、第１導体層３０ａ，３０ｂの時計回り方向の上流側の端部を第１導体層３０ａ，３０ｂの上流端部と定義する。第１導体層３０ａ，３０ｂの時計回り方向の下流側の端部を第１導体層３０ａ，３０ｂの下流端部と定義する。第１導体層３０ａの上流端部は、下方向に見て、第１導体層３０ｂの下流端部と重なっている。第１導体層３０ｂの上流端部は、第１導体層２４ａの右端に接続されている。また、第１導体層３０ａ，３０ｂは、下方向に見て、開口Ｏｐ１，Ｏｐ２と重なっている。これにより、第１導体層３０ａ，３０ｂは、下方向に見て、第１グランド導体層である第１導体層２６及び第２グランド導体層である第１導体層２８と重なっていない。よって、第１導体層３０ａ，３０ｂと第１導体層２６との間、及び、第１導体層３０ａ，３０ｂと第１導体層２８との間に容量が形成されることが抑制されている。

　第１層間接続導体ｖ１は、第１絶縁体層２０ｂを上下方向に貫通している。第１層間接続導体ｖ１は、第１導体層３０ａの上流端部と第１導体層３０ｂの下流端部とを接続している。これにより、第１導体層３０ａ，３０ｂは、第１層間接続導体ｖ１を介して直列接続されている。

　第１導体層３２は、外部電極である。従って、第１導体層３２には、高周波信号が入出力する。第１導体層３２は、第１絶縁体層２０ａの上面に設けられている。第１導体層３２は、下方向に見て、第１導体層３０ａの下流端部と重なっている。第１導体層３２は、下方向に見て、長方形状を有している。

　第１層間接続導体ｖ２は、第１絶縁体層２０ａを上下方向に貫通している。第１層間接続導体ｖ２は、第１導体層３０ａの下流端部と第１導体層３２とを接続している。このように、第１導体層３０ａ，３０ｂ及び第１層間接続導体ｖ１，ｖ２は、上下方向に延びる中心軸線を有する螺旋形状を有している。すなわち、第１導体層３０ａ，３０ｂ及び第１層間接続導体ｖ１，ｖ２は、コイルである。

　第１導体層３４は、外部電極である。従って、第１導体層３４には、高周波信号が入出力する。第１導体層３４は、第１絶縁体層２０ａの上面に設けられている。第１導体層３４は、第１導体層３２の右に配置されている。第１導体層３４は、下方向に見て、第１導体層２４ｂの左端部と重なっている。第１導体層３４は、下方向に見て、長方形状を有している。

　第１導体層３６は、接続導体層である。第１導体層３６は、第１絶縁体層２０ｂの上面に設けられている。第１導体層３６は、下方向に見て、第１導体層２４ｂの左端部及び第１導体層３４と重なっている。第１導体層３２は、下方向に見て、長方形状を有している。

　第１層間接続導体ｖ３は、第１絶縁体層２０ａ，２０ｂを上下方向に貫通している。第１層間接続導体ｖ３は、第１導体層３４と第１導体層３６と第１導体層２４ｂの左端部とを接続している。

　ところで、レジスト層２２ａには、図３に示すように、開口Ｏｐ４，Ｏｐ５，Ｏｐ６が設けられている。開口Ｏｐ４は、下方向に見て、第１導体層３２と重なっている。開口Ｏｐ５は、下方向に見て、電極部２６ａと重なっている。電極部２６ａは、第１導体層２６において、第１導体層３２と第１導体層３４との間に位置する部分である。電極部２６ａには、グランド電位が接続される。開口Ｏｐ６は、下方向に見て、第１導体層３４と重なっている。これにより、第１導体層３２，３４及び電極部２６ａは、第１基板部１２から外部に露出している。

　次に、第１基板部１２の左端部の詳細について図４を参照しながら説明する。第１導体層６１は、アンテナ導体層である。従って、第１導体層６１は、高周波信号の電磁波を送信及び／又は受信するアンテナとして機能する。第１導体層６１は、第１絶縁体層２０ａの上面に設けられている。第１導体層６１は、下方向に見て、四角形上の環状の一部が切り欠かれた形状を有している。

　複数の第１導体層６２は、整合回路を形成している。複数の第１導体層６２は、第１絶縁体層２０ｄの下面に設けられている。ただし、複数の第１導体層６２の構造には、多数のバリエーションが存在する。また、整合回路の詳細は、本発明の本質部分ではない。従って、複数の第１導体層６２については、その詳細の図示を省略し、長方形で示した。なお、複数の第１導体層６２は、図示しないチップ部品と共に整合回路を形成していてもよい。また、アンテナ導体層である第１導体層６１がパッチアンテナである場合には、整合回路を形成する複数の第１導体層６２は不要である。

　第１層間接続導体ｖ２０は、第１絶縁体層２０ａ～２０ｄを上下方向に貫通している。第１層間接続導体ｖ２０は、アンテナ導体層である第１導体層６１と整合回路である第１導体層６２とを接続している。第１層間接続導体ｖ２１は、第１絶縁体層２０ｃ，２０ｄを上下方向に貫通している。第１層間接続導体ｖ２１は、整合回路である第１導体層６２と信号導体層である第１導体層２４ａの左端部とを接続している。これにより、アンテナ導体層である第１導体層６１は、信号導体層である第１導体層２４ａと電気的に接続されている。

　次に、第１基板部１２の右端部の詳細について図５を参照しながら説明する。第１導体層７０は、外部電極である。従って、第１導体層７０には、高周波信号が入出力する。第１導体層７０は、第１絶縁体層２０ｄの下面に設けられている。第１導体層７０は、下方向に見て、第１導体層２４ｂの右端部と重なっている。第１導体層７０は、下方向に見て、長方形状を有している。

　第１層間接続導体ｖ３０は、第１絶縁体層２０ｃ，２０ｄを上下方向に貫通している。第１層間接続導体ｖ３０は、第１導体層２４ｂの右端部と第１導体層７０とを接続している。

　レジスト層２２ｂには、開口Ｏｐ１１～Ｏｐ１３が設けられている。開口Ｏｐ１１は、下方向に見て、第１導体層７０と重なっている。これにより、第１導体層７０は、第１基板部１２から外部に露出している。開口Ｏｐ１２，Ｏｐ１３は、下方向に見て、第１導体層２８と重なっている。これにより、第１導体層２８は、第１基板部１２から外部に露出している。

　次に、第２基板部１４の詳細について図６を参照しながら説明する。第２基板部１４は、第１基板部１２の上面に設けられている。第２基板部１４は、第２基板部本体４０、第２導体層４２ａ，４２ｂ，４４，４６，４８，５０，５２，５４，５８，６０及び第２層間接続導体ｖ１０～ｖ１４を含んでいる。

　第２基板部本体４０は、板形状を有している。第２基板部本体４０は、図６に示すように、下方向に見て、左右方向に延びる長辺を有する長方形状を有している。従って、第２基板部本体４０の左右方向の長さは、第２基板部本体４０の前後方向の長さより長い。第２基板部本体４０の前後方向の長さは、第２基板部本体４０の上下方向の長さより長い。

　第２基板部本体４０は、第２絶縁体層４０ａ～４０ｄが上下方向に積層された構造を有している。第２絶縁体層４０ａ～４０ｄは、上から下へとこの順に並ぶように積層されている。第２絶縁体層４０ａ～４０ｄは、セラミックシートである。第２絶縁体層４０ａ～４０ｄの材料は、セラミックである。本実施形態では、第２絶縁体層４０ａ～４０ｄの材料は、ＬＴＣＣ（Ｌｏｗ　Ｔｅｍｐｒｅｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）である。第２絶縁体層４０ａ～４０ｄは、下方向に見て、第２基板部本体４０と同じ長方形状を有している。

　ここで、第２絶縁体層４０ａ～４０ｄの材料のヤング率は、第１絶縁体層２０ａ～２０ｄの材料のヤング率より大きい。第２絶縁体層４０ａ～４０ｄの材料のヤング率は、例えば、１００ＧＰａである。第１絶縁体層２０ａ～２０ｄの材料のヤング率は、例えば、５ＧＰａである。これにより、第２基板部本体４０は、第１基板部本体２０より曲がりにくい。更に、第２絶縁体層４０ａ～４０ｄの材料の比誘電率は、第１絶縁体層２０ａ～２０ｄの材料の比誘電率より大きい。

　第２導体層４２ａ，４２ｂ，４４，４６，４８，５０，５２，５４，５８，６０は、第２基板部本体４０に設けられている。第２導体層４２ａ，４２ｂ，４４，４６，４８，５０，５２，５４，５８，６０は、例えば、第２絶縁体層４０ａ～４０ｄの上面又は下面に導体層が印刷されることにより形成されている。

　第２層間接続導体ｖ１０～ｖ１４は、第２基板部本体４０に設けられている。第２層間接続導体ｖ１０～ｖ１４は、ビアホール導体である。第２層間接続導体ｖ１０～ｖ１４は、例えば、第２絶縁体層４０ａ～４０ｄに設けられた貫通孔に銀等の金属及び樹脂を含む導電性ペーストが充填され、導電性ペーストが加熱により焼結されることにより形成される。なお、貫通孔への導電性ペーストの充填は、例えば、第２導体層４２ａ，４２ｂ，４４，４６，４８，５０，５２，５４，５８，６０の導電性ペーストの印刷と同時に行われる。

　次に、第２基板部１４についてより詳細に説明する。図２の容量成分Ｃは、第２基板部１４に設けられている第２導体層４２ａ，４２ｂにより形成されている。第２導体層４２ａは、第２絶縁体層４０ｂの下面に設けられている。第２導体層４２ｂは、第２絶縁体層４０ｃの下面に設けられている。第２導体層４２ａ及び第２導体層４２ｂは、下方向に見て、互いに重なっている。ただし、第２導体層４２ａと第２導体層４２ｂとの間には、第２絶縁体層４０ｃが設けられている。これにより、第２導体層４２ａ，４２ｂは、キャパシタを形成している。

　多層基板モジュール１０では、フィルタ機能を有する多層基板モジュール１０において、容量成分Ｃの変化を抑制できる。より詳細には、第２基板部１４の第２絶縁体層４０ａ～４０ｄの材料のヤング率は、第１基板部１２の第１絶縁体層２０ａ～２０ｄの材料のヤング率より大きい。そのため、第２基板部１４は、第１基板部１２に比べて変形しにくい。そこで、図２の容量成分Ｃは、第２基板部１４に設けられている第２導体層４２ａ，４２ｂにより形成されている。すなわち、図２の容量成分Ｃは、第１基板部１２に設けられていない。これにより、第１基板部１２が上下方向に曲げられても、容量成分Ｃを形成する第２導体層４２ａ，４２ｂが変形しにくい。その結果、多層基板モジュール１０では、フィルタ機能を有する多層基板モジュール１０において、容量成分Ｃの変化を抑制できる。よって、フィルタ機能ＬＰＦが有するカットオフ周波数の変動が抑制される。

　また、多層基板モジュール１０では、容量成分Ｃの容量値を大きくすることができる。より詳細には、第２絶縁体層４０ａ～４０ｄの材料の比誘電率は、第１絶縁体層２０ａ～２０ｄの材料の比誘電率より大きい。第２導体層４２ａ，４２ｂは、大きな比誘電率を有する第２絶縁体層４０ｃを挟むことによりキャパシタを形成している。よって、容量成分Ｃの容量値が大きくなる。

　第２導体層４４は、外部電極である。従って、第２導体層４４には、高周波信号が入出力する。第２導体層４４は、第２絶縁体層４０ｄの下面に設けられている。第２導体層４４は、下方向に見て、長方形状を有している。

　第２導体層４６は、接続導体層である。第２導体層４６は、第２絶縁体層４０ｃの下面に設けられている。第２導体層４６は、下方向に見て、長方形状を有している。第２導体層４６は、下方向に見て、第２導体層４４と重なっている。

　第２導体層４８は、接続導体層である。第２導体層４８は、第２絶縁体層４０ｂの下面に設けられている。第２導体層４８は、下方向に見て、長方形状を有している。第２導体層４８の後部は、下方向に見て、第２導体層４４と重なっている。第２導体層４８は、第２導体層４２ａと物理的に接続されている。

　第２層間接続導体ｖ１０は、第２絶縁体層４０ｃ，４０ｄを上下方向に貫通している。第２層間接続導体ｖ１０は、第２導体層４４と第２導体層４６と第２導体層４８とを接続している。

　第２導体層５０は、外部電極である。従って、第２導体層５０には、高周波信号が入出力する。第２導体層５０は、第２絶縁体層４０ａの上面に設けられている。第２導体層５０は、下方向に見て、長方形状を有している。第２導体層５０は、下方向に見て、第２導体層４８の前部と重なっている。

　第２層間接続導体ｖ１１は、第２絶縁体層４０ａを上下方向に貫通している。第２層間接続導体ｖ１１は、第２導体層４８と第２導体層５０とを接続している。

　第２導体層５８は、外部電極である。従って、第２導体層５８には、高周波信号が入出力する。第２導体層５８は、第２絶縁体層４０ｄの下面に設けられている。第２導体層５８は、下方向に見て、長方形状を有している。第２導体層５８は、下方向に見て、第２導体層４２ｂと重なっている。

　第２層間接続導体ｖ１４は、第２絶縁体層４０ｄを上下方向に貫通している。第２層間接続導体ｖ１４は、第２導体層４２ｂと第２導体層５８とを接続している。

　第２導体層６０は、外部電極である。従って、第２導体層６０には、高周波信号が入出力する。第２導体層６０は、第２絶縁体層４０ｄの下面に設けられている。第２導体層６０は、下方向に見て、長方形状を有している。

　第２導体層５６は、接続導体層である。第２導体層５６は、第２絶縁体層４０ｃの下面に設けられている。第２導体層５６は、下方向に見て、長方形状を有している。第２導体層５６は、下方向に見て、第２導体層６０と重なっている。

　第２導体層５４は、接続導体層である。第２導体層５４は、第２絶縁体層４０ｂの下面に設けられている。第２導体層５４は、下方向に見て、Ｌ字形状を有している。第２導体層５４は、第１端部及び第２端部を有している。第２導体層５４の第１端部は、下方向に見て、第２導体層５６と重なっている。

　第２層間接続導体ｖ１３は、第２絶縁体層４０ｃ，４０ｄを上下方向に貫通している。第２層間接続導体ｖ１３は、第２導体層５４の第１端部と第２導体層５６と第２導体層６０とを接続している。

　第２導体層５２は、外部電極である。従って、第２導体層５２には、高周波信号が入出力する。第２導体層５２は、第２絶縁体層４０ａの上面に設けられている。第２導体層５２は、下方向に見て、長方形状を有している。第２導体層５２は、下方向に見て、第２導体層５４の第２端部と重なっている。

　第２層間接続導体ｖ１２は、第２絶縁体層４０ａ，４０ｂを上下方向に貫通している。第２層間接続導体ｖ１２は、第２導体層５２と第２導体層５４の第２端部とを接続している。

　以上のように構成された第２基板部１４は、第１基板部１２の上面に実装されている。具体的には、第２導体層４４は、はんだにより第１導体層３２に固定される。第２導体層５８は、はんだにより電極部２６ａに固定される。第２導体層６０は、はんだにより第１導体層３４に固定される。

　実装部品１６は、半導体集積回路である。本実施形態では、実装部品１６は、ＲＦＩＣである。ただし、実装部品１６は、例えば、表面弾性波フィルタであってもよい。実装部品１６は、第２基板部１４の上面又は下面に実装されている。本実施形態では、実装部品１６は、図１に示すように、第２基板部１４の上面に実装されている。実装部品１６は、第１基板部１２に接触していない。

　より詳細には、実装部品１６は、図１に示すように、実装部品本体８０及び実装電極８２，８４を備えている。実装部品本体８０は、板形状を有している。実装部品本体８０は、上面及び下面を有している。実装部品本体８０の下面は、第２基板部１４に面している。実装電極８２，８４は、実装部品本体８０の下面のみに設けられている。従って、実装部品本体８０の下面以外の面には、実装電極が設けられていない。実装電極８２，８４はそれぞれ、はんだにより第２導体層５０，５２に固定されている。

　多層基板モジュール１０では、第１基板部１２、第２基板部１４及び実装部品１６の接続信頼性を向上させることができる。より詳細には、第１基板部１２の第１基板部本体２０の材料は樹脂である。実装部品１６は半導体集積回路である。そのため、第１基板部１２の外部電極の形成精度と、実装部品１６の外部電極の形成精度とは大きく異なる。実装部品１６の外部電極の形成精度は、第１基板部１２の外部電極の形成精度より高い。この場合、実装部品１６を第１基板部１２に直接に実装することは難しい。そこで、第２基板部１４の第２基板部本体４０の材料はセラミックである。この場合、第２基板部１４の外部電極の形成精度は、第１基板部１２の外部電極の形成精度より高く、実装部品１６の外部電極の形成精度より低い。これにより、実装部品１６を第２基板部１４に実装することが可能となる。第２基板部１４を第１基板部１２に実装することが容易になる。このように、第２基板部１４は、インターポーザとして利用される。以上より、多層基板モジュール１０では、第１基板部１２、第２基板部１４及び実装部品１６の接続信頼性を向上させることができる。

　以上のような多層基板モジュール１０では、図２に示すフィルタ機能ＬＰＦが形成されている。より詳細には、インダクタンス成分Ｌを形成する第１導体層３０ａ，３０ｂは、信号導体である第１導体層２４ａに接続されている。また、インダクタンス成分Ｌを形成する第１導体層３０ａ，３０ｂは、第１導体層３２、第２導体層４４，５０、実装部品１６、第２導体層５２、第２導体層６０及び第１導体層３４を介して、信号導体である第１導体層２４ｂに接続されている。従って、信号導体層である第１導体層２４ａ、インダクタンス成分Ｌ及び信号導体層である第１導体層２４ｂは、この順に直列に接続されている。

　また、インダクタンス成分Ｌを形成する第１導体層３０ａ，３０ｂは、第１導体層３２及び第２導体層４４を介して、容量成分Ｃを形成する第２導体層４２ａに電気的に接続される。また、容量成分Ｃを形成する第２導体層４２ｂは、第２導体層５８及び電極部２６ａを介して、グランド電位に接続されている第１導体層２６に接続される。以上のような接続関係が成立することにより、図２に示すフィルタ機能ＬＰＦが形成されている。

　コネクタ１８は、図１に示すように、第１基板部１２の上面又は下面に実装されている。本実施形態では、コネクタ１８は、第１基板部１２の下面に実装されている。コネクタ１８は、第１基板部１２の右端部に実装されている。本実施形態では、コネクタ１８は、同軸コネクタである。従って、コネクタ１８は、高周波信号が印加される中心導体（図示せず）、及び、グランド電位に接続される外導体（図示せず）を備えている。コネクタ１８の中心導体は、はんだにより第１導体層７０に固定される。コネクタ１８の外導体は、はんだにより第１導体層２８に固定される。

　コネクタ１８は、コネクタ１０２に接続されている。これにより、多層基板モジュール１０は、回路基板１００と電気的に接続されている。

　また、多層基板モジュール１０は、回路基板１００の上面に沿って左右方向に延びている。ただし、実装部品１０４は、基板本体１０１の上面に設けられている。そのため、多層基板モジュール１０の第１基板部１２は、実装部品１０４の右面、上面及び左面に沿っている。そのため、第１基板部１２は、４か所において折り曲げられている。このように、第１基板部１２は、上下方向に折り曲げられた区間を有している。

（第１の変形例）
　以下に、第１の変形例に係る多層基板モジュール１０ａの構造について図面を参照しながら説明する。図７は、多層基板モジュール１０ａが有するフィルタ機能ＨＰＦの等価回路図である。図８は、多層基板モジュール１０ａの第２基板部１４の分解斜視図である。図９は、多層基板モジュール１０ａの第２基板部１４の分解斜視図である。

　多層基板モジュール１０ａは、図２に示すフィルタ機能ＬＰＦの代わりに図７に示すフィルタ機能ＨＰＦを有している点において、多層基板モジュール１０と相違する。フィルタ機能ＨＰＦは、ハイパスフィルタである。従って、フィルタ機能ＨＰＦは、カットオフ周波数以上の周波数を有する高周波信号を通過させる。フィルタ機能ＨＰＦは、図７に示すように、インダクタンス成分Ｌ及び容量成分Ｃを有している。以下に、かかる相違点を中心に多層基板モジュール１０ａについて説明する。

　第１基板部１２の中間部の詳細について図８を参照しながら説明する。第１導体層１２４ａ，１２４ｂは、信号導体層である。従って、第１導体層１２４ａ，１２４ｂには、高周波信号が伝送される。第１導体層１２４ａ，１２４ｂは、第１絶縁体層２０ｃの上面に設けられている。第１導体層１２４ａ，１２４ｂは、下方向に見て、線形状を有している。第１導体層１２４ａ，１２４ｂは、第１絶縁体層２０ｃの前後方向の中央において、左右方向に延びている。第１導体層１２４ａと第１導体層１２４ｂとは、物理的に接続されていない。第１導体層１２４ｂの左端は、第１導体層１２４ａの右端の右に位置している。

　第１導体層１２６は、第１グランド導体層である。従って、第１導体層１２６には、グランド電位が接続される。第１導体層１２６は、第１絶縁体層２０ａの上面に設けられている。第１導体層１２６は、第１絶縁体層２０ａの上面の略全面を覆っている。これにより、第１導体層１２６は、下方向に見て、第１導体層１２４ａ，１２４ｂと重なっている。ただし、第１導体層１２６には、開口Ｏｐ１７が設けられている。開口Ｏｐ１７は、導体層が設けられていない領域である。開口Ｏｐ１７は、下方向に見て、長方形状を有している。

　第１導体層１２８は、第２グランド導体層である。従って、第１導体層１２８には、グランド電位が接続される。第１導体層１２８は、第１絶縁体層２０ｄの下面に設けられている。第１導体層１２８は、第１絶縁体層２０ｄの下面の略全面を覆っている。これにより、第１導体層１２８は、下方向に見て、第１導体層１２４ａ，１２４ｂと重なっている。信号導体層である第１導体層１２４ａ，１２４ｂ、第１グランド導体層である第１導体層１２６及び第２グランド導体層である第１導体層１２８は、ストリップライン構造を有している。ただし、第１導体層１２８には、開口Ｏｐ１８が設けられている。開口Ｏｐ１８は、導体層が設けられていない領域である。開口Ｏｐ１８は、下方向に見て、長方形状を有している。開口Ｏｐ１８は、下方向に見て、開口Ｏｐ１７と一致した状態で重なっている。

　第１導体層１３２は、接続導体層である。第１導体層１３２は、第１絶縁体層２０ｂの上面に設けられている。第１導体層１３２は、下方向に見て、第１導体層１２４ａの右端部と重なっている。第１導体層１３２は、下方向に見て、長方形状を有している。

　第１導体層１３４は、外部電極である。従って、第１導体層１３４には、高周波信号が入出力する。第１導体層１３４は、第１絶縁体層２０ａの上面に設けられている。第１導体層１３４は、下方向に見て、第１導体層１２４ａの右端部と重なっている。第１導体層１３４は、下方向に見て、長方形状を有している。

　第１層間接続導体ｖ１０１は、第１絶縁体層２０ａ，２０ｂを上下方向に貫通している。第１層間接続導体ｖ１０１は、第１導体層１２４ａの右端部と第１導体層１３２と第１導体層１３４とを接続している。

　図７のインダクタンス成分Ｌは、第１基板部１２に設けられている第１導体層１３０ａ，１３０ｂ及び第１層間接続導体ｖ１０２，ｖ１０３により形成されている。第１導体層１３０ａは、第１絶縁体層２０ｂの上面に設けられている。第１導体層１３０ｂは、第１絶縁体層２０ｃの上面に設けられている。第１導体層１３０ａ及び第１導体層１３０ｂは、下方向に見て、互いに重なることにより長方形状の軌道を形成している。以下では、第１導体層１３０ａ，１３０ｂの時計回り方向の上流側の端部を上流端部と定義する。第１導体層１３０ａ，１３０ｂの時計回り方向の下流側の端部を下流端と定義する。第１導体層１３０ａの下流端は、下方向に見て、第１導体層１３０ｂの上流端部と重なっている。また、第１導体層１３０ａ，１３０ｂは、下方向に見て、開口Ｏｐ１７，Ｏｐ１８と重なっている。これにより、第１導体層１３０ａ，１３０ｂは、下方向に見て、第１グランド導体層である第１導体層１２６及び第２グランド導体層である第１導体層１２８と重なっていない。よって、第１導体層１３０ａ，１３０ｂと第１導体層１２６との間、及び、第１導体層１３０ａ，１３０ｂと第１導体層１２８との間に容量が形成されることが抑制されている。

　第１層間接続導体ｖ１０３は、第１絶縁体層２０ｂを上下方向に貫通している。第１層間接続導体ｖ１０３は、第１導体層１３０ａの下流端部と第１導体層１３０ｂの上流端部とを接続している。これにより、第１導体層１３０ａ及び第１導体層１３０ｂは、第１層間接続導体ｖ１０３を介して直列接続されている。

　第１導体層１３６は、外部電極である。従って、第１導体層１３６には、高周波信号が入出力する。第１導体層１３６は、第１絶縁体層２０ａの上面に設けられている。第１導体層１３６は、下方向に見て、第１導体層１３０ａの上流端部と重なっている。第１導体層１３６は、下方向に見て、長方形状を有している。

　第１層間接続導体ｖ１０２は、第１絶縁体層２０ａを上下方向に貫通している。第１層間接続導体ｖ１０２は、第１導体層１３０ａの上流端部と第１導体層１３６とを接続している。このように、第１導体層１３０ａ，１３０ｂ及び第１層間接続導体ｖ１０２，ｖ１０３は、上下方向に延びる中心軸線を有する螺旋形状を有している。すなわち、第１導体層１３０ａ，１３０ｂ及び第１層間接続導体ｖ１０２，ｖ１０３は、コイルである。

　第１層間接続導体ｖ１０４は、第１絶縁体層２０ｃ，２０ｄを上下方向に貫通している。第１層間接続導体ｖ１０４は、第１導体層１３０ｂの下流端部と第１導体層１２８とを接続している。

　第１導体層１３８は、外部電極である。従って、第１導体層１３８には、高周波信号が入出力する。第１導体層１３８は、第１絶縁体層２０ａの上面に設けられている。第１導体層１３８は、第１導体層１３６の右に配置されている。第１導体層１３８は、下方向に見て、第１導体層１２４ｂの左端部と重なっている。第１導体層１３８は、下方向に見て、長方形状を有している。

　第１導体層１４０は、接続導体層である。第１導体層１４０は、第１絶縁体層２０ｂの上面に設けられている。第１導体層１４０は、下方向に見て、第１導体層１２４ｂの左端部及び第１導体層１３８と重なっている。第１導体層１４０は、下方向に見て、長方形状を有している。

　第１層間接続導体ｖ１０５は、第１絶縁体層２０ａ，２０ｂを上下方向に貫通している。第１層間接続導体ｖ１０５は、第１導体層１３８と第１導体層１４０と第１導体層１２４ｂの左端部とを接続している。

　ところで、レジスト層２２ａには、図８に示すように、開口Ｏｐ２１，Ｏｐ２２，Ｏｐ２３が設けられている。開口Ｏｐ２１は、下方向に見て、第１導体層１３４と重なっている。開口Ｏｐ２２は、下方向に見て、第１導体層１３６と重なっている。開口Ｏｐ２３は、下方向に見て、第１導体層１３８と重なっている。これにより、第１導体層１３４，１３６，１３８は、第１基板部１２から外部に露出している。

　なお、多層基板モジュール１０ａの第１基板部１２の左端部及び右端部は、多層基板モジュール１０の第１基板部１２の左端部及び右端部と同じ構造を有する。従って、多層基板モジュール１０ａの第１基板部１２の左端部及び右端部の説明を省略する。

　次に、第２基板部１４の詳細について図９を参照しながら説明する。第２基板部１４は、第１基板部１２の上面に設けられている。第２基板部１４は、第２基板部本体４０、第２導体層１４２ａ，１４２ｂ，１４４，１４６，１４８，１５０，１５２，１５４，１５８，１６０及び第２層間接続導体ｖ１１０～ｖ１１２を含んでいる。

　多層基板モジュール１０ａの第２基板部本体４０は、多層基板モジュール１０の第２基板部本体４０と同じである。従って、多層基板モジュール１０ａの第２基板部本体４０の説明を省略する。

　第２導体層１４２ａ，１４２ｂ，１４４，１４６，１４８，１５０，１５２，１５４，１５８，１６０は、第２基板部本体４０に設けられている。第２導体層１４２ａ，１４２ｂ，１４４，１４６，１４８，１５０，１５２，１５４，１５８，１６０は、例えば、第２絶縁体層４０ａ～４０ｄの上面又は下面に導体層が印刷されることにより形成されている。

　第２層間接続導体ｖ１１０～ｖ１１２は、第２基板部本体４０に設けられている。第２層間接続導体ｖ１１０～ｖ１１２は、ビアホール導体である。第２層間接続導体ｖ１１０～ｖ１１２は、例えば、第２絶縁体層４０ａ～４０ｄに設けられた貫通孔に銀等の金属及び樹脂を含む導電性ペーストが充填され、導電性ペーストが加熱により固化されることにより形成される。

　次に、第２基板部１４についてより詳細に説明する。図２の容量成分Ｃは、第２基板部１４に設けられている第２導体層１４２ａ，１４２ｂにより形成されている。第２導体層１４２ａは、第２絶縁体層４０ｂの下面に設けられている。第２導体層１４２ｂは、第２絶縁体層４０ｃの下面に設けられている。第２導体層１４２ａ及び第２導体層１４２ｂは、下方向に見て、互いに重なっている。ただし、第２導体層１４２ａと第２導体層１４２ｂとの間には、第２絶縁体層４０ｃが設けられている。これにより、第２導体層１４２ａ，１４２ｂは、キャパシタを形成している。

　第２導体層１４４は、外部電極である。従って、第２導体層１４４には、高周波信号が入出力する。第２導体層１４４は、第２絶縁体層４０ｄの下面に設けられている。第２導体層１４４は、下方向に見て、長方形状を有している。第２導体層１４４は、下方向に見て、第２導体層１４２ｂと重なっている。

　第２層間接続導体ｖ１１０は、第２絶縁体層４０ｄを上下方向に貫通している。第２層間接続導体ｖ１１０は、第２導体層１４２ｂと第２導体層１４４とを接続している。

　第２導体層１５２は、外部電極である。従って、第２導体層１５２には、高周波信号が入出力する。第２導体層１５２は、第２絶縁体層４０ｄの下面に設けられている。第２導体層１５２は、下方向に見て、長方形状を有している。

　第２導体層１５０は、接続導体層である。第２導体層１５０は、第２絶縁体層４０ｃの下面に設けられている。第２導体層１５０は、下方向に見て、長方形状を有している。第２導体層１５０は、下方向に見て、第２導体層１５２と重なっている。

　第２導体層１４６は、接続導体層である。第２導体層１４６は、第２絶縁体層４０ｂの下面に設けられている。第２導体層１４６は、線形状を有している。第２導体層１４６は、第３端部及び第４端部を有している。第２導体層１４６の第３端部は、第２導体層１４２ａに接続されている。第２導体層１４６の第４端部は、下方向に見て、第２導体層１５０，１５２と重なっている。

　第２導体層１４８は、外部電極である。従って、第２導体層１４８には、高周波信号が入出力する。第２導体層１４８は、第２絶縁体層４０ａの上面に設けられている。第２導体層１４８は、下方向に見て、長方形状を有している。第２導体層１４８は、下方向に見て、第２導体層１４６の第４端部、第２導体層１５０及び第２導体層１５２と重なっている。

　第２層間接続導体ｖ１１１は、第２絶縁体層４０ａ～４０ｄを上下方向に貫通している。第２層間接続導体ｖ１１１は、第２導体層１４６の第４端部と第２導体層１４８と第２導体層１５０と第２導体層１５２とを接続している。

　第２導体層１６０は、外部電極である。従って、第２導体層１６０には、高周波信号が入出力する。第２導体層１６０は、第２絶縁体層４０ｄの下面に設けられている。第２導体層１６０は、下方向に見て、長方形状を有している。

　第２導体層１５８は、接続導体層である。第２導体層１５８は、第２絶縁体層４０ｃの下面に設けられている。第２導体層１５８は、下方向に見て、長方形状を有している。第２導体層１５８は、下方向に見て、第２導体層１６０と重なっている。

　第２導体層１５６は、接続導体層である。第２導体層１５６は、第２絶縁体層４０ｂの下面に設けられている。第２導体層１５６は、下方向に見て、長方形状を有している。第２導体層１５６は、下方向に見て、第２導体層１５８，１６０と重なっている。

　第２導体層１５４は、外部電極である。従って、第２導体層１５４には、高周波信号が入出力する。第２導体層１５４は、第２絶縁体層４０ａの上面に設けられている。第２導体層１５４は、下方向に見て、長方形状を有している。第２導体層１５４は、下方向に見て、第２導体層１５６，１５８，１６０と重なっている。

　第２層間接続導体ｖ１１２は、第２絶縁体層４０ａ～４０ｄを上下方向に貫通している。第２層間接続導体ｖ１１２は、第２導体層１５４と第２導体層１５６と第２導体層１５８と第２導体層１６０とを接続している。

　以上のように構成された第２基板部１４は、第１基板部１２の上面に実装されている。具体的には、第２導体層１４４は、はんだにより第１導体層１３４に固定される。第２導体層１５２は、はんだにより第１導体層１３６に固定される。第２導体層１６０は、はんだにより第１導体層１３８に固定される。

　多層基板モジュール１０ａの実装部品１６は、多層基板モジュール１０の実装部品１６と同じである。従って、多層基板モジュール１０ａの実装部品１６の説明を省略する。

　以上のような多層基板モジュール１０ａでは、図７に示すフィルタ機能ＨＰＦが形成されている。より詳細には、容量成分Ｃを形成する第２導体層１４２ｂは、第１導体層１３４及び第２導体層１４４を介して、信号導体である第１導体層１２４ａに接続されている。また、容量成分Ｃを形成する第２導体層１４２ａは、第２導体層１４８、実装部品１６、第２導体層１５４，１６０及び第１導体層１３８を介して、信号導体である第１導体層１２４ｂに接続されている。従って、信号導体層である第１導体層１２４ａ、容量成分Ｃ及び信号導体層である第１導体層１２４ｂは、この順に直列に接続されている。

　また、インダクタンス成分Ｌを形成する第１導体層１３０ａ，１３０ｂは、第１導体層１３６及び第２導体層１５２を介して、容量成分Ｃを形成する第２導体層１４２ａに電気的に接続される。インダクタンス成分Ｌを形成する第１導体層１３０ａ，１３０ｂは、グランド電位に接続されている第１導体層１２８に電気的に接続される。以上のような接続関係が成立することにより、図７に示すフィルタ機能ＨＰＦが形成されている。

　多層基板モジュール１０ａのコネクタ１８は、多層基板モジュール１０のコネクタ１８と同じである。従って、多層基板モジュール１０ａのコネクタ１８の説明を省略する。

（第２の変形例）
　以下に、第２の変形例に係る多層基板モジュール１０ｂの構造について図面を参照しながら説明する。図１０は、多層基板モジュール１０ｂの模式図である。

　多層基板モジュール１０ｂは、実装部品１６が第２基板部１４の下面に設けられている点において、多層基板モジュール１０と相違する。より詳細には、第１基板部１２の上面には窪みＧが設けられている。第２基板部１４は、窪みＧを塞ぐように、第１基板部１２の上面に実装されている。実装部品１６は、第２基板部１４の下面に実装されている。これにより、実装部品１６は、窪みＧ内に収容されている。このとき、実装部品１６は、窪みＧの内周面に接触していない。従って、実装部品１６は、第１基板部１２に接触していない。このような多層基板モジュール１０ｂでは、多層基板モジュール１０ｂの上下方向の高さを低くすることができる。

（第３の変形例）
　以下に、第３の変形例に係る多層基板モジュール１０ｃの構造について図面を参照しながら説明する。図１１は、多層基板モジュール１０ｃの等価回路図である。

　多層基板モジュール１０ｃは、ダイプレクサとして用いられる。従って、多層基板モジュール１０ｃは、１本の第１信号経路Ｓ１が第２信号経路Ｓ２及び第３信号経路Ｓ３に分岐した構造を有する。多層基板モジュール１０ｃのフィルタ機能は、ローパスフィルタ及びハイパスフィルタを含んでいる。ローパスフィルタは、第２信号経路Ｓ２に設けられている。ハイパスフィルタは、第３信号経路Ｓ３に設けられている。ローパスフィルタの容量成分Ｃ１及びハイパスフィルタの容量成分Ｃ２は、第２基板部１４に設けられている第２導体層及び／又は第２層間接続導体により形成されている。これにより、容量成分Ｃ１の容量値及び容量成分Ｃ２の容量値が変化することが抑制される。その結果、ローパスフィルタのカットオフ周波数及びハイパスフィルタのカットオフ周波数が変動することが抑制される。

（その他の実施形態）
　本発明に係る信号伝送線路は、多層基板モジュール１０，１０ａ～１０ｃに限らず、その要旨の範囲内において変更可能である。また、多層基板モジュール１０，１０ａ～１０ｃの構成を組み合わせることが可能である。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、インダクタンス成分Ｌ，Ｌ１，Ｌ２の全体が第１基板部１２に設けられていなくてもよい。すなわち、インダクタンス成分Ｌ，Ｌ１，Ｌ２の少なくとも一部が第１基板部１２に設けられていればよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、インダクタンス成分Ｌ，Ｌ１，Ｌ２は、第１導体層及び／又は第１層間接続導体により形成されていればよい。従って、インダクタンス成分Ｌ，Ｌ１，Ｌ２は、第１導体層により形成されていてもよいし、第１層間接続導体により形成されていてもよいし、第１導体層及び第１層間接続導体の組み合わせにより形成されていてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、容量成分Ｃ，Ｃ１，Ｃ２は、第２導体層及び／又は第２層間接続導体により形成されていればよい。従って、容量成分Ｃ，Ｃ１，Ｃ２は、第２導体層により形成されていてもよいし、第２層間接続導体により形成されていてもよいし、第２導体層及び第２層間接続導体の組み合わせにより形成されていてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第１基板部１２は、第１導体層及び／又は第１層間接続導体を含んでいればよい。従って、第１基板部１２は、第１導体層を含んでいてもよいし、第１層間接続導体を含んでいてもよいし、第１導体層及び第１層間接続導体を含んでいてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第２基板部１４は、第２導体層及び／又は第２層間接続導体を含んでいればよい。従って、第２基板部１４は、第２導体層を含んでいてもよいし、第２層間接続導体を含んでいてもよいし、第２導体層及び第２層間接続導体を含んでいてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、実装部品１６は、第１基板部１２に接触していてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第２絶縁体層４０ａ～４０ｄの材料は、セラミック以外の材料であってもよい。セラミック以外の材料は、例えば、ガラスエポキシ等である。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第１基板部１２の上面に加えて第１基板部１２の下面にも第２基板部が設けられてもよい。この場合、２つの第２基板部は、下方向に見て、重なっていてもよいし、重なっていなくてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第２絶縁体層４０ａ～４０ｄの材料の比誘電率は、第１絶縁体層２０ａ～２０ｄの材料の比誘電率以下であってもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、コネクタ１８は、必須の構成ではない。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第１導体層は、第１グランド導体層、第２グランド導体層及び信号導体層の内の少なくとも一つを含んでいなくてもよい。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、第１導体層は、アンテナ導体層を含んでいなくてもよい。この場合、多層基板モジュール１０，１０ａ～１０ｃは、フロントエンドモジュールとしてではなく、例えば、２つの回路基板を接続する信号伝送線路として用いられる。

　なお、多層基板モジュール１０，１０ａ～１０ｃにおいて、実装部品１６は、第２基板部１４に面する上面又は下面以外の面に設けられた実装電極を備えていてもよい。

１：電子機器
１０，１０ａ～１０ｃ：多層基板モジュール
１２：第１基板部
１４：第２基板部
１６，１０４：実装部品
１８，１０２：コネクタ
２０：第１基板部本体
２０ａ～２０ｄ：第１絶縁体層
２２ａ，２２ｂ：レジスト層
２４ａ，２４ｂ，２６，２８，３０ａ，３０ｂ，３２，３４，３６，６１，６２，７０，１２４ａ，１２４ｂ，１２６，１２８，１３０ａ，１３０ｂ，１３２，１３４，１３６，１３８，１４０：第１導体層
２６ａ：電極部
４０：第２基板部本体
４０ａ～４０ｄ：第２絶縁体層
４２ａ，４２ｂ，４４，４６，４８，５０，５２，５４，５６，５８，６０，１４２ａ，１４２ａ，１４２ｂ，１４４，１４６，１４８，１５０，１５２，１５４，１５６，１５８，１６０：第２導体層
８０：実装部品本体
８２，８４：実装電極
１００：回路基板
１０１：基板本体
Ｃ，Ｃ１，Ｃ２：容量成分
Ｇ：窪み
Ｌ，Ｌ１：インダクタンス成分
Ｏｐ１～Ｏｐ６，Ｏｐ１１～Ｏｐ１３，Ｏｐ１７，Ｏｐ１８，Ｏｐ２１～Ｏｐ２３：開口
Ｓ１：第１信号経路
Ｓ２：第２信号経路
Ｓ３：第３信号経路
ｖ１～ｖ３，ｖ２０，ｖ２１，ｖ３０，ｖ１０１～ｖ１０５：第１層間接続導体
ｖ１０～ｖ１４、ｖ１１０～ｖ１１２：第２層間接続導体

Claims (16)

1. 　インダクタンス成分及び容量成分を有するフィルタ機能を有する多層基板モジュールであって、
   　複数の第１絶縁体層が上下方向に積層された構造を有する第１基板部本体、及び、前記第１基板部本体に設けられている第１導体層及び／又は第１層間接続導体を含んでいる第１基板部と、
   　複数の第２絶縁体層が上下方向に積層された構造を有する第２基板部本体、及び、前記第２基板部本体に設けられている第２導体層及び／又は第２層間接続導体を含んでいる第２基板部であって、前記第１基板部の上面に設けられている第２基板部と、
   　前記第２基板部の上面又は下面に実装されている実装部品と、
   　を備えており、
   　前記インダクタンス成分の少なくとも一部は、前記第１基板部に設けられている前記第１導体層及び／又は前記第１層間接続導体により形成されており、
   　前記容量成分は、前記第２基板部に設けられている前記第２導体層及び／又は前記第２層間接続導体により形成されており、
   　前記複数の第２絶縁体層の材料のヤング率は、前記複数の第１絶縁体層の材料のヤング率より大きい、
   　多層基板モジュール。
2. 　前記実装部品は、前記第１基板部に接触していない、
   　請求項１に記載の多層基板モジュール。
3. 　前記実装部品は、半導体集積回路である、
   　請求項１又は請求項２のいずれかに記載の多層基板モジュール。
4. 　前記実装部品は、ＲＦＩＣである、
   　請求項３に記載の多層基板モジュール。
5. 　前記第１基板部本体は、可撓性を有する、
   　請求項１ないし請求項４のいずれかに記載の多層基板モジュール。
6. 　前記複数の第１絶縁体層の材料は、樹脂である、
   　請求項５に記載の多層基板モジュール。
7. 　前記複数の第２絶縁体層の材料は、セラミックである、
   　請求項１ないし請求項６のいずれかに記載の多層基板モジュール。
8. 　前記複数の第２絶縁体層の材料の比誘電率は、前記複数の第１絶縁体層の材料の比誘電率より大きい、
   　請求項１ないし請求項７のいずれかに記載の多層基板モジュール。
9. 　前記第１基板部は、上下方向に折り曲げられた区間を有している、
   　請求項１ないし請求項８のいずれかに記載の多層基板モジュール。
10. 　前記多層基板モジュールは、
    　前記第１基板部の上面又は下面に実装されているコネクタを、
    　更に備えている、
    　請求項１ないし請求項９のいずれかに記載の多層基板モジュール。
11. 　前記第１導体層は、第１グランド導体層を含んでいる、
    　請求項１ないし請求項１０のいずれかに記載の多層基板モジュール。
12. 　前記第１導体層は、信号導体層及び第２グランド導体層を含んでおり、
    　前記信号導体層、前記第１グランド導体層及び前記第２グランド導体層は、ストリップライン構造を有している、
    　請求項１１に記載の多層基板モジュール。
13. 　前記第１導体層は、アンテナ導体層を含んでいる、
    　請求項１ないし請求項１２のいずれかに記載の多層基板モジュール。
14. 　前記多層基板モジュールは、ダイプレクサとして用いられる、
    　請求項１ないし請求項１３のいずれかに記載の多層基板モジュール。
15. 　前記ダイプレクサのフィルタ機能は、ローパスフィルタ及びハイパスフィルタを含んでおり、
    　前記ローパスフィルタの容量成分及び前記ハイパスフィルタの容量成分は、前記第２基板部に設けられている前記第２導体層及び／又は前記第２層間接続導体により形成されている、
    　請求項１４に記載の多層基板モジュール。
16. 　前記実装部品は、
    　実装部品本体と、
    　前記実装部品において前記第２基板部に面する上面又は下面にのみ設けられている実装電極と、
    　を備えている、
    　請求項１ないし請求項１５のいずれかに記載の多層基板モジュール。

Images