JP2005005788A - インピーダンス整合回路および回路素子のインピーダンス整合方法 - Google Patents
インピーダンス整合回路および回路素子のインピーダンス整合方法 Download PDFInfo
- Publication number
- JP2005005788A JP2005005788A JP2003164041A JP2003164041A JP2005005788A JP 2005005788 A JP2005005788 A JP 2005005788A JP 2003164041 A JP2003164041 A JP 2003164041A JP 2003164041 A JP2003164041 A JP 2003164041A JP 2005005788 A JP2005005788 A JP 2005005788A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- component
- impedance
- impedance matching
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguides (AREA)
Abstract
【課題】安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供すること。
【解決手段】基板１１と部品１２との半田付け接続箇所にインピーダンス補正用のパッド（１７ｂ〜ｄ）を設けてインピーダンス調整を行なうとともに、誘電層１６の裏面側に設けられた信号ライン１４ｂ上に実装される表面実装部品１８の位置を調整することでマイクロストリップラインのＧＮＤ効果を調整し、これらの組合せにより回路部品間の接続部における特性インピーダンス整合を実現する。これにより、インピーダンス調整のための特別・特殊な部品を必要とせず、半田付けという簡便な作業のみでインピーダンス調整が可能となり、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することが可能となる。
【選択図】 図１
【解決手段】基板１１と部品１２との半田付け接続箇所にインピーダンス補正用のパッド（１７ｂ〜ｄ）を設けてインピーダンス調整を行なうとともに、誘電層１６の裏面側に設けられた信号ライン１４ｂ上に実装される表面実装部品１８の位置を調整することでマイクロストリップラインのＧＮＤ効果を調整し、これらの組合せにより回路部品間の接続部における特性インピーダンス整合を実現する。これにより、インピーダンス調整のための特別・特殊な部品を必要とせず、半田付けという簡便な作業のみでインピーダンス調整が可能となり、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することが可能となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法に関する。
【０００２】
【従来の技術】
信号速度がＧｂｐｓ（１×１０９ビット／秒）程度の高速になると、このような高速信号の伝送を行なう回路に実装されている部品同士の接続部において各々の部品の入出力端子における特性インピーダンス整合（一般に５０Ω）を行なわないと信号が劣化したり減衰したりする不都合が生じて部品間で高速信号の伝送ができなくなるという問題が生じる。このため、高速信号を伝送させる部品間の接続に用いられる基板には、一般に、高速信号伝達を目的とするストリップライン構造（信号ラインとＧＮＤ層とを誘電体で挟みこんだ構造）が採用されている。
【０００３】
このストリップラインを等価回路として表現すると、ストリップラインおよびＧＮＤとの間のコンデンサＣと直列接続されたインダクタＬとの組合せとなる。したがって、ストリップラインの特性インピーダンスは、導体幅、信号ラインと誘電体の厚み、および、誘電体の誘電率の値を組み合わせることで設計可能であり、ストリップラインそのものは特性インピーダンス（一般的には５０Ω）に整合されており、極めて低い損失で信号伝送が可能である。
【０００４】
一方、このような基板上に実装される部品においては特性インピーダンスの整合が困難である。これは、信号の高速化にともなって、パッケージ形状が３次元構造となりインピーダンスの最適化が容易ではないこと、各部品に求められる性能も限界的に高くなり特性インピーダンス整合が犠牲とされ易いこと、信号が高速化すると部品内での配線とＧＮＤとの間に生じる寄生容量により特性インピーダンスが劣化してしまうこと、などの理由による。
【０００５】
このような事情により、高速信号伝送のためには特性インピーダンスを補正する整合回路および整合方法が必須の技術なる。
【０００６】
従来より、高周波回路に代表される電子回路のインピーダンス整合を、小型かつ低コストな構成で容易に実行するための方法が開発されてきている。例えば、特許文献１には、信号ラインと電気的に絶縁した状態の接合用パターンを設けてこの接合用パターン上にＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ／ｍｉｌｌｉｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ ＩＣ）チップを固定して実装基板に接合させる一方、接合用パターンと信号ラインとをその接続位置が調整可能なワイヤ導体などで接続し、ＭＭＩＣチップを固定する際の位置ズレに起因するインピーダンスのズレをワイヤ導体の接続位置（すなわちワイヤ接続長）の調整により低減させる方法が記載されている。
【０００７】
また、特許文献２には、誘電体の平面板の表面および裏面に導体膜を形成し、この平面板の相対する２つの側面の各々に導体膜からなる端子を形成して平面板の表面の導体膜に接続し、平面板の端子を誘電体回路基板上に形成した２本のストリップラインに接続する構成とすることで、平面板にコンデンサとしての役割をさせると同時に平面板の表面導体膜に伝送線としての役割をさせ、これによりインピーダンスの最適化を図った小型で低損失なインピーダンス整合回路の発明が開示されている。
【０００８】
さらに、特許文献３には、高周波回路基板に、印加される電界の強度に応じて比誘電率が変化する非線形誘電体薄膜を２つの電極間に挟み込んで構成した電圧制御可変な容量コンデンサを搭載し、２つの電極間に流れる高周波信号に対して電圧制御可変容量コンデンサの容量（すなわちインピーダンス）を所望の値に合わせ込む構成のインピーダンス整合器の発明が記載されている。
【０００９】
【特許文献１】
特開２０００−２６９３８３号公報
【００１０】
【特許文献２】
特開平８−１６２８０９号公報
【００１１】
【特許文献３】
特開平１１−１１１５６６号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、これらの従来のインピーダンス整合方法には以下のような問題があった。
【００１３】
信号の減衰を可能な限り抑制したインピーダンス整合回路は、コンデンサＣとインダクタＬとの組合回路構成をとることとなるが、例えば１０Ｇｂｐｓといった高速信号のインピーダンス整合を行なうためには、コンデンサＣおよびインダクタＬの調整値として各々１ｐＦ未満および数ｎＨ以下程度の極めて小さな値となる。しかしながら、ワイヤ接続長の調整などによりインピーダンス整合を図る従来の方法ではコンデンサＣとインダクタＬの値の微妙な調整が困難であり、ＧＨｚレベルを越える高速信号用のインピーダンス整合を行なうことは事実上困難であるという問題がある。
【００１４】
また、従来の方法はインピーダンス整合用に特殊な部品や複数のレイアウトを必要とすることに加え複雑で特殊な技術も要求されることからコスト高となってしまうという問題もある。
【００１５】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、誘電体の平面板と当該平面板の主面上に設けられた第１の信号線と前記平面板の主面上に前記第１の信号線を覆うように設けられた絶縁膜とを有する基板と、前記第１の信号線と接続されて実装されている部品と、を備えているインピーダンス整合回路であって、前記第１の信号線上の絶縁膜の一部には複数の開口部が設けられており、前記部品と前記第１の信号線とが前記開口部に塗布された半田により接続され、前記部品と前記第１の信号線との間のインピーダンスは、前記開口部に塗布された半田の量に応じて整合されていることを特徴とする。
【００１７】
請求項２に記載の発明は、請求項１に記載のインピーダンス整合回路において、前記平面板は、当該平面板の裏面上に設けられた第２の信号線と前記平面板の裏面上に前記第２の信号線を覆うように設けられた絶縁膜とを有し、前記部品と前記第１の信号線との接続位置に対応する前記第２の信号線の一部には表面実装部品を実装可能な裏面開口部が設けられており、前記部品と前記第１の信号線との間のインピーダンスは、前記裏面開口部内における前記表面実装部品の実装位置によりを調整されてインピーダンス整合されていることを特徴とする。
【００１８】
請求項３に記載の発明は、請求項１または２に記載のインピーダンス整合回路において、前記絶縁膜は絶縁性レジストで形成されていることを特徴とする。
【００１９】
請求項４に記載の発明は、誘電体の平面板と当該平面板の主面上に設けられた第１の信号線と前記平面板の主面上に前記第１の信号線を覆うように設けられた絶縁膜とを有する基板と、前記第１の信号線と接続されて実装されている部品と、を備えている回路のインピーダンス整合方法であって、前記第１の信号線上の絶縁膜の一部に設けられた複数の開口部に半田を塗布し、当該半田の塗布量に応じて前記部品と前記第１の信号線との間のインピーダンスを整合するステップを備えていることを特徴とする。
【００２０】
請求項５に記載の発明は、請求項４に記載のインピーダンス整合方法において、前記平面板は、当該平面板の裏面上に設けられた第２の信号線と前記平面板の裏面上に前記第２の信号線を覆うように設けられた絶縁膜とを有しており、前記部品と前記第１の信号線との接続位置に対応する前記第２の信号線の一部に設けられた裏面開口部内に表面実装部品を実装させ、当該表面実装部品の実装位置により前記部品と前記第１の信号線との間のインピーダンスを整合するステップをさらに備えていることを特徴とする。
【００２１】
【発明の実施の形態】
以下に、図面を参照して本発明の実施の形態について説明するが、本発明においては、基板と部品の半田付け接続箇所にインピーダンス補正用のパッドを設けてインピーダンス調整を行なうとともに、信号ラインの裏面の実装部品の位置を調整することでマイクロストリップラインのＧＮＤ効果を調整することとし、これらの組合せにより回路部品間の接続部における特性インピーダンス整合を実現する。このような方法によれば、インピーダンス調整のための特殊な部品を必要とせず、半田付けという簡便な作業のみでインピーダンス調整が可能となり、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することが可能となる。
【００２２】
図１は、本発明のインピーダンス整合回路の構成例を説明するための図で、図１（ａ）はこの回路の一部の上面概念図、図１（ｂ）は基板上に実装された部品と高速信号ラインとの接続部近傍を拡大した上平面概念図、そして、図１（ｃ）は図１（ｂ）に対応する部分の断面概略図である。
【００２３】
図１（ａ）には、基板１１の上に部品Ａ１２と部品Ｂ１３とが（高速）信号ライン１４ａに接続されて実装されている様子が示されている。この部品Ａ１２の実装の様子を図１（ｂ）および図１（ｃ）を参照して説明すると、部品Ａ１２の端面には信号ライン１４ａと部品Ａ１２とを接続するための接続端子１２ａが設けられており、接続部品Ａ１２は基板１１の一部を構成する絶縁性のレジスト膜１５ａを介して同じく基板１１の一部を構成する信号ライン１４ａの上に実装されている。
【００２４】
基板１１は、誘電層１６の上面に設けられた導体層である信号ライン１４ａと絶縁層のレジスト膜１５ａと、誘電層１６の下面に設けられた導体層である信号ライン１４ｂと絶縁層のレジスト膜１５ｂと、で構成されている。また、レジスト膜１５ａおよび１５ｂには、信号ライン１４ａおよび１４ｂと実装部品との接続や後述するインピーダンス整合のための半田塗布のための開口部が所望の形状やレイアウトで設けられている。このような開口部はフォトリソグラフィーなどの汎用的な技術により形成され、誘電層１６上のレジスト膜１５ａまたは１５ｂの一部が除去されて誘電層１６上に設けられた信号ライン１４ａまたは１４ｂが露出されている。
【００２５】
図１（ｂ）および図１（ｃ）に示した開口部のうち、開口部１７ａは部品Ａ１２を信号ライン１４ａに接続させるための実装用パッドとしての役割を担うもので、開口部１７ｂ〜ｄは後述する要領で半田を塗布してインピーダンス調整を行なうための調整用パッドとしての役割を担うものである。また、ここに示した例では、図１（ｃ）に示すように、誘電層１６の裏面側には信号ライン１４ｂおよびレジスト膜１５ｂの一部を除去した開口部１７ｅが設けられており、この開口部１７ｅ上（またはその近傍）に表面実装部品１８が備えられており、この表面実装部品１８の位置を調節してマイクロストリップラインにおけるＧＮＤ効果を調整することでインピーダンス調整することを可能にしている。
【００２６】
図２は本発明のインピーダンス整合方法の手順を説明するための図で、図１（ｃ）のように実装された部品Ａについてインピーダンス整合をとる例が説明されている。本発明のインピーダンス整合方法においては、先ず、実装用パッドである開口部１７ａに半田１９を塗布して部品Ａ１２の接続端子１２ａを開口部１７ａの信号ライン１４ａに通常の半田付けを行なう（図２（ａ））。この半田付けにより部品Ａ１２は信号ライン１４ａと接続されることとなる。次に、調整用パッドである開口部１７ｂ〜ｄに半田１９の塗布を行なうことでインピーダンス整合を行なうが、この整合の方法としてはいくつかのバリエーションがあり実行されるべきインピーダンス整合の精度などに応じて自由に選択可能である。
【００２７】
このようなインピーダンス整合の方法の例としては、調整パッドの任意の開口部を選択しかつ半田１９の塗布量を調整する方法（第１の方法：図２（ｂ）参照）や、図２（ａ）に示した実装用パッドへの半田付けの半田塗布量を増やし半田１９の粘性と表面張力とを利用して調整用パッド領域まで塗布面積を広げる方法（第２の方法：図２（ｃ）参照）がある。また、これらの方法に加え（または単独で）、開口部１７ｅ上に備えられている表面実装部品１８の位置を調節してインピーダンス整合させる方法（第３の方法：図２（ｄ）参照）もある。このうち第３の方法によれば、表面実装部品１８の実装位置の開口部１７ｅの中心位置からのズレ量に依存してＧＮＤ面が弱くなり、等価回路で考えた場合のインダクタＬが強くなるという効果が得られる。ここで、表面実装部品１８としては、チップ抵抗、チップコンデンサなどを用いることができる。
【００２８】
図３は、本発明で用いる調整用パッドの形状やレイアウトの例を説明するための図で、図１（ｂ）において説明した実装用パッドと調整用パッドの部分のみを示した図である。図３（ａ）に示した例は図１（ｂ）に示した構成と同じものであり、実装用パッドである矩形の開口部１７ａに加え、互いに大きさを異にする楕円状の開口部１７ｂ〜１７ｄが設けられている。これに対して、図３（ｂ）に示した例では、信号ラインの延在方向に三角形状の３つの開口部が設けられて調整用パッドを構成している。さらに、図３（ｃ）に示した例では、その大きさや方向を異にする６つの開口部により調整用パッドが構成されている。このような開口部の形状およびレイアウトの設定は何ら制限のあるものではなく、部品の特性あるいは半田の粘性や表面張力などの諸条件を考慮して、目的に応じて自由に設計可能であることはいうまでもない。
【００２９】
【発明の効果】
以上説明したように、本発明においては、基板１１と部品１２との半田付け接続箇所にインピーダンス補正用のパッド（１７ｂ〜ｄ）を設けてインピーダンス調整を行なうとともに、誘電層１６の裏面側に設けられた信号ライン１４ｂ上に実装される表面実装部品１８の位置を調整することでマイクロストリップラインのＧＮＤ効果を調整し、これらの組合せにより回路部品間の接続部における特性インピーダンス整合を実現する。これにより、インピーダンス調整のための特別・特殊な部品を必要とせず、半田付けという簡便な作業のみでインピーダンス調整が可能となり、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明のインピーダンス整合回路の構成例を説明するための図である。
【図２】本発明のインピーダンス整合方法の手順を説明するための図である。
【図３】本発明で用いる調整用パッドの形状やレイアウトの例を説明するための図である。
【符号の説明】
１１ 基板
１２ 部品Ａ
１３ 部品Ｂ
１４ａ、１４ｂ 信号ライン
１５ａ、１５ｂ レジスト膜
１６ 誘電層
１７ａ 開口部（実装用パッド）
１７ｂ〜ｅ 開口部（調整用パッド）
１８ 表面実装部品
１９ 半田
【発明の属する技術分野】
本発明は、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法に関する。
【０００２】
【従来の技術】
信号速度がＧｂｐｓ（１×１０９ビット／秒）程度の高速になると、このような高速信号の伝送を行なう回路に実装されている部品同士の接続部において各々の部品の入出力端子における特性インピーダンス整合（一般に５０Ω）を行なわないと信号が劣化したり減衰したりする不都合が生じて部品間で高速信号の伝送ができなくなるという問題が生じる。このため、高速信号を伝送させる部品間の接続に用いられる基板には、一般に、高速信号伝達を目的とするストリップライン構造（信号ラインとＧＮＤ層とを誘電体で挟みこんだ構造）が採用されている。
【０００３】
このストリップラインを等価回路として表現すると、ストリップラインおよびＧＮＤとの間のコンデンサＣと直列接続されたインダクタＬとの組合せとなる。したがって、ストリップラインの特性インピーダンスは、導体幅、信号ラインと誘電体の厚み、および、誘電体の誘電率の値を組み合わせることで設計可能であり、ストリップラインそのものは特性インピーダンス（一般的には５０Ω）に整合されており、極めて低い損失で信号伝送が可能である。
【０００４】
一方、このような基板上に実装される部品においては特性インピーダンスの整合が困難である。これは、信号の高速化にともなって、パッケージ形状が３次元構造となりインピーダンスの最適化が容易ではないこと、各部品に求められる性能も限界的に高くなり特性インピーダンス整合が犠牲とされ易いこと、信号が高速化すると部品内での配線とＧＮＤとの間に生じる寄生容量により特性インピーダンスが劣化してしまうこと、などの理由による。
【０００５】
このような事情により、高速信号伝送のためには特性インピーダンスを補正する整合回路および整合方法が必須の技術なる。
【０００６】
従来より、高周波回路に代表される電子回路のインピーダンス整合を、小型かつ低コストな構成で容易に実行するための方法が開発されてきている。例えば、特許文献１には、信号ラインと電気的に絶縁した状態の接合用パターンを設けてこの接合用パターン上にＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ／ｍｉｌｌｉｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ ＩＣ）チップを固定して実装基板に接合させる一方、接合用パターンと信号ラインとをその接続位置が調整可能なワイヤ導体などで接続し、ＭＭＩＣチップを固定する際の位置ズレに起因するインピーダンスのズレをワイヤ導体の接続位置（すなわちワイヤ接続長）の調整により低減させる方法が記載されている。
【０００７】
また、特許文献２には、誘電体の平面板の表面および裏面に導体膜を形成し、この平面板の相対する２つの側面の各々に導体膜からなる端子を形成して平面板の表面の導体膜に接続し、平面板の端子を誘電体回路基板上に形成した２本のストリップラインに接続する構成とすることで、平面板にコンデンサとしての役割をさせると同時に平面板の表面導体膜に伝送線としての役割をさせ、これによりインピーダンスの最適化を図った小型で低損失なインピーダンス整合回路の発明が開示されている。
【０００８】
さらに、特許文献３には、高周波回路基板に、印加される電界の強度に応じて比誘電率が変化する非線形誘電体薄膜を２つの電極間に挟み込んで構成した電圧制御可変な容量コンデンサを搭載し、２つの電極間に流れる高周波信号に対して電圧制御可変容量コンデンサの容量（すなわちインピーダンス）を所望の値に合わせ込む構成のインピーダンス整合器の発明が記載されている。
【０００９】
【特許文献１】
特開２０００−２６９３８３号公報
【００１０】
【特許文献２】
特開平８−１６２８０９号公報
【００１１】
【特許文献３】
特開平１１−１１１５６６号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、これらの従来のインピーダンス整合方法には以下のような問題があった。
【００１３】
信号の減衰を可能な限り抑制したインピーダンス整合回路は、コンデンサＣとインダクタＬとの組合回路構成をとることとなるが、例えば１０Ｇｂｐｓといった高速信号のインピーダンス整合を行なうためには、コンデンサＣおよびインダクタＬの調整値として各々１ｐＦ未満および数ｎＨ以下程度の極めて小さな値となる。しかしながら、ワイヤ接続長の調整などによりインピーダンス整合を図る従来の方法ではコンデンサＣとインダクタＬの値の微妙な調整が困難であり、ＧＨｚレベルを越える高速信号用のインピーダンス整合を行なうことは事実上困難であるという問題がある。
【００１４】
また、従来の方法はインピーダンス整合用に特殊な部品や複数のレイアウトを必要とすることに加え複雑で特殊な技術も要求されることからコスト高となってしまうという問題もある。
【００１５】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、誘電体の平面板と当該平面板の主面上に設けられた第１の信号線と前記平面板の主面上に前記第１の信号線を覆うように設けられた絶縁膜とを有する基板と、前記第１の信号線と接続されて実装されている部品と、を備えているインピーダンス整合回路であって、前記第１の信号線上の絶縁膜の一部には複数の開口部が設けられており、前記部品と前記第１の信号線とが前記開口部に塗布された半田により接続され、前記部品と前記第１の信号線との間のインピーダンスは、前記開口部に塗布された半田の量に応じて整合されていることを特徴とする。
【００１７】
請求項２に記載の発明は、請求項１に記載のインピーダンス整合回路において、前記平面板は、当該平面板の裏面上に設けられた第２の信号線と前記平面板の裏面上に前記第２の信号線を覆うように設けられた絶縁膜とを有し、前記部品と前記第１の信号線との接続位置に対応する前記第２の信号線の一部には表面実装部品を実装可能な裏面開口部が設けられており、前記部品と前記第１の信号線との間のインピーダンスは、前記裏面開口部内における前記表面実装部品の実装位置によりを調整されてインピーダンス整合されていることを特徴とする。
【００１８】
請求項３に記載の発明は、請求項１または２に記載のインピーダンス整合回路において、前記絶縁膜は絶縁性レジストで形成されていることを特徴とする。
【００１９】
請求項４に記載の発明は、誘電体の平面板と当該平面板の主面上に設けられた第１の信号線と前記平面板の主面上に前記第１の信号線を覆うように設けられた絶縁膜とを有する基板と、前記第１の信号線と接続されて実装されている部品と、を備えている回路のインピーダンス整合方法であって、前記第１の信号線上の絶縁膜の一部に設けられた複数の開口部に半田を塗布し、当該半田の塗布量に応じて前記部品と前記第１の信号線との間のインピーダンスを整合するステップを備えていることを特徴とする。
【００２０】
請求項５に記載の発明は、請求項４に記載のインピーダンス整合方法において、前記平面板は、当該平面板の裏面上に設けられた第２の信号線と前記平面板の裏面上に前記第２の信号線を覆うように設けられた絶縁膜とを有しており、前記部品と前記第１の信号線との接続位置に対応する前記第２の信号線の一部に設けられた裏面開口部内に表面実装部品を実装させ、当該表面実装部品の実装位置により前記部品と前記第１の信号線との間のインピーダンスを整合するステップをさらに備えていることを特徴とする。
【００２１】
【発明の実施の形態】
以下に、図面を参照して本発明の実施の形態について説明するが、本発明においては、基板と部品の半田付け接続箇所にインピーダンス補正用のパッドを設けてインピーダンス調整を行なうとともに、信号ラインの裏面の実装部品の位置を調整することでマイクロストリップラインのＧＮＤ効果を調整することとし、これらの組合せにより回路部品間の接続部における特性インピーダンス整合を実現する。このような方法によれば、インピーダンス調整のための特殊な部品を必要とせず、半田付けという簡便な作業のみでインピーダンス調整が可能となり、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することが可能となる。
【００２２】
図１は、本発明のインピーダンス整合回路の構成例を説明するための図で、図１（ａ）はこの回路の一部の上面概念図、図１（ｂ）は基板上に実装された部品と高速信号ラインとの接続部近傍を拡大した上平面概念図、そして、図１（ｃ）は図１（ｂ）に対応する部分の断面概略図である。
【００２３】
図１（ａ）には、基板１１の上に部品Ａ１２と部品Ｂ１３とが（高速）信号ライン１４ａに接続されて実装されている様子が示されている。この部品Ａ１２の実装の様子を図１（ｂ）および図１（ｃ）を参照して説明すると、部品Ａ１２の端面には信号ライン１４ａと部品Ａ１２とを接続するための接続端子１２ａが設けられており、接続部品Ａ１２は基板１１の一部を構成する絶縁性のレジスト膜１５ａを介して同じく基板１１の一部を構成する信号ライン１４ａの上に実装されている。
【００２４】
基板１１は、誘電層１６の上面に設けられた導体層である信号ライン１４ａと絶縁層のレジスト膜１５ａと、誘電層１６の下面に設けられた導体層である信号ライン１４ｂと絶縁層のレジスト膜１５ｂと、で構成されている。また、レジスト膜１５ａおよび１５ｂには、信号ライン１４ａおよび１４ｂと実装部品との接続や後述するインピーダンス整合のための半田塗布のための開口部が所望の形状やレイアウトで設けられている。このような開口部はフォトリソグラフィーなどの汎用的な技術により形成され、誘電層１６上のレジスト膜１５ａまたは１５ｂの一部が除去されて誘電層１６上に設けられた信号ライン１４ａまたは１４ｂが露出されている。
【００２５】
図１（ｂ）および図１（ｃ）に示した開口部のうち、開口部１７ａは部品Ａ１２を信号ライン１４ａに接続させるための実装用パッドとしての役割を担うもので、開口部１７ｂ〜ｄは後述する要領で半田を塗布してインピーダンス調整を行なうための調整用パッドとしての役割を担うものである。また、ここに示した例では、図１（ｃ）に示すように、誘電層１６の裏面側には信号ライン１４ｂおよびレジスト膜１５ｂの一部を除去した開口部１７ｅが設けられており、この開口部１７ｅ上（またはその近傍）に表面実装部品１８が備えられており、この表面実装部品１８の位置を調節してマイクロストリップラインにおけるＧＮＤ効果を調整することでインピーダンス調整することを可能にしている。
【００２６】
図２は本発明のインピーダンス整合方法の手順を説明するための図で、図１（ｃ）のように実装された部品Ａについてインピーダンス整合をとる例が説明されている。本発明のインピーダンス整合方法においては、先ず、実装用パッドである開口部１７ａに半田１９を塗布して部品Ａ１２の接続端子１２ａを開口部１７ａの信号ライン１４ａに通常の半田付けを行なう（図２（ａ））。この半田付けにより部品Ａ１２は信号ライン１４ａと接続されることとなる。次に、調整用パッドである開口部１７ｂ〜ｄに半田１９の塗布を行なうことでインピーダンス整合を行なうが、この整合の方法としてはいくつかのバリエーションがあり実行されるべきインピーダンス整合の精度などに応じて自由に選択可能である。
【００２７】
このようなインピーダンス整合の方法の例としては、調整パッドの任意の開口部を選択しかつ半田１９の塗布量を調整する方法（第１の方法：図２（ｂ）参照）や、図２（ａ）に示した実装用パッドへの半田付けの半田塗布量を増やし半田１９の粘性と表面張力とを利用して調整用パッド領域まで塗布面積を広げる方法（第２の方法：図２（ｃ）参照）がある。また、これらの方法に加え（または単独で）、開口部１７ｅ上に備えられている表面実装部品１８の位置を調節してインピーダンス整合させる方法（第３の方法：図２（ｄ）参照）もある。このうち第３の方法によれば、表面実装部品１８の実装位置の開口部１７ｅの中心位置からのズレ量に依存してＧＮＤ面が弱くなり、等価回路で考えた場合のインダクタＬが強くなるという効果が得られる。ここで、表面実装部品１８としては、チップ抵抗、チップコンデンサなどを用いることができる。
【００２８】
図３は、本発明で用いる調整用パッドの形状やレイアウトの例を説明するための図で、図１（ｂ）において説明した実装用パッドと調整用パッドの部分のみを示した図である。図３（ａ）に示した例は図１（ｂ）に示した構成と同じものであり、実装用パッドである矩形の開口部１７ａに加え、互いに大きさを異にする楕円状の開口部１７ｂ〜１７ｄが設けられている。これに対して、図３（ｂ）に示した例では、信号ラインの延在方向に三角形状の３つの開口部が設けられて調整用パッドを構成している。さらに、図３（ｃ）に示した例では、その大きさや方向を異にする６つの開口部により調整用パッドが構成されている。このような開口部の形状およびレイアウトの設定は何ら制限のあるものではなく、部品の特性あるいは半田の粘性や表面張力などの諸条件を考慮して、目的に応じて自由に設計可能であることはいうまでもない。
【００２９】
【発明の効果】
以上説明したように、本発明においては、基板１１と部品１２との半田付け接続箇所にインピーダンス補正用のパッド（１７ｂ〜ｄ）を設けてインピーダンス調整を行なうとともに、誘電層１６の裏面側に設けられた信号ライン１４ｂ上に実装される表面実装部品１８の位置を調整することでマイクロストリップラインのＧＮＤ効果を調整し、これらの組合せにより回路部品間の接続部における特性インピーダンス整合を実現する。これにより、インピーダンス調整のための特別・特殊な部品を必要とせず、半田付けという簡便な作業のみでインピーダンス調整が可能となり、安価かつ簡便なインピーダンス整合回路および回路素子のインピーダンス整合方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明のインピーダンス整合回路の構成例を説明するための図である。
【図２】本発明のインピーダンス整合方法の手順を説明するための図である。
【図３】本発明で用いる調整用パッドの形状やレイアウトの例を説明するための図である。
【符号の説明】
１１ 基板
１２ 部品Ａ
１３ 部品Ｂ
１４ａ、１４ｂ 信号ライン
１５ａ、１５ｂ レジスト膜
１６ 誘電層
１７ａ 開口部（実装用パッド）
１７ｂ〜ｅ 開口部（調整用パッド）
１８ 表面実装部品
１９ 半田
Claims (5)
- 誘電体の平面板と当該平面板の主面上に設けられた第１の信号線と前記平面板の主面上に前記第１の信号線を覆うように設けられた絶縁膜とを有する基板と、前記第１の信号線と接続されて実装されている部品と、を備えているインピーダンス整合回路であって、
前記第１の信号線上の絶縁膜の一部には複数の開口部が設けられており、
前記部品と前記第１の信号線とが前記開口部に塗布された半田により接続され、
前記部品と前記第１の信号線との間のインピーダンスは、前記開口部に塗布された半田の量に応じて整合されていることを特徴とするインピーダンス整合回路。 - 前記平面板は、当該平面板の裏面上に設けられた第２の信号線と前記平面板の裏面上に前記第２の信号線を覆うように設けられた絶縁膜とを有し、
前記部品と前記第１の信号線との接続位置に対応する前記第２の信号線の一部には表面実装部品を実装可能な裏面開口部が設けられており、
前記部品と前記第１の信号線との間のインピーダンスは、前記裏面開口部内における前記表面実装部品の実装位置によりを調整されてインピーダンス整合されていることを特徴とする請求項１に記載のインピーダンス整合回路。 - 前記絶縁膜は絶縁性レジストで形成されていることを特徴とする請求項１または２に記載のインピーダンス整合回路。
- 誘電体の平面板と当該平面板の主面上に設けられた第１の信号線と前記平面板の主面上に前記第１の信号線を覆うように設けられた絶縁膜とを有する基板と、前記第１の信号線と接続されて実装されている部品と、を備えている回路素子のインピーダンス整合方法であって、
前記第１の信号線上の絶縁膜の一部に設けられた複数の開口部に半田を塗布し、当該半田の塗布量に応じて前記部品と前記第１の信号線との間のインピーダンスを整合するステップを備えていることを特徴とするインピーダンス整合方法。 - 前記平面板は、当該平面板の裏面上に設けられた第２の信号線と前記平面板の裏面上に前記第２の信号線を覆うように設けられた絶縁膜とを有しており、
前記部品と前記第１の信号線との接続位置に対応する前記第２の信号線の一部に設けられた裏面開口部内に表面実装部品を実装させ、当該表面実装部品の実装位置により前記部品と前記第１の信号線との間のインピーダンスを整合するステップをさらに備えていることを特徴とする請求項４に記載のインピーダンス整合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003164041A JP2005005788A (ja) | 2003-06-09 | 2003-06-09 | インピーダンス整合回路および回路素子のインピーダンス整合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003164041A JP2005005788A (ja) | 2003-06-09 | 2003-06-09 | インピーダンス整合回路および回路素子のインピーダンス整合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005788A true JP2005005788A (ja) | 2005-01-06 |
Family
ID=34090963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003164041A Pending JP2005005788A (ja) | 2003-06-09 | 2003-06-09 | インピーダンス整合回路および回路素子のインピーダンス整合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005005788A (ja) |
-
2003
- 2003-06-09 JP JP2003164041A patent/JP2005005788A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12368224B2 (en) | Directional coupler | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| JP3235452B2 (ja) | 高周波集積回路装置 | |
| US20020186091A1 (en) | High-frequency semiconductor device | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| JP6570976B2 (ja) | 光モジュール | |
| US10342125B2 (en) | Multilayer substrate | |
| EP0660649B1 (en) | Mounting structure for electronic component | |
| EP1585184B1 (en) | Direct current cut structure | |
| US12342452B2 (en) | Circuit board and electronic device | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| US12273994B2 (en) | Multilayer substrate module with filter function | |
| US11569788B2 (en) | Doherty amplifier device | |
| JP2005005788A (ja) | インピーダンス整合回路および回路素子のインピーダンス整合方法 | |
| KR100839252B1 (ko) | 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결 | |
| JP3661326B2 (ja) | 印刷配線基板装置 | |
| US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| JPH10178306A (ja) | 高周波用半導体装置 | |
| JP3913937B2 (ja) | 半導体装置 | |
| CN119943821A (zh) | 一种芯片封装结构和电子设备 | |
| CN120388959A (zh) | 封装基板、电子器件、电路板及电子设备 | |
| JP2001284490A (ja) | 高周波接地構造 | |
| JP2001177012A (ja) | 高周波用配線基板 |