[go: up one dir, main page]

WO2020027022A1 - 印刷配線板及び印刷配線板の製造方法 - Google Patents

印刷配線板及び印刷配線板の製造方法 Download PDF

Info

Publication number
WO2020027022A1
WO2020027022A1 PCT/JP2019/029584 JP2019029584W WO2020027022A1 WO 2020027022 A1 WO2020027022 A1 WO 2020027022A1 JP 2019029584 W JP2019029584 W JP 2019029584W WO 2020027022 A1 WO2020027022 A1 WO 2020027022A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
wiring board
printed wiring
insulating layer
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/029584
Other languages
English (en)
French (fr)
Inventor
智哉 長瀬
真理 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN201980050181.XA priority Critical patent/CN112514544B/zh
Priority to US17/263,187 priority patent/US11540390B2/en
Priority to EP19845297.1A priority patent/EP3833165A4/en
Priority to JP2020533519A priority patent/JP7366025B2/ja
Publication of WO2020027022A1 publication Critical patent/WO2020027022A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Definitions

  • the present disclosure relates to a printed wiring board and a method for manufacturing the printed wiring board.
  • a filled via may be formed as a via for conducting wiring in each layer.
  • Patent Document 1 As a method for manufacturing a printed wiring board having filled vias, for example, Patent Document 1 is proposed. The specific contents are as follows. First, a resin layer is formed on the surface of the temporary substrate so as to be separable. Next, a via hole is formed in the resin layer by laser processing. Next, a seed layer is formed on the surface of the resin layer and on the inner surface of the via hole, with the smear (resin residue) remaining in the via hole. Next, a wiring layer is formed in the via hole by electrolytic plating. Next, the resin layer is separated from the temporary substrate, and smear exposed on the surface of the resin layer in contact with the temporary substrate is removed.
  • the printed wiring board of the present disclosure includes: A printed wiring board comprising: a substrate provided with a flat insulating layer having a hole penetrating in a thickness direction; and a via filling the hole with a conductive material.
  • the via fills at least a first filling portion that fills a central portion of the hole with the conductive material, and fills a region of the hole that is not filled with the first filling portion with the conductive material.
  • a second filling portion is a first filling portion that fills a central portion of the hole with the conductive material, and fills a region of the hole that is not filled with the first filling portion with the conductive material.
  • the interface between the second filling portion and the first filling portion, or the interface between the second filling portion and the insulating layer and the first filling portion, the thickness of the insulating layer A cone surface inclined from the first surface at one end in the direction toward the second surface which is the back surface of the first surface in the insulating layer, and the second surface more parallel to the second surface and the second surface than the second surface. And an upper bottom surface located on one surface side.
  • the method of manufacturing a printed wiring board of the present disclosure is a method for manufacturing a printed wiring board using a copper-clad laminate having an insulating layer formed in a flat shape.
  • the method includes a hole forming step, a first filling step, a bottom wall removing step, and a second filling step.
  • the hole forming step on the first surface at one end in the thickness direction of the insulating layer, the cone surface inclined so as to become thinner from the first surface toward the second surface which is the back surface of the first surface in the insulating layer. And an upper bottom surface that is parallel to the second surface and located closer to the first surface than the second surface.
  • the hole is filled with a conductive material to form a first filling portion.
  • the bottom wall removing step at least the bottom wall of the hole is removed on the second surface side to expose the conductive material.
  • a via is formed by filling a space formed after the bottom wall is removed with a conductive material.
  • FIG. 1 is a cross-sectional view of a printed wiring board according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating one of the first half steps in manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a diagram illustrating one of the first half steps in manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a diagram illustrating one of the first half steps in manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a diagram illustrating one of the first half steps in manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a view illustrating one of the latter half of steps when manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a view illustrating one of the latter half of steps when manufacturing the printed wiring board of FIG. 1.
  • FIG. 1 is a cross-sectional view of a printed wiring board according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating one of the first half steps in manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a diagram
  • FIG. 2 is a view illustrating one of the latter half of steps when manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a view illustrating one of the latter half of steps when manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a view illustrating one of the latter half of steps when manufacturing the printed wiring board of FIG. 1.
  • FIG. 2 is a view illustrating one of the latter half of steps when manufacturing the printed wiring board of FIG. 1.
  • FIG. 9 is a diagram illustrating one of the latter half of steps when manufacturing the printed wiring board according to the other embodiment 1.
  • FIG. 9 is a diagram illustrating one of the latter half of steps when manufacturing the printed wiring board according to the other embodiment 1.
  • FIG. 9 is a diagram illustrating one of the latter half of steps when manufacturing the printed wiring board according to the other embodiment 1.
  • FIG. 9 is a diagram illustrating one of the latter half of steps when manufacturing the printed wiring board according to the other embodiment 1.
  • FIG. 9 is a diagram illustrating one of the latter half of steps when manufacturing the printed wiring board
  • FIG. 9 is a diagram illustrating one of the latter half of steps when manufacturing the printed wiring board according to the other embodiment 1. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2. It is a figure showing one of the latter half process when manufacturing the printed wiring board which concerns on other Embodiment 2.
  • a communication board including an antenna board in which a wiring functioning as an antenna for transmitting and receiving radio waves is formed in a plurality of stacked boards.
  • the dielectric layer of the antenna substrate is made of a dielectric material such as polytetrafluoroethylene (hereinafter referred to as PTFE). Cases composed of low materials are increasing. Also, when manufacturing a printed wiring board for communication, a via having a larger diameter or a via that reaches deep into an insulating layer is often formed as compared with a printed wiring board for other uses.
  • the desmear treatment is performed on the inner surface of the via hole and the resin layer after the temporary substrate is separated.
  • a wet process using an aqueous solution of permanganate is mainly used.
  • PTFE used as an insulating layer of the above-described antenna substrate has a characteristic of high water absorption. Therefore, when a desmear treatment using an aqueous solution of permanganic acid is applied to an insulating layer made of PTFE, the insulating layer absorbs water contained in the aqueous solution of permanganic acid and becomes insulated during or after the manufacture of the printed wiring board. The layer may swell. That is, it may be difficult to use the conventional method for manufacturing a printed wiring board depending on the material of the insulating layer to be subjected to the desmear treatment.
  • the smear In the conventional method for manufacturing a printed wiring board, if the smear can be prevented from remaining by increasing the laser beam when forming the via hole, the problem in the desmear processing as described above can be solved. Can be. However, in practice, if the laser is made too strong, this method is not practical because not only the removal of smear but also the laser may damage the copper foil located further inside the smear.
  • the inner surface of the via hole is desmeared and then soft-etched, so that it cannot be completely removed by the desmear treatment.
  • the smear can be washed off the surface layer of the copper foil.
  • plating starts to be deposited from the bottom of the via hole first, and plating is deposited on the surface layer of the insulating layer after the via hole is filled.
  • plating starts to be deposited on the surface layer of the insulating layer before filling of the via hole is completed, and the inside of the via hole is removed. May be insufficiently filled. That is, it may be difficult to use the conventional method for manufacturing a printed wiring board depending on the diameter or depth of the via to be formed.
  • the printed wiring board of the present disclosure can sufficiently fill the via without smear residue even if there is a restriction on at least one of the material used for the insulating layer and the size of the via to be formed.
  • FIG. 1 is a sectional view of a printed wiring board 100 according to the present embodiment.
  • the printed wiring board 100 includes a first substrate 1, vias 2, a second substrate 3, and an insulating layer 4.
  • the first substrate 1 (substrate) is stacked at the end of the printed wiring board 100.
  • the first substrate 1 includes a first insulating layer 11, a first wiring 12, and a second wiring 13.
  • the first insulating layer 11 is formed in a flat plate shape using a material (for example, glass fiber and polytetrafluoroethylene: hereinafter PTFE) different from a material forming a second insulating layer 31 of the second substrate 3 described later. Have been.
  • a material forming the first insulating layer 11 a fluororesin other than PTFE can be used, and a resin other than the fluororesin can be used.
  • the surface at one end in the thickness direction of the first insulating layer 11 (the lower surface in FIG. 1) is referred to as a first surface 11a.
  • the surface of the first insulating layer 11 that is the back surface of the first surface 11a (the upper surface in FIG. 1) is referred to as a second surface 11b.
  • the first insulating layer 11 has a via hole 11c.
  • the via lower hole 11c (hole) penetrates the first insulating layer 11 in the thickness direction of the first insulating layer 11.
  • the via hole 11c viewed from a direction orthogonal to the first surface 11a or the second surface 11b is circular.
  • the via pilot holes 11c in this embodiment, the diameter d a of the first surface 11a side and the diameter d b of the second surface 11b side are equal.
  • the inner surface of the via hole 11c in the present embodiment is orthogonal to the first surface 11a or the second surface 11b.
  • the via pilot holes 11c is to the diameter d a of the first surface 11a side may be smaller than the diameter d b of the second surface 11b side, the diameter d a of the first surface 11a side of the second surface 11b side it may be larger than the diameter d b.
  • Such a case (other embodiment) will be described later.
  • the first wiring 12 is formed of a conductive material (for example, copper) on the first surface 11 a of the first insulating layer 11.
  • the second wiring 13 is formed of a conductive material (for example, copper) on the second surface 11b of the first insulating layer 11. At least one of the first wiring 12 and the second wiring 13 according to the present embodiment has a shape that functions as an antenna for transmitting and receiving radio waves.
  • the via 2 is a filled via that fills the inside of the via hole 11c with a conductive material (for example, copper).
  • the via 2 electrically connects the first and second wirings 12 and 13 of the first substrate 1 to a second substrate 3 described later.
  • the via 2 has a first filling part 21 and a second filling part 22.
  • the via 2 according to the present embodiment has a first land 23 and a second land 24.
  • the first filling portion 21 fills at least a central portion of the via hole 11c with a conductive material (eg, copper).
  • a conductive material eg, copper.
  • the first filling portion 21 according to the present embodiment not only fills the inside of the via hole 11c, but a part of the first filling portion 21 extends outside the via hole 11c from the first surface 11a.
  • the second filling portion 22 fills a region in the via hole 11c that is not filled with the first filling portion 21 with a conductive material (for example, copper).
  • the second filling portion 22 according to the present embodiment not only fills the inside of the via hole 11c, but a part of the second filling portion 22 extends outside the via hole 11c from the second surface 11b.
  • the first land portion 23 is made of a conductive material (for example, copper) and is integrated with the first filling portion 21 around the via hole 11c on the first surface 11a. Further, the first land portion 23 is electrically connected to the first wiring 12 of the first substrate 1.
  • the second land portion 24 is made of a conductive material (for example, copper) and is integrated with the second filling portion 22 around the via hole 11c on the second surface 11b. Further, the second land portion 24 is electrically connected to the second wiring 13 of the first substrate 1.
  • the first filling portion 21 and the second filling portion 22 are integrated in the via hole 11c. However, there is an interface I between the second filling portion 22 and the first filling portion 21 as shown by a dashed line in FIG.
  • the interface I has a conical body surface I a, the upper bottom surface I b.
  • the cone surface Ia is inclined at a predetermined angle ⁇ a with respect to the first surface 11a so as to become thinner from the first surface 11a toward the second surface 11b.
  • the upper bottom surface Ib is parallel to the second surface 11b and is separated from the second surface 11b by a predetermined distance d toward the first surface 11a.
  • Interface I has a such cone body surface I a, frustoconical shape having an upper bottom surface I b, a.
  • the distance d between the second surface 11b and the upper bottom surface Ib is a length that does not exceed half the thickness of the first insulating layer 11.
  • the second substrate 3 is laminated on the first surface 11 a of the first substrate 1 via the insulating layer 4.
  • the second substrate 3 includes a second insulating layer 31 and a third wiring 32.
  • the second insulating layer 31 and the insulating layer 4 are made of an insulating material (for example, a glass woven fabric and an epoxy resin) and have a plate shape.
  • the third wiring 32 is formed on the surface of the second insulating layer 31 with a conductive material (for example, copper).
  • FIG. 1 exemplifies a two-layer substrate in which the third wiring 32 is laminated on both surfaces of a single-layer second insulating layer 31 as the second substrate 3.
  • the second substrate 3 may be a multilayer substrate in which a plurality of second insulating layers 31 and third wirings 32 are alternately stacked.
  • FIG. 2A, FIG. 2B, FIG. 2C, and FIG. 3A, 3B, 3C, 3D, 3E, and 3F are cross-sectional views showing the latter half of the process when manufacturing the printed wiring board 100.
  • the method for manufacturing the printed wiring board 100 includes a hole forming step, a first filling step, a substrate laminating step, an opening forming step, a bottom wall removing step, a second filling step, and a circuit forming step.
  • a copper-clad laminate 1A is prepared.
  • the copper clad laminate 1A is a member that will later become the first substrate 1.
  • the copper-clad laminate 1A includes an insulating layer 11A, a first copper foil layer 12A formed on the entire first surface 11a at one end in the thickness direction of the insulating layer 11A, and an insulating layer 11A.
  • a via hole 11d having a bottom is formed on the first surface 11a of the insulating layer 11A.
  • the formation of the via hole 11d is performed by, for example, laser processing.
  • Various methods can be used to form the via hole 11d.
  • a first opening 12a is formed in a portion of the first copper foil layer 12A where a via 2 is to be formed by subtractive etching or the like, and is exposed from the first opening 12a in the insulating layer 11A.
  • the laser processing is performed directly on a portion of the first copper foil layer 12A where a via 2 is to be formed without forming the first opening 12a in advance. Further, when performing laser processing, the laser irradiation is adjusted so that the shape of the via prepared hole 11d becomes the shape of the first filling portion 21 to be formed later. Specifically, a cone surface 11e inclined by a predetermined angle ⁇ a so that the shape of the via preparation hole 1d becomes thinner from the edge of the first opening 12a in the first surface 11a toward the second surface 11b, and a second surface 11b And an upper bottom surface 11f positioned at a predetermined distance d from the second surface 11b to the first surface 11a side with respect to the second surface 11b.
  • a portion of the copper-clad laminate 1A that forms the upper bottom surface 11f of the via hole 11d is referred to as a bottom wall 1a.
  • the bottom wall 1a at this stage includes the second copper foil layer 13A and smear S remaining on the surface of the second copper foil layer 13A.
  • the insulating layer 11A remaining thin on the bottom wall 1a without being cut by the laser becomes smear S. That is, in the hole forming step, the smear S may be left on the inner surface of the formed via hole 11d.
  • the inner surface of the via hole 11d may be desmeared.
  • a dry method such as O 2 plasma treatment is used.
  • soft etching may be performed on the inner surface of the via lower hole 11d to wash away the smear S that has not been completely removed by the desmear process.
  • the effect of soft etching cannot be sufficiently obtained, and in this stage, smear S may not be completely removed.
  • the process proceeds to the first filling step.
  • a space in the via lower hole 11d and the first opening 12a is filled with a conductive material (for example, copper) by electrolytic fill plating.
  • the conductive material filled in the via hole 11 d and the first opening 12 a becomes the first filling portion 21 of the via 2.
  • the first wiring 12 is formed.
  • the formation of the first wiring 12 may be performed using a subtractive method after filling the via hole 11d, or may be performed in parallel with filling the via hole 11d using MSAP (Modified Semi Additive Process). Is also good.
  • MSAP Modified Semi Additive Process
  • the process proceeds to the substrate laminating step.
  • the second substrate 3 is provided on the first surface 11a of the copper-clad laminate 1A having the processed first surface 11a side by a prepreg 4p, which is a semi-cured insulating material.
  • a prepreg 4p which is a semi-cured insulating material.
  • the insulating layer 11A of the copper clad laminate 1A becomes the first insulating layer 11.
  • the prepreg 4p becomes the insulating layer 4 on the first substrate 1 side adjacent to the second substrate 3.
  • a second opening 13a is formed in the second copper foil layer 13A of the copper clad laminate 1A at a location where the via 2 is to be formed, as shown in FIG. 3C.
  • the formation of the second opening 13a is performed by, for example, a subtractive method.
  • the process proceeds to the bottom wall removing step.
  • the diameter d b of the second opening 13a is larger than the diameter d f of the upper bottom surface 11f of the via pilot hole 11d.
  • the side wall 11h of the first insulating layer 11 that forms the conical surface 11e of the via hole 11d also passes through the edge of the second opening 13a. And cut off at a plane perpendicular to the plane.
  • the removal of the bottom wall 1a and the side wall 11h is performed by, for example, laser processing.
  • the bottom wall 1a and the side wall 11h are removed, as shown in FIG. 3D, the upper bottom surface 21b of the first filling portion 21 and the entire cone surface 21a of the first filling portion 21 are exposed.
  • the via hole 11d penetrates the first insulating layer 11 and becomes the via hole 11c. Then, the smear S remaining on the inner surface of the via hole 11c and the surface of the first filling portion 21 after removing the bottom wall 1a and the side wall 11h is removed by performing a desmear process on the inner surface of the via hole 11c.
  • a dry method such as an O 2 plasma treatment is also used for the desmear treatment performed here.
  • soft etching is performed on the inner surface of the via hole 11c to wash away the smear S that has not been completely removed by the desmear process. This completely removes the bottom wall 1a of the via prepared hole 11d including the smear S.
  • the process proceeds to the second filling step.
  • the space formed after the bottom wall 1a of the via hole 11d is removed is filled with a conductive material (for example, copper) by electrolytic fill plating, and the second copper foil layer 13A is formed.
  • the plating layer 13B is formed on the surface of.
  • the conductive material filled in this space becomes the second filling portion 22 of the via 2.
  • a truncated conical interface I is formed by the second filling portion 22 and the first filling portion 21.
  • the process proceeds to a circuit forming step.
  • an etching resist is formed on the surface of the second filling portion 22 and on the surface of the portion of the plating layer 13B that will be the second wiring 13 later, and etching is performed.
  • the etching is performed, as shown in FIG. 3F, unnecessary portions are removed from the plating layer 13B and the second copper foil layer 13A, and the second land portion 24 of the via 2 and the second wiring 13 are formed. .
  • the printed wiring board 100 forms the frusto-conical via hole 11d in the insulating layer 11A, forms the first filling portion 21, and forms the bottom wall of the via hole 11d. 1a is removed, and finally the remaining smear S is completely removed, and then the second filling portion 22 is formed. For this reason, even if at least one of the material used for the first insulating layer 11 and the size (diameter and depth) of the via 2 to be formed is restricted, no smear S remains and the via 2 is sufficiently filled. Vias can be formed in the printed wiring board 100.
  • PTFE which is the material of the first insulating layer 11 of the present embodiment, is a material having poor workability, but is easily processed by using the manufacturing method of the present embodiment.
  • PTFE has water absorbency, but by using a dry method when performing desmear treatment, it is possible to prevent the insulating layer 11A formed of PTFE from expanding.
  • the filling of the via hole 11d is easy. Further, the abnormality that the via 2 is not sufficiently filled can be reduced. Further, even when the diameter of the via hole 11d is large or deep, the smear S remaining on the upper bottom surface 11f of the via hole 11d can be easily removed. Further, (equal to the diameter d b of the second surface 11b side of the via pilot hole 11c) diameter of the second filling portion 22 of the stress susceptible vias 2, since no smaller, the reliability of electrical conduction via 2 Can be increased.
  • the second filling portion 22 of the via 2 becomes equal to the diameter of the first opening 12a (equal to the diameter d a of the first surface 11a of the via pilot hole 11d), the second filling portion 22 the diameter of the second surface 11b side of the via 2 including diameter d b can be easily controlled.
  • the cut surface of the portion to be removed becomes thinner from the edge of the second opening 13a in the second surface 11b toward the first surface 11a, and as the cone member surface 11i by a predetermined angle theta b inclined, adjusting the irradiation of the laser.
  • the angle theta b may be different or may be the same as the angle theta a cone body surface 11e for forming the via pilot hole 11d from the first surface 11a side.
  • the via hole 11d penetrates the first insulating layer 11 to form the via hole 11c.
  • the cone surface 11e of the via prepared hole 11d formed from the first surface 11a side and the cone surface 11i formed by removing a part of the side wall 11h are located in the middle of the first insulating layer 11 in the thickness direction.
  • the wiring board 100A is manufactured.
  • a truncated conical interface I is formed by the second filling portion 22 and the first filling portion 21.
  • the second filling portion 22 and the first filling portion 21 form a truncated conical interface I lower than in the above embodiment.
  • the entire contour of the first filling portion 21 has a truncated conical shape similar to the interface I of the first embodiment.
  • the laser processing is suitable for processing a hole (a mortar shape) whose diameter becomes narrower toward the back, according to another embodiment 1, in addition to the effects described in the above embodiment, This also has an effect that the via hole 11c can be easily formed.
  • the bottom wall 1a of the first insulating layer 11 since only a part of the bottom wall 1a of the first insulating layer 11 (the central part excluding the peripheral part) is exposed from the second opening 13a, the bottom wall is removed in the next bottom wall removing step. Only a part of the wall 1a will be removed.
  • a part of the bottom wall 1a is removed, as shown in FIG. 5B, a circular plate slightly smaller than the upper bottom surface 11f is superimposed on the upper bottom surface 11f of the truncated conical via lower hole 11d.
  • a via preparation hole 11c is formed.
  • the shape of the via hole 11c and the second filling part 22 are different from those of the above embodiment and the other first embodiment.
  • the printed wiring board 100B of the second embodiment is manufactured.
  • a planar interface I is formed by the second filling portion 22 and the first filling portion 21.
  • the interface between the second filling portion 22 and the first insulating layer 11 and the first filling portion 21 is similar to the interface I of the first embodiment. Frustoconical shape.
  • the via bottom having a shape such that a disk having the same diameter as the upper bottom surface 11f is superimposed on the upper bottom surface 11f of the truncated conical via lower hole 11d.
  • a hole 11c is formed.
  • the shape of the via prepared hole 11c and the second filling part 22 are different from those of the above-described embodiment and other embodiments 1 and 2.
  • a printed wiring board 100C of another different embodiment 2 is manufactured.
  • a planar interface I is formed by the second filling portion 22 and the first filling portion 21 as in the above-described formation example 2.
  • the interface between the second filling portion 22 and the first insulating layer 11 and the first filling portion 21 is similar to the interface I of the first embodiment. Frustoconical shape.
  • the diameter d b of the second filling portion 22 of the via 2 is reduced, it is possible to reduce the diameter of the second land portion 24.
  • the space that can be used for forming the second wiring 13 is expanded, and the effect of increasing the degree of freedom in designing the second wiring 13 is obtained. can get.
  • the diameter d b of the second opening 13a is larger than the diameter d a of the first surface 11a side of the via pilot hole 11d, the next bottom wall removing step, in addition to the bottom wall 1a And the side wall 11h are also removed.
  • the laser irradiation is performed so that the cut surface of the portion to be removed becomes a cone surface 11i inclined by a predetermined angle ⁇ b so as to become thinner from the edge of the second opening 13a in the second surface 11b toward the first surface 11a.
  • the thickness decreases from the second surface 11b toward the first surface 11a, and the predetermined angle ⁇ with respect to the second surface 11b. It becomes a truncated cone-shaped via preparation hole 11c having a cone surface 11i inclined by b .
  • the shape of the via hole 11c and the second filling part 22 are different from those of the above embodiment and Modifications 1 and 2.
  • the printed wiring board 100D of the third embodiment is manufactured.
  • a truncated conical interface I is formed by the second filling portion 22 and the first filling portion 21.
  • a large-diameter via 2 can be formed, and the effect of further improving the reliability of the conduction performance of the via 2 can be obtained.
  • the contents of the present disclosure can be used for a printed wiring board and a method for manufacturing the printed wiring board.
  • Second substrate 100, 100A, 100B, 100C, 100D Printed wiring board 1 First substrate (substrate) 11 First insulating layer (insulating layer) 11a First surface 11b Second surface 11c Via hole (hole) DESCRIPTION OF SYMBOLS 12 1st wiring 13 2nd wiring 1A Copper clad laminated board 1a Bottom wall 11A Insulating layer 11d Via lower hole 11e Conical surface 11f Upper bottom surface 11h Side wall 11i Conical surface 12A First copper foil layer 12a First opening 13A Second copper foil layer 13a Second opening 13B Plating layer 2 Via 21 First filling portion 21a Conical surface 21b Upper bottom surface 22 Second filling portion 23 First land portion 24 Second land portion 3 Second substrate 31 Second insulating layer 32 Third wiring 4 Insulation Layer 4p Prepreg d Distance between second surface and cone surface d a Diameter on first surface side (opening) of via prepared hole b Diameter df on second surface side (opening) of prepared via hole df Via prepared hole (first Top surface diameter I

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁層に用いる材料と形成しようとするビアのサイズのうちの少なくとも一方に制約があっても、スミアの残留が無くかつ十分に充填されたビアを印刷配線板に形成できるようにする。　印刷配線板１００のビア２は、少なくとも孔１１ｃの中の中心部を充填する第一充填部２１と、孔の中の第一充填部によって充填されていない領域を充填する第二充填部２２と、を有し、第二充填部２２と第一充填部２１との間に存在する界面Ｉ、又は第二充填部２２及び絶縁層１１と第一充填部２１との間に存在する界面Ｉは、第一面１１ａから第二面１１ｂへ向かうに従って細くなるよう傾斜する錐体面Ｉａと、第二面１１ｂと平行かつ第二面１１ｂよりも第一面１１ａ側へ位置する上底面Ｉｂと、を有する円錐台状である。

Description

印刷配線板及び印刷配線板の製造方法
　本開示は、印刷配線板及び印刷配線板の製造方法に関する。
　複数の基板が積層された印刷配線板を製造する際に、各層の配線を導通させるためのビアとして、フィルドビアを形成することがある。
　フィルドビアを有する印刷配線板の製造方法としては、例えば特許文献１が提案されている。
　その具体的な内容は、以下である。
　まず、仮基板の表面に樹脂層を分離可能に形成する。次に、レーザ加工により樹脂層にビア下穴を形成する。次に、ビア下穴内にスミア（樹脂残渣）を残した状態で樹脂層表面及びビア下穴内面にシード層を形成する。次に、電解めっきによりビア下穴内に配線層を形成する。次に、樹脂層を仮基板から分離し、樹脂層の仮基板と接していた面に露出するスミアを除去する。
特開２０１１－０３５１８２号公報
　本開示の印刷配線板は、
　平板状で厚さ方向に貫通する孔を有する絶縁層を備えた基板と、導電性材料で前記孔の中を充填するビアと、を備えた印刷配線板である。
　前記ビアは、少なくとも前記孔の中の中心部を前記導電性材料で充填する第一充填部と、前記孔の中の前記第一充填部によって充填されていない領域を前記導電性材料で充填する第二充填部と、を有している。
　前記第二充填部と前記第一充填部との間に存在する界面、又は前記第二充填部及び前記絶縁層と前記第一充填部との間に存在する界面は、前記絶縁層の厚さ方向一端にある第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状である。
　また、本開示の印刷配線板の製造方法は、
　平板状に形成された絶縁層を備えた銅張積層板を用いた印刷配線板の製造方法である。
　この方法は、穴形成工程と、第一充填工程と、底壁除去工程と、第二充填工程と、を有する。
　穴形成工程では、前記絶縁層の厚さ方向一端にある第一面において、前記第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状の有底の穴を形成する。
　第一充填工程では、前記穴を導電性材料で充填し第一充填部を形成する。
　底壁除去工程では、前記第二面側において、少なくとも前記穴の底壁を除去して前記導電性材料を露出させる。
　第二充填工程では、前記底壁が除去された後にできる空間に導電性材料を充填することによりビアを形成する。
本開示の実施形態に係る印刷配線板の断面図である。 図１の印刷配線板を製造する際の前半の工程の一つを表す図である。 図１の印刷配線板を製造する際の前半の工程の一つを表す図である。 図１の印刷配線板を製造する際の前半の工程の一つを表す図である。 図１の印刷配線板を製造する際の前半の工程の一つを表す図である。 図１の印刷配線板を製造する際の後半の工程の一つを表す図である。 図１の印刷配線板を製造する際の後半の工程の一つを表す図である。 図１の印刷配線板を製造する際の後半の工程の一つを表す図である。 図１の印刷配線板を製造する際の後半の工程の一つを表す図である。 図１の印刷配線板を製造する際の後半の工程の一つを表す図である。 図１の印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態１に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態１に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態１に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態１に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態２に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態３に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態３に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態３に係る印刷配線板を製造する際の後半の工程の一つを表す図である。 他の実施形態３に係る印刷配線板を製造する際の後半の工程の一つを表す図である。
　印刷配線板の中には、複数積層された基板の中に、電波を送受信するためのアンテナとして機能する配線が形成されたアンテナ基板を含む通信用のものが存在する。
　こうした通信用の印刷配線板においては、電波の高周波数化に伴う伝送損失の増大を抑えるため、アンテナ基板の絶縁層をポリテトラフルオロエチレン（polytetrafluoroethylene、以下、ＰＴＦＥと称する）等の、誘電率が低い材料で構成するケースが増えてきている。
　また、通信用の印刷配線板を製造する際には、他の用途の印刷配線板に比べて、径が大きいビア又は絶縁層深くまで達するビアが形成されることが多い。
　しかし、従来の印刷配線板の製造方法では、ビア下穴の内面と仮基板分離後の樹脂層にデスミア処理を施していた。
　一般的なデスミア処理は、過マンガン酸水溶液を用いたウェットプロセスが主流である。しかし、上述したアンテナ基板の絶縁層として用いられるＰＴＦＥは、吸水率が高いという特性がある。このため、ＰＴＦＥで構成された絶縁層に、過マンガン酸水溶液を用いたデスミア処理を施すと、絶縁層が過マンガン酸水溶液に含有する水を吸収し、印刷配線板の製造中又は完成後に絶縁層が膨張してしまうことがある。
　つまり、従来の印刷配線板の製造方法は、デスミア処理を施そうとする絶縁層の材料によっては用いることが困難となる場合がある。
　なお、従来の印刷配線板の製造方法において、ビア下穴を形成する際のレーザを強くすることで、スミアが残らないようにすることができれば、上述したようなデスミア処理における問題を解決することができる。
　しかし、実際には、レーザを強くし過ぎると、スミアの除去だけにとどまらず、レーザによってスミアの更に奥に存在する銅箔が損傷してしまうことがあるため、この方法は現実的ではない。
　一方、従来の印刷配線板の製造方法において、絶縁層にＰＴＦＥを用いない場合には、ビア下穴の内面等にデスミア処理を施し、さらにソフトエッチングを施すことにより、デスミア処理で除去しきれなかったスミアを銅箔の表層部もろとも洗い流すことができる。
　しかし、上述した通信用の印刷配線板に多く見られる従来よりも深いビア下穴の場合、ソフトエッチング液がビア下穴の奥まで入りにくく、スミアを十分に除去し切れない場合がある。
　また、フィルドビアを形成する際に行われる電解フィルドめっきでは、初めにビア下穴の底からめっきが析出し始め、ビア下穴が充填されてから絶縁層の表層にめっきが析出する。
　しかし、上述した通信用の印刷配線板に多く見られる従来よりも径が大きいビア下穴の場合、ビア下穴の充填が完了しないうちに絶縁層の表層にめっきの析出が始まり、ビア下穴内の充填が不十分となってしまう場合がある。
　つまり、従来の印刷配線板の製造方法は、形成しようとするビアの径の大きさ又は深さによっては用いることが困難となる場合がある。
　本開示の印刷配線板は、絶縁層に用いる材料と形成しようとするビアのサイズのうちの少なくとも一方に制約があっても、ビアを、スミアの残留が無くかつ十分に充填できる。
　以下、図面を参照して、本開示の実施の形態について詳細に説明する。
〔印刷配線板の構成〕
　まず、本実施形態に係る印刷配線板の構成について説明する。図１は、本実施形態に係る印刷配線板１００の断面図である。
　本実施形態に係る印刷配線板１００は、図１に示すように、第一基板１と、ビア２と、第二基板３と、絶縁層４と、で構成されている。
　第一基板１（基板）は、本実施形態においては、印刷配線板１００における最も端に積層されている。
　この第一基板１は、第一絶縁層１１と、第一配線１２と、第二配線１３と、を備えている。
　本実施形態に係る第一絶縁層１１は、後述する第二基板３の第二絶縁層３１を構成する材料とは異なる材料（例えばガラス繊維及びポリテトラフルオロエチレン：以下ＰＴＦＥ）で平板状に形成されている。
　なお、第一絶縁層１１を構成する材料には、ＰＴＦＥ以外の他のフッ素樹脂を用いることもできるし、フッ素樹脂以外の樹脂を用いることも可能である。
　以下、第一絶縁層１１の厚さ方向一端にある面（図１における下側の面）を第一面１１ａと称する。また、第一絶縁層１１における第一面１１ａの裏面となる面（図１における上側の面）を第二面１１ｂと称する。
　また、第一絶縁層１１は、ビア下穴１１ｃを有している。
　ビア下穴１１ｃ（孔）は、第一絶縁層１１を、当該第一絶縁層１１の厚さ方向に貫通している。
　第一面１１ａ又は第二面１１ｂと直交する方向から見たビア下穴１１ｃは円形である。
　また、本実施形態におけるビア下穴１１ｃは、第一面１１ａ側の径ｄａと第二面１１ｂ側の径ｄｂとが等しい。
　また、本実施形態におけるビア下穴１１ｃの内面は、第一面１１ａ又は第二面１１ｂと直交している。
　なお、ビア下穴１１ｃは、第一面１１ａ側の径ｄａが第二面１１ｂ側の径ｄｂより小さくてもよいし、第一面１１ａ側の径ｄａが第二面１１ｂ側の径ｄｂよりも大きくてもよい。このような場合（他の実施形態）については後述する。
　第一配線１２は、第一絶縁層１１の第一面１１ａに導電性材料（例えば銅）で形成されている。
　第二配線１３は、第一絶縁層１１の第二面１１ｂに導電性材料（例えば銅）で形成されている。
　本実施形態に係る第一配線１２及び第二配線１３のうちの少なくともいずれかの配線は、電波を送受信するためのアンテナとして機能する形状である。
　ビア２は、導電性材料（例えば銅）でビア下穴１１ｃの中を充填するフィルドビアである。
　そして、ビア２は、第一基板１の第一，第二配線１２，１３と後述する第二基板３とを導通させている。
　このビア２は、第一充填部２１と、第二充填部２２と、を有している。
　また、本実施形態に係るビア２は、第一ランド部２３と、第二ランド部２４と、を有している。
　第一充填部２１は、少なくともビア下穴１１ｃの中の中心部を、導電性材料（例えば銅）で充填している。
　本実施形態に係る第一充填部２１は、ビア下穴１１ｃの中を充填するだけでなく、その一部が第一面１１ａよりもビア下穴１１ｃの外側へ出ている。
　第二充填部２２は、ビア下穴１１ｃの中の第一充填部２１によって充填されていない領域を、導電性材料（例えば銅）で充填している。
　本実施形態に係る第二充填部２２は、ビア下穴１１ｃの中を充填するだけでなく、その一部が第二面１１ｂよりもビア下穴１１ｃの外側へ出ている。
　第一ランド部２３は、導電性材料（例えば銅）で、第一面１１ａにおけるビア下穴１１ｃの周囲に、第一充填部２１と一体である。
　また、第一ランド部２３は、第一基板１の第一配線１２と導通している。
　第二ランド部２４は、導電性材料（例えば銅）で、第二面１１ｂにおけるビア下穴１１ｃの周囲に、第二充填部２２と一体である。
　また、第二ランド部２４は、第一基板１の第二配線１３と導通している。
　第一充填部２１と第二充填部２２とはビア下穴１１ｃの中で一体化している。しかし、第二充填部２２と第一充填部２１との間には、図１に一点鎖線で示したような界面Ｉが存在している。
　この界面Ｉは、錐体面Ｉａと、上底面Ｉｂを有している。
　錐体面Ｉａは、第一面１１ａから第二面１１ｂへ向かうに従って細くなるよう、第一面１１ａに対して所定角度θａ傾斜している。
　上底面Ｉｂは、第二面１１ｂと平行かつ第二面１１ｂよりも第一面１１ａ側へ所定距離ｄ離れている。
　界面Ｉは、このような錐体面Ｉａと、上底面Ｉｂと、を有した円錐台状である。
　第二面１１ｂと上底面Ｉｂとの距離ｄは、第一絶縁層１１の厚さの半分を超えない長さである。
　第二基板３は、絶縁層４を介して、上記第一基板１の第一面１１ａに積層されている。
　この第二基板３は、第二絶縁層３１と、第三配線３２と、を備えている。
　第二絶縁層３１及び絶縁層４は、絶縁材料（例えばガラス織布及びエポキシ樹脂）で平板状である。
　第三配線３２は、第二絶縁層３１の表面に導電性材料（例えば銅）で形成されている。
　なお、図１には、第二基板３として、１層の第二絶縁層３１の両面に第三配線３２がそれぞれ積層された２層基板を例示した。さらに、第二基板３は、複数の第二絶縁層３１と第三配線３２とが交互に積層された多層基板であってもよい。
〔印刷配線板の製造方法〕
　次に、上記印刷配線板１００の製造方法について説明する。図２Ａ、図２Ｂ、図２Ｃ、図２Ｄは印刷配線板１００を製造する際の前半の工程を表す断面図である。図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ，図３Ｆは印刷配線板１００を製造する際の後半の工程を表す断面図である。
　本実施形態に係る印刷配線板１００の製造方法は、穴形成工程と、第一充填工程と、基板積層工程と、開口形成工程と、底壁除去工程と、第二充填工程と、回路形成工程と、を有する。
　穴形成工程に先立ち、銅張積層板１Ａを用意する。この銅張積層板１Ａは、後に第一基板１となる部材である。
　銅張積層板１Ａとしては、例えば図２Ａに示すように、絶縁層１１Ａと、絶縁層１１Ａの厚さ方向一端にある第一面１１ａ全体に形成された第一銅箔層１２Ａと、絶縁層１１Ａにおける第一面１１ａの裏面となる第二面１１ｂ全体に形成された第二銅箔層１３Ａと、を備えたものを用いる。
　初めの穴形成工程では、図２Ｂに示すように、絶縁層１１Ａの第一面１１ａに、有底のビア下穴１１ｄを形成する。
　ビア下穴１１ｄの形成は、例えばレーザ加工により行う。
　ビア下穴１１ｄの形成には、様々な方法を用いることができる。
　その一つとして、例えば、第一銅箔層１２Ａにおけるビア２を形成しようとする箇所に、サブトラクティブ法のエッチング等で第一開口１２ａを形成し、絶縁層１１Ａにおける第一開口１２ａから露出する部位にレーザ加工を行う方法がある。また、第一銅箔層１２Ａにおけるビア２を形成しようとする箇所に、事前に第一開口１２ａを形成することなく直接レーザ加工を行う方法もある。
　また、レーザ加工を行う際、ビア下穴１１ｄの形状が、のちに形成される第一充填部２１の形状となるように、レーザの照射を調節する。
　具体的には、ビア下孔１ｄの形状が、第一面１１ａにおける第一開口１２ａの縁から第二面１１ｂへ向かうに従って細くなるよう所定角度θａ傾斜する錐体面１１ｅと、第二面１１ｂと平行かつ第二面１１ｂよりも第一面１１ａ側へ所定距離ｄ離れて位置する上底面１１ｆと、を有する円錐台状となるようにする。
　以下、銅張積層板１Ａにおけるビア下穴１１ｄの上底面１１ｆを形成する部位を底壁１ａと称する。
　この段階における底壁１ａは、第二銅箔層１３Ａと、第二銅箔層１３Ａの表面に残留したスミアＳと、が含まれる。
　形成するビア下穴１１ｄの深さによっては、底壁１ａに、レーザで削られずに薄く残った絶縁層１１ＡがスミアＳとなる。
　すなわち、穴形成工程では、形成したビア下穴１１ｄの内面にスミアＳを残してもよい。
　なお、ビア下穴１１ｄの内面にデスミア処理を施してもよい。ここで行うデスミア処理には、例えばＯ２プラズマ処理する等、ドライ方式を用いる。
　また、ビア下穴１１ｄの内面にソフトエッチングを施して、デスミア処理で除去し切れなかったスミアＳを洗い流してもよい。
　ただし、形成したビア下穴１１ｄの形状によっては、ソフトエッチングの効果が十分に得られず、この段階ではスミアＳが除去し切れない場合がある。
　ビア下穴１１ｄを形成した後は、第一充填工程に移る。この工程では、電解フィルドめっきにより、図２Ｃに示すように、ビア下穴１１ｄ及び第一開口１２ａの中の空間を導電性材料（例えば銅）で充填する。
　このビア下穴１１ｄ及び第一開口１２ａに充填された導電性材料は、ビア２の第一充填部２１となる。
　また、第一配線１２を形成する。
　第一配線１２の形成は、ビア下穴１１ｄを充填した後にサブトラクティブ法を用いて行ってもよいし、ＭＳＡＰ（Modified Semi Additive Process）を用いてビア下穴１１ｄの充填と並行して行ってもよい。
　第一配線１２が形成されると、図２Ｄに示したように、第一銅箔層１２Ａからビア２の第一ランド部２３が形成される。
　ビア下穴１１ｄを充填した後は、基板積層工程に移る。この工程では、図３Ａ，図３Ｂに示すように、第一面１１ａ側が加工された銅張積層板１Ａの第一面１１ａに、第二基板３を、半硬化状態の絶縁材料であるプリプレグ４ｐを介して積層する。
　積層後、銅張積層板１Ａの絶縁層１１Ａは、第一絶縁層１１となる。
　また、プリプレグ４ｐは、硬化後、第二基板３に隣接する第一基板１側の絶縁層４となる。
　銅張積層板１Ａに第二基板３を積層した後は、開口形成工程に移る。この工程では、銅張積層板１Ａの第二銅箔層１３Ａにおけるビア２を形成しようとする箇所に、図３Ｃに示すように第二開口１３ａを形成する。本実施形態においては、この第二開口１３ａの径（後に形成されるビア下穴１１ｃの第二面１１ｂ側の径ｄｂと等しい）が、上記穴形成工程で形成したビア下穴１１ｄの第一面１１ａにおける径ｄａと等しくする。
　第二開口１３ａの形成は、例えばサブトラクティブ法でエッチングする。
　第二開口１３ａを形成した後は、底壁除去工程に移る。この工程では、銅張積層板１Ａの第二面１１ｂ側において、ビア下穴１１ｄの少なくとも底壁１ａを除去する。
　本実施形態においては、第二開口１３ａの径ｄｂが、ビア下穴１１ｄの上底面１１ｆの径ｄｆよりも大きい。このため、ビア下穴１１ｄの底壁１ａに加え、第一絶縁層１１におけるビア下穴１１ｄの錐体面１１ｅを形成する部位である側壁１１ｈも、第二開口１３ａの縁を通り第二面１１ｂと直交する面で切り取られて除去される。
　底壁１ａ及び側壁１１ｈの除去は、例えばレーザ加工により行う。
　底壁１ａ及び側壁１１ｈが除去されると、図３Ｄに示すように、第一充填部２１の上底面２１ｂ、及び第一充填部２１の錐体面２１ａ全体が露出する。
　また、底壁１ａ及び側壁１１ｈが除去されると、ビア下穴１１ｄが第一絶縁層１１を貫通し、ビア下穴１１ｃとなる。
　そして、ビア下穴１１ｃの内面にデスミア処理を施すことにより、底壁１ａ及び側壁１１ｈを除去した後にビア下穴１１ｃ内面及び第一充填部２１表面に残ったスミアＳを除去する。
　ここで行うデスミア処理にも、Ｏ２プラズマ処理する等、ドライ方式の方法を用いる。
　また、ビア下穴１１ｃの内面にソフトエッチングを施すことにより、デスミア処理で除去し切れなかったスミアＳを洗い流す。
　これにより、スミアＳを含むビア下穴１１ｄの底壁１ａを形成していたものが完全に除去される。
　ビア下穴１１ｄの底壁１ａを除去した後は、第二充填工程へ移る。この工程では、電解フィルドめっきにより、図３Ｅに示すように、ビア下穴１１ｄの底壁１ａが除去された後にできる空間を導電性材料（例えば銅）で充填するとともに、第二銅箔層１３Ａの表面にめっき層１３Ｂを形成する。
　この空間に充填された導電性材料は、ビア２の第二充填部２２となる。
　また、第二充填部２２が形成されると、第二充填部２２と第一充填部２１とによって円錐台状の界面Ｉが形成される。
　導電性材料を充填した後は、回路形成工程に移る。この工程では、第二充填部２２の表面及びめっき層１３Ｂにおける後に第二配線１３となる部位の表面にエッチングレジストを形成し、エッチングを施す。
　エッチングが施されると、図３Ｆに示すように、めっき層１３Ｂ及び第二銅箔層１３Ａから不要な部分が除去され、ビア２の第二ランド部２４、及び第二配線１３が形成される。
　以上説明してきたように、本実施形態に係る印刷配線板１００は、絶縁層１１Ａに円錐台状のビア下穴１１ｄを形成し、第一充填部２１を形成し、ビア下穴１１ｄの底壁１ａを除去し、最後に残ったスミアＳを完全に除去してから、第二充填部２２を形成することにより得られる。
　このため、第一絶縁層１１に用いる材料と形成しようとするビア２のサイズ（径、深さ）のうちの少なくとも一方に制約があっても、スミアＳの残留が無くかつ十分に充填されたビアを印刷配線板１００に形成できる。
　また、本実施形態の第一絶縁層１１の材料であるＰＴＦＥは、加工性が悪い材料であるが、本実施形態の製造方法を用いれば、加工が容易である。
　また、ＰＴＦＥは、吸水性を有するが、デスミア処理を行う際にドライ方式を用いることで、ＰＴＦＥで形成された絶縁層１１Ａの膨張を防ぐことができる。
　また、ビア下穴１１ｄの径が大きい場合又は深い場合であっても、ビア下穴１１ｄの充填は容易である。
　また、ビア２が十分に充填されないという異常は低減できる。
　また、ビア下穴１１ｄの径が大きい場合又は深い場合であっても、ビア下穴１１ｄの上底面１１ｆに残留したスミアＳは容易に除去できる。
　また、応力が掛かりやすいビア２の第二充填部２２の径（ビア下穴１１ｃの第二面１１ｂ側の径ｄｂと等しい）が、小さくなっていないため、ビア２の導通性能の信頼性を高めることができる。
　また、ビア２の第二充填部２２の径ｄｂが、第一開口１２ａの径（ビア下穴１１ｄの第一面１１ａにおける径ｄａと等しい）と等しくなるため、第二充填部２２の径ｄｂを含むビア２の第二面１１ｂ側の径を容易にコントロールすることができる。
（他の実施形態１）
　なお、上記実施形態においては、印刷配線板１００として、ビア下穴１１ｃの第一面１１ａ側の径ｄａと第二面１１ｂ側の径ｄｂが等しく、かつビア下穴１１ｃの内面が第一面１１ａ又は第二面１１ｂと直交しているものを例示した。他の実施形態としてはビア下穴１１ｃの第一面１１ａ側の径ｄａと第二面１１ｂ側の径ｄｂを等しくするとともに、ビア下穴１１ｃの内面を第一面１１ａに対して傾斜させてもよい。
　このような印刷配線板１００Ａを製造する方法は、図４Ａに示すように、開口形成工程（図３Ｃ参照）までは上記実施形態と同じとなる。
　他の実施形態１においても上記実施形態と同様、第二開口１３ａの径ｄｂが、ビア下穴１１ｄの上底面１１ｆの径ｄｆよりも大きいため、次の底壁除去工程では、底壁１ａに加え、側壁１１ｈの一部を除去することになる。
　しかし、ここでは、除去する部位の切断面が、図４Ｂに示すように、第二面１１ｂにおける第二開口１３ａの縁から第一面１１ａへ向かうに従って細くなり、かつ第二面１１ｂに対して所定角度θｂ傾斜する錐体面１１ｉとなるように、レーザの照射を調節する。この角度θｂは、第一面１１ａ側からビア下穴１１ｄを形成する際の錐体面１１ｅの角度θａと同じでもよいし異なっていてもよい。
　ビア下穴１１ｄの底壁１ａ及び側壁１１ｈの一部が除去されると、ビア下穴１１ｄが第一絶縁層１１を貫通し、ビア下穴１１ｃが形成される。
　その際、第一面１１ａ側から形成したビア下穴１１ｄの錐体面１１ｅと、側壁１１ｈの一部を除去することで形成される錐体面１１ｉとが、第一絶縁層１１の厚さ方向中間部で交差する。
　すなわち、ビア下穴１１ｃの形状は、第一絶縁層１１の厚さ方向中間部で円錐台同士が上底面を向い合せた（中間部がくびれた）形状となる。
　その後、図４Ｃに示す第二充填工程及び回路形成工程を経て、図４Ｄに示すように、上記実施形態とはビア下穴１１ｃと第二充填部２２の形状が異なる他の実施形態１の印刷配線板１００Ａが製造される。
　上記実施形態の場合には、第二充填部２２と第一充填部２１とによって円錐台状の界面Ｉが形成された。一方、他の実施形態１の場合は、第二充填部２２と第一充填部２１とによって上記実施形態よりも低い円錐台状の界面Ｉが形成される。しかし、第一充填部２１全体の輪郭は、上記第一実施形態の界面Ｉと類似の円錐台状となる。
　レーザ加工は、奥に向かうに従って径が狭まる（すり鉢状の）穴の加工に向いているため、他の実施形態１のようにすれば、上記実施形態で挙げた効果に加え、上記実施形態よりもビア下穴１１ｃを容易に形成することができる、という効果が得られる。
（他の実施形態２）
　また、上記実施形態及び他の実施形態１と異なり、ビア下穴１１ｃの第二面１１ｂ側の径ｄｂを第一面１１ａ側の径ｄａより小さくしてもよい。
　この場合には、第二面１１ｂ側の径ｄｂをビア下穴１１ｄの上底面１１ｆの径ｄｆより小さくする形成例１と、上底面１１ｆの径ｄｆと等しくする形成例２と、がある。
・形成例１
　ビア下穴１１ｃの第二面１１ｂ側の径ｄｂがビア下穴１１ｄの上底面１１ｆの径ｄｆより小さい印刷配線板１００Ｂを製造する方法は、基板積層工程（図３Ｂ参照）までは上記実施形態と同じとなる。
　次の開口形成工程では、銅張積層板１Ａの第二銅箔層１３Ａにおける、ビア２を形成しようとする箇所に、図５Ａに示すように、ビア下穴１１ｄの上底面１１ｆの径ｄｆより小さい径ｄｂの第二開口１３ａを、上記実施形態と同一の方法で形成する。
　なお、第二開口１３ａの径ｄｂの大きさは、これから形成されるビアが所定の大きさの電流を流すことのできる太さを下回らないようにする。
　他の実施形態２においては、第二開口１３ａから、第一絶縁層１１の底壁１ａの一部（周縁部を除いた中央部）のみが露出するため、次の底壁除去工程では、底壁１ａの一部のみを除去することになる。
　底壁１ａの一部が除去されると、図５Ｂに示すように、円錐台状のビア下穴１１ｄの上底面１１ｆに、上底面１１ｆより一回り小さい円板を重ね合わせたような形状のビア下穴１１ｃが形成される。
　その後、図５Ｃに示す第二充填工程及び回路形成工程を経て、図５Ｄに示すように、上記実施形態及び他の実施形態１とはビア下穴１１ｃと第二充填部２２の形状が異なる他の実施形態２の印刷配線板１００Ｂが製造される。
　他の実施形態２の場合は、第二充填部２２と第一充填部２１とによって平面状の界面Ｉが形成される。しかし、第二充填部２２及び第一絶縁層１１と、第一充填部２１と、の間に存在する界面（第一充填部２１全体の輪郭）は、上記第一実施形態の界面Ｉと類似の円錐台状となる。
・形成例２
　一方、ビア下穴１１ｃの第二面１１ｂ側の径ｄｂがビア下穴１１ｄの上底面１１ｆの径ｄｆと等しい印刷配線板１００Ｃを製造する方法も、基板積層工程（図３Ｂ参照）までは上記実施形態と同じである。
　次の開口形成工程では、銅張積層板１Ａの第二銅箔層１３Ａにおける、ビア２を形成しようとする箇所に、図６Ａに示すように、ビア下穴１１ｄの上底面１１ｆの径ｄｆと等しい径ｄｂの第二開口１３ａを、上記実施形態と同一の方法で形成する。
　他の実施形態２においては、第二開口１３ａから、第一絶縁層１１の底壁１ａ全体のみが露出するため、次の底壁除去工程では、底壁１ａ全体のみを除去する。
　底壁１ａ全体が除去されると、図６Ｂに示すように、円錐台状のビア下穴１１ｄの上底面１１ｆに、上底面１１ｆと同径の円板を重ね合わせたような形状のビア下穴１１ｃが形成される。
　その後、図６Ｃに示す第二充填工程及び回路形成工程を経て、図６Ｄに示すように、上記実施形態及び他の実施形態１，２とはビア下穴１１ｃと第二充填部２２の形状が異なる他の実施形態２の印刷配線板１００Ｃが製造される。
　他の実施形態２の場合は、上記形成例２と同様に、第二充填部２２と第一充填部２１とによって平面状の界面Ｉが形成される。しかし、第二充填部２２及び第一絶縁層１１と、第一充填部２１と、の間に存在する界面（第一充填部２１全体の輪郭）は、上記第一実施形態の界面Ｉと類似の円錐台状となる。
　他の実施形態２のいずれかの形成例のようにすれば、ビア２の第二充填部２２の径ｄｂが小さくなるため、第二ランド部２４の径を小さくすることができる。このため、他の実施形態２のようにすれば、上記実施形態で挙げた効果に加え、第二配線１３の形成に使用できるスペースが広がり、第二配線１３の設計の自由度を高める効果が得られる。
（他の実施形態３）
　また、上記実施形態及び他の実施形態１，２と異なり、ビア下穴１１ｃの第二面１１ｂ側の径ｄｂを第一面１１ａ側の径ｄａより大きくしてもよい。
　このような印刷配線板１００Ｄを製造する方法は、基板積層工程（図３Ｂ参照）までは上記実施形態と同じである。
　次の開口形成工程では、銅張積層板１Ａの第二銅箔層１３Ａにおける、ビア２を形成しようとする箇所に、図７Ａに示すように、ビア下穴１１ｄの上底面１１ｆの径ｄｆより大きい径ｄｂの第二開口１３ａを、上記実施形態と同一の方法で形成する。
　他の実施形態３においては、第二開口１３ａの径ｄｂが、ビア下穴１１ｄの第一面１１ａ側の径ｄａよりも大きいため、次の底壁除去工程では、底壁１ａに加え、側壁１１ｈも除去する。
　ここでは、除去する部位の切断面が、第二面１１ｂにおける第二開口１３ａの縁から第一面１１ａへ向かうに従って細くなるよう所定角度θｂ傾斜する錐体面１１ｉとなるように、レーザの照射を調節する。
　ビア下穴１１ｄの底壁１ａ及び側壁１１ｈが除去されると、図７Ｂに示すように、第二面１１ｂから第一面１１ａへ向かうに従って細くなり、かつ第二面１１ｂに対して所定角度θｂ傾斜する錐体面１１ｉを有する円錐台状のビア下穴１１ｃとなる。
　その後、図７Ｃに示す第二充填工程及び回路形成工程を経て、図７Ｄに示すように、上記実施形態及び変形例１，２とはビア下穴１１ｃと第二充填部２２の形状が異なる他の実施形態３の印刷配線板１００Ｄが製造される。
　他の実施形態３の場合は、上記実施形態と同様に、第二充填部２２と第一充填部２１とによって円錐台状の界面Ｉが形成される。
　他の実施形態３のようにすれば、上記実施形態で挙げた効果に加え、大口径のビア２を形成でき、ビア２の導通性能の信頼性をより一層高める効果が得られる。
　本開示の内容は、印刷配線板及び印刷配線板の製造方法に利用することができる。
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ　印刷配線板
　１　第一基板（基板）
　　１１　第一絶縁層（絶縁層）
　　　１１ａ　第一面
　　　１１ｂ　第二面
　　　１１ｃ　ビア下穴（孔）
　　１２　第一配線
　　１３　第二配線
　１Ａ　銅張積層板
　　１ａ　底壁
　　１１Ａ　絶縁層
　　　１１ｄ　ビア下穴
　　　　１１ｅ　錐体面
　　　　１１ｆ　上底面
　　　　１１ｈ　側壁
　　　　１１ｉ　錐体面
　　１２Ａ　第一銅箔層
　　　１２ａ　第一開口
　　１３Ａ　第二銅箔層
　　　１３ａ　第二開口
　　１３Ｂ　めっき層
　２　ビア
　　２１　第一充填部
　　　２１ａ　錐体面
　　　２１ｂ　上底面
　　２２　第二充填部
　　２３　第一ランド部
　　２４　第二ランド部
　３　第二基板
　　３１　第二絶縁層
　　３２　第三配線
　４　絶縁層
　　４ｐ　プリプレグ
ｄ　第二面と錐体面との距離
ｄａ　ビア下穴の第一面側（開口）の径
ｄｂ　ビア下穴の第二面側（開口）の径
ｄｆ　ビア下穴（第一充填部）の上底面の径
Ｉ　界面
　Ｉａ　錐体面
　Ｉｂ　上底面
Ｓ　スミア
θａ　第一面と錐体面とがなす角度
θｂ　第二面と錐体面とがなす角度

Claims (9)

  1. 　平板状で厚さ方向に貫通する孔を有する絶縁層を備えた基板と、導電性材料で前記孔の中を充填するビアと、を備えた印刷配線板であって、
    　前記ビアは、少なくとも前記孔の中の中心部を前記導電性材料で充填する第一充填部と、前記孔の中の前記第一充填部によって充填されていない領域を前記導電性材料で充填する第二充填部と、を有し、
    　前記第二充填部と前記第一充填部との間に存在する界面、又は前記第二充填部及び前記絶縁層と前記第一充填部との間に存在する界面は、前記絶縁層の厚さ方向一端にある第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状になっている印刷配線板。
  2. 　前記第一面に積層された第二基板を備える請求項１に記載の印刷配線板。
  3. 　前記絶縁層は、前記第二基板の絶縁層を形成する材料とは異なる材料で構成されている請求項２に記載の印刷配線板。
  4. 　前記絶縁層は、ポリテトラフルオロエチレンで構成されている請求項３に記載の印刷配線板。
  5. 　前記孔は、前記第一面側の径が前記第二面側の径以下である請求項１から４のいずれか一項に記載の印刷配線板。
  6. 　前記孔は、前記第一面側の径が前記第二面側の径よりも大きい請求項１から４のいずれか一項に記載の印刷配線板。
  7. 　平板状に形成された絶縁層を備えた銅張積層板を用いた印刷配線板の製造方法であって、
    　前記絶縁層の厚さ方向一端にある第一面において、前記第一面から前記絶縁層における前記第一面の裏面となる第二面へ向かうに従って細くなるよう傾斜する錐体面と、前記第二面と平行かつ前記第二面よりも前記第一面側へ位置する上底面と、を有する円錐台状の有底の穴を形成する穴形成工程と、
    　前記穴を導電性材料で充填し第一充填部を形成する第一充填工程と、
    　前記第二面側において、少なくとも前記穴の底壁を除去して前記導電性材料を露出させる底壁除去工程と、
    　前記底壁が除去された後にできる空間に導電性材料を充填することによりビアを形成する第二充填工程と、を有する印刷配線板の製造方法。
  8. 　前記穴形成工程では、形成した前記穴の内面にスミアを残し、
    　前記底壁除去工程において、レーザ加工により少なくとも前記底壁を除去し、さらにデスミア処理及びソフトエッチングを施すことにより、前記底壁を除去した後に残ったスミアを除去する請求項７に記載の印刷配線板の製造方法。
  9. 　前記第一充填工程の後に、前記第一面に第二基板を積層する基板積層工程を有する請求項７又は８に記載の印刷配線板の製造方法。
PCT/JP2019/029584 2018-07-31 2019-07-29 印刷配線板及び印刷配線板の製造方法 Ceased WO2020027022A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201980050181.XA CN112514544B (zh) 2018-07-31 2019-07-29 印刷布线板及印刷布线板的制造方法
US17/263,187 US11540390B2 (en) 2018-07-31 2019-07-29 Printed wiring board and method of manufacturing printed wiring board
EP19845297.1A EP3833165A4 (en) 2018-07-31 2019-07-29 PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THEREOF
JP2020533519A JP7366025B2 (ja) 2018-07-31 2019-07-29 印刷配線板及び印刷配線板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-143120 2018-07-31
JP2018143120 2018-07-31

Publications (1)

Publication Number Publication Date
WO2020027022A1 true WO2020027022A1 (ja) 2020-02-06

Family

ID=69231772

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/029584 Ceased WO2020027022A1 (ja) 2018-07-31 2019-07-29 印刷配線板及び印刷配線板の製造方法

Country Status (5)

Country Link
US (1) US11540390B2 (ja)
EP (1) EP3833165A4 (ja)
JP (1) JP7366025B2 (ja)
CN (1) CN112514544B (ja)
WO (1) WO2020027022A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210259106A1 (en) * 2020-02-18 2021-08-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2024007827A (ja) * 2022-07-06 2024-01-19 株式会社村田製作所 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2011035182A (ja) 2009-08-03 2011-02-17 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2014154631A (ja) * 2013-02-06 2014-08-25 Toppan Printing Co Ltd 多層配線板およびその製造方法
JP2015198128A (ja) * 2014-03-31 2015-11-09 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
WO2016114400A1 (ja) * 2015-01-15 2016-07-21 コニカミノルタ株式会社 配線積層構造体及び配線積層構造体の形成方法
JP2017107934A (ja) * 2015-12-08 2017-06-15 富士通株式会社 回路基板、電子機器、及び回路基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US20090148594A1 (en) * 2007-08-15 2009-06-11 Tessera, Inc. Interconnection element with plated posts formed on mandrel
US8272126B2 (en) * 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8563873B2 (en) * 2009-03-31 2013-10-22 Ibiden Co., Ltd. Substrate with metal film and method for manufacturing the same
TWI399150B (zh) * 2009-12-31 2013-06-11 Unimicron Technology Corp 線路板及其製程
JP2013073970A (ja) * 2011-09-26 2013-04-22 Dainippon Printing Co Ltd 多層配線板および多層配線板の製造方法
JP5865771B2 (ja) * 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
US20140166355A1 (en) * 2012-12-18 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board
JP6639775B2 (ja) * 2014-10-21 2020-02-05 住友電工プリントサーキット株式会社 樹脂フィルム、プリント配線板用カバーレイ、プリント配線板用基板及びプリント配線板
FR3041482B1 (fr) * 2015-09-21 2017-12-15 Commissariat Energie Atomique Determination d’une distribution spatiale d’un parametre d’evacuation thermique d’une cellule electrochimique
JP7075785B2 (ja) * 2018-03-08 2022-05-26 スタンレー電気株式会社 回路基板、電子回路装置、および、回路基板の製造方法
JP7137354B2 (ja) * 2018-05-17 2022-09-14 スタンレー電気株式会社 多層回路基板、および、その製造方法
CN209964380U (zh) * 2018-10-26 2020-01-17 奥特斯(中国)有限公司 一种具有激光过孔的部件载体
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2011035182A (ja) 2009-08-03 2011-02-17 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2014154631A (ja) * 2013-02-06 2014-08-25 Toppan Printing Co Ltd 多層配線板およびその製造方法
JP2015198128A (ja) * 2014-03-31 2015-11-09 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
WO2016114400A1 (ja) * 2015-01-15 2016-07-21 コニカミノルタ株式会社 配線積層構造体及び配線積層構造体の形成方法
JP2017107934A (ja) * 2015-12-08 2017-06-15 富士通株式会社 回路基板、電子機器、及び回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210259106A1 (en) * 2020-02-18 2021-08-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US11503709B2 (en) * 2020-02-18 2022-11-15 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2024007827A (ja) * 2022-07-06 2024-01-19 株式会社村田製作所 電子部品
JP7677258B2 (ja) 2022-07-06 2025-05-15 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
CN112514544A (zh) 2021-03-16
CN112514544B (zh) 2024-04-19
JP7366025B2 (ja) 2023-10-20
JPWO2020027022A1 (ja) 2021-08-02
US11540390B2 (en) 2022-12-27
US20210185812A1 (en) 2021-06-17
EP3833165A4 (en) 2022-05-04
EP3833165A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
JP6870608B2 (ja) 印刷配線板及びその製造方法
JP2006041463A (ja) 導電性コラムの製造方法及び導電性コラムを有する回路板
US20140166355A1 (en) Method of manufacturing printed circuit board
WO2016063799A1 (ja) フレキシブルプリント配線板及びその製造方法
JP7366025B2 (ja) 印刷配線板及び印刷配線板の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP2017084914A (ja) 印刷配線板およびその製造方法
TWI387423B (zh) 印刷電路板及其製造方法
US7393720B2 (en) Method for fabricating electrical interconnect structure
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JP2013062293A (ja) 多層配線基板の製造方法
CN110505758B (zh) 电路板结构及其制造方法
JP5214671B2 (ja) プリント配線基板の製造方法
JP2009060151A (ja) 積層配線板の製造方法
JP7364787B2 (ja) 印刷配線板及び印刷配線板の製造方法
JP2006339350A (ja) プリント配線板とその製造方法
JP2016051756A (ja) 多層プリント配線板およびその製造方法
JP7397718B2 (ja) 印刷配線板及び印刷配線板の製造方法
JP2009060152A (ja) 積層配線板およびその製造方法
KR101148385B1 (ko) 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법
JP2024117490A (ja) 導波路基板及び導波路基板の製造方法
KR20160014432A (ko) 절연 필름, 이를 이용한 인쇄회로기판 및 그 제조 방법
JP2013062292A (ja) 多層配線基板及びその製造方法
JP2005286122A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19845297

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020533519

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019845297

Country of ref document: EP

Effective date: 20210301