[go: up one dir, main page]

WO2019186881A1 - モノリシックマイクロ波集積回路および高周波増幅器 - Google Patents

モノリシックマイクロ波集積回路および高周波増幅器 Download PDF

Info

Publication number
WO2019186881A1
WO2019186881A1 PCT/JP2018/013197 JP2018013197W WO2019186881A1 WO 2019186881 A1 WO2019186881 A1 WO 2019186881A1 JP 2018013197 W JP2018013197 W JP 2018013197W WO 2019186881 A1 WO2019186881 A1 WO 2019186881A1
Authority
WO
WIPO (PCT)
Prior art keywords
matching
mim
transmission line
connection terminal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/013197
Other languages
English (en)
French (fr)
Inventor
貴雄 春名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018541245A priority Critical patent/JPWO2019186881A1/ja
Priority to PCT/JP2018/013197 priority patent/WO2019186881A1/ja
Publication of WO2019186881A1 publication Critical patent/WO2019186881A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators

Definitions

  • the present application relates to a monolithic microwave integrated circuit constituting a matching circuit of a high-frequency amplifier.
  • a high frequency amplifier used in a communication device of microwave band, millimeter wave band, for example, several GHz to several hundred GHz for mobile communication, satellite communication, etc. amplifies an input high frequency with a transistor and outputs it to a transmission line Configured.
  • a matching circuit is provided for impedance matching with the transmission line.
  • These transistors and matching circuits are often configured as monolithic integrated circuits when the frequency is high. In this field, this integrated circuit is referred to as a monolithic microwave integrated circuit (MMIC). (For example, see Patent Documents 1-3)
  • an amplification part in which a transistor is mounted and a matching circuit part in which a matching circuit is mounted may be configured by separate MMICs.
  • gain matching and impedance matching to the power added efficiency (PAE) point of the power amplifier fundamentals PAE
  • PAE power added efficiency
  • a distributed constant such as a transmission line
  • MIM Metal (Insulator Metal)
  • a connecting member such as a ribbon or a wire in order to connect the MMICs. In that case, since power supply to the transistor is configured to be performed from the output side, a power supply terminal for power supply is often provided in the MMIC including the matching circuit.
  • JP 2013-118329 A Japanese Patent Laid-Open No. 2005-311852 JP 2000-196379 A
  • the conventional high frequency power amplifier mounted with a plurality of MMICs is configured as described above, an inductance such as a ribbon or a wire is inserted at a connection point between the MMICs. For this reason, in a low impedance part such as the vicinity of a transistor, impedance variation is large with respect to changes in circuit constants, and the difficulty of impedance matching to the optimum gain load and optimum PAE load is high.
  • An object of the present invention is to provide an MMIC capable of easily designing a high-output power amplifier.
  • a monolithic microwave integrated circuit disclosed in the present application includes a high-frequency connection terminal to be connected from a transistor that amplifies a high frequency, and a high-frequency power transmission line that extends from the high-frequency connection terminal and outputs the amplified high frequency to the outside
  • a monolithic microwave integrated circuit mounted with a matching circuit a matching connection terminal for connection from a transistor, provided separately from the high-frequency connection terminal, and a matching extending from the matching connection terminal
  • a matching transmission line and a matching MIM, the matching transmission line being arranged so as to run parallel to the surface electrode of the matching MIM with a gap therebetween, and the surface electrode of the matching MIM and the matching transmission line, It is provided with a connection electrode for connection in a part of the parallel running.
  • the monolithic microwave integrated circuit disclosed in the present application it is possible to realize a monolithic microwave integrated circuit in which impedance matching is easy and a high-efficiency, high-output high-frequency power amplifier can be easily designed.
  • FIG. 1 is a plan view showing a configuration of a high-frequency amplifier including an MMIC according to Embodiment 1.
  • FIG. 2A, 2B, and 2C are diagrams for explaining a method of connecting the matching connection terminal and the matching MIM in the MMIC according to the first embodiment. It is a figure which shows the impedance locus for demonstrating the effect
  • FIG. 6 is a plan view showing a configuration of an MMIC according to a second embodiment.
  • FIGS. 5A, 5B, and 5C are diagrams for explaining how to connect the matching connection terminal and the matching MIM in the MMIC according to the second embodiment.
  • FIG. 9 is a plan view showing a configuration of an MMIC according to a third embodiment.
  • FIG. 10 is a plan view showing a configuration of an MMIC according to a fourth embodiment.
  • 8A and 8B are diagrams showing impedance trajectories for explaining the effect of the MMIC according to the fourth embodiment.
  • FIG. 10 is a plan view showing a configuration of an MMIC according to a fifth embodiment.
  • FIG. 10 is a plan view showing a configuration of a high-frequency amplifier including an MMIC according to a sixth embodiment.
  • FIG. 10 is a plan view showing a configuration of an MMIC according to a seventh embodiment.
  • FIG. 10 is a plan view showing a configuration of an MMIC according to an eighth embodiment.
  • FIG. 1 is a plan view showing a configuration of a high-frequency amplifier including a monolithic microwave integrated circuit (MMIC) 1 according to the first embodiment.
  • the MMIC 1 is an MMIC mounted with a matching circuit for outputting the high frequency from the amplification block MMIC 2 on which a transistor for amplifying the high frequency is mounted.
  • MMIC1 may be referred to as matching block MMIC1 in distinction from amplification block MMIC2.
  • a transistor 200 such as an FET or HEMT having drain D, source S, and gate G electrodes is mounted.
  • the matching block MMIC1 has a high frequency as a terminal (PAD) connected to the drain D of the transistor 200 mounted on the amplification block MMIC2 (also referred to as an output electrode, including transistors other than FETs or HEMTs).
  • a connection terminal 4 and a first matching connection terminal 11 are provided.
  • the drain D and the high frequency connection terminal 4 are connected by a connection wire 110, and the drain D and the first matching connection terminal 11 are connected by a connection wire 111.
  • a high frequency power transmission line 40 extends from the high frequency connection terminal 4, and a high frequency is transmitted from the high frequency power transmission line 40 to the high frequency output terminal 10 via the high frequency output MIM 20.
  • MIM Metal Insulator Metal
  • MIM Metal Insulator Metal
  • a power supply circuit 41 for supplying power from the power supply terminal 43 to the transistor is connected at a connection point 44.
  • the power feeding circuit 41 prevents the high frequency from leaking to the power feeding terminal 43 by setting the impedance at the frequency f 0 of the high frequency fundamental wave viewed from the connection point 44 to be open.
  • the impedance can be set to an open value by setting the line length to an odd multiple of 1/4 of the wavelength ⁇ 0 of the fundamental wave. Note that the open value does not need to be strictly open, the influence of high-frequency leakage from the power supply terminal 43 to the outside is small, and the influence of the impedance on the first matching connection terminal 11 side from the connection point 44 is small. Any value is acceptable.
  • This impedance value is referred to as a value that is substantially open.
  • a first matching connection terminal 11 is provided separately from the high frequency connection terminal 4.
  • a first matching transmission line 31 extends from the first matching connection terminal 11.
  • a first matching MIM 21 is disposed along the first matching transmission line 31.
  • the first matching MIM 21 is a capacitor composed of a front electrode 211 and a back electrode 212 with an insulator interposed therebetween.
  • the first matching transmission line 31 is arranged so as to run parallel to the surface electrode 211 of the first matching MIM 21 with a space therebetween, and the surface electrode 211 of the first matching MIM 21 and the first matching transmission line 31 are In a part of the parallel running, the connection electrodes 311 are connected.
  • a member in which “S” is described is a member having the same potential as the source S of the transistor 200 mounted on the amplification block MMIC2.
  • the electrical connection between the front side and the back side is connected through a through hole such as a via hole.
  • connection electrode 311 can be freely installed at a position where the first matching transmission line 31 runs alongside the first matching MIM 21.
  • the impedance viewed from the first matching connection terminal 11 or from the drain end of the transistor 200 connected to the first matching connection terminal 11 via the connection wire 111. Can be set to a desired value.
  • FIG. 3 is a diagram showing a locus of impedance due to a frequency change in the fundamental band with a relative bandwidth of 20%.
  • the trajectory indicated by A is the trajectory set as the design value
  • the trajectory indicated by B is the trajectory when the transmission line length is 100 ⁇ m longer than the design value
  • the trajectory indicated by C is the transmission line length relative to the design value. The trajectories when the length is shortened by 100 ⁇ m are respectively shown.
  • ⁇ when the transmission line length changes by ⁇ 100 ⁇ m to +100 ⁇ m with respect to the design value, ⁇ changes in the range of 0.65 to 0.85.
  • is desirable with respect to the target ⁇ , although it depends on the characteristics of the transistor.
  • the distance from the transistor to the connection terminal of the matching circuit is, for example, There is a possibility that it differs depending on the type of the amplification block MMIC.
  • a common matching block MMIC is used for different types of amplification blocks MMIC, for example, it is necessary to adjust the impedance by the length of the wire connecting between them, which is very complicated.
  • the position of the connection electrode 311 is determined by using one type of MMIC 1 shown in FIG. 1 as the matching block MMIC for each type of the amplification block MMIC.
  • the first matching transmission line 31 extending from the first matching connection terminal 11 provided separately from the high frequency connection terminal 4 and the first matching MIM 21.
  • the first matching transmission line 31 is disposed so as to run parallel to the surface electrode 211 of the first matching MIM 21 with a space therebetween, and the first matching transmission line 31 and the first matching transmission line 31 31 is connected in a part of the parallel running, the impedance matching to the optimum gain of the power amplifier and the optimum load of the PAE becomes easy, and the design of the low power consumption power amplifier is facilitated.
  • FIG. FIG. 4 is a plan view showing the configuration of the MMIC according to the second embodiment.
  • the basic configuration is the same as that of the MMIC according to the first embodiment shown in FIG. 1, but the first matching transmission line 31 is provided so as to surround the front electrode 211.
  • FIGS. 5A, 5B, and 5C show the first matching transmission line 31 and the first matching MIM 21 in order to show various connection methods between the first matching transmission line 31 and the first matching MIM 21. It is explanatory drawing which takes out a part and shows in figure.
  • the connection electrode 321 can be freely installed at a position where the first matching transmission line 31 and the front electrode 211 of the first matching MIM 21 run side by side. According to the MMIC of the second embodiment, the range in which impedance matching can be performed is wider than that of the MMIC of the first embodiment.
  • the first matching transmission line 31 is installed so as to surround the surface electrode 211 of the first matching MIM 21, the electricity between the first matching MIM 21 and the layout outside the first matching transmission line 31 is provided. Therefore, the circuit loss can be reduced and a power amplifier with low power consumption can be provided. It should be noted that by providing the first matching transmission line 31 so as to surround more than half of the periphery of the surface electrode of the first matching MIM 21, it is possible to cut off the electrical influence on the layout outside the first matching transmission line 31. A certain effect can be obtained.
  • the MMIC of the second embodiment impedance matching with the optimum gain of the power amplifier and the optimum load of the PAE is facilitated, and the first matching MIM 21 and the first matching transmission line 31 Therefore, it is possible to easily design a power amplifier with low power consumption.
  • FIG. FIG. 6 is a plan view showing the configuration of the MMIC according to the third embodiment.
  • a high frequency power transmission line 40 extends from the high frequency connection terminal 4, and a high frequency is transmitted from the high frequency power transmission line 40 to the high frequency output terminal 10 via the high frequency output MIM 20.
  • a first matching connection terminal 11 is provided in addition to the high frequency connection terminal 4, a first matching connection terminal 11 is provided.
  • a first matching transmission line 31 extends from the first matching connection terminal 11.
  • a first matching MIM 21 is disposed along the first matching transmission line 31.
  • the first matching transmission line 31 is arranged so as to run parallel to the surface electrode 211 of the first matching MIM 21 with a space therebetween, and the surface electrode 211 of the first matching MIM 21 and the first matching transmission line 31 are In a part of the parallel running, the connection electrodes 311 are connected.
  • a feeding circuit 42 is further provided at the tip of the first matching transmission line 31.
  • the feeder circuit 42 is constituted by a transmission line, and the front end of the transmission line is connected to the back electrode 212 of the first matching MIM 21 and also connected to the back electrode 252 of the termination MIM 25.
  • a power supply terminal 43 is also connected to the back electrode 252 of the termination MIM 25.
  • the transmission line constituting the power feeding circuit 42 is set to a length at which the impedance at the frequency f 0 of the fundamental wave is substantially open from the connection point 310 of the connection electrode 311.
  • the surface electrode 251 of the termination MIM 25 is connected to the transistor so as to have the same potential as the source of the transistor mounted on the amplification block MMIC.
  • the termination MIM 25 has a function of a decoupling capacitor and terminates a high frequency having a frequency lower than the fundamental frequency f 0 .
  • FIG. 7 is a plan view showing the configuration of the MMIC according to the fourth embodiment.
  • a high frequency power transmission line 40 extends from the high frequency connection terminal 4, and a high frequency is transmitted from the high frequency power transmission line 40 to the high frequency output terminal 10 via the high frequency output MIM 20.
  • a power supply circuit 41 for supplying power from the power supply terminal 43 to the transistor is connected at a connection point 44.
  • the power feeding circuit 41 is set so that the impedance of the high frequency fundamental wave viewed from the connection point 44 is substantially open so that the high frequency does not leak to the power feeding terminal 43.
  • a first matching connection terminal 11 is provided separately from the high frequency connection terminal 4.
  • a first matching transmission line 31 extends from the first matching connection terminal 11.
  • a first matching MIM 21 is disposed along the first matching transmission line 31.
  • the first matching transmission line 31 is arranged so as to run parallel to the surface electrode 211 of the first matching MIM 21 with a space therebetween, and the surface electrode 211 of the first matching MIM 21 and the first matching transmission line 31 are A part of the parallel running is connected by a connection electrode 311.
  • the second matching MIM 22 composed of the front electrode 221 and the back electrode 222 sandwiching an insulator between the first matching transmission line 31 along the first matching transmission line 31 is used for the first matching.
  • the first matching transmission line 31 is arranged so as to run parallel to the surface electrode 221 of the second matching MIM 22 with a space therebetween, and the surface electrode 221 of the second matching MIM 22 and the first matching transmission line 31 are A part of the parallel running is connected by a connection electrode 312.
  • the second matching MIM 22 may be arranged at a position closer to the first matching connection terminal 11 than the first matching MIM 21.
  • the second matching MIM 22 arranged at a position closer to the first matching connection terminal 11 than the first matching MIM 21 has a smaller dimension than the first matching MIM 21 and has a capacitance value. Is a capacitor smaller than the first matching MIM 21.
  • the harmonic impedance of the fundamental wave is adjusted by disposing the MIM having a smaller capacitance value than the first matching MIM 21 at a position closer to the first matching connection terminal 11 than the first matching MIM 21. It becomes possible to do.
  • 8A and 8B show examples of changes in the load impedance at the drain end of the transistor due to the addition of the second matching MIM 22. It can be seen that by adding the second matching MIM 22, the phase of the impedance at the frequency of the second harmonic of the fundamental wave can be moved to around 0 degrees.
  • the MIM having a size smaller than that of the first matching MIM 21, that is, a capacitance value smaller than that of the first matching MIM 21 is disposed at a position closer to the first matching connection terminal 11 than the position where the first matching MIM 21 is disposed.
  • the impedance of the harmonic can be adjusted, and the load impedance suitable for the switching operation of the transistor can be obtained, so that a high-frequency amplifier with lower power consumption can be realized.
  • FIG. FIG. 9 is a plan view showing the configuration of the MMIC according to the fifth embodiment.
  • the second matching MIM 22 including the front electrode 221 and the back electrode 222 having an insulator interposed therebetween, the second matching connection terminal 12, and the second matching in the configuration of FIG. A transmission line 32 is added.
  • the second matching MIM 22 is disposed along the second matching transmission line 32 extending from the second matching connection terminal 12 provided separately from the high frequency connection terminal 4 and the first matching connection terminal 11. .
  • the second matching transmission line 32 is arranged so as to run parallel to the surface electrode 221 of the second matching MIM 22, and the second matching transmission line 32 and the surface electrode 221 of the second matching MIM 22
  • the two matching transmission lines 32 are connected by connection electrodes 322 at a part of the parallel running transmission line 32.
  • the second matching MIM 22 connected to the second matching transmission line 32 has the harmonic impedance.
  • the first matching MIM 21 that adjusts the fundamental wave impedance and the second matching MIM 22 that adjusts the harmonic impedance are connected to the first matching transmission line 31.
  • the second matching MIM 22 that adjusts the impedance of the harmonics is connected to the second matching transmission line 32 that is different from the first matching transmission line 31. did. For this reason, the impedance adjustment of the fundamental wave and the impedance adjustment of the harmonic can be performed on separate transmission lines, the degree of freedom in circuit design is improved, and a high-frequency amplifier with lower power consumption can be designed.
  • FIG. 10 is a plan view showing a configuration of a high-frequency amplifier including the matching block MMIC 1 according to the sixth embodiment.
  • the high-frequency connection terminal 4 the first matching connection terminal 11, and the second matching connection terminal 12 are used as terminals for connection to the drain D of the transistor 200.
  • the second matching transmission extending from the second matching connection terminal 12 arranged at a position far from the high frequency connection terminal 4 which is a connection terminal of the high frequency power transmission line 40 for outputting a high frequency.
  • a first matching MIM 21 for adjusting the impedance of the fundamental wave is connected to the line 32.
  • the first matching transmission line 31 extending from the first matching connection terminal 11 disposed closer to the high frequency connection terminal 4 than the second matching connection terminal 12 has a second impedance adjustment for harmonic impedance.
  • a matching MIM 22 is connected.
  • the length of the connection wire for connecting to the drain D of the amplification block MMIC2 in relation to the arrangement with the amplification block MMIC2 May result in a terminal with an increased length.
  • the connection wire 112 that connects the second matching connection terminal 12 and the drain D of the transistor is longer than the connection wire 110 and the connection wire 111. Therefore, the MIM connected to the second matching transmission line 32 extending from the second matching connection terminal 12 is the first matching MIM 21 for adjusting the impedance of the fundamental wave, and can be connected with a shorter connection wire 111.
  • the MIM connected to the first matching connection terminal 11 is the second matching MIM 22 for adjusting the impedance of, for example, the second harmonic, which is a higher frequency than the fundamental wave.
  • the first matching is compared with the arrangement of the fifth embodiment.
  • the lengths of the transmission line 31 and the second matching transmission line 32 can be shortened, and the layout can be further reduced.
  • FIG. FIG. 11 is a plan view showing the configuration of the MMIC according to the seventh embodiment.
  • the second matching MIM 22 for adjusting the impedance of the harmonics is additionally provided in the configuration of FIG. 6 of the third embodiment at the position where the first matching transmission line 31 runs side by side. It is a configuration.
  • the power feeding circuit 42 is connected to the back electrode 252 of the termination MIM 25 that has a function of terminating a high frequency having a frequency equal to or lower than the fundamental wave, and the front electrode 251 of the termination MIM 25 has the same potential as the source potential of the transistor. Since the back electrode 222 of the matching MIM 22 is also set to the source potential, these electrodes are configured to be connected. In this manner, the layout can be further reduced by sharing electrodes having the same potential.
  • FIG. 12 is a plan view showing the configuration of the MMIC according to the eighth embodiment.
  • the second matching connection terminal 12 the second matching transmission line 32 extending from the second matching connection terminal 12
  • a third matching MIM 23 composed of a front electrode 231 and a back electrode 232, which are arranged so that the two matching transmission lines 32 run side by side and sandwich an insulator therebetween, is added.
  • the third matching MIM 23 is used for adjusting the impedance of the second harmonic
  • the second matching MIM 22 is used for the impedance of the higher order higher harmonics such as the third harmonic or the fourth harmonic. Provided for adjustment.
  • the power supply connection terminal 43 is provided at the tip of the first matching transmission line 31, and power is supplied from the first matching transmission line 31 to the transistor.
  • a transmission line in which the impedance of the fundamental wave is substantially open is provided at the tip of the second matching transmission line 32, and a feeding connection terminal is provided at the tip of the transmission line. It can also be configured to supply power to the transistor via the connection terminal 12.
  • the degree of freedom in circuit design is improved and the degree of freedom in element arrangement is increased. It is possible to realize a configuration capable of adjusting the impedance of not only the second harmonic but also higher harmonics with a smaller size.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

高周波を増幅するトランジスタから接続されるための高周波接続端子（４）と、高周波を外部に出力する高周波電力伝送線路（４０）と、を備えた整合回路が実装されたモノリシックマイクロ波集積回路において、高周波接続端子とは別に設けられた、トランジスタから接続されるための整合用接続端子（１１）と、整合用接続端子（１１）から延在する整合用伝送線路（３１）と、整合用ＭＩＭ（２１）とを備え、整合用伝送線路（３１）は、整合用ＭＩＭ（２１）の表電極（２１１）と間隔を空けて併走するように配置され、整合用ＭＩＭ（２１）の表電極（２１１）と整合用伝送線路（３１）とを、併走している一部の部分において接続する接続電極（３１１）を備えるようにした。

Description

モノリシックマイクロ波集積回路および高周波増幅器
　本願は、高周波増幅器の整合回路を構成するモノリシックマイクロ波集積回路に関する。
　移動体通信、衛星通信用などのマイクロ波帯、ミリ波帯、例えば数ＧＨｚから数１００ＧＨｚの通信機器に用いられる高周波増幅器は、入力された高周波をトランジスタにより増幅し、伝送線路に出力されるように構成される。出力側では、伝送線路にインピーダンス整合させるために、整合回路が設けられる。これら、トランジスタおよび整合回路は、周波数が高い場合、モノリシック集積回路として構成されることが多い。当該分野において、この集積回路はモノリシックマイクロ波集積回路（ＭＭＩＣ：Monolithic Microwave Integrated Circuits）と称されている。（例えば特許文献１－３参照）
　ＭＭＩＣとして、トランジスタが実装された増幅部分と、整合回路が実装された整合回路部分を別々のＭＭＩＣで構成することがある。トランジスタを実装したＭＭＩＣ、主に整合回路を構成するＭＭＩＣ等、複数のＭＭＩＣが実装された電力増幅器において、電力増幅器の基本波を利得整合および電力付加効率（ＰＡＥ）点へのインピーダンス整合を行いながら、高調波のインピーダンスについても設計する必要がある。ＧａＮ上にトランジスタを設けたＭＭＩＣとＧａＡｓ上に整合回路を設けたＭＭＩＣなど、複数のＭＭＩＣを実装した電力増幅器（例えば非特許文献１－４参照）では、伝送線路などの分布定数と、ＭＩＭ（Metal Insulator Metal）と称されるキャパシタなどの集中定数を用いて、回路の自由度向上と小型化を図っている。また、ＭＭＩＣ同士を接続するために、リボンあるいはワイヤなどの接続部材を用いる必要がある。その場合、トランジスタへの電力供給は出力側から行うように構成されるため、整合回路を含むＭＭＩＣに電力供給用の給電端子が設けられることが多い。
特開２０１３－１１８３２９号公報 特開２００５－３１１８５２号公報 特開２０００－１９６３７９号公報
Diane Bouw, et al., "High Performance Plastic Packaged 100W L-band  Quasi-MMIC HPA" Proceedings of the 46th European Microwave Conference,3-4 Oct 2016, pp1453-1456 Davide Resca, et al., "A Miniature 70W quasi-MMIC PA Block suitable for High Integrated X-band Pulsed SSPA Schemes", Proceedings of the 11th European Microwave Integrated Circuits Conference,3-4 Oct 2016, pp225-228 C. Berrached, et al., "Wideband High Efficiency High Power GaN Amplifiers Using MIC and Quasi-MMIC Technologies", Proceedings of the 43rd European Microwave Conference,7-10 Oct 2013, pp1395-1398 Marc Camiade, et al., "Highly Integrated S and C-band Internally-Matched Quasi-MMIC Power Gan Devices", Proceedings of the 42nd European Microwave Conference,29 Oct - Nov 2012, pp1023-1026
　複数のＭＭＩＣを実装した従来の高周波電力増幅器は、以上のように構成されているので、ＭＭＩＣ同士の接続箇所にリボンあるいはワイヤなどのインダクタンスが入る。そのため、トランジスタ近傍等の低インピーダンス部分では、回路定数の変化に対してインピーダンス変動が大きく、利得最適負荷、ＰＡＥ最適負荷へのインピーダンス整合の難度が高い。
　本願は、上記のような課題を解決するための技術を開示するものであり、ＭＭＩＣ上のレイアウトを工夫することで、利得最適負荷、ＰＡＥ最適負荷へのインピーダンス整合の難度を下げ、高効率で高出力の電力増幅器を容易に設計できるＭＭＩＣを提供することを目的とする。
　本願に開示されるモノリシックマイクロ波集積回路は、高周波を増幅するトランジスタから接続されるための高周波接続端子と、この高周波接続端子から延在し、増幅された高周波を外部に出力する高周波電力伝送線路と、を備えた整合回路が実装されたモノリシックマイクロ波集積回路において、高周波接続端子とは別に設けられた、トランジスタから接続されるための整合用接続端子と、整合用接続端子から延在する整合用伝送線路と、整合用ＭＩＭとを備え、整合用伝送線路は、整合用ＭＩＭの表電極と間隔を空けて併走するように配置され、整合用ＭＩＭの表電極と整合用伝送線路とを、併走している一部の部分において接続する接続電極を備えたものである。
　本願に開示されるモノリシックマイクロ波集積回路によれば、インピーダンス整合が容易で、高効率で高出力の高周波電力増幅器を容易に設計できるモノリシックマイクロ波集積回路を実現できる。
実施の形態１によるＭＭＩＣを含む高周波増幅器の構成を示す平面図である。 図２Ａ、図２Ｂおよび図２Ｃは、実施の形態１によるＭＭＩＣにおける、整合用接続端子と整合用ＭＩＭとの接続方法を説明するための図である。 実施の形態１によるＭＭＩＣの作用を説明するためのインピーダンス軌跡を示す図である。 実施の形態２によるＭＭＩＣの構成を示す平面図である。 図５Ａ、図５Ｂおよび図５Ｃは、実施の形態２によるＭＭＩＣにおける、整合用接続端子と整合用ＭＩＭとの接続の仕方を説明するための図である。 実施の形態３によるＭＭＩＣの構成を示す平面図である。 実施の形態４によるＭＭＩＣの構成を示す平面図である。 図８Ａおよび図８Ｂは、実施の形態４によるＭＭＩＣの効果を説明するためのインピーダンス軌跡を示す図である。 実施の形態５によるＭＭＩＣの構成を示す平面図である。 実施の形態６によるＭＭＩＣを含む高周波増幅器の構成を示す平面図である。 実施の形態７によるＭＭＩＣの構成を示す平面図である。 実施の形態８によるＭＭＩＣの構成を示す平面図である。
実施の形態１．
　図１は実施の形態１によるモノリシックマイクロ波集積回路（ＭＭＩＣ）１を含む高周波増幅器の構成を示す平面図である。ＭＭＩＣ１は、高周波を増幅するトランジスタを搭載した増幅ブロックＭＭＩＣ２からの高周波を外部に出力するための整合回路が実装されたＭＭＩＣである。混乱を避けるため、ＭＭＩＣ１を、増幅ブロックＭＭＩＣ２と区別して整合ブロックＭＭＩＣ１と称することもある。増幅ブロックＭＭＩＣ２には、例えばドレインＤ、ソースＳ、ゲートＧの電極を有するＦＥＴあるいはＨＥＭＴなどのトランジスタ２００が搭載されている。整合ブロックＭＭＩＣ１には、増幅ブロックＭＭＩＣ２に搭載されたトランジスタ２００のドレインＤ（ＦＥＴあるいはＨＥＭＴ以外のトランジスタの場合を含めて、出力電極と称することもある）と接続される端子（ＰＡＤ）として、高周波接続端子４および第一整合用接続端子１１が設けられている。ドレインＤと高周波接続端子４とは接続ワイヤ１１０で接続されており、ドレインＤと第一整合用接続端子１１とは接続ワイヤ１１１で接続されている。
　ＭＭＩＣ１において、高周波接続端子４から高周波電力伝送線路４０が延在しており、この高周波電力伝送線路４０から高周波出力用ＭＩＭ２０を介して高周波出力端子１０に高周波を伝送する。ＭＩＭ（Metal Insulator Metal）は間に絶縁体を挟んだ表電極と裏電極とで構成されているキャパシタである。高周波電力伝送線路４０の途中には、給電端子４３からトランジスタに電力を供給するための給電回路４１が接続点４４において接続されている。給電回路４１は、接続点４４からみた高周波の基本波の周波数ｆ０におけるインピーダンスがオープンとなるよう設定することにより、高周波が給電端子４３に漏洩しないようにする。例えば給電回路４１が伝送線路で構成されている場合、線路長を基本波の波長λ０の１／４の奇数倍に設定することでインピーダンスをオープンの値とすることができる。なお、オープンの値は、厳密にオープンとなる必要は無く、給電端子４３から外部への高周波の漏れが影響が小さく、接続点４４よりも第一整合用接続端子１１側に与えるインピーダンスの影響が問題ない値であれば良い。このインピーダンスの値を実質的にオープンとなる値と称することとする。
　さらに、高周波接続端子４とは別に、第一整合用接続端子１１が設けられている。第一整合用接続端子１１からは、第一整合用伝送線路３１が延在している。また、第一整合用伝送線路３１に沿うように第一整合用ＭＩＭ２１が配置されている。第一整合用ＭＩＭ２１は間に絶縁体を挟んだ表電極２１１と裏電極２１２とで構成されているキャパシタである。第一整合用伝送線路３１は、第一整合用ＭＩＭ２１の表電極２１１と間隔を空けて併走するように配置され、第一整合用ＭＩＭ２１の表電極２１１と第一整合用伝送線路３１とが、併走している一部の部分において接続電極３１１で接続されている。
　本願の図において、第一整合用ＭＩＭ２１の裏電極２１２のように、ＭＭＩＣ１の表側ではなく裏側に設けられている部材は、ハッチングにより示す。また、”Ｓ”を記載している部材は、増幅ブロックＭＭＩＣ２に搭載されているトランジスタ２００のソースＳと同電位となる部材である。表側と裏側の電気接続は、例えばバイアホールなどの貫通孔により接続される。
　図２Ａ、図２Ｂ、および図２Ｃは、第一整合用伝送線路３１と第一整合用ＭＩＭ２１との種々の接続の仕方を示すために、第一整合用伝送線路３１と第一整合用ＭＩＭ２１の部分を取り出して図示する説明図である。図２Ａ、図２Ｂおよび図２Ｃに示すように、接続電極３１１を、第一整合用ＭＩＭ２１に第一整合用伝送線路３１が併走している位置で自由に設置できる。接続電極３１１の位置を選択することにより、第一整合用接続端子１１から見た、あるいは第一整合用接続端子１１に接続ワイヤ１１１を介して接続されているトランジスタ２００のドレイン端から見たインピーダンスを、所望の値に設定することができる。
　第一整合用接続端子１１にトランジスタ２００からのワイヤが接続された構成において、第一整合用伝送線路３１の長さが変わった場合に、トランジスタ２００のドレイン端から見たインピーダンスがどれくらい変化するかを、図３に示す。図３は、基本波の比帯域２０％の周波数変化によるインピーダンスの軌跡を示す図である。Ａで示す軌跡が設計値として設定された軌跡であり、Ｂで示す軌跡は伝送線路長が設計値に対して１００μｍ長くなった場合の軌跡、Ｃで示す軌跡は伝送線路長が設計値に対して１００μｍ短くなった場合の軌跡、をそれぞれ示している。この例では、伝送線路長が設計値に対して、－１００μｍ～＋１００μｍ変化すると、Γが0.65～0.85の範囲で変化している。電力増幅器の設計において、トランジスタの特性にも依存するが、狙いのΓに対して変動量ΔΓ＜｜０．０５｜が望ましい。
　図１に示すような、トランジスタ２００を実装した増幅ブロックＭＭＩＣ２と、整合回路を実装した整合ブロックＭＭＩＣ１とが別々のＭＭＩＣとして構成される場合、トランジスタから、整合回路の接続端子までの距離は、例えば増幅ブロックＭＭＩＣの種類によって異なる可能性がある。異なる種類の増幅ブロックＭＭＩＣに対して、共通の整合ブロックＭＭＩＣを用いる場合、例えば、この間を接続するワイヤの長さでインピーダンス調整する必要があり、非常に煩雑である。図１の構成のＭＭＩＣを用いることにより、増幅ブロックＭＭＩＣの種類毎に、整合ブロックＭＭＩＣとしては図１に示す１種類のＭＭＩＣ１により、接続電極３１１の位置を決定することで、複数の種類の増幅ブロックＭＭＩＣに対して、変動量ΔΓ＜｜０．０５｜を満足させることが容易となる。このように、電力増幅器の利得最適負荷、ＰＡＥ最適負荷へのインピーダンス整合が容易になり、低消費電力の電力増幅器の設計が容易になる。
　以上のように、実施の形態１によるＭＭＩＣ１によれば、高周波接続端子４とは別に設けられた第一整合用接続端子１１から延在する第一整合用伝送線路３１と、第一整合用ＭＩＭ２１とを備え、第一整合用伝送線路３１は、第一整合用ＭＩＭ２１の表電極２１１と間隔を空けて併走するように配置され、第一整合用ＭＩＭ２１の表電極２１１と第一整合用伝送線路３１とを、併走している一部の部分において接続するようにしたので、電力増幅器の利得最適負荷、ＰＡＥ最適負荷へのインピーダンス整合が容易になり、低消費電力の電力増幅器の設計が容易になる。
実施の形態２．
　図４は実施の形態２によるＭＭＩＣの構成を示す平面図である。基本的な構成は、図１の実施の形態１によるＭＭＩＣと同様であるが、第一整合用伝送線路３１が、表電極２１１の周りを囲むように設置されている。
　図５Ａ、図５Ｂ、および図５Ｃは、第一整合用伝送線路３１と第一整合用ＭＩＭ２１との種々の接続の仕方を示すために、第一整合用伝送線路３１と第一整合用ＭＩＭ２１の部分を取り出して図示する説明図である。図５Ａから図５Ｃに示すように、接続電極３２１を、第一整合用伝送線路３１と第一整合用ＭＩＭ２１の表電極２１１とが併走している位置で自由に設置できる。本実施の形態２のＭＭＩＣによれば、実施の形態１のＭＭＩＣよりもさらにインピーダンス整合できる範囲が広くなる。また、第一整合用伝送線路３１が第一整合用ＭＩＭ２１の表電極２１１の周りを囲むように設置されているので、第一整合用ＭＩＭ２１と第一整合用伝送線路３１外のレイアウトとの電気的影響を遮断できるため、回路損失を低減し、さらに低消費電力の電力増幅器を提供できるという効果もある。なお、第一整合用伝送線路３１が第一整合用ＭＩＭ２１の表電極の周囲の半分以上を囲むように設けることで、第一整合用伝送線路３１外のレイアウトとの電気的影響を遮断できるという一定の効果を得ることができる。
　以上のように、本実施の形態２のＭＭＩＣによれば、電力増幅器の利得最適負荷、ＰＡＥ最適負荷へのインピーダンス整合が容易になるとともに、第一整合用ＭＩＭ２１と第一整合用伝送線路３１外のレイアウトとの電気的影響を遮断できるので、低消費電力の電力増幅器の設計が容易になる。
実施の形態３．
　図６は実施の形態３によるＭＭＩＣの構成を示す平面図である。高周波接続端子４からは高周波電力伝送線路４０が延在しており、この高周波電力伝送線路４０から高周波出力用ＭＩＭ２０を介して高周波出力端子１０に高周波を伝送する。さらに、高周波接続端子４とは別に、第一整合用接続端子１１が設けられている。第一整合用接続端子１１からは、第一整合用伝送線路３１が延在している。また、第一整合用伝送線路３１に沿うように第一整合用ＭＩＭ２１が配置されている。第一整合用伝送線路３１は、第一整合用ＭＩＭ２１の表電極２１１と間隔を空けて併走するように配置され、第一整合用ＭＩＭ２１の表電極２１１と第一整合用伝送線路３１とが、併走している一部の部分において接続電極３１１で接続されている。
　第一整合用伝送線路３１の先には、さらに給電回路４２が設けられている。給電回路４２は伝送線路で構成され、この伝送線路の先端が第一整合用ＭＩＭ２１の裏電極２１２に接続されるとともに、終端用ＭＩＭ２５の裏電極２５２にも接続されている。この終端用ＭＩＭ２５の裏電極２５２には給電端子４３も接続されている。給電回路４２を構成する伝送線路は、接続電極３１１の接続点３１０から先で、基本波の周波数ｆ０におけるインピーダンスが実質的にオープンとなる長さに設定されている。また、終端用ＭＩＭ２５の表電極２５１は、増幅ブロックＭＭＩＣに搭載されているトランジスタのソースと同電位になるようトランジスタと接続される。終端用ＭＩＭ２５はデカップリングコンデンサの機能を有し、基本波の周波数ｆ０よりも低い周波数の高周波を終端する。この構成により、給電端子４３から給電回路４２、第一整合用伝送線路３１を通じてトランジスタに電力を給電できる。したがって、高周波電力伝送線路４０には給電回路を設ける必要が無く、回路損失を低減できる。
実施の形態４．
　図７は実施の形態４によるＭＭＩＣの構成を示す平面図である。高周波接続端子４からは高周波電力伝送線路４０が延在しており、この高周波電力伝送線路４０から高周波出力用ＭＩＭ２０を介して高周波出力端子１０に高周波を伝送する。高周波電力伝送線路４０の途中には、給電端子４３からトランジスタに電力を供給するための給電回路４１が接続点４４において接続されている。給電回路４１は、接続点４４からみた高周波の基本波のインピーダンスが実質的にオープンとなるよう設定して、高周波が給電端子４３に漏洩しないようにする。
　さらに、高周波接続端子４とは別に、第一整合用接続端子１１が設けられている。第一整合用接続端子１１からは、第一整合用伝送線路３１が延在している。また、第一整合用伝送線路３１に沿うように第一整合用ＭＩＭ２１が配置されている。第一整合用伝送線路３１は、第一整合用ＭＩＭ２１の表電極２１１と間隔を空けて併走するように配置され、第一整合用ＭＩＭ２１の表電極２１１と第一整合用伝送線路３１とが、併走している一部の部分において接続電極３１１により接続されている。本実施の形態４においては、第一整合用伝送線路３１に沿うように、間に絶縁体を挟んだ表電極２２１と裏電極２２２とで構成される第二整合用ＭＩＭ２２が、第一整合用ＭＩＭ２１よりも第一整合用接続端子１１に近い位置に配置されている。第一整合用伝送線路３１は、第二整合用ＭＩＭ２２の表電極２２１と間隔を空けて併走するように配置され、第二整合用ＭＩＭ２２の表電極２２１と第一整合用伝送線路３１とが、併走している一部の部分において接続電極３１２で接続されている。第二整合用ＭＩＭ２２だけではなく、さらに別のＭＩＭが第一整合用ＭＩＭ２１よりも第一整合用接続端子１１に近い位置に配置されていても良い。ただし、第一整合用ＭＩＭ２１よりも第一整合用接続端子１１に近い位置に配置されている第二整合用ＭＩＭ２２などは、寸法が、第一整合用ＭＩＭ２１よりも小さい寸法であり、容量の値が第一整合用ＭＩＭ２１よりも小さいキャパシタである。
　このように、第一整合用ＭＩＭ２１よりも第一整合用接続端子１１に近い位置に、第一整合用ＭＩＭ２１より容量の値が小さいＭＩＭを配置することにより、基本波の高調波のインピーダンスを調整することが可能となる。
　図８Ａおよび図８Ｂに、第二整合用ＭＩＭ２２を追加することによる、トランジスタのドレイン端の負荷インピーダンスの変化の例を示す。第二整合用ＭＩＭ２２を追加したことで、基本波の２倍高調波の周波数におけるインピーダンスの位相を０度付近に移動できることがわかる。
　このように、第一整合用ＭＩＭ２１が配置されている位置よりも第一整合用接続端子１１に近い位置に、第一整合用ＭＩＭ２１よりも小さい寸法、すなわち容量の値が小さいＭＩＭを配置することで、高調波のインピーダンスを調整することができ、トランジスタのスイッチング動作に適した負荷インピーダンスとすることができるため、より低消費電力の高周波増幅器を実現することが可能となる。
実施の形態５．
　図９は実施の形態５によるＭＭＩＣの構成を示す平面図である。本実施の形態５では、図４の構成に、間に絶縁体を挟んだ表電極２２１と裏電極２２２とで構成される第二整合用ＭＩＭ２２、第二整合用接続端子１２、および第二整合用伝送線路３２が追加されている。高周波接続端子４および第一整合用接続端子１１とは別に設けられた第二整合用接続端子１２から延在する第二整合用伝送線路３２に沿うように第二整合用ＭＩＭ２２が配置されている。第二整合用伝送線路３２は第一整合用伝送線路３１と同様、第二整合用ＭＩＭ２２の表電極２２１と間隔を空けて併走するように配置され、第二整合用ＭＩＭ２２の表電極２２１と第二整合用伝送線路３２とが、併走している一部の部分において接続電極３２２で接続されている。
　第二整合用伝送線路３２に接続された第二整合用ＭＩＭ２２は、実施の形態４、図７の第一整合用伝送線路３１に接続された第二整合用ＭＩＭ２２と同様、高調波のインピーダンスを調整するために設けられている。実施の形態４の構成では、第一整合用伝送線路３１に、基本波のインピーダンスを調整する第一整合用ＭＩＭ２１と高調波のインピーダンスを調整する第二整合用ＭＩＭ２２とを接続する構成であった。これに対して、本実施の形態５では、高調波のインピーダンスを調整する第二整合用ＭＩＭ２２を、第一整合用伝送線路３１とは別の第二整合用伝送線路３２に接続するように構成した。このため、基本波のインピーダンス調整と高調波のインピーダンス調整とを別々の伝送線路において実施でき、回路設計の自由度が向上し、より低消費電力の高周波増幅器を設計することができる。
実施の形態６．
　図１０は実施の形態６による整合ブロックのＭＭＩＣ１を含む高周波増幅器の構成を示す平面図である。本実施の形態６においても、実施の形態５と同様、トランジスタ２００のドレインＤと接続するための端子として、高周波接続端子４、第一整合用接続端子１１、および第二整合用接続端子１２を設けている。本実施の形態６では、高周波を出力するための高周波電力伝送線路４０の接続端子である高周波接続端子４から遠い位置に配置された第二整合用接続端子１２から延在する第二整合用伝送線路３２に、基本波のインピーダンス調整用の第一整合用ＭＩＭ２１が接続されている。第二整合用接続端子１２よりも高周波接続端子４に近い位置に配置された第一整合用接続端子１１から延在する第一整合用伝送線路３１には、高調波のインピーダンス調整用の第二整合用ＭＩＭ２２が接続されている。
　整合ブロックＭＭＩＣ１に、トランジスタ２００のドレインＤと接続するために複数の接続端子を設けた場合、増幅ブロックＭＭＩＣ２との配置の関係で、増幅ブロックＭＭＩＣ２のドレインＤと接続するための接続ワイヤの長さが長くなる端子が生じることがある。図１０の配置では、第二整合用接続端子１２とトランジスタのドレインＤとを接続する接続ワイヤ１１２が、接続ワイヤ１１０および接続ワイヤ１１１よりも長くなる。したがって、第二整合用接続端子１２から延在する第二整合用伝送線路３２に接続するＭＩＭを、基本波のインピーダンスを調整するための第一整合用ＭＩＭ２１とし、より短い接続ワイヤ１１１で接続可能な第一整合用接続端子１１に接続するＭＩＭを、基本波よりも高い周波数である例えば２倍高調波のインピーダンスを調整するための第二整合用ＭＩＭ２２とした。
　基本波のインピーダンス調整用の第一整合用ＭＩＭ２１と、高調波のインピーダンス調整用の第二整合用ＭＩＭ２２を以上のように配置することで、実施の形態５の配置に比較して、第一整合用伝送線路３１および第二整合用伝送線路３２の長さを短くでき、レイアウトをより縮小することができる。
実施の形態７．
　図１１は実施の形態７によるＭＭＩＣの構成を示す平面図である。本実施の形態７によるＭＭＩＣは、実施の形態３の図６の構成に、高調波のインピーダンス調整用の第二整合用ＭＩＭ２２を第一整合用伝送線路３１が併走する位置に追加して設けた構成である。例えば、給電回路４２は基本波以下の周波数の高周波を終端する作用を有する終端用ＭＩＭ２５の裏電極２５２に接続され、終端用ＭＩＭ２５の表電極２５１は、トランジスタのソース電位と同電位とし、第二整合用ＭＩＭ２２の裏電極２２２もソース電位とするため、これらの電極は接続されるように構成される。このように、電位が等しい電極などを共通化することで、レイアウトをより縮小することができる。
実施の形態８．
　図１２は実施の形態８によるＭＭＩＣの構成を示す平面図である。本実施の形態８によるＭＭＩＣは、実施の形態７の図１１の構成に、さらに、第二整合用接続端子１２、第二整合用接続端子１２から延在する第二整合用伝送線路３２、第二整合用伝送線路３２が併走するように配置された、間に絶縁体を挟んだ表電極２３１と裏電極２３２とで構成される第三整合用ＭＩＭ２３を追加した構成となっている。この構成では、例えば第三整合用ＭＩＭ２３を２倍高調波のインピーダンス調整用とし、第二整合用ＭＩＭ２２を３倍高調波、あるいは４倍高調波など、より高い周波数の高次の高調波のインピーダンス調整用として設ける。
　図１２の構成では、第一整合用伝送線路３１の先に給電接続端子４３を設けて、第一整合用伝送線路３１からトランジスタに電力を供給する構成としている。ただし、第二整合用伝送線路３２の先に、基本波のインピーダンスが実質的にオープンとなる伝送線路を設けてその先に給電接続端子を設け、第二整合用伝送線路３２から第二整合用接続端子１２を介してトランジスタに電力供給するように構成することもできる。
　本実施の形態８によるＭＭＩＣによれば、第一整合用接続端子１１および第二整合用接続端子１２を設けたので、回路設計の自由度が向上するとともに、素子の配置の自由度が高くなり、２倍高調波だけではなく、より高次の高調波のインピーダンスを調整することができる構成を、より小さいサイズで実現することが可能となる。
　本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１　ＭＭＩＣ、２　増幅ブロックＭＭＩＣ、４　高周波接続端子、４０　高周波電力伝送線路、１１　第一整合用接続端子、１２　第二整合用接続端子、２１　第一整合用ＭＩＭ、２２　第二整合用ＭＩＭ、２３　第三整合用ＭＩＭ、２１１、２２１、２３１　表電極、２１２、２２２、２３２　裏電極、３１　第一整合用伝送線路、３２　第二整合用伝送線路、３１１、３１２、３２１、３２２　接続電極、２００　トランジスタ

Claims (10)

  1. 　高周波を増幅するトランジスタから接続されるための高周波接続端子と、この高周波接続端子から延在し、増幅された前記高周波を外部に出力する高周波電力伝送線路と、を備えた整合回路が実装されたモノリシックマイクロ波集積回路において、
    　前記高周波接続端子とは別に設けられた、前記トランジスタから接続されるための整合用接続端子と、前記整合用接続端子から延在する整合用伝送線路と、整合用ＭＩＭとを備え、前記整合用伝送線路は、前記整合用ＭＩＭの表電極と間隔を空けて併走するように配置され、前記整合用ＭＩＭの表電極と前記整合用伝送線路とを、併走している一部の部分において接続する接続電極を備えたことを特徴とするモノリシックマイクロ波集積回路。
  2. 　前記整合用伝送線路が前記整合用ＭＩＭの表電極の周囲の半分以上を囲むように設けられていることを特徴とする請求項１に記載のモノリシックマイクロ波集積回路。
  3. 　前記整合用ＭＩＭが複数設けられていることを特徴とする請求項１または２に記載のモノリシックマイクロ波集積回路。
  4. 　前記複数設けられている整合用ＭＩＭのうち、一つの整合用ＭＩＭは、高周波の基本波のインピーダンスを調整する基本波整合用ＭＩＭであり、他の整合用ＭＩＭは前記基本波整合用ＭＩＭよりも容量の値が小さいＭＩＭであることを特徴とする請求項３に記載のモノリシックマイクロ波集積回路。
  5. 　前記整合用接続端子が複数設けられ、各整合用接続端子からそれぞれ整合用伝送線路が延在しており、各整合用伝送線路には、少なくとも一つの前記整合用ＭＩＭが接続されることを特徴とする請求項１から４のいずれか１項に記載のモノリシックマイクロ波集積回路。
  6. 　一の前記整合用伝送線路に複数の前記整合用ＭＩＭが接続されるように、前記整合用ＭＩＭが配置されることを特徴とする請求項１から５のいずれか１項に記載のモノリシックマイクロ波集積回路。
  7. 　一の前記整合用伝送線路に複数配置されている前記整合用ＭＩＭのうち、前記整合用接続端子に近い位置に配置される前記整合用ＭＩＭの容量の値は、前記整合用接続端子から遠い位置に配置される前記整合用ＭＩＭの容量の値よりも小さいことを特徴とする請求項６に記載のモノリシックマイクロ波集積回路。
  8. 　前記整合用伝送線路の、前記整合用ＭＩＭが接続されている位置から前記整合用接続端子とは反対側に、さらに前記トランジスタへ電力を供給するための給電回路が接続されていることを特徴とする請求項１から７のいずれか１項に記載のモノリシックマイクロ波集積回路。
  9. 　前記給電回路は、伝送線路で構成され、前記整合用ＭＩＭが接続されている位置における前記給電回路の、高周波の基本波の周波数におけるインピーダンスが実質的にオープンであることを特徴とする請求項８に記載のモノリシックマイクロ波集積回路。
  10. 　請求項１から９のいずれか１項に記載のモノリシックマイクロ波集積回路と、高周波を増幅するトランジスタが搭載された増幅ブロックのモノリシックマイクロ波集積回路とを備え、前記高周波接続端子および前記整合用接続端子のそれぞれと、前記トランジスタの出力電極とが接続されていることを特徴とする高周波増幅器。
PCT/JP2018/013197 2018-03-29 2018-03-29 モノリシックマイクロ波集積回路および高周波増幅器 Ceased WO2019186881A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018541245A JPWO2019186881A1 (ja) 2018-03-29 2018-03-29 モノリシックマイクロ波集積回路の製造方法
PCT/JP2018/013197 WO2019186881A1 (ja) 2018-03-29 2018-03-29 モノリシックマイクロ波集積回路および高周波増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013197 WO2019186881A1 (ja) 2018-03-29 2018-03-29 モノリシックマイクロ波集積回路および高周波増幅器

Publications (1)

Publication Number Publication Date
WO2019186881A1 true WO2019186881A1 (ja) 2019-10-03

Family

ID=68059736

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/013197 Ceased WO2019186881A1 (ja) 2018-03-29 2018-03-29 モノリシックマイクロ波集積回路および高周波増幅器

Country Status (2)

Country Link
JP (1) JPWO2019186881A1 (ja)
WO (1) WO2019186881A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457502A (ja) * 1990-06-27 1992-02-25 Matsushita Electric Ind Co Ltd 高周波トランジスタの整合回路
JPH07240645A (ja) * 1994-03-01 1995-09-12 Fujitsu Ltd マイクロ波集積回路
JPH11127045A (ja) * 1997-10-22 1999-05-11 Kyocera Corp 高周波用電力増幅器
JP2000106510A (ja) * 1998-09-28 2000-04-11 Mitsubishi Electric Corp 高周波電力増幅器
JP2009141411A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 電力増幅器
US9130511B2 (en) * 2010-10-20 2015-09-08 Nanyang Technological University Power amplifier and linearization techniques using active and passive devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761729B2 (ja) * 1998-12-25 2006-03-29 株式会社ルネサステクノロジ バイアス回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457502A (ja) * 1990-06-27 1992-02-25 Matsushita Electric Ind Co Ltd 高周波トランジスタの整合回路
JPH07240645A (ja) * 1994-03-01 1995-09-12 Fujitsu Ltd マイクロ波集積回路
JPH11127045A (ja) * 1997-10-22 1999-05-11 Kyocera Corp 高周波用電力増幅器
JP2000106510A (ja) * 1998-09-28 2000-04-11 Mitsubishi Electric Corp 高周波電力増幅器
JP2009141411A (ja) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp 電力増幅器
US9130511B2 (en) * 2010-10-20 2015-09-08 Nanyang Technological University Power amplifier and linearization techniques using active and passive devices

Also Published As

Publication number Publication date
JPWO2019186881A1 (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
US9543914B2 (en) Doherty amplifier structure
US8581665B2 (en) Doherty amplifier
US10686408B2 (en) Four-way Doherty amplifier and mobile telecommunications base station
US9397616B2 (en) Quasi-doherty architecture amplifier and method
US20100045385A1 (en) Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels
US10911003B2 (en) Doherty amplifier
CN104660176A (zh) 多赫蒂放大器
US10326409B2 (en) Inter-stage network for radio frequency amplifier
CN106664062B (zh) 集成3路Doherty放大器
CN113632372B (zh) 高频放大器
US12519426B2 (en) Integrated power amplifier with bias control and harmonic termination
US8547176B2 (en) Distributed power amplifier with active matching
JP4927351B2 (ja) ドハティ型増幅器
JP5913442B2 (ja) ドハティ増幅器
US12355401B2 (en) Doherty amplifier
JP6837602B2 (ja) 分布型増幅器
WO2019186881A1 (ja) モノリシックマイクロ波集積回路および高周波増幅器
JP2009267703A (ja) 分布型増幅器
Traiche et al. 3 GHz CMOS Doherty power amplifier for high efficiency
US20250062723A1 (en) Amplifier devices having multiple bias networks
US20250183848A1 (en) Doherty amplifier circuit and semiconductor device
US11967936B2 (en) Output-integrated transistor device packages
US20250202435A1 (en) Amplifier circuit
US20250183852A1 (en) Amplifier circuit
US20250080065A1 (en) Amplifier circuit

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018541245

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18911528

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18911528

Country of ref document: EP

Kind code of ref document: A1