[go: up one dir, main page]

WO2019158416A1 - Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement - Google Patents

Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement Download PDF

Info

Publication number
WO2019158416A1
WO2019158416A1 PCT/EP2019/052890 EP2019052890W WO2019158416A1 WO 2019158416 A1 WO2019158416 A1 WO 2019158416A1 EP 2019052890 W EP2019052890 W EP 2019052890W WO 2019158416 A1 WO2019158416 A1 WO 2019158416A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
metal
silicon substrate
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2019/052890
Other languages
English (en)
French (fr)
Inventor
Simeon Katz
Sophia HUPPMANN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US16/958,055 priority Critical patent/US11557691B2/en
Publication of WO2019158416A1 publication Critical patent/WO2019158416A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Definitions

  • the application relates to a method for producing a semiconductor device, in particular one on a
  • the application relates to a semiconductor device that can be produced by the method.
  • Nitride compound semiconductors are typically prepared by epitaxially growing a semiconductor layer sequence onto a suitable growth substrate, such as sapphire. As for growing up
  • Nitride compound semiconductors suitable growth substrates are generally relatively expensive, it may be appropriate to transfer the semiconductor body to a comparatively favorable carrier substrate, such as a silicon substrate, and to replace the growth substrate.
  • a carrier substrate such as a silicon substrate
  • Carrier substrate may be through a bonding layer, such as a solder layer, or by direct bonding
  • Direct bonding is a wafer bonding technique that does not use adhesion promoting interlayers. Direct bonding is possible, for example, if the two surfaces to be joined in each case silicon oxide
  • the silicon oxide layers can be any suitable material.
  • the silicon oxide layers can be any suitable material.
  • Nitride compound semiconductor material is based, with a
  • Silicon substrate by direct bonding in particular by means of silicon oxide layers, due to the different
  • Growth substrate has a deflection.
  • An object to be solved is to specify an improved method for producing a semiconductor component, in which a semiconductor layer sequence is connected to a silicon substrate. Furthermore, it is intended to specify a semiconductor component that can be produced by the method that has a good adhesion of the
  • a semiconductor layer sequence is first formed on a Growth substrate produced.
  • the semiconductor layer sequence can in particular be epitaxially grown on the growth substrate.
  • the semiconductor layer sequence can in particular be the semiconductor layer sequence of a
  • the semiconductor layer sequence may in particular be based on a nitride compound semiconductor.
  • the growth substrate of the semiconductor body may in particular be a sapphire substrate.
  • a silicon oxide layer is applied to the surface of the semiconductor layer sequence facing away from the growth substrate.
  • the silicon oxide layer is in particular a Si02 layer _.
  • the silicon oxide layer can be applied, for example, by a CVD method. The thickness of the
  • Silicon oxide layer is for example between 300 nm and 3 ym.
  • a layer or element is arranged "on" or “over” another layer or element may, here and in the following, mean that the one layer or element is directly in direct mechanical and / or electrical contact the other layer or the other element is arranged. Furthermore, it can also mean that the one layer or the one element is arranged indirectly on or above the other layer or the other element. In this case, then further layers and / or elements be arranged between the one and the other layer or between the one and the other element.
  • the first metal layer has or consists of one of the metals Au, Pt, Ag or Cu.
  • a silicon substrate is provided and a second metal layer is applied to the silicon substrate.
  • Metal layer is made of the same metal as the first one
  • the semiconductor layer sequence is produced by direct bonding of the first metal layer to the second
  • Metal layer at a temperature in the range between 150 ° C and 400 ° C brought into contact so that they form a metal compound layer.
  • the semiconductor layer sequence is connected on a surface opposite the growth substrate to the silicon substrate, which can now function as a carrier substrate.
  • the detachment of the growth substrate takes place from the semiconductor layer sequence. This can be done for example by a laser lift-off method.
  • the method may comprise the following steps, in particular in the order mentioned:
  • Silicon oxide layer wherein the first metal layer comprises gold, platinum, copper or silver,
  • Temperature in the range between 150 ° C and 400 ° C are brought into contact, so that they form a metal compound layer, and
  • the method has the particular advantage that a particularly firm connection is achieved by the direct bonding of the first metal layer and the second metal layer.
  • a particularly firm connection is achieved by the direct bonding of the first metal layer and the second metal layer.
  • the direct bonding of the metal layers preferably gold layers
  • a better adhesion is achieved than in the direct bonding of two Si0 2 layers.
  • the direct Bonding the metal layers also requires no plasma activation.
  • the method has the advantage that the direct bonding of the first and second metal layers can take place at a higher temperature, in particular in the temperature range between 150 ° C. and 400 ° C.
  • Temperature in particular at least 150 ° C can take place.
  • Nitride compound semiconductor material, and the silicon substrate advantageously reduced.
  • the direct bonding of the first metal layer to the second metal layer takes place in the temperature range between 200 ° C and 400 ° C, more preferably between 300 ° C and 400 ° C. It has
  • Growth substrate is particularly low, if the direct bonding takes place in this temperature range.
  • Metal layer and the second metal layer gold layers.
  • Gold is particularly well suited for direct bonding according to the principle proposed herein because gold is particularly forms smooth layers and is particularly resistant to oxidation.
  • an adhesive layer is applied before the application of the first metal layer and / or the second metal layer. In particular, before the
  • an adhesive layer are applied to the silicon oxide layer. Furthermore, it is advantageous to apply an adhesive layer to the silicon substrate before applying the second metal layer.
  • the adhesion layer is a titanium layer.
  • a titanium layer is particularly well suited as an adhesion layer for a gold layer.
  • the adhesive layer is in particular a very thin layer. The thickness of the
  • Adhesive layer is preferably between 0.5 nm and 5 nm, for example about 1 nm.
  • the first contact layer and the second contact layer are in particular laterally offset from one another.
  • the first contact layer can be
  • Semiconductor layer sequence and the second contact layer to be connected to an n-type semiconductor region of the semiconductor layer sequence.
  • through holes are produced that extend through the silicon substrate, through the metal interconnection layer and through the silicon oxide layer to the silicon substrate first contact layer and the second contact layer
  • the through holes are in particular as
  • Silicon vias provided to electrically connect the first contact layer and the second contact layer respectively through the carrier substrate.
  • a passivation layer is applied to walls of the through-holes.
  • the passivation layer may in particular be a Si02 layer _.
  • the passivation layer particularly covers the metal interconnection layer exposed in the through-holes. In this way, a short circuit is avoided if the through holes for contacting the first contact layer and the second contact layer with an electrical
  • Metal layer and the second metal layer each not more than 20 nm thick.
  • the first metal layer and the second metal layer each not more than 20 nm thick.
  • Metal layer may in particular be between 4 nm and 20 nm thick. A comparatively small thickness of
  • metal layer facilitates the cutting through of the metal layers during the production of the through holes for
  • the semiconductor layer sequence is based on a
  • Nitride compound semiconductor "On one
  • Nitride compound semiconductor based "means in
  • the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably comprises In x Al y Ga xy N, where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1. It must this material does not necessarily have a mathematically exact
  • composition according to the above formula may contain one or more dopants as well as additional
  • the above formula contains only the essential constituents of the crystal lattice (In, Al, Ga, N), even if these may be partially replaced by small amounts of other substances.
  • the growth substrate is in the case of one
  • Nitride compound semiconductor is based, preferably one
  • the method is for semiconductor body with a semiconductor layer sequence of a
  • Nitride compound semiconductor particularly advantageous since the step of direct bonding of the metal layers in a Temperature of more than 200 ° C, especially in
  • Temperature range from about 200 ° C to about 400 ° C and
  • Nitride compound semiconductor material and the silicon substrate is comparatively low. Such a high temperature would not be possible in the direct bonding of Si02 layers _ because the
  • the semiconductor component is an optoelectronic one
  • the semiconductor device can be any semiconductor device.
  • the semiconductor device can be any semiconductor device.
  • the semiconductor device can be any semiconductor device.
  • a radiation-emitting optoelectronic semiconductor component for example a light-emitting diode or a laser diode.
  • the semiconductor device comprises a
  • the semiconductor layer sequence which is arranged on a silicon substrate.
  • the semiconductor layer sequence has a first contact layer and a second contact layer on a surface facing the silicon substrate.
  • the semiconductor layer sequence has a silicon oxide layer on the surface facing the silicon substrate.
  • the semiconductor device has a metal interconnect layer between the silicon substrate and the silicon oxide layer, wherein the metal interconnect layer comprises gold, silver, platinum or copper.
  • the metal compound layer
  • the metal compound layer is preferably one
  • Gold layer or includes a gold layer. It is possible that between the silicon oxide layer and the metal compound layer and / or between the silicon substrate and the metal compound layer, an adhesive layer such as
  • Example a titanium layer is arranged.
  • the semiconductor component may be a so-called thin-film semiconductor component in which the
  • the silicon substrate which is connected to the metal compound layer with the semiconductor body, in this case acts as a carrier substrate of the
  • through holes are formed in the silicon substrate, which extend through the silicon substrate, through the metal interconnection layer and through the silicon oxide layer to the first contact layer and the second contact layer.
  • walls of the through holes are advantageous with a
  • the passivation layer is an electrically insulating layer, such as a silicon oxide layer, which prevents an electrically conductive material in the through holes from coming into electrical contact with the metal interconnect layer.
  • the through-holes are filled with an electrically conductive material which comprises the first contact layer and the second contact layer connects in each case with a connection contact on a carrier body.
  • the electrically conductive material which comprises the first contact layer and the second contact layer connects in each case with a connection contact on a carrier body.
  • the carrier body may for example be a printed circuit board on which the
  • the carrier body is a semiconductor chip, the to
  • Example comprises a driver circuit for the semiconductor device.
  • the semiconductor component can in particular
  • the first contact layer and the second contact layer of the semiconductor layer sequence are the carrier substrate
  • Semiconductor device thus has a so-called flip-chip configuration.
  • the semiconductor component may in particular be a light-emitting diode or a semiconductor laser.
  • Figures 1 to 11 is a schematic representation of
  • FIG. 12 shows a schematic illustration of a cross section through a semiconductor component according to FIG. 12
  • Method is a semiconductor layer sequence 2 on a
  • Semiconductor layer sequence 2 may in particular be the functional layer sequence of an electronic or optoelectronic component.
  • the semiconductor layer sequence 2 may comprise a multiplicity of individual layers, which are referred to here
  • Semiconductor layer sequence 2 for example, a p-type semiconductor region, an n-type semiconductor region and an arranged between the p-type semiconductor region and the n-type semiconductor region active layer.
  • the semiconductor layer sequence 2 can be, in particular, a light-emitting diode layer sequence.
  • the semiconductor layer sequence 2 may in particular be based on a nitride compound semiconductor.
  • the growth substrate 1 may be, in particular, a sapphire substrate.
  • a first contact layer 11 and a second contact layer 12 have been applied to the surface of the semiconductor layer sequence 2 facing away from the growth substrate 1.
  • the first contact layer 11 and the second contact layer 12 may, for example, comprise one or more metal layers.
  • the first contact layer 11 and the second contact layer 12 may, for example, comprise one or more metal layers.
  • Contact layer 12 are used in particular for electrical
  • the first contact layer 11 having a p-type semiconductor region of the semiconductor layer sequence 2 and the second contact layer 12 having an n-type semiconductor region is the first contact layer 11 having a p-type semiconductor region of the semiconductor layer sequence 2 and the second contact layer 12 having an n-type semiconductor region.
  • the semiconductor layer sequence 2 can have a
  • the semiconductor layer sequence 2 includes an n-type semiconductor region, an active layer, and a p-type semiconductor region
  • a portion of the p-type semiconductor region and the active layer may be removed to enable deposition of the second contact layer 12 on the n-type semiconductor region, which are deposited one above another in this order.
  • suitable structuring method such as For example, etching processes are known in the art and are therefore not explained in detail here.
  • a silicon oxide layer 3 in particular a SiCg layer, is disposed on a surface facing away from the growth substrate 1
  • Semiconductor layer sequence 2 has been applied.
  • the application of the silicon oxide layer is preferably carried out by means of a CVD method. It is possible for the silicon oxide layer 3 to cover the first contact layer 11 and the second contact layer 12 after this intermediate step. It is therefore possible that the surface of the silicon oxide layer 3 after application is not completely planar.
  • the surface of the silicon oxide layer 3 has been planarized.
  • the planarization of the silicon oxide layer 3 can be carried out in particular by chemical-mechanical polishing (CMP).
  • Method is a first metal layer 4a on the
  • Silicon oxide layer 3 has been applied.
  • the first metal layer 4a is a gold layer.
  • Metal layer 4a may be, for example, between 4 nm and 20 nm thick.
  • an adhesive layer 4c is applied to the silicon oxide layer 3 prior to the application of the first metal layer 4a.
  • the adhesive layer 4c may in particular be a titanium layer.
  • the adhesive layer 4c is preferably a thin layer whose thickness is only about 0.5 nm to 5 nm. The application of the first metal layer 4a and / or the adhesive layer 4c can in particular by
  • a silicon substrate 5 has been provided, which in the finished semiconductor component serves as a carrier substrate for the semiconductor substrate
  • the silicon substrate 5 is preferably cleaned by means of NH 3 and / or ultrasound.
  • a second metal layer 4b is applied, which consists of the same metal as the first
  • Metal layer 4a consists.
  • Metal layer 4a and the second metal layer 4b each gold layers.
  • the second metal layer 4b may, for example, have a thickness between 4 nm and 20 nm, like the first metal layer 4a.
  • an adhesive layer 4c may advantageously be applied to the silicon substrate 5.
  • the adhesive layer 4c may in particular a
  • Titanium layer which preferably has a thickness of 0.5 nm to 5 nm.
  • the application of the second metal layer 4b and / or the adhesive layer 4c takes place in particular by
  • Metal layer 4b brought directly into contact with each other and connected in this way by direct bonding.
  • the temperature T is raised to at least 150 ° C, preferably to a temperature T in the range of 200 ° C to 400 ° C.
  • the direct bonding in particular does not occur at room temperature.
  • the first metal layer 4a and the second metal layer 4b join together at their interface and thus form a metal compound layer 4.
  • Direct bonding at a temperature between 150 ° C and 400 ° C, preferably between 200 ° C and 400 ° C, has the advantage that the strain between the silicon substrate 5 and the material of the semiconductor layer sequence 2, in particular a nitride compound semiconductor material, after the detachment of the growth substrate 1 is advantageously low.
  • the semiconductor layer sequence 2 is now through the metal interconnection layer 4 with the
  • Silicon substrate 5 connected.
  • the silicon substrate 5 now acts as a carrier substrate for the semiconductor layer sequence 2.
  • the growth substrate 1 has been detached from the semiconductor layer sequence 2.
  • the detachment of the growth substrate can take place for example by means of a laser lift-off process.
  • Contact layer 11 and the second contact layer 12 extend.
  • the production of the through holes 21, 22 in the silicon substrate 5 as well as the metal compound layer 4 and optionally the adhesion layers 4c can be effected, for example, by reactive ion etching (DRIE).
  • DRIE reactive ion etching
  • the electrical conductivity of the metal compound layer 4 allows the outflow of ions when the etching depth has reached the thickness of the silicon substrate 5. In this way, the etching process is prevented from continuing in a sideways direction (notching effect) when an electrically insulating material is reached. This would be the Case, when the silicon substrate would be directly adjacent to the silicon oxide layer.
  • the silicon oxide layer 3 is also severed.
  • an additional process step may be required.
  • the through holes 21, 22 may in the region of the silicon oxide layer 3, for example by a plasma etching, in particular with a fluorine
  • based etchant such as SF ß or CIF 3
  • a passivation layer 6 has been applied to the walls of the through-holes 21, 22.
  • Passivation layer 6 is preferably one
  • the passivation layer 6 advantageously covers not only the through holes 21, 22 but also those of the
  • the passivation layer 6 becomes
  • the through holes 21, 22 are for
  • first via 31 and a second via 32 has been filled with an electrically conductive material.
  • the first contact 31 is connected to the first contact layer 11 of the semiconductor layer sequence 2
  • the vias 31, 32 may, for example, each comprise or consist of copper.
  • the vias 31, 32 have at the of the
  • Silicon substrate 5 advantageously each have a contact surface on which the thus completed embodiment of the semiconductor device 10 can be electrically connected.
  • the semiconductor layer sequence 2 can
  • Radiation exit surface 8 opposite side takes place the radiation exit surface 8 may advantageously be free of electrical contacts. This is advantageous in order to increase the radiation yield.
  • FIG. 12 shows an embodiment of the invention
  • the carrier body 7 has, for example, a first connection layer 41, which is connected to the first through-contact 31. Furthermore, the carrier body 7 has a second connection layer 42, which is connected to the second through-contact 32.
  • Semiconductor device 10 is a so-called flip-chip semiconductor device in which the semiconductor layer sequence 2 is rotated by 180 ° with respect to the original growth direction.
  • the radiation exit surface 8 of the semiconductor layer sequence 2 is rotated by 180 ° with respect to the original growth direction.
  • Semiconductor device 10 may thus be advantageously free of electrical contacts.
  • the carrier body 7 may in one embodiment
  • Semiconductor device 10 can serve.
  • the Semiconductor component 10 and the carrier body 7 are here and in the description of the method by way of example with only two contact layers 11, 12 and connecting layers
  • the method is also particularly suitable for producing a pixelated semiconductor component having a multiplicity of contact layers, which is connected to a carrier body having a plurality of connection layers.
  • the semiconductor device 10 is characterized in particular in that the metal compound layer 4 good adhesion between the silicon substrate 5 and on the
  • Semiconductor layer sequence 2 arranged silicon oxide layer 3 mediates. Furthermore, the deflection of the
  • Silicon substrate 5 due to the high temperature in direct bonding advantageously low compared to direct SiO 2 -SiO 2 direct bonds or silicon-silicon direct bonds.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements (10) angegeben, bei dem eine Halbleiterschichtenfolge (2) auf einem Aufwachssubstrat (1) hergestellt wird und eine Siliziumoxidschicht (3) auf die Halbleiterschichtenfolge (2) aufgebracht wird. Das Verfahren umfasst das Aufbringen einer ersten Metallschicht (4a)aus Gold, Platin, Kupfer oder Silber auf die Siliziumoxidschicht (3), das Bereitstellen eines Siliziumsubstrats (5) und Aufbringen einer zweiten Metallschicht (4b), die aus dem gleichen Material wie die erste Metallschicht (4a) gebildet ist, auf das Siliziumsubstrat (5), das Verbinden der Halbleiterschichtenfolge (2) mit dem Siliziumsubstrat (5) durch direktes Bonden der ersten Metallschicht an die zweite Metallschichtbei einer Temperatur im Bereich zwischen 150 °C und 400 °C, und das Ablösen des Aufwachssubstrats (1) von der Halbleiterschichtenfolge (2). Weiterhin wird ein mit dem Verfahren herstellbares Halbleiterbauelement (10) angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUELEMENTS UND
HALBLEITERBAUELEMENT
Die Anmeldung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere eines auf einem
Nitridverbindungshalbleiter basierenden
Halbleiterbauelements, das mit einem Siliziumsubstrat
verbunden wird. Weiterhin betrifft die Anmeldung ein mit dem Verfahren herstellbares Halbleiterbauelement.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2018 103 169.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Halbleiterbauelemente, die auf einem
Nitridverbindungshalbleiter basieren, werden in der Regel durch epitaktisches Aufwachsen einer Halbleiterschichtenfolge auf ein geeignetes Aufwachssubstrat, wie zum Beispiel Saphir, hergestellt. Da zum Aufwachsen von
Nitridverbindungshalbleitern geeignete Aufwachssubstrate in der Regel vergleichsweise teuer sind, kann es zweckmäßig sein, den Halbleiterkörper auf ein vergleichsweise günstiges Trägersubstrat, wie zum Beispiel ein Siliziumsubstrat, zu übertragen und das Aufwachssubstrat abzulösen. Eine
Verbindung zwischen dem Halbleiterkörper und dem neuen
Trägersubstrat kann durch eine Verbindungsschicht, wie zum Beispiel eine Lotschicht, oder durch direktes Bonden
hergestellt werden.
Direktes Bonden ist eine Technik zum Waferbonden, bei der keine haftvermittelnden Zwischenschichten eingesetzt werden. Ein direktes Bonden ist beispielsweise möglich, wenn die beiden zu verbindenden Oberflächen jeweils Siliziumoxid
(Si02) aufweisen. Die Siliziumoxidschichten können
beispielsweise vor dem direkten Bonden auf den
Halbleiterkörper und das Trägersubstrat aufgebracht werden.
Es hat sich herausgestellt, dass beim Verbinden eines
Halbleiterkörpers, der auf einem
Nitridverbindungshalbleitermaterial basiert, mit einem
Siliziumsubstrat durch direktes Bonden, insbesondere mittels Siliziumoxidschichten, aufgrund der unterschiedlichen
thermischen Ausdehnungskoeffizienten von Galliumnitrid und Silizium eine vergleichsweise große Verspannung auftritt.
Dies kann dazu führen, dass das Siliziumsubstrat nach dem Verbinden mit dem Halbleiterkörper und Ablösen des
Aufwachssubstrats eine Durchbiegung aufweist.
Eine zu lösende Aufgabe besteht darin, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements anzugeben, bei dem eine Halbleiterschichtenfolge mit einem Siliziumsubstrat verbunden wird. Weiterhin soll ein mit dem Verfahren herstellbares Halbleiterbauelement angegeben werden, dass sich wobei eine gute Haftung der
Halbleiterschichtenfolge an dem Siliziumsubstrat und eine nur geringe Durchbiegung des Siliziumsubstrats auszeichnet.
Diese Aufgaben werden durch ein Verfahren und ein
Halbleiterbauelement gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausgestaltung des Verfahrens wird zuerst eine Halbleiterschichtenfolge auf einem Aufwachssubstrat hergestellt. Die Halbleiterschichtenfolge kann insbesondere epitaktisch auf das Aufwachssubstrat aufgewachsen werden. Die Halbleiterschichtenfolge kann insbesondere die Halbleiterschichtenfolge eines
elektronischen oder optoelektronischen Bauelements sein. Im Fall eines optoelektronischen Bauelements kann die
Halbleiterschichtenfolge insbesondere die funktionelle
Schichtenfolge einer Leuchtdiode oder einer Laserdiode sein. Die Halbleiterschichtenfolge kann insbesondere auf einem Nitridverbindungshalbleiter basieren. Das Aufwachssubstrat des Halbleiterkörpers kann insbesondere ein Saphirsubstrat sein .
Gemäß zumindest einer Ausgestaltung des Verfahrens wird eine Siliziumoxidschicht auf die vom Aufwachssubstrat abgewandte Oberfläche der Halbleiterschichtenfolge aufgebracht. Die Siliziumoxidschicht ist insbesondere eine Si02_Schicht . Die Siliziumoxidschicht kann beispielsweise durch ein CVD- Verfahren aufgebracht werden. Die Dicke der
Siliziumoxidschicht beträgt beispielsweise zwischen 300 nm und 3 ym.
Dass eine Schicht oder ein Element „auf" oder „über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht ist, kann hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar in direktem mechanischem und/oder elektrischem Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist. Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente zwischen der einen und der anderen Schicht beziehungsweise zwischen dem einen und dem anderen Element angeordnet sein.
Gemäß zumindest einer Ausgestaltung des Verfahrens wird in einem weiteren Schritt eine erste Metallschicht auf die
Siliziumoxidschicht aufgebracht. Dies kann beispielsweise durch Sputtern erfolgen. Die erste Metallschicht weist eines der Metalle Au, Pt, Ag oder Cu auf oder besteht daraus.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Siliziumsubstrat bereitgestellt und eine zweite Metallschicht auf das Siliziumsubstrat aufgebracht. Dies kann
beispielsweise durch Sputtern erfolgen. Die zweite
Metallschicht ist aus dem gleichen Metall wie die erste
Metallschicht gebildet. Insbesondere weist die zweite
Metallschicht eines der Metalle Au, Pt, Ag oder Cu auf oder besteht daraus.
Gemäß zumindest einer Ausgestaltung des Verfahrens wird in einem weiteren Schritt die Halbleiterschichtenfolge durch direktes Bonden der ersten Metallschicht an die zweite
Metallschicht mit dem Siliziumsubstrat verbunden. Bei diesem Schritt werden die erste Metallschicht und die zweite
Metallschicht bei einer Temperatur im Bereich zwischen 150 °C und 400 °C in Kontakt gebracht, sodass sie eine Metall- Verbindungsschicht ausbilden. Nach diesem Schritt ist die Halbleiterschichtenfolge an einer dem Aufwachssubstrat gegenüberliegenden Oberfläche mit dem Siliziumsubstrat verbunden, das nun als Trägersubstrat fungieren kann.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt in einem weiteren Schritt das Ablösen des Aufwachssubstrats von der Halbleiterschichtenfolge. Dies kann beispielsweise durch ein Laser-Lift-off-Verfahren erfolgen.
Das Verfahren kann gemäß einer Ausgestaltung die folgenden Schritte, insbesondere in der genannten Reihenfolge, umfassen :
- Herstellen einer Halbleiterschichtenfolge auf einem
AufwachsSubstrat,
- Aufbringen einer Siliziumoxidschicht auf die vom
Aufwachssubstrat abgewandte Oberfläche der
Halbleiterschichtenfolge,
- Aufbringen einer ersten Metallschicht auf die
Siliziumoxidschicht, wobei die erste Metallschicht Gold, Platin, Kupfer oder Silber aufweist,
- Bereitstellen eines Siliziumsubstrats und Aufbringen einer zweiten Metallschicht, die aus dem gleichen Material wie die erste Metallschicht gebildet ist, auf das Siliziumsubstrat,
- Verbinden der Halbleiterschichtenfolge mit dem
Siliziumsubstrat durch direktes Bonden der ersten
Metallschicht an die zweite Metallschicht, wobei die erste Metallschicht und die zweite Metallschicht bei einer
Temperatur im Bereich zwischen 150 °C und 400 °C in Kontakt gebracht werden, so dass sie eine Metall-Verbindungsschicht ausbilden, und
- Ablösen des Aufwachssubstrats von der
Halbleiterschichtenfolge .
Das Verfahren hat insbesondere den Vorteil, dass durch das direkte Bonden der ersten Metallschicht und der zweiten Metallschicht eine besonders feste Verbindung erzielt wird. Insbesondere wird beim direkten Bonden der Metallschichten, vorzugsweise Goldschichten, eine bessere Haftung als beim direkten Bonden von zwei Si02-Schichten erzielt. Das direkte Bonden der Metallschichten erfordert außerdem keine Plasmaaktivierung. Weiterhin hat das Verfahren im Vergleich zum direkten Bonden von zwei SiCg-Schichten den Vorteil, dass das direkte Bonden der ersten und zweiten Metallschicht bei einer höheren Temperatur, insbesondere im Temperaturbereich zwischen 150 °C und 400 °C, erfolgen kann.
Beim direkten Bonden von Siliziumoxidschichten sind OH- Gruppen an der Oberfläche erforderlich, die bei erhöhten Temperaturen von über 100 °C nicht mehr vorhanden sind. Das hierin vorgeschlagene Prinzip, wonach das direkte Bonden mit Metallschichten erfolgt, nutzt insbesondere die Erkenntnis aus, das in diesem Fall das Bonden bei einer höheren
Temperatur, insbesondere bei mindestens 150 °C erfolgen kann. Dadurch wird eine thermisch induzierte Verspannung zwischen dem Halbleiterkörper, der insbesondere auf einem
Nitridverbindungshalbleitermaterial basieren kann, und dem Siliziumsubstrat, vorteilhaft vermindert.
Gemäß einer bevorzugten Ausführungsform erfolgt das direkte Bonden der ersten Metallschicht an die zweite Metallschicht im Temperaturbereich zwischen 200 °C und 400 °C, besonders bevorzugt zwischen 300 °C und 400 °C. Es hat sich
herausgestellt, dass die Spannung in der
Halbleiterschichtenfolge nach dem Ablösen des
Aufwachssubstrats besonders gering ist, wenn das direkte Bonden in diesem Temperaturbereich erfolgt.
Gemäß einer bevorzugten Ausführungsform sind die erste
Metallschicht und die zweite Metallschicht Goldschichten.
Gold eignet sich besonders gut für das direkte Bonden gemäß dem hierin vorgeschlagenen Prinzip, weil Gold besonders glatte Schichten ausbildet und besonders resistent gegen Oxidation ist.
Gemäß zumindest einer Ausführungsform wird vor dem Aufbringen der ersten Metallschicht und/oder der zweiten Metallschicht eine Haftschicht aufgebracht. Insbesondere kann vor dem
Aufbringen der ersten Metallschicht eine Haftschicht auf die Siliziumoxidschicht aufgebracht werden. Weiterhin kann vorteilhaft vor dem Aufbringen der zweiten Metallschicht eine Haftschicht auf das Siliziumsubstrat aufgebracht werden.
Gemäß zumindest einer Ausführungsform ist die Haftschicht eine Titanschicht. Eine Titanschicht eignet sich insbesondere gut als Haftschicht für eine Goldschicht. Die Haftschicht ist insbesondere eine sehr dünne Schicht. Die Dicke der
Haftschicht beträgt vorzugsweise zwischen 0,5 nm und 5 nm, beispielsweise etwa 1 nm.
Gemäß zumindest einer Ausführungsform weist die
Halbleiterschichtenfolge eine erste Kontaktschicht und eine zweite Kontaktschicht an einer vom Aufwachssubstrat
abgewandten Oberfläche auf. Die erste Kontaktschicht und die zweite Kontaktschicht sind insbesondere lateral versetzt voneinander angeordnet. Die erste Kontaktschicht kann
beispielsweise mit einem p-Typ-Halbleiterbereich der
Halbleiterschichtenfolge und die zweite Kontaktschicht mit einem n-Typ-Halbleiterbereich der Halbleiterschichtenfolge verbunden sein.
Gemäß zumindest einer Ausgestaltung werden in einem weiteren Schritt des Verfahrens Durchgangslöcher erzeugt, die sich durch das Siliziumsubstrat, durch die Metall- Verbindungsschicht und durch die Siliziumoxidschicht zu der ersten Kontaktschicht und der zweiten Kontaktschicht
erstrecken. Die Durchgangslöcher sind insbesondere als
Durchkontakte durch das Siliziumsubstrat (TSV, Through
Silicon Vias) vorgesehen, um die erste Kontaktschicht und die zweite Kontaktschicht jeweils durch das Trägersubstrat hindurch elektrisch anzuschließen. Das Herstellen der
Durchgangslöcher kann insbesondere durch reaktives
Ionentiefätzen (DRIE - Deep Reactive Ion Etching) erfolgen.
Gemäß zumindest einer Ausgestaltung wird in einem weiteren Schritt des Verfahrens eine Passivierungsschicht auf Wände der Durchgangslöcher aufgebracht. Die Passivierungsschicht kann insbesondere eine Si02_Schicht sein. Die
Passivierungsschicht bedeckt insbesondere die Metall- Verbindungsschicht, die in den Durchgangslöchern freiliegt. Auf diese Weise wird ein Kurzschluss vermieden, wenn die Durchgangslöcher zur Kontaktierung der ersten Kontaktschicht und der zweiten Kontaktschicht mit einem elektrisch
leitfähigen Material gefüllt werden.
Gemäß zumindest einer Ausgestaltung sind die erste
Metallschicht und die zweite Metallschicht jeweils nicht mehr als 20 nm dick. Die erste Metallschicht und die zweite
Metallschicht können insbesondere zwischen 4 nm und 20 nm dick sein. Eine vergleichsweise geringe Dicke der
Metallschicht erleichtert insbesondere das Durchtrennen der Metallschichten beim Erzeugen der Durchgangslöcher zur
Herstellung einer elektrisch leitenden Verbindung zu den Kontaktschichten der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform wird die
Siliziumoxidschicht vor dem Aufbringen der ersten
Metallschicht durch chemisch-mechanisches Polieren geglättet. Auf diese Weise wird vorteilhaft erreicht, dass die
vergleichsweise dünne Metallschicht eine sehr glatte
Oberfläche ausbildet, die vorteilhaft für das direkte Bonden ist .
Gemäß zumindest einer Ausführungsform des Verfahrens basiert die Halbleiterschichtenfolge auf einem
Nitridverbindungshalbleiter. „Auf einem
Nitridverbindungshalbleiter basierend" bedeutet im
vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid- Verbindungshalbleitermaterial , vorzugsweise InxAlyGai-x-yN umfasst, wobei 0 < x < 1, 0 < y < 1 und x + y < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche
Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Das Aufwachssubstrat ist im Fall einer auf
Halbleiterschichtenfolge, die auf einem
Nitridverbindungshalbleiter basiert, vorzugweise ein
Saphirsubstrat, welches vorteilhaft zum epitaktischen
Aufwachsen von Nitridverbindungshalbleitern geeignet ist. Da Saphirsubstrate vergleichsweise teuer sind, ist es
vorteilhaft, dass das Aufwachssubstrat bei dem Verfahren von dem Halbleiterkörper abgelöst wird, sodass es wiederverwendet werden kann. Das Verfahren ist für Halbleiterkörper mit einer Halbleiterschichtenfolge aus einem
Nitridverbindungshalbleiter besonders vorteilhaft, da der Schritt des direkten Bondens der Metallschichten bei einer Temperatur von mehr als 200 °C, insbesondere im
Temperaturbereich von etwa 200 °C bis etwa 400 °C und
bevorzugt im Temperaturbereich von etwa 300 °C bis etwa
400 °C, durchgeführt werden kann, da bei einer derart hohen Temperatur die Verspannung zwischen dem
Nitridverbindungshalbleitermaterial und dem Siliziumsubstrat vergleichsweise gering ist. Eine derart hohe Temperatur wäre beim direkten Bonden von Si02_Schichten nicht möglich, da die
Bindungsenergie für diese Materialkombination bereits oberhalb von einer Temperatur von etwa 100 °C signifikant abnimmt .
Gemäß zumindest einer Ausführungsform des Verfahrens ist das Halbleiterbauelement ein optoelektronisches
Halbleiterbauelement. Das Halbleiterbauelement kann
insbesondere ein strahlungsemittierendes optoelektronisches Halbleiterbauelement sein, beispielsweise eine Leuchtdiode oder eine Laserdiode.
Es wird weiterhin ein mit dem Verfahren herstellbares
Halbleiterbauelement angegeben. Gemäß zumindest einer
Ausgestaltung umfasst das Halbleiterbauelement eine
Halbleiterschichtenfolge, die auf einem Siliziumsubstrat angeordnet ist. Die Halbleiterschichtenfolge weist eine erste Kontaktschicht und eine zweite Kontaktschicht an einer dem Siliziumsubstrat zugewandten Oberfläche auf. Weiterhin weist die Halbleiterschichtenfolge eine Siliziumoxidschicht an der dem Siliziumsubstrat zugewandten Oberfläche auf. Weiterhin weist das Halbleiterbauelement eine Metall-Verbindungsschicht zwischen dem Siliziumsubstrat und der Siliziumoxidschicht auf, wobei die Metall-Verbindungsschicht Gold, Silber, Platin oder Kupfer aufweist. Die Metall-Verbindungsschicht
ermöglicht vorteilhaft eine besonders gute Haftung zwischen der Halbleiterschichtenfolge und dem Siliziumsubstrat.
Die Metall-Verbindungsschicht ist vorzugsweise eine
Goldschicht oder umfasst eine Goldschicht. Es ist möglich, dass zwischen der Siliziumoxidschicht und der Metall- Verbindungsschicht und/oder zwischen dem Siliziumsubstrat und der Metall-Verbindungsschicht eine Haftschicht wie zum
Beispiel eine Titanschicht angeordnet ist.
Das Halbleiterbauelement kann insbesondere ein sogenanntes Dünnfilm-Halbleiterbauelement sein, bei dem das zum
Aufwachsen der Halbleiterschichtenfolge verwendete
Aufwachssubstrat von der Halbleiterschichtenfolge abgelöst ist. Das Siliziumsubstrat, das mit der Metall- Verbindungsschicht mit dem Halbleiterkörper verbunden ist, fungiert in diesem Fall als Trägersubstrat des
Halbleiterbauelements .
Bei einer Ausgestaltung des Halbleiterbauelements sind in dem Siliziumsubstrat Durchgangslöcher ausgebildet, die sich durch das Siliziumsubstrat, durch die Metall-Verbindungsschicht und durch die Siliziumoxidschicht zu der ersten Kontaktschicht und zweiten Kontaktschicht erstrecken. In diesem Fall sind Wände der Durchgangslöcher vorteilhaft mit einer
Passivierungsschicht versehen. Die Passivierungsschicht ist eine elektrisch isolierende Schicht, wie zum Beispiel eine Siliziumoxidschicht, die verhindert, dass ein elektrisch leitfähiges Material in den Durchgangslöchern in elektrischen Kontakt mit der Metall-Verbindungsschicht kommt.
Gemäß zumindest einer Ausgestaltung des Halbleiterbauelements sind die Durchgangslöcher mit einem elektrisch leitfähigen Material gefüllt, welches die erste Kontaktschicht und die zweite Kontaktschicht jeweils mit einem Anschlusskontakt auf einem Trägerkörper verbindet. Das elektrisch leitfähige
Material kann insbesondere Kupfer sein. Der Trägerkörper kann beispielsweise eine Leiterplatte sein, auf der das
Halbleiterbauelement angeordnet ist. Es ist auch möglich, dass der Trägerkörper ein Halbleiterchip ist, der zum
Beispiel eine Treiberschaltung für das Halbleiterbauelement umfasst .
Das Halbleiterbauelement kann insbesondere ein
strahlungsemittierendes optoelektronisches
Halbleiterbauelement sein, wobei eine
Strahlungsaustrittsfläche eine vom Siliziumsubstrat
abgewandte Oberfläche des Halbleiterkörpers ist. Insbesondere sind die erste Kontaktschicht und die zweite Kontaktschicht der Halbleiterschichtenfolge dem als Trägersubstrat
fungierenden Siliziumsubstrat zugewandt. Das
Halbleiterbauelement weist somit eine sogenannte Flip-Chip- Konfiguration auf.
Das Halbleiterbauelement kann gemäß einer Ausführungsform insbesondere eine Leuchtdiode oder ein Halbleiterlaser sein.
Weitere vorteilhafte Ausgestaltungen des
Halbleiterbauelements ergeben sich aus der Beschreibung des Verfahrens und umgekehrt.
Die Erfindung wird im Folgenden anhand von
Ausführungsbeispielen im Zusammenhang mit den Figuren 1 bis 12 näher erläutert. Es zeigen:
Figuren 1 bis 11 eine schematische Darstellung von
Zwischenschritten des Verfahrens bei einem
Ausführungsbeispiel, und
Figur 12 eine schematische Darstellung eines Querschnitts durch ein Halbleiterbauelement gemäß einem
Ausführungsbeispiel .
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die
dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Bestandteile zur
Verdeutlichung übertrieben groß dargestellt sein.
Bei dem in Figur 1 dargestellten Zwischenschritt des
Verfahrens ist eine Halbleiterschichtenfolge 2 auf ein
Aufwachssubstrat 1 aufgebracht worden. Die
Halbleiterschichtenfolge 2 kann insbesondere die funktionelle Schichtenfolge eines elektronischen oder optoelektronischen Bauelements sein. Die Halbleiterschichtenfolge 2 kann eine Vielzahl von Einzelschichten aufweisen, die hier zur
Vereinfachung nicht einzeln dargestellt sind.
Im Fall eines optoelektronischen Bauelements kann die
Halbleiterschichtenfolge 2 beispielsweise einen p-Typ- Halbleiterbereich, einen n-Typ-Halbleiterbereich und eine zwischen dem p-Typ-Halbleiterbereich und dem n-Typ- Halbleiterbereich angeordnete aktive Schicht aufweisen. Die Halbleiterschichtenfolge 2 kann in diesem Fall insbesondere eine Leuchtdiodenschichtenfolge sein. Die Halbleiterschichtenfolge 2 kann insbesondere auf einem Nitridverbindungshalbleiter basieren. In diesem Fall kann das Aufwachssubstrat 1 insbesondere ein Saphirsubstrat sein.
Bei dem in Figur 2 dargestellten Zwischenschritt des
Verfahrens sind eine erste Kontaktschicht 11 und eine zweite Kontaktschicht 12 auf die vom Aufwachssubstrat 1 abgewandte Oberfläche der Halbleiterschichtenfolge 2 aufgebracht worden. Die erste Kontaktschicht 11 und die zweite Kontaktschicht 12 können beispielsweise eine oder mehrere Metallschichten umfassen. Die erste Kontaktschicht 11 und die zweite
Kontaktschicht 12 dienen insbesondere zur elektrischen
Kontaktierung der Halbleiterschichtenfolge 2 und sind
beispielsweise mit Bereichen unterschiedlicher Polarität der Halbleiterschichtenfolge 2 verbunden. Zum Beispiel ist die erste Kontaktschicht 11 mit einem p-Typ-Halbleiterbereich der Halbleiterschichtenfolge 2 und die zweite Kontaktschicht 12 mit einem n-Typ-Halbleiterbereich der
Halbleiterschichtenfolge 2 verbunden.
Um die Kontaktierung der verschiedenen Halbleiterbereiche zu ermöglichen, kann die Halbleiterschichtenfolge 2 eine
geeignete laterale Strukturierung aufweisen, die hier zur Vereinfachung nicht dargestellt ist. Wenn beispielsweise die Halbleiterschichtenfolge 2 einen n-Typ-Halbleiterbereich, eine aktive Schicht und einen p-Typ-Halbleiterbereich
aufweist, die in dieser Reihenfolge übereinander abgeschieden werden, können ein Teil des p-Typ-Halbleiterbereichs und der aktiven Schicht abgetragen werden, um das Aufbringen der zweiten Kontaktschicht 12 auf den n-Typ-Halbleiterbereich zu ermöglichen. Hierzu geeignete Strukturierungsverfahren, wie beispielsweise Ätzprozesse, sind dem Fachmann bekannt und werden deshalb an dieser Stelle nicht näher erläutert.
Bei dem in Figur 3 dargestellten Zwischenschritt ist eine Siliziumoxidschicht 3, insbesondere eine SiCg-Schicht, auf eine vom Aufwachssubstrat 1 abgewandte Oberfläche der
Halbleiterschichtenfolge 2 aufgebracht worden. Das Aufbringen der Siliziumoxidschicht erfolgt vorzugsweise mittels eines CVD-Verfahrens . Es ist möglich, dass die Siliziumoxidschicht 3 nach diesem Zwischenschritt die erste Kontaktschicht 11 und die zweite Kontaktschicht 12 überdeckt. Es ist deshalb möglich, dass die Oberfläche der Siliziumoxidschicht 3 nach dem Aufbringen nicht vollständig planar ist.
Bei dem in Figur 4 dargestellten Zwischenschritt ist die Oberfläche der Siliziumoxidschicht 3 planarisiert worden. Das Planarisieren der Siliziumoxidschicht 3 kann insbesondere durch chemisch-mechanisches Polieren (CMP) erfolgen.
Bei dem in Figur 5 dargestellten Zwischenschritt des
Verfahrens ist eine erste Metallschicht 4a auf die
Siliziumoxidschicht 3 aufgebracht worden. Bevorzugt ist die erste Metallschicht 4a eine Goldschicht. Die erste
Metallschicht 4a kann beispielsweise zwischen 4 nm und 20 nm dick sein. Bei einer bevorzugten Ausgestaltung wird vor dem Aufbringen der ersten Metallschicht 4a eine Haftschicht 4c auf die Siliziumoxidschicht 3 aufgebracht. Die Haftschicht 4c kann insbesondere eine Titanschicht sein. Die Haftschicht 4c ist vorzugsweise eine dünne Schicht, deren Dicke nur etwa 0,5 nm bis 5 nm beträgt. Das Aufbringen der ersten Metallschicht 4a und/oder der Haftschicht 4c kann insbesondere durch
Sputtern erfolgen. Bei dem in Figur 6 dargestellten Zwischenschritt ist ein Siliziumsubstrat 5 bereitgestellt worden, das im fertigen Halbleiterbauelement als Trägersubstrat für die
Halbleiterschichtenfolge dienen soll. Das Siliziumsubstrat 5 wird vorzugsweise mittels NH3 und/oder Ultraschall gereinigt. Auf das Siliziumsubtrat 5 wird eine zweite Metallschicht 4b aufgebracht, die aus dem gleichen Metall wie die erste
Metallschicht 4a besteht. Vorzugsweise sind die erste
Metallschicht 4a und die zweite Metallschicht 4b jeweils Goldschichten. Die zweite Metallschicht 4b kann wie die erste Metallschicht 4a beispielsweise eine Dicke zwischen 4 nm und 20 nm aufweisen. Vor dem Aufbringen der zweiten Metallschicht 4b kann, wie im Fall der ersten Metallschicht 4a, vorteilhaft eine Haftschicht 4c auf das Siliziumsubstrat 5 aufgebracht werden. Die Haftschicht 4c kann insbesondere eine
Titanschicht sein, die vorzugsweise eine Dicke von 0,5 nm bis 5 nm aufweist. Das Aufbringen der zweiten Metallschicht 4b und/oder der Haftschicht 4c erfolgt insbesondere durch
Sputtern .
Bei dem in Figur 7 dargestellten weiteren Zwischenschritt werden die erste Metallschicht 4a und die zweite
Metallschicht 4b direkt miteinander in Kontakt gebracht und auf diese Weise durch direktes Bonden miteinander verbunden. Bevor die erste Metallschicht 4a und die zweite Metallschicht 4b direkt miteinander in Kontakt gebracht werden, wird die Temperatur T auf mindestens 150° C, vorzugsweise auf eine Temperatur T im Bereich von 200 °C bis 400 °C, erhöht. Das direkte Bonden erfolgt insbesondere nicht bei Raumtemperatur. Beim direkten Bonden verbinden sich die erste Metallschicht 4a und die zweite Metallschicht 4b an ihrer Grenzfläche miteinander und bilden so eine Metall-Verbindungsschicht 4 aus. Das direkte Bonden bei einer Temperatur zwischen 150 °C und 400 °C, bevorzugt zwischen 200 °C und 400 °C, hat den Vorteil, dass die Verspannung zwischen dem Siliziumsubstrat 5 und dem Material der Halbleiterschichtenfolge 2, insbesondere einem Nitridverbindungshalbleitermaterial, nach dem Ablösen des Aufwachssubstrats 1 vorteilhaft gering ist.
Wie in Figur 8 dargestellt, ist die Halbleiterschichtenfolge 2 nun durch die Metall-Verbindungsschicht 4 mit dem
Siliziumsubstrat 5 verbunden. Das Siliziumsubstrat 5 fungiert nun als Trägersubstrat für die Halbleiterschichtenfolge 2.
Bei dem Zwischenschritt der Figur 8 ist das Aufwachssubstrat 1 von der Halbleiterschichtenfolge 2 abgelöst worden. Das Ablösen des Aufwachssubstrats kann beispielsweise durch einen Laser-Lift-off-Prozess erfolgen.
Bei dem in Figur 9 dargestellten Zwischenschritt sind
Durchgangslöcher 21, 22 in dem Siliziumsubstrat 5 erzeugt worden, die sich auch durch die Metall-Verbindungsschicht 4 und die Siliziumoxidschicht 3 hindurch zu der ersten
Kontaktschicht 11 und der zweiten Kontaktschicht 12 hin erstrecken. Das Herstellen der Durchgangslöcher 21, 22 in dem Siliziumsubstrat 5 sowie der Metall-Verbindungsschicht 4 und ggf. den Haftschichten 4c kann beispielsweise durch reaktives Ionentiefätzen (DRIE) erfolgen. Für das Herstellen der
Durchgangslöcher in dem Siliziumsubstrat 5 mittels DRIE ist es vorteilhaft, dass die Metall-Verbindungsschicht 4 zwischen der Siliziumoxidschicht 3 und dem Siliziumsubstrat 5
angeordnet ist. Die elektrische Leitfähigkeit der Metall- Verbindungsschicht 4 ermöglicht das Abfließen von Ionen, wenn die Ätztiefe die Dicke des Siliziumsubstrat 5 erreicht hat. Auf diese Weise wird verhindert, dass sich der Ätzprozess in Seitwärtsrichtung fortsetzt (notching effect) , wenn ein elektrisch isolierendes Material erreicht wird. Dies wäre der Fall, wenn das Siliziumsubstrat unmittelbar an die Siliziumoxidschicht angrenzen würde.
Bei dem Herstellen der Durchgangslöcher 21, 22 wird auch die Siliziumoxidschicht 3 durchtrennt. Zum Durchtrennen der Siliziumoxidschicht 3 kann ein zusätzlicher Prozessschritt erforderlich sein. Die Durchgangslöcher 21, 22 können im Bereich der Siliziumoxidschicht 3 beispielsweise durch einen Plasmaätzprozess, insbesondere mit einem auf Fluor
basierenden Ätzmittel wie zum Beispiel SFß oder CIF3,
hergestellt werden.
Bei dem in Figur 10 dargestellten weiteren Zwischenschritt des Verfahrens ist eine Passivierungsschicht 6 auf die Wände der Durchgangslöcher 21, 22 aufgebracht worden. Die
Passivierungsschicht 6 ist vorzugsweise eine
Siliziumoxidschicht, insbesondere eine Si02_Schicht . Die Passivierungsschicht 6 bedeckt vorteilhaft nicht nur die Durchgangslöcher 21, 22, sondern auch die von der
Halbleiterschichtenfolge 2 abgewandte Oberfläche des
Siliziumsubstrats 5. Die Passivierungsschicht 6 wird
vorzugsweise mit einem CVD-Prozess hergestellt.
Bei dem in Figur 11 dargestellten weiteren Zwischenschritt des Verfahrens sind die Durchgangslöcher 21, 22 zur
Ausbildung eines ersten Durchkontakts 31 und eines zweiten Durchkontakts 32 mit einem elektrisch leitfähigen Material aufgefüllt worden. Der erste Durchkontakt 31 ist an die erste Kontaktschicht 11 der Halbleiterschichtenfolge 2
angeschlossen, und der zweite Durchkontakt 32 ist an die zweite Kontaktschicht 12 der Halbleiterschichtenfolge 2 angeschlossen. Die Durchkontakte 31, 32 können beispielsweise jeweils Kupfer aufweisen oder daraus bestehen. Die Durchkontakte 31, 32 weisen an der von der
Halbleiterschichtenfolge 2 abgewandten Oberfläche des
Siliziumsubstrats 5 vorteilhaft jeweils eine Kontaktflache auf, an denen das so fertiggestellte Ausführungsbeispiel des Halbleiterbauelements 10 elektrisch leitend angeschlossen werden kann. Die Halbleiterschichtenfolge 2 kann
beispielsweise eine Leuchtdiodenschichtenfolge sein, die Strahlung 9 durch die Strahlungsaustrittsfläche 8 emittiert. Da die elektrische Kontaktierung der Halbleiterschichtenfolge 2 mittels der Durchkontakte 31, 32 von einer der
Strahlungsaustrittsfläche 8 gegenüberliegenden Seite her erfolgt, kann die Strahlungsaustrittsfläche 8 vorteilhaft frei von elektrischen Kontakten sein. Dies ist vorteilhaft, um die Strahlungsausbeute zu erhöhen.
Figur 12 zeigt ein Ausführungsbeispiel des
Halbleiterbauelements 10, bei dem das Halbleiterbauelement 10 auf einem Trägerkörper 7 angeordnet ist. Der Trägerkörper 7 weist beispielsweise eine erste Anschlussschicht 41 auf, die mit dem ersten Durchkontakt 31 verbunden ist. Weiterhin weist der Trägerkörper 7 eine zweite Anschlussschicht 42 auf, die mit dem zweiten Durchkontakt 32 verbunden ist. Das
Halbleiterbauelement 10 ist ein sogenanntes Flip-Chip- Halbleiterbauelement, bei dem die Halbleiterschichtenfolge 2 gegenüber der ursprünglichen Aufwachsrichtung um 180° gedreht ist. Die Strahlungsaustrittsfläche 8 des
Halbleiterbauelements 10 kann somit vorteilhaft frei von elektrischen Kontakten sein.
Der Trägerkörper 7 kann bei einer Ausgestaltung ein
integrierter Schaltkreis sein, der zur Ansteuerung des
Halbleiterbauelements 10 dienen kann. Das Halbleiterbauelement 10 und der Trägerkörper 7 sind hier und in der Beschreibung des Verfahrens beispielhaft mit nur jeweils zwei Kontaktschichten 11, 12 bzw. Anschlussschichten
41, 42 dargestellt. Das Verfahren ist aber insbesondere auch dazu geeignet, ein pixeliertes Halbleiterbauelement mit einer Vielzahl von Kontaktschichten herzustellen, das mit einem Trägerkörper mit einer Vielzahl von Anschlussschichten verbunden wird.
Das Halbleiterbauelement 10 zeichnet sich insbesondere dadurch aus, dass die Metall-Verbindungsschicht 4 eine gute Haftung zwischen dem Siliziumsubstrat 5 und der auf der
Halbleiterschichtenfolge 2 angeordneten Siliziumoxidschicht 3 vermittelt. Weiterhin ist die Durchbiegung des
Siliziumsubstrats 5 aufgrund der hohen Temperatur beim direkten Bonden vorteilhaft gering im Vergleich zu direkten Si02-Si02-Direktbonds oder Silizium-Silizium-Direktbonds .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugszeichenliste
1 Aufwachssubstrat
2 Halbleiterschichtenfolge
3 Siliziumoxidschicht
4 Metall-Verbindungsschicht
4a erste Metallschicht
4b zweite Metallschicht
4c Haftschicht
5 Siliziumsubstrat
6 Passivierungsschicht
7 Trägerkörper
8 Strahlungsaustrittsfläche
9 Strahlung
10 Halbleiterbauelement
11 erste Kontaktschicht
12 zweite Kontaktschicht
21 erstes Durchgangsloch
22 zweites Durchgangsloch
31 erster Durchkontakt
32 zweiter Durchkontakt
41 erste Anschlussschicht
42 zweite Anschlussschicht

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Halbleiterbauelements (10) ,
umfassend die Schritte:
- Herstellen einer Halbleiterschichtenfolge (2) auf einem Aufwachssubstrat (1),
- Aufbringen einer Siliziumoxidschicht (3) auf die vom Aufwachssubstrat (1) abgewandte Oberfläche der
Halbleiterschichtenfolge (2),
- Aufbringen einer ersten Metallschicht (4a) auf die Siliziumoxidschicht (3) , wobei die erste Metallschicht Gold, Platin, Kupfer oder Silber aufweist,
- Bereitstellen eines Siliziumsubstrats (5) und
Aufbringen einer zweiten Metallschicht (4b) , die aus dem gleichen Material wie die erste Metallschicht (4a) gebildet ist, auf das Siliziumsubstrat (5) ,
- Verbinden der Halbleiterschichtenfolge (2) mit dem Siliziumsubstrat (5) durch direktes Bonden der ersten Metallschicht an die zweite Metallschicht, wobei die erste Metallschicht (4a) und die zweite Metallschicht (4b) bei einer Temperatur im Bereich zwischen 150 °C und 400 °C in Kontakt gebracht werden, so dass sie eine Metall-Verbindungsschicht (4) ausbilden, und
- Ablösen des Aufwachssubstrats (1) von der
Halbleiterschichtenfolge (2).
2. Verfahren nach Anspruch 1,
wobei das direkte Bonden bei einer Temperatur im Bereich von 200 °C bis 400 °C erfolgt.
3. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die erste Metallschicht (4a) und die zweite Metallschicht (4b) Goldschichten sind.
4. Verfahren nach einem der vorhergehenden Ansprüche,
wobei vor dem Aufbringen der ersten Metallschicht (4a) und/oder der zweiten Metallschicht (4b) eine Haftschicht (4c) aufgebracht wird.
5. Verfahren nach Anspruch 4,
wobei die Haftschicht (4c) eine Titanschicht ist.
6. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Halbleiterschichtenfolge (2) eine erste
Kontaktschicht (11) und eine zweite Kontaktschicht (12) an einer vom Aufwachssubstrat (1) abgewandten Oberfläche aufweist, und wobei in einem weiteren Schritt
Durchgangslöcher (21, 22) erzeugt werden, die sich durch das Siliziumsubstrat (5) , durch die Metall- Verbindungsschicht (4) und durch die Siliziumoxidschicht (3) zu der ersten Kontaktschicht (11) und zweiten
Kontaktschicht (12) erstrecken.
7. Verfahren nach Anspruch 6,
wobei in einem weiteren Schritt eine
Passivierungsschicht (6) auf Wände der Durchgangslöcher (21, 22) aufgebracht wird.
8. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die erste Metallschicht (4a) und die zweite
Metallschicht (4b) jeweils nicht mehr als 20 nm dick sind .
9. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Siliziumoxidschicht (3) vor dem Aufbringen der ersten Metallschicht (4a) durch chemisch-mechanisches Polieren geglättet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Halbleiterschichtenfolge (2) auf einem
Nitridverbindungshalbleiter basiert und das
Aufwachssubstrat (1) ein Saphirsubstrat ist.
11. Verfahren nach einem der vorhergehenden Ansprüche,
wobei das Halbleiterbauelement (10) ein
optoelektronisches Halbleiterbauelement ist.
12. Halbleiterbauelement, umfassend:
- eine Halbleiterschichtenfolge (2), die auf einem
Siliziumsubstrat (5) angeordnet ist, wobei die
Halbleiterschichtenfolge (2) eine erste Kontaktschicht (11) und eine zweite Kontaktschicht (12) an einer dem Siliziumsubstrat (5) zugewandten Oberfläche aufweist,
- eine Siliziumoxidschicht (3) an der dem
Siliziumsubstrat (5) zugewandten Oberfläche der
Halbleiterschichtenfolge (2), und
- eine Metall-Verbindungsschicht (4) zwischen dem
Siliziumsubstrat (5) und der Siliziumoxidschicht (3) , wobei die Metall-Verbindungsschicht (4) Gold, Platin, Kupfer oder Silber aufweist.
13. Halbleiterbauelement nach Anspruch 12,
wobei die Metall-Verbindungsschicht (4) eine Goldschicht umfasst .
14. Halbleiterbauelement nach Anspruch 12 oder 13,
wobei in dem Siliziumsubstrat (5) Durchgangslöcher (21, 22) ausgebildet sind, die sich durch das Siliziumsubstrat (5) , durch die Metall-
Verbindungsschicht (4) und durch die Siliziumoxidschicht (3) zu der ersten Kontaktschicht (11) und zweiten
Kontaktschicht (12) erstrecken, und wobei Wände der Durchgangslöcher (21, 22) mit einer Passivierungsschicht
(6) versehen sind.
15. Halbleiterbauelement nach Anspruch 14,
wobei die Durchgangslöcher (21, 22) mit einem elektrisch leitfähigen Material gefüllt sind, welches die erste
Kontaktschicht (11) und die zweite Kontaktschicht (12) jeweils mit einer Anschlussschicht (41, 42) auf einem Trägerkörper (7) verbindet.
PCT/EP2019/052890 2018-02-13 2019-02-06 Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement Ceased WO2019158416A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/958,055 US11557691B2 (en) 2018-02-13 2019-02-06 Method of manufacturing a semiconductor device and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018103169.6A DE102018103169A1 (de) 2018-02-13 2018-02-13 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102018103169.6 2018-02-13

Publications (1)

Publication Number Publication Date
WO2019158416A1 true WO2019158416A1 (de) 2019-08-22

Family

ID=65433639

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/052890 Ceased WO2019158416A1 (de) 2018-02-13 2019-02-06 Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Country Status (3)

Country Link
US (1) US11557691B2 (de)
DE (1) DE102018103169A1 (de)
WO (1) WO2019158416A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861946B2 (en) 2018-12-19 2024-01-02 Dauntless Labs, Llc Locking system with a lock operable in different modes for allowing access using a sharable digital key

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080146B (zh) * 2021-11-02 2023-12-05 中国电子科技集团公司第三十八研究所 一种低温无压的传感器金属外壳密封方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164431A1 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Method of attaching a light emitting device to a support substrate
US20140014990A1 (en) * 2012-07-12 2014-01-16 Samsung Electronics Co., Ltd. Light-emitting device packages and methods of manufacturing the same
US20140273318A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Method of forming metallic bonding layer and method of manufacturing semiconductor light emitting device therewith

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062111B2 (ja) * 2003-01-31 2008-03-19 信越半導体株式会社 発光素子の製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP2005277372A (ja) * 2004-02-25 2005-10-06 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2009181978A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置およびその製造方法
DE102008038852B4 (de) * 2008-06-03 2024-02-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP6694650B2 (ja) * 2015-09-01 2020-05-20 ローム株式会社 半導体発光素子
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164431A1 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Method of attaching a light emitting device to a support substrate
US20140014990A1 (en) * 2012-07-12 2014-01-16 Samsung Electronics Co., Ltd. Light-emitting device packages and methods of manufacturing the same
US20140273318A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Method of forming metallic bonding layer and method of manufacturing semiconductor light emitting device therewith

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861946B2 (en) 2018-12-19 2024-01-02 Dauntless Labs, Llc Locking system with a lock operable in different modes for allowing access using a sharable digital key

Also Published As

Publication number Publication date
US20210066539A1 (en) 2021-03-04
DE102018103169A1 (de) 2019-08-14
US11557691B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
EP2011142B1 (de) Verfahren zur herstellung eines verbundsubstrats
DE112012005360B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE112014002611B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
WO2009079969A1 (de) Verfahren zum herstellen eines optoelektronischen bauelementes in dünnschichttechnik
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102015121056A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
DE102012111245A1 (de) Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112018003926B4 (de) Optoelektronisches Halbleiterbauelement mit einer Kontaktstruktur und Verfahren zur Herstellung einer Kontaktstruktur für ein optoelektronisches Halbleiterbauelement
DE10350707A1 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE102011014845B4 (de) Licht emittierendes Halbleiterbauteil und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauteils
DE102017107198A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
WO2009156382A2 (de) Verfahren zum herstellen einer thermoelektrischen vorrichtung
WO2019068522A1 (de) Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
DE102018101815A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE10102315B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
DE102017105549B4 (de) Lötbares kontaktpad und verfahren
WO2018162583A1 (de) Halbleiterbauelement und verfahren zur herstellung von mindestens einem halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19705298

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19705298

Country of ref document: EP

Kind code of ref document: A1