[go: up one dir, main page]

EP2332183A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Info

Publication number
EP2332183A1
EP2332183A1 EP09740635A EP09740635A EP2332183A1 EP 2332183 A1 EP2332183 A1 EP 2332183A1 EP 09740635 A EP09740635 A EP 09740635A EP 09740635 A EP09740635 A EP 09740635A EP 2332183 A1 EP2332183 A1 EP 2332183A1
Authority
EP
European Patent Office
Prior art keywords
layer
semiconductor
growth substrate
trenches
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09740635A
Other languages
English (en)
French (fr)
Inventor
Andreas PLÖSSL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2332183A1 publication Critical patent/EP2332183A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors

Definitions

  • the invention relates to a method for producing an optoelectronic semiconductor component and to an optoelectronic semiconductor component.
  • an optoelectronic semiconductor component in which an epitaxial layer sequence is grown on a growth substrate, the epitaxial layer sequence is joined to a substrate opposite the growth substrate by means of a solder layer with a carrier body, and subsequently the growth substrate is detached from the epitaxial layer sequence.
  • a so-called thin-film semiconductor component produced in this way has the advantage that a cost-effective material with good thermal and electrical properties can be selected as the material for the " carrier body, without the strict specifications with regard to the crystal structure and the lattice constant applied to a growth substrate
  • the method has the advantage that the usually expensive growth substrate, for example a GaN or sapphire substrate for growing a nitrite compound semiconductor, can be reused. From the document DE 10 2005 029 246 A1, a suitable solder layer sequence is known with which a semiconductor chip can be connected to a carrier body.
  • the invention has for its object to provide an improved method for producing an optoelectronic semiconductor device and an optoelectronic semiconductor device, which is characterized by improved optical and / or mechanical properties.
  • Epitaxial layer grown on a growth substrate Epitaxial layer grown on a growth substrate.
  • the epitaxial layer sequence is preferably based on a nitrite compound semiconductor.
  • a nitride compound semiconductor in the present context means that the semiconductor layer sequence or at least one layer thereof comprises a III-nitride compound semiconductor material, preferably In x Al y Gai x _ y N, where O ⁇ x ⁇ l, O ⁇ y ⁇ l and x + y ⁇ 1. This material does not necessarily have to be mathematically exact
  • composition according to the above formula may have one or more dopants as well as additional ingredients that are the characteristic essentially do not change the physical properties of the In x Al y Ga x - y N material.
  • the above formula contains only the essential constituents of the crystal lattice (In, Al, Ga, N), even if these may be partially replaced by small amounts of other substances.
  • the epitaxial layer sequence of the optoelectronic semiconductor component contains, for example, an n-region on one side facing the growth substrate, which comprises one or more n-doped layers.
  • the epitaxial layer sequence contains a p-region which contains one or more p-doped layers.
  • the n-region and the p-region may each also contain one or more undoped layers.
  • an active layer is preferably arranged, which may in particular be a radiation-emitting layer of an LED or a semiconductor laser.
  • the active layer may be formed, for example, as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure.
  • the term quantum well structure does not include information about the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the growth substrate may be, in particular, a sapphire substrate or, alternatively, a GaN substrate.
  • a contact layer in particular a reflective contact layer, is preferably applied to the epitaxial layer sequence.
  • the contact layer serves for electrical connection of the semiconductor material, in particular for producing an ohmic contact with the semiconductor material.
  • the contact layer may in particular contain or consist of Al, Ag, Au or Pt.
  • the contact layer may optionally be patterned photolithographically.
  • a barrier layer is preferably applied on the contact layer.
  • the barrier layer has the function of preventing diffusion of the material of a subsequently applied solder layer into the contact layer.
  • the epitaxial layer sequence is patterned into individual semiconductor bodies by creating trenches in the epitaxial layer sequence. Through the trenches is the
  • Epitaxial layer sequence preferably completely cut through, d. H. the trenches extend from the surface of the epitaxial layer sequence opposite the growth substrate, including the contact layer and barrier layer deposited thereon, to the growth substrate.
  • the trenches can be produced, for example, by means of an etching process.
  • the semiconductor bodies separated by the trenches each have side flanks which adjoin the trenches.
  • a dielectric layer is applied at least to the side flanks of the semiconductor bodies exposed in the trenches.
  • the dielectric layer may also cover the growth substrate exposed in the trenches.
  • the dielectric layer is first applied over the entire surface of the composite of the growth substrate and the semiconductor bodies, so that the dielectric layer covers the semiconductor bodies with the contact layer and the barrier layer applied thereto, the side edges of the semiconductor bodies, and the growth substrate exposed in the trenches.
  • the dielectric layer is preferably structured such that it has an opening in the region of the previously applied barrier layer.
  • the dielectric layer is preferably one
  • Silicon nitride layer for example in a non-stoichiometric composition SiN x , or a silicon oxide, for example SiO 2 or SiO 2 : P 2 O 5 .
  • an adhesion promoter and / or wetting layer is applied to the dielectric layer.
  • the adhesion promoter and / or wetting layer has the function of improving the adhesion and / or wetting of a solder layer following the dielectric layer.
  • the adhesion promoter and / or wetting layer may in particular contain or consist of Ti.
  • a first part of a solder layer is applied to the semiconductor bodies and in the trenches between the semiconductor bodies. The first part of the solder layer is preferably over the entire surface of the composite of the
  • the first part of the solder layer thus extends over the semiconductor bodies, over the side edges of the semiconductor bodies and in the trenches between the semiconductor bodies via the previously applied layers.
  • the first part of the solder layer does not necessarily have to be a single layer, but may also be a layer system of several solder components.
  • the solder layer may comprise an Sn layer, a Ti layer and an Au layer starting from the adhesion promoter and / or wetting layer arranged thereunder.
  • the Sn layer represents a first component of the solder with which the semiconductor bodies are later connected to a carrier body.
  • the subsequent Ti layer forms a barrier layer and the Au layer serves as an oxidation protection layer.
  • the barrier layer of Ti disposed between the oxidation protection layer of Au and the Sn layer prevents diffusion of Sn into the subsequent Au layer.
  • a second part of a solder layer is applied to a carrier body, which is to be connected to the semiconductor bodies later.
  • the carrier body may be a germanium carrier body.
  • the second part of the solder layer may in particular comprise Au.
  • One or more intermediate layers may be arranged between the carrier and the second part of the solder layer.
  • a contact layer can be applied to the carrier which, for example, electrically connects the semiconductor material of a germanium carrier to the subsequent metal layers.
  • an adhesion promoter and / or wetting layer can be arranged on the contact layer.
  • it may be a layer system of a Pt layer and an Sn layer.
  • the semiconductor bodies are subsequently connected to the carrier body by means of the solder layer on a side remote from the growth substrate.
  • the first part of the solder layer which is applied to the composite of the growth substrate and the semiconductor bodies, and the second part of the solder layer, which is applied to the carrier body, fuse together.
  • the first part of the solder layer Sn and the second part of the solder layer Au may include Au, wherein the first part of the solder layer and the second part of the solder layer merge during the soldering process to form an AuSn compound.
  • the trenches between the Halbleiter analysesh are filled by the solder layer.
  • the amounts of the first part of the solder layer and the second part of the solder layer are thus dimensioned such that enough solder material is formed in the soldering process that the trenches between the semiconductor bodies can be completely filled.
  • the semiconductor bodies are advantageously connected to the carrier body at a side opposite the growth substrate. Due to the fact that the trenches originally present between the semiconductor bodies are complete are filled by the solder layer, the resulting composite no voids between the semiconductor bodies.
  • the growth substrate is detached from the semiconductor bodies.
  • Stripping of the growth substrate is preferably carried out by a laser lift-off method, which can be used in particular when the growth substrate is a sapphire substrate.
  • the semiconductor material is irradiated through the substrate with laser radiation, wherein the absorption of the laser radiation in the semiconductor layer is substantially greater than in the substrate. Due to the high absorption in the semiconductor material, the laser radiation is absorbed near the surface in the semiconductor layer and leads there to a
  • Lot Mrs which fills the trenches between the semiconductor bodies, stabilized.
  • the dielectric layer applied to at least the sidewalls of the semiconductor bodies is stabilized and protected in the process of detaching the growth substrate from the solder layer.
  • the method is after the application of the dielectric layer and in particular before the application of a bonding agent and / or
  • the mirror layer may in particular be a metal or a Have metal compound.
  • the mirror layer may contain or consist of Ag, Pt, Al or Rh.
  • the mirror layer runs at least over the side edges of the semiconductor bodies.
  • the dielectric layer isolates the mirror layer from the side edges of the semiconductor bodies and thus prevents a short circuit between the n-region and the p-region of the semiconductor bodies.
  • the mirror layer on the dielectric layer has in the finished optoelectronic
  • Semiconductor devices have the advantage that the radiation emitted by the active layer in the direction of the side edges of the Halbleiterk ⁇ rper emitted radiation is reflected back and optionally coupled out after one or more further reflections in the semiconductor body at a radiation exit side. In this way, the radiation extraction at the radiation exit side is increased.
  • the improvement of the radiation decoupling by the mirror layer in the region of the side edges of the semiconductor bodies is particularly effective if the side edges of the semiconductor bodies produced by the etching process are inclined, ie. H. are etched obliquely and in particular not perpendicular to the original growth substrate.
  • a protective layer is preferably applied to the mirror layer before, for example, the adhesion promoter and / or wetting layer and the subsequent solder layer are applied.
  • the protective layer protects the mirror layer from interactions with the subsequent layers, in particular the solder layer.
  • the protective layer may in particular be a dielectric layer of a silicon nitride or a silicon oxide act.
  • the protective layer may be formed from the same material as the previously applied dielectric layer on which the mirror layer is arranged.
  • the protective layer does not necessarily have to be electrically insulating so that, for example, it may also comprise a metal or a metal compound such as TiW: N, Ti or Ni.
  • the solder layer is removed after detachment of the growth substrate from the trenches between the semiconductor bodies.
  • the removal of the solder layer from the trenches between the semiconductor bodies can be effected in particular by means of an etching process, which takes place from the side of the original growth substrate opposite the carrier body.
  • the solder layer remains after the detachment of the growth substrate in the trenches between the semiconductor chips and is therefore not removed.
  • the semiconductor chips with the layers applied thereto are protected and stabilized by the solder layer, in particular on the side flanks.
  • further process steps can be facilitated, for example, lacquering processes in photolithography.
  • the composite of the carrier body with the applied semiconductor bodies can subsequently be transformed into individual ones
  • semiconductor devices are broken. In this way, semiconductor devices can be produced which contain one or more semiconductor bodies.
  • solder layer has not previously been removed from the trenches, it protects the epitaxial layer sequence advantageous against mechanical damage during assembly of the semiconductor chips.
  • an optoelectronic semiconductor component which has at least one semiconductor body which is connected to a main surface of a carrier body by means of a solder layer can be produced by the method described above, the side flanks of the semiconductor body running obliquely or perpendicular to the main surface of the carrier body being provided with a dielectric layer , And on the dielectric layer, a mirror layer is applied.
  • the mirror layer has the advantage that radiation emitted in the direction of the side flanks is reflected back, in order preferably to be at the
  • the optoelectronic semiconductor component is in particular free of a growth substrate.
  • the optoelectronic semiconductor component is preferably a so-called thin-film semiconductor component, in which the epitaxial layer sequence is connected to a carrier body which is not identical to the growth substrate.
  • the opposite to the carrier body Main surface of the optoelectronic semiconductor device to be the n-side of the Epitaxie WegenUSD and serve as a radiation decoupling surface.
  • the surface of the semiconductor body opposite the carrier body can be structured or roughened.
  • FIG. 1 shows a schematic representation of a cross section through the growth substrate with the layers applied thereon in an intermediate step of a first exemplary embodiment of the method
  • FIG. 2 shows a schematic representation of a cross section through the growth substrate with the semiconductor bodies arranged thereon in an intermediate step of the first exemplary embodiment of the method
  • FIG. 3 shows a schematic illustration of a cross section through the carrier body and the growth substrate with the semiconductor bodies arranged thereon in an intermediate step of the first exemplary embodiment of FIG
  • FIG. 4 shows a schematic illustration of a cross section through the composite of the carrier body and the growth substrate with the semiconductor bodies arranged thereon in an intermediate step of the first exemplary embodiment of the method
  • FIG. 5 shows a schematic representation of a cross section through the composite of the carrier body and the semiconductor bodies after the detachment of the growth substrate at an intermediate step of the first embodiment of the method
  • FIG. 6 a schematic representation of a cross section through the composite of the carrier body and the semiconductor bodies after removal of the solder layer in an intermediate step of the first embodiment of the method
  • FIG. 7 shows a schematic illustration of an optoelectronic semiconductor component according to the first exemplary embodiment
  • FIG. 8 shows a schematic representation of a cross section through the carrier body and the growth substrate with the semiconductor bodies arranged thereon in a
  • Figure 9 is a schematic representation of a cross section through the composite of the carrier body and the
  • FIG. 10 shows a schematic illustration of a cross section through the composite of the carrier body and the semiconductor bodies after the detachment of the growth substrate at an intermediate step of the second exemplary embodiment of the method
  • FIG. 11 shows a schematic illustration of a cross section through the composite of the carrier body and the semiconductor bodies after removal of the solder layer in an intermediate step of the second embodiment of the method
  • Figure 12 is a schematic representation of an optoelectronic semiconductor device according to the second embodiment.
  • an epitaxial layer sequence 5 has been grown on a growth substrate 1.
  • the epitaxial layer sequence 5 can in particular one on one
  • the epitaxial layer sequence 5 has, for example, an n-region 2 on the side of the Growth substrate 1 and a p-region 4 facing away from the growth substrate.
  • the n-region 2 may include one or more n-doped layers
  • the p-region 4 may include one or more p-doped layers.
  • an active layer 3 in particular a radiation-emitting active layer.
  • the epitaxial layer sequence 5 may also each contain one or more undoped layers in the n-region 2, in the active layer 3 and in the p-region 4.
  • the growth substrate 1 may be a sapphire or GaN wafer.
  • the contact layer 6 is preferably a reflective contact layer which contains or consists of, for example, Al, Ag or Au.
  • the metallic contact layer 6 forms an electrical
  • the barrier layer 7 serves, in particular, as a diffusion barrier, around the contact layer 6 before the diffusion of constituents of subsequently applied layers, especially a solder layer to protect.
  • a barrier layer 7 in particular, a TiW: N layer is suitable.
  • trenches 9 have been produced in the epitaxial layer sequence 5, which extend from the side of the epitaxial layer sequence 5 opposite the growth substrate 1, including the contact layer 6 and the barrier layer 7 applied thereto, to the growth substrate 1.
  • the trenches can be produced, for example, by means of an etching process.
  • the side flanks 10 do not necessarily have to run perpendicular to the growth substrate 1, as shown in FIG. 2, but may in particular also run obliquely to the growth substrate.
  • a dielectric layer 11 was applied to the semiconductor bodies 8.
  • the dielectric layer 11 extends in particular over the side edges 10 of the semiconductor body "8 and insulates electrically from subsequently applied further layers.
  • the dielectric layer 11 was structured so that at least a portion of the surface of the semiconductor body 8 facing away from the growth substrate 1 free of the dielectric Layer 11 is to allow an electrical connection of the semiconductor body 8 provided with the contact layer 6 and the barrier layer 7 to further electrically conductive layers As shown in FIG the dielectric layer 11 from an edge region of the semiconductor body 8 over the side edges 10 of the semiconductor body 8 and also covers the growth substrate 1 in the trenches 9 between the semiconductor bodies 8.
  • the dielectric layer 11 may in particular a
  • Silicon nitride layer in particular in a non-stoichiometric composition SiN x , or a silicon oxide, for example SiO 2 or SiO 2 IP 2 O 5 be.
  • a layer 12 which serves as a bonding agent and / or wetting layer, and a first part 13a of a solder layer are applied.
  • the adhesion promoter and / or wetting layer 12 and the solder layer can each be formed from one or more partial layers.
  • the adhesion promoter and / or wetting layer 12 may in particular contain or consist of Ti.
  • the first part of the solder layer 13a advantageously comprises three sub-layers in the order Sn, Ti and Au. to
  • the Sn sub-layer following the primer and wetting layer 12 contains Sn as the first component of the solder layer y, which later forms when the first part 13a and the second part 13b of the solder layer merge.
  • the sub-layer of Sn is preferably provided with a diffusion barrier of Ti and an oxidation protection layer of Au.
  • the oxidation protection layer of Au protects the Sn layer from oxidation, whereby the Sn layer between the Sn layer and the outer layer
  • Layer arranged Ti layer prevents diffusion of Sn in the Au layer.
  • the adhesion promoter and / or wetting layer 12 and the first part of the solder layer 13a are preferably arranged on the entire composite of the growth substrate 1, the semiconductor bodies 8 and the previously applied layers, ie they cover that of the dielectric
  • a second part of the solder layer 13b is located on a carrier body 14 with which the semiconductor bodies 8 are to be connected at a side facing away from the growth substrate 1.
  • the second part of the solder layer 13b on the carrier body 14 may be, for example, an Au layer.
  • the first part of the solder layer 13a on the semiconductor bodies 8 and the second part of the solder layer 13b on the carrier body 14 fuse together to form a solder layer of a metal alloy.
  • the first part of the solder layer 13a contains predominantly Sn and the second part of the solder layer 13b Au, wherein the two constituents of the solder layer merge to form an AuSn alloy during the soldering process.
  • the carrier body 14 which may in particular be a germanium carrier, and the second part of the solder layer 13b, further layers 15, 16, 17 are preferably arranged.
  • the carrier body 14 is preferably with a
  • Contact layer 15 made of a metal or a metal alloy, which makes an electrical contact to the carrier body 14.
  • Adhesive layer 16 and / or a wetting layer 17 follow.
  • the primer layer 16 may include Ti and the wetting layer 17 Pt.
  • FIG. 4 shows the composite of the carrier body 14 on the one side and the growth substrate 1 with the semiconductor bodies 8 on the other side after the soldering process.
  • the first part of the solder layer 13 a and the second part of the solder layer 13 b are fused into a solder layer 13.
  • solder layer 13 may contain AuSn, but the compound may also contain other components from the intermediate layers optionally incorporated in the solder layer system, such as Ti.
  • the trenches 9 between the semiconductor bodies are advantageously completely filled by the solder layer 13.
  • the layer thicknesses of the previously applied parts of the solder layer are dimensioned so that a sufficiently thick solder layer 13 is formed, which can completely fill the trenches 9 between the semiconductor chips 8.
  • a stable bond is formed between the carrier body 14 and the semiconductor bodies 8, which is advantageous for the subsequent detachment of the growth substrate 1 from the semiconductor bodies 8.
  • a sufficient amount of flowable solder 13 between the support 14 and the semiconductor bodies 8 has the advantage that any unevenness at the joining surfaces that may be present can be compensated.
  • the solder layer 13 in particular also stabilizes the dielectric layer 11 on the side flanks 10 of the semiconductor bodies 8.
  • the detachment can take place by means of a laser lift-off method.
  • the laser lift-off method is known per se from document WO 03065420 A2 cited in the introduction and is therefore not explained in detail.
  • the detachment of the growth substrate can take place, for example, by ion implantation of hydrogen ions and subsequent temperature treatment.
  • the solder layer 13 can be removed between the semiconductor bodies 8.
  • the removal of the solder layer 13 can take place, for example, by means of an etching process.
  • Lot est 13 advantageous as a stabilizing and protective layer.
  • the surfaces 18 of the semiconductor bodies 8 which face the original growth substrate and serve as radiation decoupling surfaces in the finished optoelectronic semiconductor component can be roughened with a further etching process in order to prevent multiple total reflections within the semiconductor bodies 8 and thus improve the radiation decoupling.
  • surface of the semiconductor body 8 may further comprise a contact layer 20th be applied to make electrical contact with the n-region of the semiconductor body 8.
  • the carrier body 14 with the semiconductor bodies 8 arranged thereon can be singulated in a further method step by dicing along the trenches 9 between the semiconductor chips, as indicated by the dashed line 19 in FIG. 5, to individual optoelectronic semiconductor components having one or more semiconductor bodies 8.
  • the optoelectronic semiconductor component completed in this way is shown in FIG.
  • the optoelectronic semiconductor component may in particular be an LED or a semiconductor laser.
  • the optoelectronic semiconductor component does not have a growth substrate, heat generated in the semiconductor body 8 can be dissipated effectively to the carrier body 14.
  • FIG. 8 shows the carrier body 14 and the growth substrate 1 with the layer systems applied thereto before the soldering process is carried out.
  • Contact layer 15 corresponds to the layer system shown in FIG.
  • the layer system applied to the growth substrate 1 in this exemplary embodiment differs from the exemplary embodiment illustrated in FIG. 3 in that a mirror layer 21 has been applied to the dielectric layer 11 for the first part of the solder layer 13a before the application of the adhesion promoter and / or wetting layer 12 ,
  • the mirror layer 21 is structured like the underlying dielectric layer 11, i. H. it preferably extends from the surface of the semiconductor body 8 facing away from the growth substrate 1 along the side flanks 10 of the semiconductor bodies 8 and in the trenches 9 between the semiconductor bodies 8 via the dielectric layer 11.
  • the mirror layer 21 may in particular contain or consist of Ag, Pt, Al and / or Rh.
  • it may contain two partial layers of Pt and Ag.
  • a protective layer 22 is applied on the mirror layer 21, a protective layer 22 is applied.
  • the protective layer 22 protects the reflective layer 21 from reacting with one of the following layers and / or diffusion of components of the subsequent layers in the 'mirror layer 21.
  • the protective layer 22 may as the dielectric layer 11, for example a layer of silicon nitride or silicon oxide be.
  • the protective layer 22 may also comprise a metal or a metal alloy.
  • the protective layer 22 is structured like the underlying mirror layer 21 and the underlying dielectric layer 11. As in the exemplary embodiment described in FIG. 3, an adhesion promoter and / or wetting layer 12 and the first part of the solder layer 13a are applied to the protective layer 22.
  • FIGS. 9, 10 and 11 correspond, with regard to their implementation and the advantageous embodiments, to FIGS. 4, 5 and 6 described in connection with the first exemplary embodiment and will therefore not be explained in greater detail.
  • the carrier body 14 is connected to the composite of the growth substrate 1 and the semiconductor bodies 8, the first part of the solder layer and the second part of the solder layer merging to form a solder layer 13, which surrounds the trenches 9 between the semiconductor bodies 8 completely filled.
  • the growth substrate was detached from the semiconductor bodies 8.
  • solder layer 13 is removed from the trenches 9 between the semiconductor bodies 8 and the carrier body 14 optionally separated by dicing along the trenches 9 between the semiconductor bodies 8 to form individual semiconductor components.
  • the optoelectronic semiconductor component produced in this way is shown in FIG.
  • the semiconductor body 8 of the optoelectronic Semiconductor device has no growth substrate, but is advantageously connected to a support body 14 on a side opposite the original growth substrate side.
  • the carrier body 14 can be optimized in particular with regard to its thermal and electrical properties, without having to meet the stringent requirements with regard to the crystal structure and the lattice constant to a growth substrate.
  • the carrier body 14 may be a germanium carrier body.
  • the side flanks 10 of the semiconductor body 8 of the optoelectronic semiconductor component are advantageously highly reflective due to the mirror layer 21 for the radiation emitted by the active layer 3 of the semiconductor body 8. Radiation emitted by the active layer 3 in the direction of the side flanks 10 is advantageously reflected back by the mirror layer 11 and optionally coupled out of the semiconductor body 8 after one or more further reflections at the radiation exit side 18. Furthermore, radiation emitted in the direction of the carrier body 14 is advantageously reflected by the reflective contact layer 6 toward the radiation decoupling surface 18.
  • the optoelectronic semiconductor component is therefore characterized by improved light extraction from the radiation outcoupling side.

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements angegeben, bei dem eine Epitaxieschichtenfolge (5), eine Kontaktschicht (6) und eine Barriereschicht (7) auf ein Aufwachssubstrat (1) aufgewachsen werden, und die Epitaxieschichtenfolge (5) zu einzelnen Halbleiterkörpern (8) durch Erzeugen von Gräben (9) in der Epitaxieschichtenfolge (5) strukturiert wird. Nachfolgend wird eine dielektrische Schicht (11) und vorzugsweise eine Spiegelschicht (21) zumindest auf die in den Gräben (9) freigelegten Seitenflanken (10) der Halbleiterkörper (8) aufgebracht. Nachfolgend werden die Halbleiterkörper (8) an einer von dem Aufwachssubstrat (1) abgewandten Seite mit einem Trägerkörper (14) mittels einer Lotschicht (13) verbunden, wobei die Gräben (9) zwischen den Halbleiterkörpern (8) von der Lotschicht (13) aufgefüllt werden, und das Aufwachssubstrat (1) wird nachfolgend abgelöst.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und ein optoelektronisches Halbleiterbauelement .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2008 050 573.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Aus der Druckschrift WO 03/065420 ist ein Verfahren zur
Herstellung eines optoelektronischen Halbleiterbauelements bekannt, bei dem eine Epitaxieschichtenfolge auf ein Aufwachssubstrat aufgewachsen wird, die Epitaxieschichtenfolge an einer dem Aufwachssubstrat gegenüberliegenden Seite mittels einer Lotschicht mit einem Trägerkörper verbunden wird, und nachfolgend das Aufwachssubstrat von der Epitaxieschichtenfolge abgelöst wird. Ein auf diese Weise hergestelltes so genanntes Dünnfilm-Halbleiterbauelement hat den Vorteil, dass als Material für den" Trägerkörper ein kostengünstiges Material mit guten thermischen und elektrischen Eigenschaften ausgewählt werden kann, ohne die strengen Vorgaben hinsichtlich der Kristallstruktur und der Gitterkonstante, die an ein Aufwachssubstrat gestellt sind, erfüllen zu müssen. Weiterhin hat das Verfahren den Vorteil, dass das in der Regel teure Aufwachssubstrat , beispielsweise ein GaN- oder Saphirsubstrat zum Aufwachsen eines Nitritverbindungshalbleiters, wiederverwendet werden kann. Aus der Druckschrift DE 10 2005 029 246 Al ist eine geeignete Lötschichtenfolge bekannt, mit der ein Halbleiterchip mit einem Trägerkörper verbunden werden kann.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und ein optoelektronisches Halbleiterbauelement anzugeben, das sich durch verbesserte optische und/oder mechanische Eigenschaften auszeichnet.
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements gemäß Patentanspruch 1 und ein optoelektronisches Halbleiterbauelement gemäß Patentanspruch 10 gelöst. Vorteilhafte Ausgestaltungen und
Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche .
Bei dem Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements wird zunächst eine
Epitaxieschichtenfolge auf ein Aufwachssubstrat aufgewachsen.
Die Epitaxieschichtenfolge basiert vorzugsweise auf einem Nitritverbindungshalbleiter. „Auf einem Nitridverbindungshalbleiter basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III -Nitrid- Verbindungshalbleitermaterial , vorzugsweise InxAlyGai-x_yN umfasst, wobei O ≤ x ≤ l, O ≤ y ≤ l und x + y < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des InxAlyGai-x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Die Epitaxieschichtenfolge des optoelektronischen Halbleiterbauelements enthält beispielsweise auf einer dem Aufwachssubstrat zugewandten Seite einen n-Bereich, der eine oder mehrere n-dotierte Schichten umfasst . Auf einer vom AufwachsSubstrat abgewandten Seite enthält die Epitaxieschichtenfolge einen p-Bereich, der eine oder mehrere p-dotierte Schichten enthält. Der n-Bereich und der p-Bereich können jeweils auch eine oder mehrere undotierte Schichten enthalten.
Zwischen dem n-Bereich und dem p-Bereich ist vorzugsweise eine aktive Schicht angeordnet, bei der es sich insbesondere um eine strahlungsemittierende Schicht einer LED oder eines Halbleiterlasers handeln kann. Die aktive Schicht kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die Bezeichnung Qμantentopfstruktur umfasst dabei jegliche Struktur, bei der Ladungsträger durch
Einschluss (Confinement) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Im Fall einer Epitaxieschichtenfolge aus einem Nitritverbindungshalbleitermaterial kann es sich bei dem Aufwachssubstrat insbesondere um ein Saphirsubstrat oder alternativ um ein GaN-Substrat handeln.
Nach dem Aufwachsen der Epitaxieschichtenfolge auf das Aufwachssubstrat wird vorzugsweise eine KontaktSchicht, insbesondere eine reflektierende Kontaktschicht, auf die Epitaxieschichtenfolge aufgebracht . Die Kontaktschicht dient zum elektrischen Anschluss des Halbleitermaterials, insbesondere zur Herstellung eines ohmschen Kontakts mit dem Halbleitermaterial. Die Kontaktschicht kann insbesondere Al, Ag, Au oder Pt enthalten oder daraus bestehen. Die Kontaktschicht kann gegebenenfalls fotolithografisch strukturiert werden.
Auf die Kontaktschicht wird vorzugsweise eine Barriereschicht aufgebracht . Die Barriereschicht hat insbesondere die Funktion, eine Diffusion des Materials einer nachfolgend aufgebrachten Lotschicht in die Kontaktschicht zu verhindern.
In einem nachfolgenden Verfahrensschritt wird die Epitaxieschichtenfolge zu einzelnen Halbleiterkörpern durch Erzeugen von Gräben in der Epitaxieschichtenfolge strukturiert. Durch die Gräben wird die
Epitaxieschichtenfolge vorzugsweise vollständig durchtrennt, d. h. die Gräben erstrecken sich von der dem Aufwachssubstrat gegenüberliegenden Oberfläche der Epitaxieschichtenfolge einschließlich der darauf aufgebrachten Kontaktschicht und Barriereschicht bis zum Aufwachssubstrat.
Die Gräben können beispielsweise mittels eines Ätzprozesses erzeugt werden. Die durch die Gräben getrennten Halbleiterkörper weisen jeweils Seitenflanken auf, die an die Gräben angrenzen. In einem weiteren Verfahrensschritt wird eine dielektrische Schicht zumindest auf die in den Gräben freigelegten Seitenflanken der Halbleiterkörper aufgebracht . Die dielektrische Schicht kann insbesondere auch das in den Gräben freigelegte Aufwachssubstrat bedecken. Beispielsweise wird die dielektrische Schicht zunächst ganzflächig auf den Verbund aus dem Aufwachssubstrat und den Halbleiterkörpern aufgebracht, sodass die dielektrische Schicht die Halbleiterkörper mit der darauf aufgebrachten Kontaktschicht und der Barriereschicht, die Seitenflanken der Halbleiterkörper und das in den Gräben freigelegte Aufwachssubstrat bedeckt. Um einen elektrischen Anschluss der Halbleiterkörper zu ermöglichen, wird die dielektrische Schicht vorzugsweise so strukturiert, dass sie eine Öffnung im Bereich der zuvor aufgebrachten Barriereschicht aufweist.
Die dielektrische Schicht ist vorzugsweise eine
Siliziumnitritschicht, beispielsweise in einer nicht- stöchiometrischen Zusammensetzung SiNx, oder ein Siliziumoxid, beispielsweise SiO2 oder SiO2: P2O5.
Bei einer Ausgestaltung wird nach dem Aufbringen und gegebenenfalls der Strukturierung der dielektrischen Schicht eine Haftvermittler- und/oder Benetzungsschicht auf die dielektrische Schicht aufgebracht. Die Haftvermittler- und/oder Benetzungsschicht hat die Funktion, die Haftung und/oder die Benetzung einer der dielektrischen Schicht nachfolgenden Lotschicht zu verbessern. Die Haftvermittler- und/oder Benetzungsschicht kann insbesondere Ti enthalten oder daraus bestehen. Nachfolgend wird ein erster Teil einer Lotschicht auf die Halbleiterkörper und in den Gräben zwischen den Halbleiterkörpern aufgebracht. Der erste Teil der Lotschicht wird vorzugsweise ganzflächig auf den Verbund aus dem
Aufwachssubstrat, den Halbleiterkörpern und den bereits zuvor aufgebrachten Schichten aufgebracht . Der erste Teil der Lotschicht verläuft also über die Halbleiterkörper, über die Seitenflanken der Halbleiterkörper und in den Gräben zwischen den Halbleiterkörpern über die zuvor aufgebrachten Schichten.
Bei dem ersten Teil der Lotschicht muss es sich nicht notwendigerweise um eine Einzelschicht handeln, sondern sie kann auch ein Schichtsystem aus mehreren Lotbestandteilen sein. Beispielsweise kann die Lotschicht ausgehend von der darunter angeordneten Haftvermittler- und/oder Benetzungsschicht eine Sn-Schicht, eine Ti-Schicht und eine Au-Schicht umfassen. Die Sn-Schicht stellt eine erste Komponente des Lots, mit dem die Halbleiterkörper später mit einem Trägerkörper verbunden werden, dar. Die darauf folgende Ti-Schicht bildet eine Barriereschicht aus und die Au-Schicht dient als Oxidationsschutzschicht . Die zwischen der Oxidationsschutzschicht aus Au und der Sn-Schicht angeordnete Barriereschicht aus Ti verhindert eine Diffusion von Sn in die nachfolgende Au-Schicht.
Ein zweiter Teil einer Lotschicht wird auf einen Trägerkörper, der später mit den Halbleiterkörpern verbunden werden soll, aufgebracht. Beispielsweise kann es sich bei dem Trägerkörper um einen Germanium-Trägerkörper handeln. Der zweite Teil der Lotschicht kann insbesondere Au aufweisen. Zwischen dem Träger und dem zweiten Teil der Lotschicht können eine oder mehrere Zwischenschichten angeordnet sein. Insbesondere kann auf den Träger eine Kontaktschicht aufgebracht sein, die beispielsweise das Halbleitermaterial eines Germanium-Trägers elektrisch mit den nachfolgenden Metallschichten verbindet. Auf die KontaktSchicht können wie auf den Halbleiterkörpern eine Haftvermittler- und/oder Benetzungsschicht angeordnet sein. Beispielsweise kann es sich dabei um ein Schichtsystem aus einer Pt-Schicht und einer Sn-Schicht handeln.
Nachfolgend werden die Halbleiterkörper an einer von dem Aufwachssubstrat abgewandten Seite mit dem Trägerkörper mittels der LotSchicht verbunden.
Bei dem Lötvorgang verschmelzen der erste Teil der Lotschicht, der auf den Verbund aus dem Aufwachssubstrat und den Halbleiterkörpern aufgebracht ist, und der zweite Teil der Lotschicht, der auf den Trägerkörper aufgebracht ist, miteinander. Beispielsweise kann der erste Teil der Lotschicht Sn und der zweite Teil der Lotschicht Au enthalten, wobei der erste Teil der Lotschicht und der zweite Teil der Lotschicht während des Lötvorgangs zu einer AuSn- Verbindung verschmelzen.
Bei dem Lötvorgang werden die Gräben zwischen den Halbleiterkörperh von der Lotschicht aufgefüllt. Die Mengen des ersten Teils der Lotschicht und des zweiten Teils der Lotschicht sind also derart bemessen, dass bei dem Lötvorgang genügend Lotmaterial gebildet wird, dass die Gräben zwischen den Halbleiterkörpern vollständig ausgefüllt werden können. Nach dem Lötvorgang sind die Halbleiterkörper vorteilhaft an einer dem Aufwachssubstrat gegenüberliegenden Seite mit dem Trägerkörper verbunden. Dadurch, dass die ursprünglich zwischen den Halbleiterkörpern vorhandenen Gräben vollständig von der Lotschicht aufgefüllt sind, weist der so entstandene Verbund keine Hohlräume zwischen den Halbleiterkörpern auf .
Bei einem weiteren Verfahrensschritt wird das Aufwachssubstrat von den Halbleiterkörpern abgelöst. Das
Ablösen des Aufwachssubstrats erfolgt vorzugsweise mit einem Laser-Lift-Off-Verfahren, das insbesondere angewandt werden kann, wenn es sich bei dem Aufwachssubstrat um ein Saphirsubstrat handelt. Bei dem Laser-Lift-Off-Verfahren wird das Halbleitermaterial durch das Substrat hindurch mit Laserstrahlung bestrahlt, wobei die Absorption der Laserstrahlung in der Halbleiterschicht wesentlich größer ist als in dem Substrat . Die Laserstrahlung wird aufgrund der hohen Absorption im Halbleitermaterial grenzflächennah in der Halbleiterschicht absorbiert und führt dort zu einer
MaterialZersetzung, durch die die Halbleiterkörper von dem Aufwachssubstrat getrennt werden.
Der Verbund aus dem Trägerkörper und den Halbleiterkörpern wird beim Ablösen des Aufwachssubstrats vorteilhaft durch die
Lotschicht, welche die Gräben zwischen den Halbleiterkörpern auffüllt, stabilisiert. Insbesondere wird die zumindest auf die Seitenflanken der Halbleiterkörper aufgebrachte dielektrische Schicht beim Vorgang des Ablösens des Aufwachssubstrats von der Lotschicht stabilisiert und geschützt .
Bei einer bevorzugten Ausgestaltung des Verfahrens wird nach dem Aufbringen der dielektrischen Schicht und insbesondere vor dem Aufbringen einer Haftvermittler- und/oder
Benetzungsschicht und der nachfolgenden Lotschicht eine Spiegelschicht auf die dielektrische Schicht aufgebracht. Die Spiegelschicht kann insbesondere ein Metall oder eine Metallverbindung aufweisen. Beispielsweise kann die Spiegelschicht Ag, Pt, Al oder Rh enthalten oder daraus bestehen. Die Spiegelschicht verläuft wie die zuvor aufgebrachte dielektrische Schicht zumindest über die Seitenflanken der Halbleiterkörper. Durch die dielektrische Schicht wird die Spiegelschicht von den Seitenflanken der Halbleiterkörper isoliert und auf diese Weise ein Kurzschluss zwischen dem n-Bereich und dem p-Bereich der Halbleiterkörper verhindert. Die Spiegelschicht auf der dielektrischen Schicht hat bei den fertiggestellten optoelektronischen
Halbleiterbauelementen den Vorteil, dass die von der Strahlungsemittierenden aktiven Schicht in Richtung der Seitenflanken der Halbleiterkδrper emittierte Strahlung zurück reflektiert und gegebenenfalls nach einer oder mehreren weiteren Reflektionen im Halbleiterkörper an einer Strahlungsaustrittsseite ausgekoppelt wird. Auf diese Weise wird die Strahlungsauskopplung an der Strahlungsaustrittsseite erhöht.
Die Verbesserung der Strahlungsauskopplung durch die Spiegelschicht im Bereich der Seitenflanken der Halbleiterkörper ist besonders effektiv, wenn die durch den Ätzprozess erzeugten Seitenflanken der Halbleiterkörper geneigt sind, d. h. schräg und insbesondere nicht senkrecht zum ursprünglichen Aufwachssubstrat geätzt sind.
Nach dem Aufbringen der Spiegelschicht wird vorzugsweise eine Schutzschicht auf die Spiegelschicht aufgebracht, bevor beispielsweise die Haftvermittler- und/oder Benetzungsschicht und die nachfolgende LotSchicht aufgebracht werden. Die
Schutzschicht schützt die Spiegelschicht vor Wechselwirkungen mit den nachfolgenden Schichten, insbesondere der Lotschicht. Bei der Schutzschicht kann es sich insbesondere um eine dielektrische Schicht aus einem Siliziumnitrit oder einem Siliziumoxid handeln. Beispielsweise kann die Schutzschicht aus dem gleichen Material gebildet sein wie die zuvor aufgebrachte dielektrische Schicht, auf der die Spiegelschicht angeordnet ist. Die Schutzschicht muss aber nicht notwendigerweise elektrisch isolierend sein, sodass sie beispielsweise auch ein Metall oder eine Metallverbindung wie beispielsweise TiW:N, Ti oder Ni aufweisen kann.
Bei Ausgestaltung des Verfahrens wird die Lotschicht nach dem Ablösen des Aufwachssubstrats aus den Gräben zwischen den Halbleiterkörpern entfernt. Das Entfernen der Lotschicht aus den Gräben zwischen den Halbleiterkörpern kann insbesondere mittels eines Ätzprozesses erfolgen, der von der dem Trägerkörper gegenüberliegenden Seite des ursprünglichen Aufwachssubstrats her erfolgt .
Bei einer anderen vorteilhaften Ausgestaltung verbleibt die Lotschicht nach dem Ablösen des Aufwachssubstrats in den Gräben zwischen den Halbleiterchips und wird also nicht entfernt. In diesem Fall werden die Halbleiterchips mit den darauf aufgebrachten Schichten insbesondere an den Seitenflanken' von der Lotschicht geschützt und stabilisiert. Weiterhin können dadurch, dass die Gräben von der Lotschicht aufgefüllt sind," weitere Prozessschritte erleichtert werden, beispielsweise Belackungsprozesse bei der Photolithographie.
In den Gräben zwischen den einzelnen Halbleiterkörpern kann der Verbund aus dem Trägerkörper mit den aufgebrachten Halbleiterkörpern nachfolgend zu einzelnen
Halbleiterbauelementen zertrennt werden. Auf diese Weise können Halbleiterbauelemente erzeugt werden, die einen oder mehrere Halbleiterkörper enthalten. Wenn die Lotschicht vorher nicht aus den Gräben entfernt wurde, schützt sie die Epitaxieschichtenfolge vorteilhaft vor mechanischen Beschädigungen bei der Montage der Halbleiterchips.
Mit dem zuvor beschriebenen Verfahren kann insbesondere ein optoelektronisches Halbleiterbauelement hergestellt werden, das mindestens einen Halbleiterkörper aufweist, der mittels einer Lotschicht mit einer Hauptfläche eines Trägerkörpers verbunden ist, wobei die schräg oder senkrecht zur Hauptfläche des Trägerkörpers verlaufenden Seitenflanken des Halbleiterkδrpers mit einer dielektrischen Schicht versehen sind, und auf die dielektrische Schicht eine Spiegelschicht aufgebracht ist. Die Spiegelschicht hat den Vorteil, dass in Richtung der Seitenflanken emittierte Strahlung zurück reflektiert wird, um vorzugsweise an der
Strahlungsaustrittsseite aus dem Halbleiterkörper ausgekoppelt zu werden. Eine unerwünschte Emission in lateraler Richtung wird auf diese Weise zugunsten einer verstärkten Emission in vertikaler Richtung vermindert.
Weitere vorteilhafte Ausgestaltungen des optoelektronischen Halbleiterbauelements, insbesondere des Halbleiterkörpers und der darauf aufgebrachten Schichten, ergeben sich analog zu den im Zusammenhang mit dem Verfahren beschriebenen vorteilhaften Ausgestaltungen.
Das optoelektronische Halbleiterbauelement ist insbesondere frei von einem Aufwachssubstrat . Es handelt sich bei dem optoelektronischen Halbleiterbauelement also vorzugsweise um ein so genanntes Dünnfilm-Halbleiterbauelement, bei dem die Epitaxieschichtenfolge mit einem Trägerkörper verbunden ist, der nicht identisch mit dem Aufwachssubstrat ist. Insbesondere kann die dem Trägerkörper gegenüberliegende Hauptfläche des optoelektronischen Halbleiterbauelements die n-Seite der Epitaxieschichtenfolge sein und als Strahlungsauskoppelfläche dienen. Um eine bessere Strahlungsauskopplung zu erzielen, kann die dem Trägerkörper gegenüberliegende Oberfläche der Halbleiterkörper strukturiert oder aufgeraut werden.
Das Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und das optoelektronische Halbleiterbauelement werden im Folgenden anhand von
Ausführungsbeispielen anhand der Figuren 1 bis 12 näher erläutert .
Es zeigen:
Figur 1 eine schematische Darstellung eines Querschnitts durch das Aufwachssubstrat mit den darauf aufgebrachten Schichten bei einem Zwischenschritt eines ersten Ausführungsbeispiels des Verfahrens,
Figur 2 eine schematische Darstellung eines Querschnitts durch das Aufwachssubstrat mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
Figur 3 eine schematische Darstellung eines Querschnitts durch den Trägerkörper und das Aufwachssubstrat mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des ersten Ausführungsbeispiels des
Verfahrens, Figur 4 eine schematische Darstellung eines Querschnitts durch den Verbund des Trägerkörpers und des Aufwachssubstrats mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
Figur 5 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Ablösen des Aufwachssubstrats bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
Figur 6 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Entfernen der Lotschicht bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
Figur 7 eine schematische Darstellung eines optoelektronischen Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel,
Figur 8 eine schematische Darstellung eines Querschnitts durch den Trägerkörper und das Aufwachssubstrat mit den darauf angeordneten Halbleiterkörpern bei einem
Zwischenschritt eines zweiten Ausführungsbeispiels des Verfahrens,
Figur 9 eine schematische Darstellung eines Querschnitts durch den Verbund des Trägerkörpers und des
Aufwachssubstrats mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des zweiten Ausführungsbeispiels des Verfahrens, Figur 10 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Ablösen des Aufwachssubstrats bei einem Zwischenschritt des zweiten Ausführungsbeispiels des Verfahrens,
Figur 11 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Entfernen der Lotschicht bei einem Zwischenschritt des zweiten Ausführungsbeispiels des Verfahrens, und
Figur 12 eine schematische Darstellung eines optoelektronischen Halbleiterbauelements gemäß dem zweiten Ausführungsbeispiel.
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der
Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
Bei dem in Figur 1 dargestellten Zwischenschritt eines ersten Ausführungsbeispiels des Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauelements ist eine Epitaxieschichtenfolge 5 auf ein Aufwachssubstrat 1 aufgewachsen worden.
Die Epitaxieschichtenfolge 5 kann insbesondere eine auf einem
Nitritverbindungshalbleiter basierende
Halbleiterschichtenfolge sein. Die Epitaxieschichtenfolge 5 weist beispielsweise einen n-Bereich 2 auf der Seite des Aufwachssubstrats 1 und einen vom Aufwachssubstrat abgewandten p-Bereich 4 auf. Der n-Bereich 2 kann eine oder mehrere n-dotierte Schichten und der p-Bereich 4 kann eine oder mehrere p-dotierte Schichten enthalten. Zwischen dem n- Bereich 2 und dem p-Bereich 4 ist eine aktive Schicht 3, insbesondere eine Strahlungsemittierende aktive Schicht, enthalten. Die Epitaxieschichtenfolge 5 kann in dem n-Bereich 2, in der aktiven Schicht 3 und in dem p-Bereich 4 jeweils auch eine oder mehrere undotierte Schichten enthalten.
Bei dem Aufwachssubstrat 1 kann es sich insbesondere um einen Wafer aus Saphir oder GaN handeln.
Auf die Epitaxieschichtenfolge 5 ist eine Kontaktschicht 6 aufgebracht worden, die bereits strukturiert wurde, um später elektrische Kontakte für einzelne Halbleiterkörper auszubilden. Bei der Kontaktschicht 6 handelt es sich vorzugsweise um eine spiegelnde Kontaktschicht, die beispielsweise Al, Ag oder Au enthält oder daraus besteht. Die metallische Kontaktschicht 6 bildet einen elektrischen
Anschluss an das Halbleitermaterial des p-Bereichs 4 aus und ist vorteilhaft für die von der aktiven Schicht 3 emittierte Strahlung reflektierend, um die in Richtung des Kontakts emittierte Strahlung in Richtung der Strahlungsaustrittsseite zu reflektieren, ' wobei die Strahlungsaustrittsseite, wie im Folgenden noch erläutert wird, bei dem fertigen optoelektronischen Halbleiterbauelement an der Seite des ursprünglichen Aufwachssubstrats 1 angeordnet ist.
Auf die KontaktSchicht 6 ist eine Barriereschicht 7 aufgebracht. Die Barriereschicht 7 dient insbesondere als Diffusionssperre, um die Kontaktschicht 6 vor der Diffusion von Bestandteilen nachfolgend aufgebrachter Schichten, insbesondere einer Lotschicht, zu schützen. Als Barriereschicht 7 ist insbesondere eine TiW:N-Schicht geeignet .
Bei dem in Figur 2 dargestellten Zwischenschritt des
Verfahrens wurde die Epitaxieschichtenfolge 5 zu einzelnen Halbleiterkörp.ern 8 strukturiert . Dabei sind Gräben 9 in der Epitaxieschichtenfolge 5 erzeugt worden, die sich von der dem Aufwachssubstrat 1 gegenüberliegenden Seite der Epitaxieschichtenfolge 5 einschließlich der darauf aufgebrachten Kontaktschicht 6 und Barriereschicht 7 bis zum Aufwachssubstrat 1 erstrecken. Die Gräben können beispielsweise mit einem Ätzverfahren erzeugt werden.
In den Gräben 9 liegen die Seitenflanken 10 der
Halbleiterkörper 8 frei. Die Seitenflanken 10 müssen nicht notwendigerweise, wie in Figur 2 dargestellt, senkrecht zum Aufwachssubstrat 1 verlaufen, sondern können insbesondere auch schräg zum AufwachsSubstrat verlaufen.
Bei dem in Figur 3 dargestellten Zwischenschritt des Verfahrens wurde eine dielektrische Schicht 11 auf die Halbleiterkörper 8 aufgebracht . Die dielektrische Schicht 11 verläuft insbesondere über die Seitenflanken 10 der Halbleiterkörper" 8 und isoliert diese elektrisch gegen nachfolgend aufgebrachte weitere Schichten. Die dielektrische Schicht 11 wurde so strukturiert, dass zumindest ein Teilbereich der von dem Aufwachssubstrat 1 abgewandten Oberfläche der Halbleiterkörper 8 frei von der dielektrischen Schicht 11 ist, um einen elektrischen Anschluss der mit der Kontaktschicht 6 und der Barriereschicht 7 versehenen Halbleiterkörper 8 an weitere elektrisch leitende Schichten zu ermöglichen. Wie in Figur 3 dargestellt, erstreckt sich die dielektrische Schicht 11 von einem Randbereich der Halbleiterkörper 8 über die Seitenflanken 10 der Halbleiterkörper 8 und bedeckt auch das Aufwachssubstrat 1 in den Gräben 9 zwischen den Halbleiterkörpern 8. Die dielektrische Schicht 11 kann insbesondere eine
Siliziumnitritschicht, insbesondere auch in einer nicht- stöchiometrischen Zusammensetzung SiNx, oder ein Siliziumoxid, beispielsweise SiO2 oder SiO2IP2O5 sein.
Auf die dielektrische Schicht 11 sind eine Schicht 12, die als Haftvermittler- und/oder Benetzungsschicht dient, und ein erster Teil 13a einer Lotschicht aufgebracht. Die Haftvermittler- und/oder Benetzungsschicht 12 und die Lotschicht können jeweils aus einer oder mehreren Teilschichten gebildet sein. Die Haftvermittler- und/oder Benetzungsschicht 12 kann insbesondere Ti enthalten oder daraus bestehen.
Der erste Teil der Lotschicht 13a umfasst vorteilhaft drei Teilschichten in der Reihenfolge Sn, Ti und Au. Zur
Vereinfachung der Darstellung sind diese in Figur 3 nicht einzeln dargestellt. Die Sn-Teilschicht , die auf die Haftvermittler- und Benetzungsschicht 12 folgt, enthält Sn als erste Komponente der Lotschicht y die später beim Verschmelzen des ersten Teils 13a und des zweiten Teils 13b der Lotschicht entsteht. Die Teilschicht aus Sn ist vorzugsweise mit einer Diffusionssperre aus Ti und einer Oxidationsschutzschicht aus Au versehen. Die Oxidationsschutzschicht aus Au schützt die Sn-Schicht vor Oxidation, wobei die zwischen der Sn-Schicht und der Au-
Schicht angeordnete Ti-Schicht eine Diffusion von Sn in die Au-Schicht verhindert. Die Haftvermittler- und/oder Benetzungsschicht 12 sowie der erste Teil der Lotschicht 13a sind vorzugsweise auf den gesamten Verbund aus dem Aufwachssubstrat 1, den Halbleiterkörpern 8 und den zuvor aufgebrachten Schichten angeordnet, d. h. sie bedecken den von der dielektrischen
Schicht 11 freigelegten Bereich der Barriereschicht 7, sowie die dielektrische Schicht 11 auf den Seitenflanken 10 der Halbleiterkörper und in den Gräben 9 zwischen den Halbleiterkδrpern 8.
Ein zweiter Teil der Lotschicht 13b befindet sich auf einem Trägerkörper 14, mit dem die Halbleiterkörper 8 an einer von dem Aufwachssubstrat 1 abgewandten Seite verbunden werden sollen.
Der zweite Teil der Lotschicht 13b auf dem Trägerkörper 14 kann beispielsweise eine Au-Schicht sein. Beim späteren Lötvorgang verschmelzen der erste Teil der Lotschicht 13a auf den Halbleiterkörpern 8 und der zweite Teil der Lotschicht 13b auf dem Trägerkörper 14 miteinander zu einer LotSchicht aus einer Metalllegierung. Beispielsweise enthält der erste Teil der Lotschicht 13a überwiegend Sn und der zweite Teil der Lotschicht 13b Au, wobei die beiden Bestandteile der Lotschicht beim Lötvorgang zu einer AuSn-Legierung verschmelzen.
Zwischen dem Trägerkörper 14, bei dem es sich insbesondere um einen Germanium-Träger handeln kann, und dem zweiten Teil der Lotschicht 13b sind vorzugsweise weitere Schichten 15, 16, 17 angeordnet. Der Trägerkörper 14 ist vorzugsweise mit einer
KontaktSchicht 15 aus einem Metall oder einer Metalllegierung versehen, die einen elektrischen Kontakt zum Trägerkörper 14 herstellt. Auf die Kontaktschicht 15 können eine Haftvermittlerschicht 16 und/oder eine Benetzungsschicht 17 folgen. Beispielsweise kann die Haftvermittlerschicht 16 Ti und die Benetzungsschicht 17 Pt enthalten.
Figur 4 zeigt den Verbund aus dem Trägerkörper 14 auf der einen Seite und dem Aufwachssubstrat 1 mit den Halbleiterkörpern 8 auf der anderen Seite nach dem Lötvorgang. Der erste Teil der LotSchicht 13a und der zweite Teil der Lotschicht 13b sind zu einer Lotschicht 13 verschmolzen.
Die Lotschicht 13 kann insbesondere AuSn enthalten, wobei die Verbindung aber auch weitere Komponenten aus den gegebenenfalls im Lotschichtsystem eingefügten Zwischenschichten, wie beispielsweise Ti, enthalten kann.
Beim Lötvorgang werden die Gräben 9 zwischen den Halbleiterkörpern vorteilhaft vollständig von der Lotschicht 13 aufgefüllt. Die Schichtdicken der zuvor aufgebrachten Teile der Lotschicht sind so bemessen, dass eine ausreichend dicke Lotschicht 13 entsteht, die die Gräben 9 zwischen den Halbleiterchips 8 vollständig ausfüllen kann. Durch das Ausfüllen der Gräben 9 zwischen den Halbleiterkörpern 8 entsteht ein stabiler Verbund zwischen dem Trägerkörper 14 und den Halbleiterkörpern 8, der vorteilhaft für das nachfolgende Ablösen des Aufwachssubstrats 1 von den Halbleiterkörpern 8 ist . Weiterhin hat eine ausreichende Menge fließfähiges Lot 13 zwischen dem Träger 14 und den Halbleiterkörpern 8 den Vorteil, dass eventuell vorhandene Unebenheiten an den Fügeflächen ausgeglichen werden können.
Durch die Lotschicht 13 wird insbesondere auch die dielektrische Schicht 11 auf den Seitenflanken 10 der Halbleiterkörper 8 stabilisiert. Bei dem in Figur 5 dargestellten Zwischenschritt des Verfahrens ist das Aufwachssubstrat von den Halbleiterkörpern 8 abgelöst worden. Insbesondere im Fall eines Aufwachssubstrats aus Saphir kann das Ablösen mittels eines Laser-Lift-Off-Verfahrens erfolgen. Das Laser-Lift-Off- Verfahren ist an sich aus der in der Einleitung zitierten Druckschrift WO 03065420 A2 bekannt und wird daher nicht näher im Detail erläutert. Im Fall eines Aufwachssubstrats aus GaN kann das Ablösen des Aufwachssubstrats beispielsweise durch eine Ionenimplantation von Wasserstoffionen und eine nachfolgende Temperaturbehandlung erfolgen.
Wie in Figur 6 dargestellt, kann die Lotschicht 13 nach dem Ablösen des Aufwachssubstrats aus den Gräben 9 zwischen den Halbleiterkörpern 8 entfernt werden. Das Entfernen der Lotschicht 13 kann beispielsweise mittels eines Ätzprozesses erfolgen. Alternativ ist es aber auch möglich, dass die Lotschicht 13 nicht aus den Gräben 9 zwischen den Halbleiterchips entfernt wird. In diesem Fall wirkt die
Lotschicht 13 vorteilhaft als Stabilisierungs- und Schutzschicht .
Die dem ursprünglichen Aufwachssubstrat zugewandten Oberflächen 18 der Halbleiterkörper 8, die im fertiggestellten optoelektronischen Halbleiterbauelement als Strahlungsauskoppelflächen dienen, können mit einem weiteren Ätzprozess aufgeraut werden, um mehrfache Totalreflexionen innerhalb der Halbleiterkörper 8 zu verhindern und auf diese Weise die Strahlungsauskopplung zu verbessern. Auf die von dem Trägerkörper 14 abgewandte Oberfläche der Halbleiterkörper 8 kann weiterhin eine KontaktSchicht 20 aufgebracht werden, um einen elektrischen Kontakt zu dem n- Bereich des Halbleiterkörpers 8 herzustellen.
Der Trägerkörper 14 mit den darauf angeordneten Halbleiterkörpern 8 kann in einem weiteren Verfahrensschritt durch Zertrennen entlang der Gräben 9 zwischen den Halbleiterchips, wie in Figur 5 durch die gestrichelte Linie 19 angedeutet, zu einzelnen optoelektronischen Halbleiterbauelementen mit einem oder mehreren Halbleiterkörpern 8 vereinzelt werden.
Das auf diese Weise fertiggestellte optoelektronische Halbleiterbauelement ist in Figur 7 dargestellt . Bei dem optoelektronischen Halbleiterbauelement kann es sich insbesondere um eine LED oder einen Halbleiterlaser handeln.
Dadurch, dass das optoelektronische Halbleiterbauelement kein Aufwachssubstrat aufweist, kann in dem Halbleiterkörper 8 erzeugte Wärme effektiv an den Trägerkörper 14 abgeführt werden. Durch die dielektrische Schicht 11 auf den
Seitenflanken des Halbleiterkörpers 8 wird die Gefahr von Kurzschlüssen an den Seitenflanken 10 vermindert.
Bei einem weiteren Ausführungsbeispiel des Verfahrens entsprechen die ersten Verfahrensschritte den im Zusammenhang mit Figur 1 und Figur 2 erläuterten Verfahrensschritten und werden daher nicht nochmals beschrieben. In Figur 8 sind der Trägerkörper 14 und das Aufwachssubstrat 1 mit den darauf aufgebrachten Schichtsystemen vor der Durchführung des Lötvorgangs dargestellt.
Das Schichtsystem auf dem Trägerkörper 14 mit der
Kontaktschicht 15, der Haftschicht 16, der Benetzungsschicht 17 und dem zweiten Teil der Lotschicht 13b entspricht dem in Figur 3 dargestellten Schichtsystem.
Das auf das Aufwachssubstrat 1 aufgebrachte Schichtsystem unterscheidet sich bei diesem Ausführungsbeispiel von dem in Figur 3 dargestellten Ausführungsbeispiel dadurch, dass auf die dielektrische Schicht 11 vor dem Aufbringen der Haftvermittler- und/oder Benetzungsschicht 12 für den ersten Teil der LotSchicht 13a eine Spiegelschicht 21 aufgebracht wurde. Die Spiegelschicht 21 ist wie die darunter liegende dielektrische Schicht 11 strukturiert, d. h. sie verläuft vorzugsweise von der vom Aufwachssubstrat 1 abgewandten Oberfläche der Halbleiterkörper 8 entlang der Seitenflanken 10 der Halbleiterkörper 8 und in den Gräben 9 zwischen den Halbleiterkörpern 8 über die dielektrische Schicht 11.
Die Spiegelschicht 21 kann insbesondere Ag, Pt, Al und/oder Rh enthalten oder daraus bestehen. Beispielsweise kann sie zwei- Teilschichten aus Pt und Ag enthalten.
Auf die Spiegelschicht 21 ist eine Schutzschicht 22 aufgebracht. Die Schutzschicht 22 schützt die Spiegelschicht 21 vor einer Reaktion mit einer der nachfolgenden Schichten und/oder einer Diffusion von Bestandteilen der nachfolgenden Schichten in die' Spiegelschicht 21. Die Schutzschicht 22 kann wie die dielektrische Schicht 11 zum Beispiel eine Schicht aus einem Siliziumnitrit oder einem Siliziumoxid sein. Die Schutzschicht 22 kann aber auch ein Metall oder eine Metalllegierung aufweisen. Die Schutzschicht 22 ist wie die darunter liegende Spiegelschicht 21 und die darunter liegende dielektrische Schicht 11 strukturiert. Auf die Schutzschicht 22 sind, wie bei dem in Figur 3 beschriebenen Ausführungsbeispiel, eine Haftvermittler- und/oder Benetzungsschicht 12 und der erste Teil der Lotschicht 13a aufgebracht.
Die in den Figuren 9, 10 und 11 dargestellten Verfahrensschritte entsprechen hinsichtlich ihrer Durchführung und der vorteilhaften Ausgestaltungen den im Zusammenhang mit dem ersten Ausführungsbeispiel beschriebenen Figuren 4, 5, und 6 und werden daher nicht näher im Detail erläutert .
So wird bei dem in Figur 9 dargestellten Zwischenschritt der Trägerkörper 14 mit dem Verbund aus dem Aufwachssubstrat 1 und den Halbleiterkörpern 8 verbunden, wobei der erste Teil der Lotschicht und der zweite Teil der Lotschicht zu einer Lotschicht 13 verschmelzen, welche die Gräben 9 zwischen den Halbleiterkörpern 8 vollständig auffüllt.
Bei dem in Figur 10 dargestellten weiteren Zwischenschritt wurde das Aufwachssubstrat von den Halbleiterkörpern 8 abgelöst .
Bei einem weiteren in Figur 11 dargestellten Zwischenschritt wird die Lotschicht 13 aus den Gräben 9 zwischen den Halbleiterkörpern 8 entfernt und der Trägerkörper 14 gegebenenfalls durch ein Zertrennen entlang der Gräben 9 zwischen den Halbleiterkörpern 8 zu einzelnen Halbleiterbauelementen vereinzelt .
Das auf diese Weise hergestellte optoelektronische Halbleiterbauelement ist in Figur 12 dargestellt. Der Halbleiterkörper 8 des optoelektronischen Halbleiterbauelements weist kein Aufwachssubstrat auf, sondern ist vorteilhaft an einer dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit einem Trägerkörper 14 verbunden. Der Trägerkörper 14 kann insbesondere hinsichtlich seiner thermischen und elektrischen Eigenschaften optimiert sein, ohne dabei die strengen Anforderungen hinsichtlich der Kristallstruktur und der Gitterkonstante an ein Aufwachssubstrat erfüllen zu müssen. Insbesondere kann es sich bei dem Trägerkörper 14 um einen Germanium-Trägerkörper handeln.
Die Seitenflanken 10 des Halbleiterkörpers 8 des optoelektronischen Halbleiterbauelements sind vorteilhaft aufgrund der Spiegelschicht 21 hoch reflektierend für die von der aktiven Schicht 3 des Halbleiterkörpers 8 emittierte Strahlung. Strahlung, die von der aktiven Schicht 3 in Richtung der Seitenflanken 10 emittiert wird, wird vorteilhaft von der Spiegelschicht 11 zurück reflektiert und gegebenenfalls nach einer oder mehreren weiteren Reflektionen an der Strahlungsaustrittsseite 18 aus dem Halbleiterkörper 8 ausgekoppelt. Weiterhin wird in Richtung des Trägerkörpers 14 emittierte Strahlung vorteilhaft durch die reflektierende Kontaktschicht 6 zur Strahlungsauskoppelflache 18 hin reflektiert. Das optoelektronische Halbleiterbauelement zeichnet sich daher durch eine verbesserte Lichtauskopplung zur Strahlungsauskoppelseite hin aus.
Weitere Vorteile und vorteilhafte Ausgestaltungen des Verfahrens und des optoelektronischen Halbleiterbauelements entsprechen dem zuvor beschriebenen ersten
Ausführungsbeispiel . Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt . Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements mit den Verfahrensschritten: - Aufwachsen einer Epitaxieschichtenfolge (5) auf ein Aufwachssubstrat (1) ,
- Aufbringen einer KontaktSchicht (6) und einer nachfolgenden Barriereschicht (7) auf eine vom Aufwachssubstrat (1) abgewandte Oberfläche der Epitaxieschichtenfolge (5) ,
- Strukturieren der Epitaxieschichtenfolge (5) zu einzelnen Halbleiterkörpern (8) durch Erzeugen von Gräben (9) in der Epitaxieschichtenfolge (5) ,
- Aufbringen einer dielektrischen Schicht (11) zumindest auf die in den Gräben (9) freigelegten Seitenflanken
(10) der Halbleiterkörper (8) ,
- Aufbringen eines ersten Teils (13a) einer LotSchicht (13) auf die Halbleiterkörper (8) und in die Gräben (9) zwischen den Halbleiterkörpern (8) , - Aufbringens eines zweiten Teils (13b) der Lotschicht (13) auf einen Trägerköper (14) ,
- Verbinden der Halbleiterkörper (8) an einer von dem Aufwachssubstrat (1) abgewandeten Seite mit dem Trägerkörper (14) mittels der LotSchicht (13) , wobei der erste Teil (13a) und der zweite Teil (13b) der
Lotschicht (13) miteinander verschmelzen und die Gräben (9) zwischen den Halbleiterkörpern (8) von der Lotschicht (13) aufgefüllt werden, und
- Ablösen des Aufwachssubstrats (1) .
2. Verfahren nach Anspruch 1, wobei die dielektrische Schicht (11) ein Siliziumnitrid oder ein Siliziumoxid enthält.
3. Verfahren nach Anspruch 1 oder 2 , wobei nach dem Aufbringen der dielektrischen Schicht (11) eine Spiegelschicht (21) auf die dielektrische Schicht (11) aufgebracht wird.
4. Verfahren nach Anspruch 3 , wobei die Spiegelschicht (21) Ag, Pt, Al oder Rh enthält.
5. Verfahren nach Anspruch 3 oder 4 , wobei eine Schutzschicht (22) auf die Spiegelschicht (21) aufgebracht wird.
6. Verfahren nach Anspruch 5, wobei die Schutzschicht (22) ein Siliziumnitrid, ein Siliziumoxid, ein Metall oder eine MetallVerbindung enthält .
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lotschicht (13) nach dem Ablösen des Aufwachssubstrats (1) aus den Gräben (9) zwischen den Halbleiterkörpern (8) entfernt wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Lotschicht (13) nach dem Ablösen des Aufwachssubstrats (1) in den Gräben (9) zwischen den Halbleiterkörpern (8) verbleibt.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Trägerkörper (14) in den Gräben (9) zu einzelnen Halbleiterbauelementen zertrennt wird.
10. Optoelektronisches Halbleiterbauelement mit einem Halbleiterkörper (8) , der mittels einer Lotschicht (13) mit einer Hauptfläche eines Trägerkörpers (14) verbunden ist, wobei die Seitenflanken (10) des Halbleiterkörpers (8) mit einer dielektrischen Schicht (11) versehen sind, und auf die dielektrische Schicht (11) eine Spiegelschicht (21) aufgebracht ist.
11. Optoelektronisches Halbleiterbauelement nach Anspruch 10, wobei die dielektrische Schicht (11) ein Siliziuτπnitrid oder ein Siliziumoxid enthält.
12. Optoelektronisches Halbleiterbauelement nach Anspruch 10 oder 11, wobei die Spiegelschicht (21) Ag, Pt, Al oder Rh enthält .
13. Optoelektronisches Halbleiterbauelement nach einem der
Ansprüche 10 bis 12, wobei eine Schutzschicht (22) auf der Spiegelschicht
(21) angeordnet ist.
14. Optoelektronisches Halbleiterbauelement nach Anspruch 13, wobei die Schutzschicht (22) ein Siliziumnitrid, ein Siliziumoxid, ein Metall oder eine Metallverbindung enthält.
15. Optoelektronisches Halbleiterbauelement nach einem der Ansprüche 10 bis 14, wobei der Halbleiterkörper (8) kein Aufwachssubstrat aufweist .
EP09740635A 2008-10-06 2009-09-08 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement Withdrawn EP2332183A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008050573A DE102008050573A1 (de) 2008-10-06 2008-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
PCT/DE2009/001269 WO2010040331A1 (de) 2008-10-06 2009-09-08 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Publications (1)

Publication Number Publication Date
EP2332183A1 true EP2332183A1 (de) 2011-06-15

Family

ID=41522173

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09740635A Withdrawn EP2332183A1 (de) 2008-10-06 2009-09-08 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Country Status (7)

Country Link
US (1) US8367438B2 (de)
EP (1) EP2332183A1 (de)
JP (1) JP2012504875A (de)
KR (1) KR20110082540A (de)
CN (1) CN102171845B (de)
DE (1) DE102008050573A1 (de)
WO (1) WO2010040331A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909111B2 (en) * 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
TW201318215A (zh) * 2011-10-18 2013-05-01 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
TW201351699A (zh) * 2012-06-05 2013-12-16 Lextar Electronics Corp 發光二極體及其製造方法
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013109316A1 (de) 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
KR102032158B1 (ko) * 2014-12-19 2019-10-15 글로 에이비 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
KR20170133347A (ko) * 2015-03-30 2017-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 소자, 발광 유닛, 발광 패널 장치, 및 발광 패널 장치의 구동 방법
US10193038B2 (en) 2016-04-04 2019-01-29 Glo Ab Through backplane laser irradiation for die transfer
DE102017106508A1 (de) * 2017-03-27 2018-09-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren
CN107910405B (zh) * 2017-09-27 2019-08-23 华灿光电（浙江）有限公司 一种发光二极管芯片的制作方法
CN111769438B (zh) * 2019-04-02 2021-10-15 苏州长瑞光电有限公司 面射型激光装置
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP7553915B2 (ja) * 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927158B2 (ja) * 1993-09-29 1999-07-28 サンケン電気株式会社 半導体発光素子
US5972157A (en) * 1995-11-20 1999-10-26 Alliedsignal Inc. Joining of rough carbon-carbon composites with high joint strength
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10059532A1 (de) * 2000-08-08 2002-06-06 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10307280B4 (de) * 2002-11-29 2005-09-01 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
US6929966B2 (en) * 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
US7208334B2 (en) * 2004-03-31 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, acid etching resistance material and copolymer
TWI266435B (en) * 2004-07-08 2006-11-11 Sharp Kk Nitride-based compound semiconductor light emitting device and fabricating method thereof
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting
JP2007103460A (ja) * 2005-09-30 2007-04-19 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
EP2063468B1 (de) * 2006-10-13 2018-09-19 Epistar Corporation Lichtemittierendes halbleiterbauelement und verfahren zur herstellung eines lichtemittierenden halbleiterbauelements
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010040331A1 *

Also Published As

Publication number Publication date
DE102008050573A1 (de) 2010-04-08
WO2010040331A1 (de) 2010-04-15
US8367438B2 (en) 2013-02-05
JP2012504875A (ja) 2012-02-23
CN102171845B (zh) 2013-07-31
US20110186953A1 (en) 2011-08-04
KR20110082540A (ko) 2011-07-19
CN102171845A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
WO2010040331A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102011016302B4 (de) Optoelektronischer Halbleiterchip
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102007019775B4 (de) Optoelektronisches Bauelement
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102010045784B4 (de) Optoelektronischer Halbleiterchip
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
DE102008015253B4 (de) Verfahren zur Herstellung eines Laserbauelements und Laserbauelement
DE102011017097A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
WO2016050561A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102017107198A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110406

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20150724