[go: up one dir, main page]

WO2018215265A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2018215265A1
WO2018215265A1 PCT/EP2018/062783 EP2018062783W WO2018215265A1 WO 2018215265 A1 WO2018215265 A1 WO 2018215265A1 EP 2018062783 W EP2018062783 W EP 2018062783W WO 2018215265 A1 WO2018215265 A1 WO 2018215265A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
region
semiconductor chip
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2018/062783
Other languages
English (en)
French (fr)
Inventor
Attila Molnar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US16/607,781 priority Critical patent/US11107953B2/en
Publication of WO2018215265A1 publication Critical patent/WO2018215265A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors

Definitions

  • the present invention relates to an optoelectronic semiconductor chip and to a method for producing an optoelectronic semiconductor chip.
  • By light-emitting diode semiconductor chips in so-called flip-chip geometry radiation can be generated with high efficiency.
  • the substrate side is the connection carrier when mounted on a connection carrier
  • connection carrier
  • Radiation generation is characterized and continues to be easy and inexpensive to produce.
  • a method is to be specified with which a simple and cost-effective production of optoelectronic semiconductor chips high efficiency can be achieved.
  • An optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip has a semiconductor layer sequence with an active region provided for generating radiation.
  • a semiconductor layer sequence is epitaxially deposited on a substrate, such as by MOCVD or MBE.
  • the substrate is in particular part of the optoelectronic
  • the active region is arranged between a first semiconductor layer and a second semiconductor layer.
  • the first semiconductor layer and the second semiconductor layer are expediently different from one another, at least in places, with respect to the conductivity type, so that the active region is in a pn junction.
  • the active area is
  • the radiation to be generated is incoherent.
  • the active area is not in a resonator.
  • the semiconductor chip expediently has a first one
  • the first contact and the second contact are in particular externally freely accessible regions of the optoelectronic semiconductor chip.
  • the first contact and the second contact are externally accessible, in particular, from the same side of the semiconductor layer sequence, for example, from a side of the semiconductor layer sequence facing away from the substrate.
  • the optoelectronic semiconductor chip has a first connection layer region, via which the first contact is electrically conductively connected to the first semiconductor layer.
  • the first connection layer area can
  • Terminal layer region in particular formed without overlapping with the active region.
  • the first connection layer region extends in regions between adjacent partial regions of the active region.
  • the optoelectronic semiconductor chip has a second connection layer region, via which the second contact is electrically conductively connected to the second semiconductor layer.
  • the second connection layer region may adjoin the second semiconductor layer directly or via an intermediate layer, such as a
  • the optoelectronic semiconductor chip has a first insulation layer and a second insulation layer
  • Insulation layer on.
  • the first insulation layer and the second insulation layer are in particular provided for, during operation of the optoelectronic semiconductor chip, electrically conductively connected layers of the first contact electrically connected to the second contact
  • Insulating layer and / or the second insulating layer comprise, for example, a dielectric material, such as an oxide or a nitride.
  • a dielectric material such as an oxide or a nitride.
  • Insulating layer and / or the second insulating layer may also be formed in multiple layers.
  • the first insulating layer and the second insulating layer are arranged at least in places on the same side of the active region when viewed in the vertical direction.
  • the first insulating layer and the second insulating layer cover the second semiconductor layer on the side facing away from the active region at least in places.
  • the first insulating layer and the second insulating layer are locally adjacent to each other.
  • a vertical direction a direction perpendicular to a main extension plane of the active one is considered
  • a direction that runs along the main extension plane of the active area is considered as a lateral direction.
  • the first insulating layer covers one
  • the first insulating layer immediately adjoins the first insulating layer
  • the second insulation layer is, for example, partially between the first contact and the second
  • Terminal layer region and / or disposed between the second contact and the second terminal layer region.
  • the second insulating layer may be connected to the first contact, the second contact and to the second
  • Connection layer area immediately adjacent.
  • the first connection layer region and the second connection layer region are free of overlapping
  • the first connection layer region and the second connection layer region are arranged in the vertical direction in each case in regions between the first insulation layer and the second insulation layer. Seen in the vertical direction, therefore, the first terminal layer region and the second
  • Terminal layer region embedded at least in places between two insulating layers.
  • all outer surfaces of the first connection layer region and / or of the second connection layer region, which are not adjacent to an electrically conductive material, can be connected to the first
  • the optoelectronic semiconductor chip has a semiconductor layer sequence with an active region provided for generating radiation, a first one
  • the optoelectronic semiconductor chip comprises a first contact and a second contact for external electrical contacting of the semiconductor chip.
  • Optoelectronic semiconductor chip has a first
  • the optoelectronic semiconductor chip has a second connection layer region, via which the second contact is electrically conductively connected to the second semiconductor layer.
  • the optoelectronic semiconductor chip has a first insulation layer and a second insulation layer. The first terminal layer area and the second
  • Terminal layer region are in each case in regions between the first insulation layer and the second insulation layer in a vertical direction perpendicular to a main extension plane of the active region arranged.
  • Insulation layer radiation losses due to reflection at the first terminal layer region and the second terminal layer region can be reduced. Furthermore, the electrical contacting of the first semiconductor layer and the second semiconductor layer via the first
  • Manufacturing steps are formed.
  • the number of lithographic layers required for the production can thus be reduced.
  • the first insulation layer and / or the second insulation layer each have a plurality of
  • the first connection layer region circumscribes the active region in the lateral direction at least partially.
  • the first connection layer region circumscribes the active region on at least two side surfaces or
  • the first connection layer region can completely circulate the active region in the lateral direction.
  • the first connection layer region circulates in the form of a frame around an outer border of the active region.
  • the outer border may be determined by a contemplated elastic band that is stretched about the active area of the semiconductor die and completely encloses the active area.
  • connection layer region By means of the first connection layer region, that radiation component which emerges laterally from the optoelectronic semiconductor chip can be reduced. In particular, absorption losses on a connection carrier to which the optoelectronic semiconductor chip is attached,
  • the first extends
  • Terminal layer area in places up to one
  • the first connection layer region can terminate flush in the lateral direction with the first semiconductor layer and / or flush with the substrate. Absorption losses due to radiated radiation in the direction of the connection carrier can be so
  • the second insulation layer surrounds the first connection layer region in the lateral direction, in particular completely.
  • an outer side surface of the first terminal layer portion partially or completely from the second
  • the second insulating layer thus causes a lateral encapsulation of the first
  • Terminal layer area for example due to
  • Oxidation can be further reduced. Furthermore, the risk of migration of material of the first
  • Terminal layer area in other layers of the
  • optoelectronic semiconductor chips can be avoided or at least reduced.
  • the first connection layer region and the second connection layer region have the same
  • Terminal layer area can therefore be in a common
  • the semiconductor layer sequence is arranged on a substrate, wherein the first contact and the second contact on a side facing away from the substrate
  • Semiconductor chips generated during operation loss heat from the semiconductor layer sequence can be dissipated directly via the first contact and the second contact in the connection carrier.
  • the heat loss does not have to be the substrate, the
  • a semiconductor layer sequence is provided with an active region provided for generating radiation, a first one
  • a recess is formed in which the first
  • the recess penetrates the second semiconductor layer and the active one
  • the recess forms an outer border of the active region of the product to be produced
  • a first insulating layer is formed, wherein the first insulating layer has at least one first opening for the electrical contacting of the first semiconductor layer and at least one second opening for the electrical Contacting the second semiconductor layer has.
  • the first insulation layer covers all
  • the insulating layer also covers a side surface of the active region.
  • a connection layer is formed on the first insulation layer. For example, a first
  • connection layer region of the connection layer electrically conductively connected to the first semiconductor layer and a second connection layer region of the connection layer electrically conductively connected to the second semiconductor layer.
  • Terminal layer area thus go from the same
  • connection layer is
  • the method comprises a step in which a second
  • Insulation layer is formed on the connection layer, wherein the second insulation layer at least one first opening for electrical contacting of the first
  • Terminal layer region and at least a second
  • Terminal layer region has. The second
  • Insulation layer is in particular directly adjacent to the first connection layer region and to the second
  • the method comprises a step in which a contact layer is formed on the second insulation layer to form a first contact and a second contact for the external
  • first contact and the second contact thus takes place in a common deposition step and in particular also by means of a common
  • Layers can be applied electrically conductive material.
  • a recess is formed in which the first semiconductor layer is exposed.
  • Insulation layer is formed, wherein the first
  • Insulation layer at least a first opening for the electrical contacting of the first semiconductor layer and has at least one second opening for the electrical contacting of the second semiconductor layer.
  • a connection layer is formed on the first insulation layer, wherein a first connection layer region of the connection layer is electrically conductive with the first insulation layer
  • Insulation layer is formed on the connection layer, wherein the second insulation layer at least one first opening for electrical contacting of the first
  • Terminal layer region and at least a second
  • Terminal layer region has.
  • a contact layer is formed on the second insulating layer to form a first contact and a second contact for the external
  • the active region is subdivided into spaced-apart subareas when the at least one recess is formed.
  • the second insulation layer expediently has at least one second breakdown for each subarea of the active region, so that the respective one
  • Subregions of the active region associated subregions of the second semiconductor layer over the second Connection layer are electrically conductively connected to each other.
  • the electrical contacting of the different subareas of the active region of a semiconductor chip to be produced via exactly one first
  • a current spreading layer is applied to the
  • TCO Transparent Conductive Oxyde
  • the current spreading layer is applied to the semiconductor layer sequence before the recess is formed.
  • the semiconductor layer sequence and the current spreading layer are structured in particular by means of the same mask. For the structuring of the current spreading layer so no additional mask is required.
  • the semiconductor chip is produced in a composite, wherein the
  • the singulation takes place, for example, by means of sawing, chemically, for example by means of etching or by means of coherent radiation, for example by a laser separation method.
  • the separation is expediently carried out after the formation of the contact layer, in particular after completion of all photolithographic structuring.
  • the separation takes place, for example, along
  • the first semiconductor layer is severed on singulation. Before separating, therefore, no structuring step takes place, in which the first semiconductor layer is completely severed.
  • the first semiconductor layer forms in places at
  • connection layer is severed during singulation.
  • Terminal layer thus extends in areas in
  • connection layer is not severed during singulation.
  • Connection layer is thus already formed prior to separation so that no along the separation lines
  • connection layer Material of the connection layer is present.
  • the method described is particularly suitable for the production of an optoelectronic semiconductor chip described above. In connection with the procedure
  • Figures 1A to IL an embodiment of a
  • FIGS. 1B, 1D, 1F, 1H, 1J and IL respectively showing plan views and FIGS. 1A, 1C, IE, IG, II and 1K respectively corresponding sectional views along the line ⁇ - ⁇ ⁇ show; and FIGS. 2A and 2B an embodiment of a
  • FIGS. 1A to 1L An exemplary embodiment of a method for producing an optoelectronic is described with reference to FIGS. 1A to 1L
  • the substrate 4 is, for example, a
  • the substrate 4 is, for example, a sapphire substrate or a silicon carbide substrate.
  • the semiconductor layer sequence 2 has a first one
  • the first semiconductor layer 21 and the second semiconductor layer 22 is arranged.
  • the first semiconductor layer is disposed between the substrate 4 and the active region 20.
  • the first semiconductor layer is n-type and the second semiconductor layer is p-type.
  • the current spreading layer 35 directly adjoins the second semiconductor layer 22.
  • the current spreading layer 35 includes, for example, a TCO material, such as indium tin oxide (ITO).
  • ITO indium tin oxide
  • the current spreading layer can also be configured as a multilayer.
  • Semiconductor layer sequence 2 are patterned by means of a mask 9 photolithographically.
  • the active region 20 of a semiconductor chip to be produced is subdivided into a plurality of spaced-apart subregions 201. Deviating from this, however, it is also conceivable that the active region 20 of an optoelectronic semiconductor chip
  • An outer border 202 of the active area is illustrated by a dashed line that can only be seen in spaces between the subareas 201. All partial regions 201 of the active region 20 run within the outer border 202 of the active region.
  • the first insulating layer 6 partially covers the second semiconductor layer 22 and a side surface 205 of the active region 20. The first insulating layer 6 thus becomes
  • Semiconductor chip has at least a first opening 61 and at least one second opening 62. In the at least one first opening 61, the first semiconductor layer 21
  • the second semiconductor layer 22 is electrically contactable, in particular via the current spreading layer 35.
  • each subarea 201 of the active region 20 has a plurality of second ones
  • Openings 62 A uniform energization of the second semiconductor layer 22 is simplified. In principle, however, it is conceivable that each subarea 201 of the active
  • Region 20 only has a second opening 62.
  • the structuring of the first insulating layer 6 takes place by means of a second photolithographic plane, wherein the first openings 61 and the second openings 62 can be formed in a common structuring step.
  • a terminal layer 3 is formed on the semiconductor layer sequence.
  • the connection layer 3 is formed laterally structured such that the connection layer 3 has at least a first connection layer region 31 and a second connection layer region 32.
  • Terminal layer area are in the lateral direction
  • Terminal layer areas are thus arranged without overlapping one another.
  • the first terminal layer region 31 is
  • Terminal layer region 31 is electrically conductively connected in opening 61 to first semiconductor layer 21.
  • the second connection layer region 32 is electrically conductively connected to the second semiconductor layer 22 in the second opening 62 of the insulation layer 6.
  • Terminal layer area especially overlaps at each
  • the first connection layer region 31 extends in the shape of a frame along a circumference of the optoelectronic semiconductor chip to be produced. In particular, the first rotates
  • Terminal layer area 31 the active area 20 in
  • Terminal layer region 32 can therefore take place in a common structuring step, for example by means of a third photolithographic plane.
  • the connection layer 3 can be single-layered or multi-layered. For example, the
  • Connection layer one or more sub-layers of a TCO material and / or one or more metallic layers.
  • silver is characterized by a high reflectivity in the visible and ultraviolet
  • Insulation layer 7 is connected by means of a fourth
  • Photolithographic plane structured such that they first openings 71 for the electrical contacting of the first terminal layer region 31 and second openings 72 for the electrical contacting of the second
  • Terminal layer region 32 has.
  • the second insulation layer 7 is particularly adjacent
  • Insulation layer 6 on.
  • connection layer 3 in particular both the first connection layer region 31 and the second connection layer region 32, extends in places between the first insulation layer 6 and the second
  • Insulation layer 7 The first insulation layer 6 and the second insulation layer
  • Insulation layer 7 are arranged at least in places on the same side of the active region. Especially,
  • Insulation layer the second semiconductor layer 22 on the side facing away from the active region 20 side of the second
  • the first insulation layer 6 and the second insulation layer 6 are identical.
  • Insulation layer 7 may form a dielectric mirror, and in particular each of a plurality of
  • the first insulation layer 6 has a plurality of first
  • the second insulation layer 7 has a plurality of first partial layers 701 and second partial layers 702, wherein the first partial layers each have a
  • Refractive index is suitable for example silica or magnesium fluoride.
  • Refractive index is suitable, for example, titanium oxide or niobium (V) oxide (Nb205).
  • Insulation layer 6 and the second insulation layer 7 High reflectivities can be achieved, so that
  • Subarea 201 of the active area is a subarea of the active area.
  • Terminal layer region 31 is a plurality of first openings 71 is provided. In principle, however, a single breakthrough for the electrical contacting of the first connection layer region 31 is sufficient.
  • the structuring of the second insulating layer 7 can take place by means of a fourth photolithographic plane.
  • a contact layer 5 is structured on the
  • Contact layer 5 has a first contact 51 and a second contact 52.
  • the first contact and the second contact are for the external electrical contacting of the
  • Semiconductor chips 1 to be produced are provided so that both contacts required for electrical contacting of the semiconductor chip are externally accessible on a side of the semiconductor layer sequence 2 facing away from the substrate 4.
  • the first contact 51 adjoins the first openings 71 the first semiconductor layer 21.
  • the second contact 52 is adjacent to the second in the second openings 72
  • the structured application of the contact layer 5 can take place by means of a fifth photolithographic plane.
  • connection layer 3 is structured in the lateral direction such that it is not present along the separation lines 8.
  • the connection layer 3 is at
  • connection layer 3 can thus by means of the first
  • Insulating layer 6 and the second insulating layer 7 are also encapsulated in the lateral direction.
  • the connection layer 3 can thus be protected against moisture or oxidation. Furthermore, it can be avoided that material of
  • Terminal layer 3 migrated during operation of the semiconductor chip 1. For example, when using silver for the
  • Terminal layer 3 is a silver migration into other layers of the optoelectronic semiconductor chip, in particular in the Semiconductor layers of the semiconductor layer sequence 2 can be avoided.
  • Figure IL shows a plan view of the completed
  • Semiconductor chip can be produced, which has both provided for the external electrical contacting contacts on the substrate 4 side facing away from the semiconductor layer sequence 2.
  • connection carrier Semiconductor chips on a connection carrier, about one
  • the semiconductor layers are the
  • Optoelectronic semiconductor chips can be improved thereby.
  • the heat does not have to be dissipated via the substrate 4, so that a material with comparatively low thermal conductivity, such as sapphire, is also suitable for the substrate.
  • first insulating layer 6 and the second insulating layer 7 may for one of the insulating layers or for both
  • Insulation layers also find a single-layer structure application, for example, with a layer of silicon oxide. This allows the production of the optoelectronic
  • FIGS. 2A and 2B show a further exemplary embodiment of an optoelectronic semiconductor chip. This embodiment corresponds essentially to the
  • connection layer 3 in particular the first connection layer region 31, extends up to the side surface 15 of the semiconductor chip 1
  • Terminal layer region 31 the first semiconductor layer 21 and the substrate 4 terminate flush with the side surface 15.
  • connection layer 3 in contrast to the embodiment described in connection with Figures 1A to IL in the singulation severed.
  • this radiation fraction also to an undesirable
  • Semiconductor chip 1 can escape.
  • Semiconductor chips are produced, which are characterized by high efficiency.

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip angegeben, umfassend - eine Halbleiterschichtenfolge (2) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20), einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22), wobei der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist; - einen ersten Kontakt (51) und einen zweiten Kontakt (52) zur externen elektrischen Kontaktierung des Halbleiterchips; - einen ersten Anschlussschichtbereich (31), über den der erste Kontakt mit der ersten Halbleiterschicht elektrisch leitend verbunden ist; - einen zweiten Anschlussschichtbereich (32), über den der zweite Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden ist; und - eine erste Isolationsschicht (6) und eine zweite Isolationsschicht (7); wobei - der erste Anschlussschichtbereich und der zweite Anschlussschichtbereich in einer senkrecht zur einer Haupterstreckungsebene des aktiven Bereichs verlaufenden vertikalen Richtung jeweils bereichsweise zwischen der ersten Isolationsschicht und der zweiten Isolationsschicht angeordnet sind; und - der erste Anschlussschichtbereich und der zweite Anschlussschichtbereich überlappungsfrei nebeneinander angeordnet sind. Weiterhin wird ein Verfahren zur Herstellung optoelektronischen Halbleiterchips angegeben.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Die vorliegende Erfindung betrifft einen optoelektronischen Halbleiterchip sowie ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips . Durch Leuchtdioden-Halbleiterchips in so genannter Flipchip- Geometrie kann Strahlung mit hoher Effizienz erzeugt werden. Bei diesen Halbleiterchips ist die Substratseite bei der Montage an einem Anschlussträger dem Anschlussträger
abgewandt. Die derzeit kommerziell verfügbaren Flipchip- Leuchtdioden-Halbleiterchips sind jedoch hinsichtlich ihres Aufbaus sehr komplex und deshalb für viele Anwendungen aus Kostengründen nicht wettbewerbsfähig gegenüber einfacher aufgebauten Halbleiterchips, deren Substratseite bei der Montage an einem Anschlussträger dem Anschlussträger
zugewandt ist.
Eine Aufgabe ist es, einen optoelektronischen Halbleiterchip anzugeben, der sich durch eine hohe Effizienz in der
Strahlungserzeugung auszeichnet und weiterhin einfach und kostengünstig herstellbar ist. Zudem soll ein Verfahren angegeben werden, mit dem eine einfache und kostengünstige Herstellung von optoelektronischen Halbleiterchips hoher Effizienz erzielbar ist.
Diese Aufgaben werden unter anderem durch einen
optoelektronischen Halbleiterchip beziehungsweise ein
Verfahren gemäß den unabhängigen Patentansprüchen gelöst . Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche.
Es wird ein optoelektronischer Halbleiterchip angegeben.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich auf. Die
Halbleiterschichtenfolge ist beispielsweise epitaktisch auf einem Substrat abgeschieden, etwa mittels MOCVD oder MBE . Das Substrat ist insbesondere Teil des optoelektronischen
Halbleiterchips. Beispielsweise ist der aktive Bereich zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet. Zweckmäßigerweise sind die erste Halbleiterschicht und die zweite Halbleiterschicht bezüglich des Leitungstyps zumindest stellenweise voneinander verschieden, so dass sich der aktive Bereich in einem pn- Übergang befindet. Beispielsweise ist die erste
Halbleiterschicht n-leitend und die zweite Halbleiterschicht p-leitend oder umgekehrt. Der aktive Bereich ist
beispielsweise zur Erzeugung von Strahlung im ultravioletten, sichtbaren oder infraroten Spektralbereich vorgesehen. Zum Beispiel ist die zu erzeugende Strahlung inkohärent. Der aktive Bereich befindet sich beispielsweise nicht in einem Resonator .
Der Halbleiterchip weist zweckmäßigerweise einen ersten
Kontakt und einen zweiten Kontakt zur externen elektrischen Kontaktierung des Halbleiterchips auf. Durch Anlegen einer elektrischen Spannung zwischen dem ersten Kontakt und dem zweiten Kontakt können Ladungsträger von entgegengesetzten Seiten in den aktiven Bereich gelangen und dort unter Emission von Strahlung rekombinieren. Der erste Kontakt und der zweite Kontakt sind insbesondere extern frei zugängliche Bereiche des optoelektronischen Halbleiterchips. Der erste Kontakt und der zweite Kontakt sind insbesondere von derselben Seite der Halbleiterschichtenfolge her extern zugänglich, beispielsweise von einer dem Substrat abgewandten Seite der Halbleiterschichtenfolge her.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip einen ersten Anschlussschichtbereich auf, über den der erste Kontakt mit der ersten Halbleiterschicht elektrisch leitend verbunden ist. Der erste Anschlussschichtbereich kann
unmittelbar an die erste Halbleiterschicht angrenzen oder über eine elektrisch leitfähige Zwischenschicht mit der ersten Halbleiterschicht verbunden sein. In Draufsicht auf den optoelektronischen Halbleiterchip ist der erste
Anschlusschichtbereich insbesondere überlappungsfrei mit dem aktiven Bereich ausgebildet. Zum Beispiel verläuft der erste Anschlussschichtbereich in Draufsicht bereichsweise zwischen benachbarten Teilbereichen des aktiven Bereichs.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip einen zweiten Anschlussschichtbereich auf, über den der zweite Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden ist. Der zweite Anschlussschichtbereich kann unmittelbar an die zweite Halbleiterschicht angrenzen oder über eine Zwischenschicht, etwa eine
Stromaufweitungsschicht , elektrisch leitend mit der zweiten Halbleiterschicht verbunden sein. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip eine erste Isolationsschicht und eine zweite
Isolationsschicht auf. Die erste Isolationsschicht und die zweite Isolationsschicht sind insbesondere dafür vorgesehen, im Betrieb des optoelektronischen Halbleiterchips mit dem ersten Kontakt elektrisch leitend verbundene Schichten von mit dem zweiten Kontakt elektrisch leitend verbundenen
Schichten elektrisch zu isolieren. Die erste
Isolationsschicht und/oder die zweite Isolationsschicht weisen beispielsweise ein dielektrisches Material auf, etwa ein Oxid oder ein Nitrid. Insbesondere können die erste
Isolationsschicht und/oder die zweite Isolationsschicht auch mehrschichtig ausgebildet sein.
Die erste Isolationsschicht und die zweite Isolationsschicht sind in vertikaler Richtung gesehen zumindest stellenweise auf derselben Seite des aktiven Bereichs angeordnet.
Beispielsweise bedecken die erste Isolationsschicht und die zweite Isolationsschicht die zweite Halbleiterschicht auf der dem aktiven Bereich abgewandten Seite zumindest stellenweise. Die erste Isolationsschicht und die zweite Isolationsschicht grenzen zum Beispiel stellenweise aneinander an. Als eine vertikale Richtung wird eine Richtung angesehen, die senkrecht zu einer Haupterstreckungsebene des aktiven
Bereichs verläuft.
Entsprechend wird als eine laterale Richtung eine Richtung angesehen, die entlang der Haupterstreckungsebene des aktiven Bereichs verläuft. Die erste Isolationsschicht bedeckt beispielsweise eine
Seitenfläche des aktiven Bereichs. Ein seitlicher
elektrischer Kurzschluss des aktiven Bereichs kann mittels der ersten Isolationsschicht vermieden werden. Zum Beispiel grenzt die erste Isolationsschicht unmittelbar an die
Seitenfläche des aktiven Bereichs an.
Die zweite Isolationsschicht ist beispielsweise bereichsweise zwischen dem ersten Kontakt und dem zweiten
Anschlussschichtbereich und/oder zwischen dem zweiten Kontakt und dem zweiten Anschlussschichtbereich angeordnet.
Insbesondere kann die zweite Isolationsschicht an den ersten Kontakt, den zweiten Kontakt und an den zweiten
Anschlussschichtbereich unmittelbar angrenzen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind der erste Anschlussschichtbereich und der zweite Anschlussschichtbereich überlappungsfrei
nebeneinander angeordnet. Bei der Herstellung können der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich aus einer gemeinsamen
Anschlussschicht hervorgehen. Insbesondere können der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich mittels einer gemeinsamen
fotolithographischen Maske hergestellt sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind der erste Anschlussschichtbereich und der zweite Anschlussschichtbereich in vertikaler Richtung jeweils bereichsweise zwischen der ersten Isolationsschicht und der zweiten Isolationsschicht angeordnet. In vertikaler Richtung gesehen sind also der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich zumindest stellenweise zwischen zwei Isolationsschichten eingebettet. Insbesondere können alle Außenflächen des ersten Anschlussschichtbereichs und/oder des zweiten Anschlussschichtbereichs, die nicht an ein elektrisch leitfähiges Material angrenzen, an die erste
Isolationsschicht oder die zweite Isolationsschicht
angrenzen .
In mindestens einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich, einer ersten
Halbleiterschicht und einer zweiten Halbleiterschicht auf, wobei der aktive Bereich zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht
angeordnet ist. Der optoelektronische Halbleiterchip umfasst einen ersten Kontakt und einen zweiten Kontakt zur externen elektrischen Kontaktierung des Halbleiterchips. Der
optoelektronische Halbleiterchip weist einen ersten
Anschlussschichtbereich auf, über den der erste Kontakt mit der ersten Halbleiterschicht elektrisch leitend verbunden ist. Der optoelektronische Halbleiterchip weist einen zweiten Anschlussschichtbereich auf, über den der zweite Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden ist. Der optoelektronische Halbleiterchip weist eine erste Isolationsschicht und eine zweite Isolationsschicht auf. Der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich sind in einer senkrecht zu einer Haupterstreckungsebene des aktiven Bereichs verlaufenden vertikalen Richtung jeweils bereichsweise zwischen der ersten Isolationsschicht und der zweiten Isolationsschicht angeordnet. Mittels der ersten und der zweiten
Isolationsschicht können Strahlungsverluste aufgrund von Reflexion am ersten Anschlussschichtbereich und am zweiten Anschlussschichtbereich verringert werden. Weiterhin kann die elektrische Kontaktierung der ersten Halbleiterschicht und der zweiten Halbleiterschicht über den ersten
Anschlussschichtbereich und den ersten Kontakt
beziehungsweise dem zweiten Anschlussschichtbereich und den zweiten Kontakt für beide Polaritäten in gemeinsamen
Herstellungsschritten ausgebildet werden. Die Anzahl der für die Herstellung erforderlichen Lithographieebenen kann so verringert werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weisen die erste Isolationsschicht und/oder die zweite Isolationsschicht jeweils eine Mehrzahl von
Teilschichten auf und bilden eine dielektrische
Spiegelstruktur. Beispielsweise ist die dielektrische
Spiegelstruktur durch eine alternierende Stapelung von
Schichten mit einem ersten Brechungsindex und einem zweiten Brechungsindex gebildet, wobei der erste Brechungsindex niedriger ist als der zweite Brechungsindex. Je höher die Reflektivität der dielektrischen Spiegelstruktur ist, desto geringer kann der Anteil an Strahlung sein, der im aktiven Bereich erzeugt wird und durch Absorptionsverluste innerhalb des Halbleiterchips verloren geht, beispielsweise aufgrund von Absorption durch den ersten Anschlussschichtbereich, den zweiten Anschlussschichtbereich, den ersten Kontakt oder den zweiten Kontakt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umläuft der erste Anschlussschichtbereich den aktiven Bereich in lateraler Richtung zumindest teilweise. Beispielsweise umläuft der erste Anschlussschichtbereich den aktiven Bereich an mindestens zwei Seitenflächen oder
mindestens drei Seitenflächen. Insbesondere kann der erste Anschlussschichtbereich den aktiven Bereich in lateraler Richtung vollständig umlaufen. Beispielsweise umläuft der erste Anschlussschichtbereich rahmenförmig um eine äußere Umrandung des aktiven Bereichs. Im Zweifel kann die äußere Umrandung durch ein gedachtes elastisches Band ermittelt werden, das um den aktiven Bereich des Halbleiterchips gespannt ist und den aktiven Bereich vollständig umschließt.
Mittels des ersten Anschlussschichtbereichs kann derjenige Strahlungsanteil, der seitlich aus dem optoelektronischen Halbleiterchip austritt, verringert werden. Insbesondere können Absorptionsverluste an einem Anschlussträger, an dem der optoelektronische Halbleiterchip befestigt ist,
verringert werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erstreckt sich der erste
Anschlussschichtbereich stellenweise bis zu einer
Seitenfläche des Halbleiterchips. Insbesondere kann der erste Anschlussschichtbereich in lateraler Richtung bündig mit der ersten Halbleiterschicht und/oder bündig mit dem Substrat abschließen. Absorptionsverluste aufgrund von in Richtung des Anschlussträgers abgestrahlter Strahlung können so
weitestgehend verringert werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umläuft die zweite Isolationsschicht den ersten Anschlussschichtbereich in lateraler Richtung, insbesondere vollständig. Mit anderen Worten ist eine äußere Seitenfläche des ersten Anschlussschichtbereichs bereichsweise oder vollständig von der zweiten
Isolationsschicht umgeben. Die zweite Isolationsschicht bewirkt also eine laterale Verkapselung des ersten
Anschlussschichtbereichs. Eine Degradation des ersten
Anschlussschichtbereichs, beispielsweise aufgrund von
Oxidation, kann so weitergehend vermindert werden. Weiterhin kann die Gefahr von Migration von Material des ersten
Anschlussschichtbereichs in andere Schichten des
optoelektronischen Halbleiterchips vermieden oder zumindest verringert werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weisen der erste Anschlussschichtbereich und der zweite Anschlussschichtbereich dieselbe
Materialzusammensetzung und dieselbe Schichtdicke auf. Bei der Herstellung des optoelektronischen Halbleiterchips können der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich aus einer gemeinsamen
Anschlussschicht hervorgehen. Material für den ersten
Anschlussschichtbereich und für den zweiten
Anschlussschichtbereich kann also in einem gemeinsamen
Schritt abgeschieden werden, obwohl einer der
Anschlussschichtbereiche für die Kontaktierung der n-Seite (beispielsweise die erste Halbleiterschicht) und der andere Anschlussschichtbereich für die Kontaktierung der p-Seite (beispielsweise die zweite Halbleiterschicht) des
optoelektronischen Halbleiterchips vorgesehen sind.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die Halbleiterschichtenfolge auf einem Substrat angeordnet, wobei der erste Kontakt und der zweite Kontakt auf einer dem Substrat abgewandten Seite der
Halbleiterschichtenfolge angeordnet sind und im Betrieb des Halbleiterchips erzeugte Strahlung durch das Substrat
austritt. Bei einer Montage des optoelektronischen
Halbleiterchips kann im Betrieb erzeugte Verlustwärme aus der Halbleiterschichtenfolge direkt über den ersten Kontakt und den zweiten Kontakt in den Anschlussträger abgeführt werden. Die Verlustwärme muss also nicht das Substrat, das
typischerweise eine im Vergleich zu Metallschichten geringe thermische Leitfähigkeit aufweist, passieren. Weiterhin wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich, einer ersten
Halbleiterschicht und einer zweiten Halbleiterschicht
bereitgestellt, wobei der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht
angeordnet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Ausnehmung ausgebildet, in der die erste
Halbleiterschicht freiliegt. Insbesondere durchdringt die Ausnehmung die zweite Halbleiterschicht und den aktiven
Bereich. Beispielsweise bildet die Ausnehmung eine äußere Umrandung des aktiven Bereichs des herzustellenden
optoelektronischen Halbleiterchips .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Isolationsschicht ausgebildet, wobei die erste Isolationsschicht zumindest eine erste Öffnung für die elektrische Kontaktierung der ersten Halbleiterschicht und zumindest eine zweite Öffnung für die elektrische Kontaktierung der zweiten Halbleiterschicht aufweist.
Insbesondere überdeckt die erste Isolationsschicht alle
Bereiche der Halbleiterschichtenfolge, die nicht für die elektrische Kontaktierung der ersten Halbleiterschicht oder der zweiten Halbleiterschicht vorgesehen sind. Beispielsweise bedeckt die Isolationsschicht auch eine Seitenfläche des aktiven Bereichs.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Anschlussschicht auf der ersten Isolationsschicht ausgebildet. Beispielsweise sind ein erster
Anschlussschichtbereich der Anschlussschicht elektrisch leitend mit der ersten Halbleiterschicht und ein zweiter Anschlussschichtbereich der Anschlussschicht elektrisch leitend mit der zweiten Halbleiterschicht verbunden. Der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich gehen also aus derselben
Anschlussschicht hervor. Die Anschlussschicht wird
beispielsweise durch Aufdampfen oder Sputtern ausgebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine zweite
Isolationsschicht auf der Anschlussschicht ausgebildet wird, wobei die zweite Isolationsschicht zumindest einen ersten Durchbruch zur elektrischen Kontaktierung des ersten
Anschlussschichtbereichs und zumindest einen zweiten
Durchbruch zur elektrischen Kontaktierung des zweiten
Anschlussschichtbereichs aufweist. Die zweite
Isolationsschicht grenzt insbesondere unmittelbar an den ersten Anschlussschichtbereich und an den zweiten
Anschlussschichtbereich an. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, in dem eine Kontaktschicht auf der zweiten Isolationsschicht zur Ausbildung eines ersten Kontakts und eines zweiten Kontakts für die externe
elektrische Kontaktierung ausgebildet wird, wobei der erste Kontakt mit der ersten Halbleiterschicht und der zweite
Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden sind. Die Ausbildung des ersten Kontakts und des zweiten Kontakts erfolgt also in einem gemeinsamen Abscheideschritt und insbesondere auch mittels einer gemeinsamen
fotolithographischen Maske. Insbesondere sind für die gesamte Herstellung des
optoelektronischen Halbleiterchips lediglich fünf
fotolithographische Ebenen erforderlich. Beispielsweise wird nur mit einer Ebene die Halbleiterschichtenfolge
strukturiert. Mittels zweier Ebenen kann jeweils elektrisch isolierendes Material aufgebracht werden. In zwei weiteren
Ebenen kann elektrisch leitendes Material aufgebracht werden.
In mindestens einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge mit einem zur Erzeugung von
Strahlung vorgesehenen aktiven Bereich, einer ersten
Halbleiterschicht und einer zweiten Halbleiterschicht
bereitgestellt, wobei der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht
angeordnet ist. Eine Ausnehmung wird ausgebildet, in der die erste Halbleiterschicht freiliegt. Eine erste
Isolationsschicht wird ausgebildet, wobei die erste
Isolationsschicht zumindest eine erste Öffnung für die elektrische Kontaktierung der ersten Halbleiterschicht und zumindest eine zweite Öffnung für die elektrische Kontaktierung der zweiten Halbleiterschicht aufweist. Eine Anschlussschicht wird auf der ersten Isolationsschicht ausgebildet, wobei ein erster Anschlussschichtbereich der Anschlussschicht elektrisch leitend mit der ersten
Halbleiterschicht und ein zweiter Anschlussschichtbereich der Anschlussschicht elektrisch leitend mit der zweiten
Halbleiterschicht verbunden ist. Eine zweite
Isolationsschicht wird auf der Anschlussschicht ausgebildet, wobei die zweite Isolationsschicht zumindest einen ersten Durchbruch zur elektrischen Kontaktierung des ersten
Anschlussschichtbereichs und zumindest einen zweiten
Durchbruch zur elektrischen Kontaktierung des zweiten
Anschlussschichtbereichs aufweist. Eine Kontaktschicht wird auf der zweiten Isolationsschicht zur Ausbildung eines ersten Kontakts und eines zweiten Kontakts für die externe
elektrische Kontaktierung ausgebildet, wobei der erste
Kontakt mit der ersten Halbleiterschicht und der zweite
Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden sind.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der aktive Bereich beim Ausbilden der zumindest einen Ausnehmung in voneinander beabstandete Teilbereiche unterteilt.
Insbesondere weist der aktive Bereich für jeden
herzustellenden Halbleiterchip einen Teilbereich oder eine Mehrzahl von Teilbereichen auf.
Zweckmäßigerweise weist die zweite Isolationsschicht für jeden Teilbereich des aktiven Bereichs zumindest einen zweiten Durchbruch auf, so dass die den jeweiligen
Teilbereichen des aktiven Bereichs zugeordneten Teilbereiche der zweiten Halbleiterschicht über die zweite Anschlussschicht elektrisch leitend miteinander verbunden sind. Insbesondere sind für die elektrische Kontaktierung der verschiedenen Teilbereiche des aktiven Bereichs eines herzustellenden Halbleiterchips über genau einen ersten
Kontakt und genau einen zweiten Kontakt extern elektrisch kontaktierbar .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Stromaufweitungsschicht auf die
Halbleiterschichtenfolge, insbesondere direkt an die zweite Halbleiterschicht angrenzend, aufgebracht. Die
Stromaufweitungsschicht weist beispielsweise ein
TCO (Transparent Conductive Oxyde) -Material auf. Eine in lateraler Richtung gleichmäßige Stromeinprägung in den aktiven Bereich wird so gefördert.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Stromaufweitungsschicht vor dem Ausbilden der Ausnehmung auf die Halbleiterschichtenfolge aufgebracht. Die
Halbleiterschichtenfolge und die Stromaufweitungsschicht werden insbesondere mittels derselben Maske strukturiert. Für die Strukturierung der Stromaufweitungsschicht ist also keine zusätzliche Maske erforderlich. Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterchip in einem Verbund gefertigt, wobei der
Halbleiterchip durch eine Vereinzelung des Verbunds
ausgebildet wird. Das Vereinzeln erfolgt beispielsweise mittels Sägens, chemisch, etwa mittels Ätzens oder mittels kohärenter Strahlung, etwa durch ein Lasertrennverfahren. Die Vereinzelung erfolgt zweckmäßigerweise nach dem Ausbilden der Kontaktschicht, insbesondere nach Abschluss aller photolithographischen Strukturierungen . Die Vereinzelung erfolgt beispielsweise entlang von
Vereinzelungslinien, wobei der aktive Bereich entlang der Vereinzelungslinien mittels der Ausnehmung bereits entfernt ist. Der aktive Bereich wird bei der Vereinzelung also nicht durchtrennt .
Gemäß zumindest einer Ausführungsform des Verfahrens wird die erste Halbleiterschicht beim Vereinzeln durchtrennt. Vor dem Vereinzeln erfolgt also kein Strukturierungsschritt, in dem die erste Halbleiterschicht vollständig durchtrennt wird. Die erste Halbleiterschicht bildet stellenweise eine beim
Vereinzeln entstehende und den Halbleiterchip in lateraler Richtung begrenzende Seitenfläche.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Anschlussschicht beim Vereinzeln durchtrennt. Die
Anschlussschicht erstreckt sich also bereichsweise in
lateraler Richtung bis zur Seitenfläche des Halbleiterchips.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Anschlussschicht beim Vereinzeln nicht durchtrennt. Die
Anschlussschicht ist also bereits vor dem Vereinzeln so ausgebildet, dass entlang der Vereinzelungslinien kein
Material der Anschlussschicht vorliegt. Das beschriebene Verfahren ist für die Herstellung eines vorstehend beschriebenen optoelektronischen Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Verfahren
angeführte Merkmale können daher auch für den optoelektronischen Halbleiterchip herangezogen werden und umgekehrt .
Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in
Verbindung mit den Figuren.
Es zeigen:
Die Figuren 1A bis IL ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anhand von schematisch dargestellten Zwischenschritten, wobei die Figuren 1B, 1D, 1F, 1H, 1J und IL jeweils Draufsichten und die Figuren 1A, IC, IE, IG, II und 1K jeweils zugehörige Schnittansichten entlang der Linie Α-Αλ zeigen; und die Figuren 2A und 2B ein Ausführungsbeispiel eines
optoelektronischen Halbleiterchips in Draufsicht (Figur 2B) und
zugehöriger Schnittansicht entlang der Linie B-B λ in Figur 2A.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können
vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein .
Anhand der Figuren 1A bis IL wird ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips beschrieben, wobei die Figuren 1K und IL einen fertiggestellten optoelektronischen Halbleiterchip 1 zeigen. Zur Vereinfachung ist in den Figuren lediglich ein Ausschnitt eines Verbunds 100 gezeigt, aus dem durch
Vereinzelung entlang von Vereinzelungslinien 8 (Figur 1K) ein optoelektronischer Halbleiterchip entsteht. Zur vereinfachten Darstellung sind in den Figuren IC bis 1J jeweils nur
diejenigen Elemente mit Bezugszeichen versehen, die in dem jeweils zugeordneten Herstellungsschritt neu ausgebildet werden.
Wie in Figur 1A dargestellt, wird eine
Halbleiterschichtenfolge 2 auf einem Substrat 4
bereitgestellt. Das Substrat 4 ist beispielsweise ein
Aufwachssubstrat für die epitaktische Abscheidung der
Halbleiterschichten der Halbleiterschichtenfolge 2, etwa mittels MOCVD oder MBE . Das Substrat 4 ist beispielsweise ein Saphirsubstrat oder ein Siliziumcarbidsubstrat . Die Halbleiterschichtenfolge 2 weist eine erste
Halbleiterschicht 21 eines ersten Leitungstyps, eine zweite Halbleiterschicht 22 eines vom ersten Leitungstyp
verschiedenen zweiten Leitungstyps und einen aktiven Bereich 20 auf, wobei der aktive Bereich 20 zwischen der ersten
Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 angeordnet ist. Die erste Halbleiterschicht ist zwischen dem Substrat 4 und dem aktiven Bereich 20 angeordnet. Beispielsweise ist die erste Halbleiterschicht n-leitend und die zweite Halbleiterschicht p-leitend.
Nachfolgend wird, wie in den Figuren IC und 1D dargestellt, eine StromaufWeitungsschicht 35 auf der
Halbleiterschichtenfolge 2 aufgebraucht. Die
Stromaufweitungsschicht grenzt unmittelbar an die zweite Halbleiterschicht 22 an. Die Stromaufweitungsschicht 35 enthält beispielsweise ein TCO-Material, etwa Indiumzinnoxid (ITO). Die Stromaufweitungsschicht kann auch mehrschichtig ausgebildet sein.
Die Stromaufweitungsschicht 35 und die
Halbleiterschichtenfolge 2 werden mittels einer Maske 9 fotolithographisch strukturiert. Hierbei wird ein Teil der Stromaufweitungsschicht 35 und Material der
Halbleiterschichtenfolge 2 entfernt, etwa mittels
nasschemischen oder trockenchemischen Ätzens, so dass in der Halbleiterschichtenfolge 2 Ausnehmungen 25 ausgebildet werden, die sich durch die zweite Halbleiterschicht 22 und den aktiven Bereich 20 in die erste Halbleiterschicht 21 hinein erstrecken.
In dem gezeigten Ausführungsbeispiel wird der aktive Bereich 20 eines herzustellenden Halbleiterchips in eine Mehrzahl von voneinander beabstandeten Teilbereichen 201 unterteilt. Davon abweichend ist jedoch auch denkbar, dass sich der aktive Bereich 20 eines optoelektronischen Halbleiterchips
durchgängig über den gesamten herzustellenden Halbleiterchip erstreckt. Eine äußere Umrandung 202 des aktiven Bereichs ist anhand einer gestrichelten Linie veranschaulicht, die nur in Zwischenräumen zwischen den Teilbereichen 201 zu sehen ist. Alle Teilbereiche 201 des aktiven Bereichs 20 verlaufen innerhalb der äußeren Umrandung 202 des aktiven Bereichs.
Nachfolgend wird eine erste Isolationsschicht 6 auf die
Halbleiterschichtenfolge aufgebracht (Figuren IE und 1F) . Die erste Isolationsschicht 6 bedeckt bereichsweise die zweite Halbleiterschicht 22 und eine Seitenfläche 205 des aktiven Bereichs 20. Die erste Isolationsschicht 6 wird so
ausgebildet, dass sie für jeden herzustellenden
Halbleiterchip zumindest eine erste Öffnung 61 und zumindest eine zweite Öffnung 62 aufweist. In der zumindest einen ersten Öffnung 61 ist die erste Halbleiterschicht 21
elektrisch kontaktierbar . In der zumindest einen zweiten Öffnung 62 ist die zweite Halbleiterschicht 22 elektrisch kontaktierbar, insbesondere über die StromaufWeitungsschicht 35.
In dem gezeigten Ausführungsbeispiel weist jeder Teilbereich 201 des aktiven Bereichs 20 eine Mehrzahl von zweiten
Öffnungen 62 auf. Eine gleichmäßige Bestromung der zweiten Halbleiterschicht 22 wird so vereinfacht. Grundsätzlich ist jedoch denkbar, dass jeder Teilbereich 201 des aktiven
Bereichs 20 nur eine zweite Öffnung 62 aufweist. Die Strukturierung der ersten Isolationsschicht 6 erfolgt mittels einer zweiten fotolithographischen Ebene, wobei die ersten Öffnungen 61 und die zweiten Öffnungen 62 in einem gemeinsamen Strukturierungsschritt ausgebildet werden können. Nachfolgend wird, wie in den Figuren IG und 1H dargestellt, eine Anschlussschicht 3 auf der Halbleiterschichtenfolge ausgebildet. Die Anschlussschicht 3 wird derart lateral strukturiert ausgebildet, dass die Anschlussschicht 3 zumindest einen ersten Anschlussschichtbereich 31 und einen zweiten Anschlussschichtbereich 32 aufweist. Der erste
Anschlussschichtbereich und der zweite
Anschlussschichtbereich sind in lateraler Richtung
nebeneinander und voneinander beabstandet angeordnet. Die
Anschlusschichtbereiche sind also überlappungsfrei zueinander angeordnet. Der erste Anschlussschichtbereich 31 ist
überlappungsfrei mit dem aktiven Bereich 20 ausgebildet.
Insbesondere kann der erste Anschlussschichtbereich
zusammenhängend ausgebildet sein. Der erste
Anschlussschichtbereich 31 ist in der Öffnung 61 mit der ersten Halbleiterschicht 21 elektrisch leitend verbunden. Der zweite Anschlussschichtbereich 32 ist in der zweiten Öffnung 62 der Isolationsschicht 6 mit der zweiten Halbleiterschicht 22 elektrisch leitend verbunden. Der zweite
Anschlussschichtbereich überlappt insbesondere an jeder
Stelle mit dem aktiven Bereich 20.
Der erste Anschlussschichtbereich 31 verläuft rahmenförmig entlang eines Umfangs des herzustellenden optoelektronischen Halbleiterchips. Insbesondere umläuft der erste
Anschlussschichtbereich 31 den aktiven Bereich 20 in
lateraler Richtung zumindest stellenweise, insbesondere entlang des gesamten Umfangs.
Die elektrische Kontaktierung der ersten Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 über den ersten
Anschlussschichtbereich 31 beziehungsweise den zweiten
Anschlussschichtbereich 32 kann also in einem gemeinsamen Strukturierungsschritt erfolgen, etwa mittels einer dritten fotolithographischen Ebene. Die Anschlussschicht 3 kann einschichtig oder auch mehrschichtig ausgebildet sein. Beispielsweise kann die
Anschlussschicht eine oder mehrere Teilschichten aus einem TCO-Material und/oder eine oder mehrere metallische Schichten aufweisen. Beispielsweise zeichnet sich Silber durch eine hohe Reflektivität im sichtbaren und ultravioletten
Spektralbereich aus. Es kann aber auch ein anderes Metall Anwendung finden, beispielsweise Aluminium, Rhodium,
Palladium, Platin, Titan oder Chrom oder eine metallische Legierung mit zumindest einem der genannten Metalle.
Nachfolgend wird, wie in den Figuren II und 1J dargestellt, eine zweite Isolationsschicht 7 auf der
Halbleiterschichtenfolge 2 ausgebildet. Die zweite
Isolationsschicht 7 wird mittels einer vierten
fotolithographischen Ebene derart strukturiert, dass sie erste Durchbrüche 71 für die elektrische Kontaktierung des ersten Anschlussschichtbereichs 31 und zweite Durchbrüche 72 für die elektrische Kontaktierung des zweiten
Anschlussschichtbereichs 32 aufweist.
Die zweite Isolationsschicht 7 grenzt insbesondere
unmittelbar an den ersten Anschlussschichtbereich 31, den zweiten Anschlussschichtbereich 32 und die erste
Isolationsschicht 6 an.
In vertikaler Richtung gesehen verläuft die Anschlussschicht 3, insbesondere sowohl der erste Anschlussschichtbereich 31 als auch der zweite Anschlussschichtbereich 32, stellenweise zwischen der ersten Isolationsschicht 6 und der zweiten
Isolationsschicht 7. Die erste Isolationsschicht 6 und die zweite
Isolationsschicht 7 sind zumindest stellenweise auf derselben Seite des aktiven Bereichs angeordnet. Insbesondere
überdecken die erste Isolationsschicht und die zweite
Isolationsschicht die zweite Halbleiterschicht 22 auf der dem aktiven Bereich 20 abgewandten Seite der zweiten
Halbleiterschicht .
Die erste Isolationsschicht 6 und die zweite
Isolationsschicht 7 können einen dielektrischen Spiegel bilden und insbesondere jeweils eine Mehrzahl von
Teilschichten aufweisen. Dies ist in Figur II anhand von vergrößert dargestellten Ausschnitten gezeigt. Die erste Isolationsschicht 6 weist eine Mehrzahl erster
Teilschichten 601 und zweiter Teilschichten 602 auf, wobei die ersten Teilschichten jeweils einen niedrigeren
Brechungsindex aufweisen als die zweiten Teilschichten. Entsprechend weist die zweite Isolationsschicht 7 weist eine Mehrzahl erster Teilschichten 701 und zweiter Teilschichten 702 auf, wobei die ersten Teilschichten jeweils einen
niedrigeren Brechungsindex aufweisen als die zweiten
Teilschichten .
Für eine dielektrische Schicht mit einem niedrigen
Brechungsindex eignet sich beispielsweise Siliziumoxid oder Magnesiumfluorid . Für eine Schicht mit einem höheren
Brechungsindex eignet sich beispielsweise Titanoxid oder Niob(V)Oxid (Nb205) .
Mittels einer mehrlagigen Ausgestaltung der ersten
Isolationsschicht 6 und der zweiten Isolationsschicht 7 können hohe Reflektivitäten erzielt werden, so dass
Absorptionsverluste an vom aktiven Bereich 20 aus gesehen nachgeordneten absorbierenden Schichten wie beispielsweise Metallschichten verringert werden können. Weiterhin hat sich gezeigt, dass durch eine mehrlagige Ausbildung der ersten Isolationsschicht 6 und der zweiten Isolationsschicht 7 die Gefahr einer Rissbildung vermindert werden kann und dadurch die Empfindlichkeit gegenüber Feuchtigkeit verringert wird. In Draufsicht auf die Halbleiterschichtenfolge 2 überlappt jeweils mindestens ein zweiter Durchbruch 72 mit einem
Teilbereich 201 des aktiven Bereichs.
Für die elektrische Kontaktierung des ersten
Anschlussschichtbereichs 31 ist eine Mehrzahl von ersten Durchbrüchen 71 vorgesehen. Grundsätzlich ist jedoch ein einzelner Durchbruch für die elektrische Kontaktierung des ersten Anschlussschichtbereichs 31 ausreichend. Die Strukturierung der zweiten Isolationsschicht 7 kann mittels einer vierten fotolithographischen Ebene erfolgen.
Nachfolgend wird, wie in den Figuren 1K und IL dargestellt, eine Kontaktschicht 5 derart strukturiert auf der
Halbleiterschichtenfolge 2 aufgebracht, dass die
Kontaktschicht 5 einen ersten Kontakt 51 und einen zweiten Kontakt 52 aufweist. Der erste Kontakt und der zweite Kontakt sind für die externe elektrische Kontaktierung des
herzustellenden Halbleiterchips 1 vorgesehen, so dass beide für die elektrische Kontaktierung des Halbleiterchips erforderlichen Kontakte auf einer dem Substrat 4 abgewandten Seite der Halbleiterschichtenfolge 2 extern zugänglich sind. Der erste Kontakt 51 grenzt in den ersten Durchbrüchen 71 an die erste Halbleiterschicht 21 an. Der zweite Kontakt 52 grenzt in den zweiten Durchbrüchen 72 an die zweite
Halbleiterschicht 22 an. Das strukturierte Aufbringen der Kontaktschicht 5 kann mittels einer fünften fotolithographischen Ebene erfolgen.
Nachfolgend wird der Verbund 9 entlang der
Vereinzelungslinien 8 vereinzelt, etwa mechanisch,
beispielsweise durch Sägen, chemisch, beispielsweise durch Ätzen und/oder mittels kohärenter Strahlung, etwa durch ein Lasertrennverfahren .
Beim Vereinzeln entstehen Seitenflächen 15 des hergestellten optoelektronischen Halbleiterchips 1. Beim Vereinzeln wird auch die erste Halbleiterschicht 21 durchtrennt, so dass die erste Halbleiterschicht 21 und das Substrat 4 bündig
abschließen. Die Anschlussschicht 3 ist in lateraler Richtung derart strukturiert, dass sie entlang der Vereinzelungslinien 8 nicht vorhanden ist. Die Anschlussschicht 3 wird beim
Vereinzeln also nicht durchtrennt. Dadurch kann die zweite Isolationsschicht 7 den ersten Anschlussschichtbereich 31 seitlich bedecken. Die Anschlussschicht 3 kann so mittels der ersten
Isolationsschicht 6 und der zweiten Isolationsschicht 7 auch in lateraler Richtung verkapselt werden. Die Anschlussschicht 3 kann so vor Feuchtigkeit oder Oxidation geschützt werden. Weiterhin kann vermieden werden, dass Material der
Anschlussschicht 3 im Betrieb des Halbleiterchips 1 migriert. Beispielsweise kann bei Verwendung von Silber für die
Anschlussschicht 3 eine Silbermigration in andere Schichten des optoelektronischen Halbleiterchips, insbesondere in die Halbleiterschichten der Halbleiterschichtenfolge 2 vermieden werden .
Figur IL zeigt eine Draufsicht des fertiggestellten
optoelektronischen Halbleiterchips 1.
Mit dem beschriebenen Verfahren kann mit nur fünf
fotolithographischen Ebenen ein optoelektronischer
Halbleiterchip hergestellt werden, der beide für die externe elektrische Kontaktierung vorgesehenen Kontakte auf der dem Substrat 4 abgewandten Seite der Halbleiterschichtenfolge 2 aufweist .
Bei einer Montage eines derartigen optoelektronischen
Halbleiterchips auf einem Anschlussträger, etwa einem
Leiterrahmen oder einer Leiterplatte, sind der erste Kontakt 51 und der zweite Kontakt 52 dem Anschlussträger zugewandt. Dadurch befinden sich die Halbleiterschichten der
Halbleiterschichtenfolge 2 näher an dem Anschlussträger. Die Wärmeabfuhr von Verlustwärme im Betrieb des
optoelektronischen Halbleiterchips kann dadurch verbessert werden. Insbesondere muss die Wärme nicht über das Substrat 4 abgeführt werden, so dass sich für das Substrat auch ein Material mit vergleichsweise geringer Wärmeleitfähigkeit eignet, etwa Saphir.
Weiterhin können mittels der insbesondere jeweils als
dielektrische Spiegelstruktur ausgebildeten ersten
Isolationsschicht 6 und zweiten Isolationsschicht 7
Absorptionsverluste innerhalb des optoelektronischen
Halbleiterchips verringert werden. Anstelle eines mehrlagigen Aufbaus für die erste Isolationsschicht 6 und die zweite Isolationsschicht 7 kann für eine der Isolationsschichten oder auch für beide
Isolationsschichten auch ein einschichtiger Aufbau Anwendung finden, beispielsweise mit einer Schicht aus Siliziumoxid. Dadurch kann die Herstellung des optoelektronischen
Halbleiterchips vereinfacht werden.
In den Figuren 2A und 2B ist ein weiteres Ausführungsbeispiel für einen optoelektronischen Halbleiterchip gezeigt. Dieses Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1K und IL beschriebenen
Ausführungsbeispiel und kann insbesondere weitestgehend wie vorstehend beschrieben hergestellt werden, insbesondere mit nur fünf Fotolithographieebenen.
Im Unterschied hierzu erstreckt sich die Anschlussschicht 3, insbesondere der erste Anschlussschichtbereich 31 bis zur Seitenfläche 15 des Halbleiterchips 1. Der erste
Anschlussschichtbereich 31, die erste Halbleiterschicht 21 und das Substrat 4 schließen bündig an der Seitenfläche 15 ab .
Bei der Herstellung eines derartigen optoelektronischen
Halbleiterchips wird die Anschlussschicht 3 im Unterschied zu dem im Zusammenhang mit den Figuren 1A bis IL beschriebenen Ausführungsbeispiel bei der Vereinzelung durchtrennt. Mittels des sich bis zur Seitenfläche 15 des Halbleiterchips
erstreckenden ersten Anschlussschichtbereichs 31 kann
derjenige Strahlungsanteil reduziert werden, der seitlich aus dem optoelektronischen Halbleiterchip 1 austritt. Diese
Strahlungsanteile können zu einem gesteigerten Anteil
beispielsweise am Anschlussträger absorbiert werden. Bei einer Anordnung eines Strahlungskonversionselements auf dem Substrat 4 (in den Figuren nicht explizit gezeigt) kann dieser Strahlungsanteil auch zu einer unerwünschten
Farbortverschiebung führen, da der Strahlungsanteil
vollständig unkonvertiert aus dem optoelektronischen
Halbleiterchip 1 austreten kann.
Mit den beschriebenen Verfahren können auf einfache,
zuverlässige und kostengünstige Weise optoelektronische
Halbleiterchips hergestellt werden, die sich durch eine hohe Effizienz auszeichnen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102017111123.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 optoelektronischer Halbleiterchip
15 Seitenfläche
100 Verbund
2 Halbleiterschichtenfolge
20 aktiver Bereich
201 Teilbereich
202 äußere Umrandung
205 Seitenfläche des aktiven Bereichs
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
25 Ausnehmung
3 Anschlussschicht
31 erster Anschlussschichtbereich
32 zweiter Anschlussschichtbereich
35 StromaufweitungsSchicht
4 Substrat
5 KontaktSchicht
51 erste Kontaktschicht
52 zweite Kontaktschicht
6 erste Isolationsschicht
601 erste Teilschicht
602 zweite Teilschicht
61 erste Öffnung
62 zweite Öffnung
7 zweite Isolationsschicht
701 erste Teilschicht
702 zweite Teilschicht
71 erster Durchbruch
72 zweiter Durchbruch
8 Vereinzelungslinie
9 Maske

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip, umfassend
- eine Halbleiterschichtenfolge (2) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20), einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22), wobei der aktive Bereich zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht
angeordnet ist;
- einen ersten Kontakt (51) und einen zweiten Kontakt (52) zur externen elektrischen Kontaktierung des Halbleiterchips;
- einen ersten Anschlussschichtbereich (31), über den der erste Kontakt mit der ersten Halbleiterschicht elektrisch leitend verbunden ist;
- einen zweiten Anschlussschichtbereich (32), über den der zweite Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden ist; und
- eine erste Isolationsschicht (6) und eine zweite
Isolationsschicht (7);
wobei
- der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich in einer senkrecht zur einer
Haupterstreckungsebene des aktiven Bereichs verlaufenden vertikalen Richtung jeweils bereichsweise zwischen der ersten Isolationsschicht und der zweiten Isolationsschicht
angeordnet sind; und
- der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich überlappungsfrei nebeneinander angeordnet sind.
2. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die erste Isolationsschicht und die zweite
Isolationsschicht jeweils eine Mehrzahl von Teilschichten (601, 602, 701, 702) aufweisen und eine dielektrische
Spiegelstruktur bilden.
3. Optoelektronischer Halbleiterchip nach Anspruch 1 oder 2, wobei der erste Anschlussschichtbereich den aktiven Bereich in lateraler Richtung zumindest teilweise umläuft.
4. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei sich der erste Anschlussschichtbereich stellenweise bis zu einer Seitenfläche (15) des Halbleiterchips erstreckt.
5. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die zweite Isolationsschicht den ersten
Anschlussschichtbereich in lateraler Richtung umläuft.
6. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei der erste Anschlussschichtbereich und der zweite
Anschlussschichtbereich dieselbe Materialzusammensetzung und dieselbe Schichtdicke aufweisen.
7. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche,
wobei die Halbleiterschichtenfolge auf einem Substrat (4) angeordnet ist, der erste Kontakt und der zweite Kontakt auf einer dem Substrat abgewandten Seite der
Halbleiterschichtenfolge angeordnet sind und im Betrieb des Halbleiterchips erzeugte Strahlung durch das Substrat
austritt .
8. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (20), einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22), wobei der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist;
b) Ausbilden einer Ausnehmung (25) , in der die erste
Halbleiterschicht freiliegt;
c) Ausbilden einer ersten Isolationsschicht (6), wobei die erste Isolationsschicht zumindest eine erste Öffnung (61) für die elektrische Kontaktierung der ersten Halbleiterschicht und zumindest eine zweite Öffnung (62) für die elektrische Kontaktierung der zweiten Halbleiterschicht aufweist;
d) Ausbilden einer Anschlussschicht (3) auf der ersten
Isolationsschicht, wobei ein erster Anschlussschichtbereich (31) der Anschlussschicht elektrisch leitend mit der ersten Halbleiterschicht und ein zweiter Anschlussschichtbereich (32) der Anschlussschicht elektrisch leitend mit der zweiten Halbleiterschicht verbunden ist;
e) Ausbilden einer zweiten Isolationsschicht (7) auf der Anschlussschicht, wobei die zweite Isolationsschicht
zumindest einen ersten Durchbruch (71) zur elektrischen
Kontaktierung des ersten Anschlussschichtbereichs und
zumindest einen zweiten Durchbruch (72) zur elektrischen Kontaktierung des zweiten Anschlussschichtbereichs aufweist; und
f) Ausbilden einer Kontaktschicht (5) auf der zweiten
Isolationsschicht zur Ausbildung eines ersten Kontakts (51) und eines zweiten Kontakts (52) für die externe elektrische Kontaktierung, wobei der erste Kontakt mit der ersten Halbleiterschicht und der zweite Kontakt mit der zweiten Halbleiterschicht elektrisch leitend verbunden sind.
9. Verfahren nach Anspruch 8,
wobei der aktive Bereich in Schritt b) in voneinander
beabstandete Teilbereiche (201) unterteilt wird.
10. Verfahren nach Anspruch 8 oder 9,
wobei vor dem Ausbilden der Ausnehmung eine
Stromaufweitungsschicht auf die Halbleiterschichtenfolge aufgebracht wird und wobei die Halbleiterschichtenfolge und die Stromaufweitungsschicht mittels derselben Maske
strukturiert werden.
11. Verfahren nach einem der vorherigen Ansprüche,
wobei der Halbleiterchip in einem Verbund (100) gefertigt wird und der Halbleiterchip durch eine Vereinzelung des Verbunds nach Schritt f) ausgebildet wird.
12. Verfahren nach Anspruch 11,
wobei beim Vereinzeln die erste Halbleiterschicht durchtrennt wird .
13. Verfahren nach Anspruch 11 oder 12,
wobei beim Vereinzeln die Anschlussschicht durchtrennt wird.
14. Verfahren nach einem der Ansprüche 8 bis 12,
wobei beim Vereinzeln die Anschlussschicht nicht durchtrennt wird .
15. Verfahren nach einem der Ansprüche 8 bis 14,
wobei ein Halbleiterchip gemäß einem der Ansprüche 1 bis 7 hergestellt wird.
PCT/EP2018/062783 2017-05-22 2018-05-16 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Ceased WO2018215265A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/607,781 US11107953B2 (en) 2017-05-22 2018-05-16 Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017111123.9A DE102017111123A1 (de) 2017-05-22 2017-05-22 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017111123.9 2017-05-22

Publications (1)

Publication Number Publication Date
WO2018215265A1 true WO2018215265A1 (de) 2018-11-29

Family

ID=62186469

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/062783 Ceased WO2018215265A1 (de) 2017-05-22 2018-05-16 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (3)

Country Link
US (1) US11107953B2 (de)
DE (1) DE102017111123A1 (de)
WO (1) WO2018215265A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114097100A (zh) * 2019-05-17 2022-02-25 欧司朗光电半导体有限责任公司 光电子半导体芯片以及用于制造光电子半导体芯片的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010989A1 (en) * 2001-07-11 2003-01-16 Tomihisa Yukimoto Light-emitting diode array
US20050194605A1 (en) * 2004-03-05 2005-09-08 Shelton Bryan S. Flip-chip light emitting diode device without sub-mount
WO2009010762A1 (en) * 2007-07-19 2009-01-22 Photonstar Led Limited Vertical led with conductive vias
EP2343744A2 (de) * 2010-01-07 2011-07-13 Seoul Opto Device Co., Ltd. Lichtemittierende Diode mit strukturierten Elektroden
US20150144984A1 (en) * 2013-11-27 2015-05-28 Epistar Corporation Semiconductor light-emitting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子
WO2013039344A2 (ko) * 2011-09-16 2013-03-21 서울옵토디바이스(주) 발광 다이오드 및 그것을 제조하는 방법
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
DE102015107577A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010989A1 (en) * 2001-07-11 2003-01-16 Tomihisa Yukimoto Light-emitting diode array
US20050194605A1 (en) * 2004-03-05 2005-09-08 Shelton Bryan S. Flip-chip light emitting diode device without sub-mount
WO2009010762A1 (en) * 2007-07-19 2009-01-22 Photonstar Led Limited Vertical led with conductive vias
EP2343744A2 (de) * 2010-01-07 2011-07-13 Seoul Opto Device Co., Ltd. Lichtemittierende Diode mit strukturierten Elektroden
US20150144984A1 (en) * 2013-11-27 2015-05-28 Epistar Corporation Semiconductor light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114097100A (zh) * 2019-05-17 2022-02-25 欧司朗光电半导体有限责任公司 光电子半导体芯片以及用于制造光电子半导体芯片的方法

Also Published As

Publication number Publication date
US11107953B2 (en) 2021-08-31
DE102017111123A1 (de) 2018-11-22
US20200075811A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
DE112015005964B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
EP2149159B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102010048159B4 (de) Leuchtdiodenchip
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
WO2012130900A1 (de) Optoelektronischer halbleiterchip
WO2011058094A1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102014116935A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2014012760A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2018114807A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2015007486A1 (de) Optoelektronischer halbleiterchip
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2016135024A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung eines elektrischen kontakts und verfahren zur herstellung eines halbleiterbauelements
WO2018215265A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2018114483A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2014072410A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2014154566A1 (de) Strahlung emittierender halbleiterchip
WO2019025206A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020229607A1 (de) Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18725208

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18725208

Country of ref document: EP

Kind code of ref document: A1