[go: up one dir, main page]

WO2018018427A1 - 基于多内核芯片的多任务调度方法及系统 - Google Patents

基于多内核芯片的多任务调度方法及系统 Download PDF

Info

Publication number
WO2018018427A1
WO2018018427A1 PCT/CN2016/091788 CN2016091788W WO2018018427A1 WO 2018018427 A1 WO2018018427 A1 WO 2018018427A1 CN 2016091788 W CN2016091788 W CN 2016091788W WO 2018018427 A1 WO2018018427 A1 WO 2018018427A1
Authority
WO
WIPO (PCT)
Prior art keywords
tasks
core
new
task
new task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/091788
Other languages
English (en)
French (fr)
Inventor
张升泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to PCT/CN2016/091788 priority Critical patent/WO2018018427A1/zh
Publication of WO2018018427A1 publication Critical patent/WO2018018427A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]

Definitions

  • the present invention relates to the field of electronic chips, and in particular, to a multi-task scheduling method and system based on a multi-core chip.
  • the chip also has its own unique place. In a broad sense, as long as it is a semiconductor wafer manufactured by microfabrication, it can be called a chip, and there is no circuit inside.
  • a semiconductor light source chip for example, a mechanical chip such as a MEMS gyroscope; or a biochip such as a DNA chip.
  • the intersection of the chip and the integrated circuit is on the "circuit on the silicon wafer.”
  • the chipset is a series of interrelated chipsets that are interdependent and can play a bigger role, such as the processor inside the computer and the North-South Bridge chipset, the RF, baseband and power management chipset in the phone. .
  • a multi-core chip-based multi-task scheduling method is provided, which solves the shortcomings of unreasonable task assignment in the prior art.
  • a multi-core chip-based multi-task scheduling method comprising the following steps:
  • the new task is evenly distributed to the core that can receive the new task.
  • the method further includes:
  • the method further includes:
  • the operating frequency of each core is adjusted according to the number of tasks.
  • a multi-core chip-based multi-task scheduling system comprising:
  • An obtaining unit configured to obtain a maximum power of each core in the multicore and a current task number
  • a determining unit configured to determine, according to the maximum power and the current number of tasks, whether the new task can be enabled
  • system further includes:
  • the stop unit is used to stop receiving new external tasks if all cores cannot receive new tasks.
  • system further includes:
  • An adjustment unit for adjusting the operating frequency of each core according to the number of tasks.
  • the technical solution provided by the specific embodiment of the present invention acquires the maximum power of each core in the multi-core and the current number of tasks, and determines whether it can be capable of a new task according to the maximum power and the current number of tasks. If a new task can be received, the new solution is The tasks are evenly distributed to the cores that are able to receive new tasks, so they have the advantage of reasonable task assignment.
  • FIG. 1 is a flowchart of a multi-core chip-based multi-task scheduling method provided by the present invention
  • FIG. 2 is a structural diagram of a multi-core scheduling system based on a multi-core chip according to the present invention.
  • FIG. 1 is a flowchart of a multi-core chip-based multi-task scheduling method according to a first preferred embodiment of the present invention.
  • the method is implemented by an electronic chip.
  • the method is as shown in FIG. 1 and includes the following steps. step:
  • Step S101 Obtain a maximum power of each core in the multi-core and a current task number
  • Step S102 Determine, according to the maximum power and the current number of tasks, whether the new task can be enabled
  • Step S103 if a new task can be received, the new task is evenly distributed to the core capable of receiving the new task.
  • the technical solution provided by the specific embodiment of the present invention acquires the maximum power of each core in the multi-core and the current number of tasks, and determines whether it can be capable of a new task according to the maximum power and the current number of tasks. If a new task can be received, the new solution is The tasks are evenly distributed to the cores that are able to receive new tasks, so they have the advantage of reasonable task assignment.
  • the foregoing method may further include:
  • the foregoing method may further include:
  • the operating frequency of each core is adjusted according to the number of tasks.
  • FIG. 2 is a multi-core chip-based multi-task scheduling system according to a first preferred embodiment of the present invention.
  • the system includes:
  • An obtaining unit 201 configured to acquire a maximum power of each core in the multi-core and a current task number
  • the determining unit 202 is configured to determine, according to the maximum power and the current task number, whether the new task can be enabled;
  • the allocating unit 203 is configured to evenly distribute the new task to the core capable of receiving the new task, as being able to receive the new task.
  • the technical solution provided by the specific embodiment of the present invention acquires the maximum power of each core in the multi-core and the current number of tasks, and determines whether it can be capable of a new task according to the maximum power and the current number of tasks. If a new task can be received, the new solution is The tasks are evenly distributed to the cores that are able to receive new tasks, so they have the advantage of reasonable task assignment.
  • the above system may further include:
  • the stopping unit 204 is configured to stop receiving new external tasks if all cores cannot receive new tasks.
  • the above system may further include:
  • the adjusting unit 205 is configured to adjust an operating frequency of each core according to the number of tasks.
  • Computer readable media includes both computer storage media and communication media including any medium that facilitates transfer of a computer program from one location to another.
  • a storage medium may be any available media that can be accessed by a computer.
  • the computer readable medium may include random access memory (Random) Access Memory, RAM), Read-Only Memory (ROM), Electrically Erasable Programmable Read Only Memory (Electrically Erasable Programmable Read-Only Memory, EEPROM), Compact Disc Read-Only Memory, CD-ROM, or other optical disc storage, magnetic storage medium or other magnetic storage device, or any other medium that can be used to carry or store desired program code in the form of instructions or data structures and that can be accessed by a computer. Also. Any connection may suitably be a computer readable medium.
  • a disk and a disc include a compact disc (CD), a laser disc, a compact disc, a digital versatile disc (DVD), a floppy disk, and a Blu-ray disc, wherein the disc is usually magnetically copied, and the disc is The laser is used to optically replicate the data. Combinations of the above should also be included within the scope of the computer readable media.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种基于多内核芯片的多任务调度方法，所述方法包括如下步骤：获取多核中每个核的最大功率以及当前任务数（101）；依据该最大功率以及当前任务数确定其是否能够接收新的任务（102）；如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核（103）。该方法提供的技术方案具有任务分配合理的优点。

Description

基于多内核芯片的多任务调度方法及系统 技术领域
本发明涉及电子芯片领域，尤其涉及一种基于多内核芯片的多任务调度方法及系统。
 背景技术
芯片也有它独特的地方，广义上，只要是使用微细加工手段制造出来的半导体片子，都可以叫做芯片，里面并不一定有电路。比如半导体光源芯片；比如机械芯片，如MEMS陀螺仪；或者生物芯片如DNA芯片。在通讯与信息技术中，当把范围局限到硅集成电路时，芯片和集成电路的交集就是在“硅晶片上的电路”上。芯片组，则是一系列相互关联的芯片组合，它们相互依赖，组合在一起能发挥更大的作用，比如计算机里面的处理器和南北桥芯片组，手机里面的射频、基带和电源管理芯片组。
现有的芯片对任务的分配不合理，导致多核工作不平等。
 技术问题
提供一种基于多内核芯片的多任务调度方法，其解决了现有技术任务分配不合理的缺点。
 技术解决方案
一方面，提供一种基于多内核芯片的多任务调度方法，所述方法包括如下步骤：
获取多核中每个核的最大功率以及当前任务数；
依据该最大功率以及当前任务数确定其是否可以能够新的任务；
如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核。
可选的，所述方法还包括：
如所有内核均不能接收新的任务，则停止接收外部的新任务。
可选的，所述方法还包括：
依据该任务数量调整每个核的工作频率。
第二方面，提供一种基于多内核芯片的多任务调度系统，所述系统包括：
获取单元，用于获取多核中每个核的最大功率以及当前任务数；
判断单元，用于依据该最大功率以及当前任务数确定其是否可以能够新的任务；
分配单元，用于如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核。
可选的，所述系统还包括：
停止单元，用于如所有内核均不能接收新的任务，则停止接收外部的新任务。
可选的，所述系统还包括：
调整单元，用于依据该任务数量调整每个核的工作频率。
 有益效果
本发明具体实施方式提供的技术方案获取多核中每个核的最大功率以及当前任务数，依据该最大功率以及当前任务数确定其是否可以能够新的任务，如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核，所以其具有任务分配合理的优点。
 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种基于多内核芯片的多任务调度方法的流程图；
图2为本发明提供的一种基于多内核芯片的多任务调度系统的结构图。
 本发明的实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1，图1为本发明第一较佳实施方式提供的一种基于多内核芯片的多任务调度方法的流程图，该方法由电子芯片来完成，该方法如图1所示，包括如下步骤：
步骤S101、获取多核中每个核的最大功率以及当前任务数；
步骤S102、依据该最大功率以及当前任务数确定其是否可以能够新的任务；
步骤S103、如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核。
本发明具体实施方式提供的技术方案获取多核中每个核的最大功率以及当前任务数，依据该最大功率以及当前任务数确定其是否可以能够新的任务，如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核，所以其具有任务分配合理的优点。
可选的，上述方法在步骤S103之后还可以包括：
如所有内核均不能接收新的任务，则停止接收外部的新任务。
可选的，上述方法在步骤S103之后还可以包括：
依据该任务数量调整每个核的工作频率。
参阅图2，图2为本发明第一较佳实施方式提供的一种基于多内核芯片的多任务调度系统，该系统包括：
获取单元201，用于获取多核中每个核的最大功率以及当前任务数；
判断单元202，用于依据该最大功率以及当前任务数确定其是否可以能够新的任务；
分配单元203，用于如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核。
本发明具体实施方式提供的技术方案获取多核中每个核的最大功率以及当前任务数，依据该最大功率以及当前任务数确定其是否可以能够新的任务，如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核，所以其具有任务分配合理的优点。
可选的，上述系统还可以包括：
停止单元204，用于如所有内核均不能接收新的任务，则停止接收外部的新任务。
可选的，上述系统还可以包括：
调整单元205，用于依据该任务数量调整每个核的工作频率。
需要说明的是，对于前述的各方法实施方式或实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为根据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述实施方式或实施例均属于优选实施例，所涉及的动作和单元并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。本领域的技术人员可以将本说明书中描述的不同实施例以及不同实施例的特征进行结合或组合。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件实现时，可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括随机存取存储器(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)、电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(Compact Disc Read-Only Memory，CD-ROM)或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线（Digital Subscriber Line，DSL）或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定影中。如本发明所使用的，盘（Disk）和碟（disc）包括压缩光碟（CD）、激光碟、光碟、数字通用光碟（DVD）、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

  1. 一种基于多内核芯片的多任务调度方法，其特征在于，所述方法包括如下步骤：
    获取多核中每个核的最大功率以及当前任务数；
    依据该最大功率以及当前任务数确定其是否可以能够新的任务；
    如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核。
  2. 根据权利要求1所述的方法，其特征在于，所述方法还包括：
    如所有内核均不能接收新的任务，则停止接收外部的新任务。
  3. 根据权利要求1所述的方法，其特征在于，所述方法还包括：
    依据该任务数量调整每个核的工作频率。
  4. 一种基于多内核芯片的多任务调度系统，其特征在于，所述系统包括：
    获取单元，用于获取多核中每个核的最大功率以及当前任务数；
    判断单元，用于依据该最大功率以及当前任务数确定其是否可以能够新的任务；
    分配单元，用于如能够接收新的任务，则将新的任务均匀分配至能够接收新的任务的核。
  5. 根据权利要求4所述的系统，其特征在于，所述系统还包括：
    停止单元，用于如所有内核均不能接收新的任务，则停止接收外部的新任务。
  6. 根据权利要求4所述的系统，其特征在于，所述系统还包括：
    调整单元，用于依据该任务数量调整每个核的工作频率。
PCT/CN2016/091788 2016-07-26 2016-07-26 基于多内核芯片的多任务调度方法及系统 Ceased WO2018018427A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/091788 WO2018018427A1 (zh) 2016-07-26 2016-07-26 基于多内核芯片的多任务调度方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/091788 WO2018018427A1 (zh) 2016-07-26 2016-07-26 基于多内核芯片的多任务调度方法及系统

Publications (1)

Publication Number Publication Date
WO2018018427A1 true WO2018018427A1 (zh) 2018-02-01

Family

ID=61015555

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/091788 Ceased WO2018018427A1 (zh) 2016-07-26 2016-07-26 基于多内核芯片的多任务调度方法及系统

Country Status (1)

Country Link
WO (1) WO2018018427A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060161923A1 (en) * 2005-01-20 2006-07-20 International Business Machines (Ibm) Corporation Task management in a data processing environment having multiple hardware entities
CN102184125A (zh) * 2011-06-02 2011-09-14 首都师范大学 异构多核环境下基于程序行为在线分析的负载均衡方法
CN102707996A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种异构多核处理器上的任务调度方法
CN103870322A (zh) * 2012-12-17 2014-06-18 联发科技股份有限公司 控制任务转移的方法、非暂时性计算机可读介质、异构多核系统
CN106250235A (zh) * 2016-07-26 2016-12-21 张升泽 基于多内核芯片的多任务调度方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060161923A1 (en) * 2005-01-20 2006-07-20 International Business Machines (Ibm) Corporation Task management in a data processing environment having multiple hardware entities
CN102184125A (zh) * 2011-06-02 2011-09-14 首都师范大学 异构多核环境下基于程序行为在线分析的负载均衡方法
CN102707996A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种异构多核处理器上的任务调度方法
CN103870322A (zh) * 2012-12-17 2014-06-18 联发科技股份有限公司 控制任务转移的方法、非暂时性计算机可读介质、异构多核系统
CN106250235A (zh) * 2016-07-26 2016-12-21 张升泽 基于多内核芯片的多任务调度方法及系统

Similar Documents

Publication Publication Date Title
WO2018018424A1 (zh) 基于芯片的温度控制方法及系统
WO2018018427A1 (zh) 基于多内核芯片的多任务调度方法及系统
WO2018018425A1 (zh) 多内核芯片线程分配方法及系统
WO2018018426A1 (zh) 负载在多核芯片之间的分配方法及系统
WO2018018373A1 (zh) 多个内核芯片的功率计算方法及系统
WO2018018372A1 (zh) 电子芯片内的电流计算方法及系统
WO2018018371A1 (zh) 多核芯片电压计算方法及系统
WO2018223552A1 (zh) 终端app的快捷退出方法及系统
WO2018010086A1 (zh) 电子芯片的信号信息发送方法及系统
WO2018014300A1 (zh) 多核芯片的功率实现方法及系统
WO2018018494A1 (zh) 基于多区间分配的功率分配方法及系统
WO2018014186A1 (zh) 电子芯片的电流存储方法及系统
WO2018014299A1 (zh) 电流在多个内核中的分配方法及系统
WO2018014185A1 (zh) 电子芯片的电压存储方法及系统
WO2018018451A1 (zh) 电子芯片中的功率分配方法及系统
WO2017219298A1 (zh) 电子芯片的信号存储方法及系统
WO2018018492A1 (zh) 电流在多核芯片内部的多区间分配方法及系统
WO2017219300A1 (zh) 电子芯片的功率存储方法及系统
WO2018014298A1 (zh) 电子芯片内部电压分配方法及系统
WO2018018449A1 (zh) 基于多核芯片的电压降低方法及系统
WO2018018491A1 (zh) 多区间分配电子芯片电压的方法及系统
WO2018018495A1 (zh) 电子芯片的多区间通风量控制方法及系统
WO2018018448A1 (zh) 芯片中温度降低方法及系统
WO2018018450A1 (zh) 电流限制在多核芯片中的应用方法及系统
WO2018014184A1 (zh) 电子芯片的功率调制方法及系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16910008

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 02.07.2019)

122 Ep: pct application non-entry in european phase

Ref document number: 16910008

Country of ref document: EP

Kind code of ref document: A1