[go: up one dir, main page]

WO2017221427A1 - 等化回路，受信回路および集積回路装置 - Google Patents

等化回路，受信回路および集積回路装置 Download PDF

Info

Publication number
WO2017221427A1
WO2017221427A1 PCT/JP2016/068926 JP2016068926W WO2017221427A1 WO 2017221427 A1 WO2017221427 A1 WO 2017221427A1 JP 2016068926 W JP2016068926 W JP 2016068926W WO 2017221427 A1 WO2017221427 A1 WO 2017221427A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
equalization
data
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/068926
Other languages
English (en)
French (fr)
Inventor
工藤　真大
鈴木　大輔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to EP16906343.5A priority Critical patent/EP3477869B1/en
Priority to CN201680087084.4A priority patent/CN109328434B/zh
Priority to JP2018523272A priority patent/JP6690708B2/ja
Priority to PCT/JP2016/068926 priority patent/WO2017221427A1/ja
Publication of WO2017221427A1 publication Critical patent/WO2017221427A1/ja
Priority to US16/209,616 priority patent/US10476710B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values

Definitions

  • the embodiment referred to in this application relates to an equalization circuit, a reception circuit, and an integrated circuit device.
  • a pulse having a length of a code is temporally dispersed due to a band limitation received by the transmission line. That is, for example, in high-speed signal transmission exceeding several GBps (Giga bit per second), pulses having a symbol period are temporally dispersed due to band limitation of the transmission line, and interfere with subsequent symbols.
  • This is known as inter-symbol interference (ISI: Inter-Symbol Interference)
  • DFE Decision-Feedback
  • Equalizer circuit is used.
  • Embodiments mentioned in this application are intended to provide an equalization circuit, a reception circuit, and an integrated circuit device that can increase the data rate while reducing the influence of intersymbol interference.
  • a first addition circuit for adding input signals, a comparison circuit for comparing outputs of the first addition circuit, a latch circuit for holding output data of the comparison circuit, first and first An equalization circuit having two digital / analog conversion circuits and a switch circuit is provided.
  • the first digital / analog conversion circuit outputs a first signal corresponding to an absolute value of the equalization coefficient when the equalization coefficient is a positive value
  • the second digital / analog conversion circuit outputs the first equalization coefficient When the coefficient is a negative value, a second signal corresponding to the absolute value of the equalization coefficient is output.
  • the switch circuit outputs the output of the first digital / analog conversion circuit and the output of the second digital / analog conversion circuit, the addition terminal of the first addition circuit, and the subtraction based on the data held in the latch circuit Switch the connection between terminals.
  • the disclosed equalization circuit, reception circuit, and integrated circuit device have an effect of increasing the data rate while reducing the influence of intersymbol interference.
  • FIG. 1 is a block diagram illustrating an example of a receiving circuit to which SerDes is applied.
  • FIG. 2 is a block diagram illustrating an example of an integrated circuit device to which the receiving circuit illustrated in FIG. 1 is applied.
  • FIG. 3 is a block diagram illustrating an example of the DFE in the receiving circuit illustrated in FIG.
  • FIG. 4 is a block diagram illustrating another example of the DFE in the receiving circuit illustrated in FIG.
  • FIG. 5 is a block diagram showing an example of an intersymbol interference cancellation unit in the DFE shown in FIG.
  • FIG. 6 is a block diagram showing a first example of the inter-symbol interference cancellation unit in the DFE of this embodiment.
  • FIG. 1 is a block diagram illustrating an example of a receiving circuit to which SerDes is applied.
  • FIG. 2 is a block diagram illustrating an example of an integrated circuit device to which the receiving circuit illustrated in FIG. 1 is applied.
  • FIG. 3 is a block diagram illustrating an example of the DFE in the receiving
  • FIG. 7 is a block diagram showing a second example of the inter-symbol interference cancellation unit in the DFE of this embodiment.
  • FIG. 8 is a block diagram showing a third example of the inter-symbol interference cancellation unit in the DFE of this embodiment.
  • FIG. 9 is a block diagram showing an example of a DFE to which the inter symbol interference cancellation unit of the third embodiment shown in FIG. 8 is applied.
  • FIG. 1 is a block diagram illustrating an example of a receiving circuit to which SerDes (Serializer / Deserializer) is applied.
  • SerDes Serializer / Deserializer
  • the receiving circuit 100 to which SerDes is applied receives, processes, for example, a serial signal (serial data) RXIN input via a transmission line, and outputs parallel data RXDATA and a clock RXCLK.
  • Receiving circuit 100 includes a front-end circuit 101, a logic circuit 102, and a clock generation circuit 103.
  • the front-end circuit 101 includes an amplifier circuit 111, a decision feedback equalizer (DFE: Decision Feedback Equalizer) 112, and a demultiplexer (DMUX) 113.
  • the amplifier circuit 111 amplifies the input serial signal RXIN and outputs the amplified serial signal RXIN to a DFE (equalization circuit) 112.
  • the DFE 112 receives the amplified serial signal (Vin, Vin-p, Vin-n), determines whether the data is “0” or “1”, and outputs the data (Dout) together with the clock to the DMUX 113 in the subsequent stage. To do.
  • the DMUX 113 receives the data and clock from the DFE 112, performs serial / parallel conversion, and outputs the divided reception clock RXCLK and the reception parallel data RXDATA synchronized with the reception clock RXCLK.
  • the output of the front end circuit 101 is input to a clock data recovery (CDR: Clock Data Recovery) unit 121 of the logic circuit 102.
  • CDR Clock Data Recovery
  • the CDR unit (CDR logic circuit) 121 performs clock timing control based on the output (reception data) of the front end circuit 101, generates a data capture clock generated via the clock generation circuit 103, and outputs it to the DFE 112. To do.
  • the DFE 112 samples the input serial signal at an appropriate timing based on the data capture clock, and determines “0” and “1” of the data.
  • the control signals (equalization coefficients K1 to Kn, etc.) for the DFE 112 to operate as an equalization circuit may be generated by the control circuit 122 in the logic circuit 102, but can also be given from the outside.
  • FIG. 2 is a block diagram showing an example of an integrated circuit device to which the receiving circuit shown in FIG. 1 is applied.
  • the integrated circuit device (semiconductor chip) 1 includes a receiving circuit 100, a transmitting circuit 200, and an internal circuit (user circuit) 300.
  • the reception circuit 100 is the same as that described with reference to FIG. 1, receives the serial signal RXIN, performs serial / parallel conversion, and outputs the reception parallel data RXDATA and the reception clock RXCLK to the internal circuit 300.
  • the transmission circuit 200 receives the transmission parallel data TXDARA and the transmission clock TXCLK from the internal circuit 300, performs parallel / serial conversion, and outputs a serial signal TXOUT.
  • the receiving circuit 100 converts the input high-speed (for example, several tens of GHz or more) serial data RXIN into low-speed (for example, less than 1 GHz) parallel data RXDATA that can be processed by the internal circuit 300 and transmits it to the transmission line.
  • the transmission circuit 200 converts the low-speed (for example, less than 1 GHz) parallel data TXDATA from the internal circuit 300 into high-speed (for example, several tens of GHz or more) serial data TXOUT and outputs the serial data TXOUT to the transmission line.
  • the integrated circuit device transmits and receives high-speed serial data to and from other integrated circuit devices mounted on the same substrate, for example, via substrate wiring.
  • the first system (casing) on which the integrated circuit device is mounted is separated by a predetermined distance (for example, several centimeters to several kilometers), and the second system on which another integrated circuit device is mounted.
  • High-speed serial data is sent and received via a communication cable.
  • the application of the integrated circuit device is not limited to these.
  • the integrated circuit device 1 includes an internal circuit 300 together with the receiving circuit 100 and the transmitting circuit 200.
  • the integrated circuit device 1 includes an I / O (Input / Output) including the receiving circuit 100 and the transmitting circuit 200. (Output) chip can also be provided.
  • I / O Input / Output
  • the serial signal is symbolized by, for example, band limitation received on a transmission line (substrate wiring, communication cable, etc.) transmitted from the transmission circuit 200 of one integrated circuit device 1 to the reception circuit 100 of another integrated circuit device 1.
  • Pulses having a period of (sign) are dispersed in time. That is, in high-speed signal transmission, pulses having a symbol period are temporally dispersed due to band limitation of the transmission line, and interfere with subsequent symbols. This is known as intersymbol interference (ISI: Inter Symbol Interference).
  • ISI Inter Symbol Interference
  • a circuit having a function of improving signal transmission (reception) accuracy by removing (reducing) ISI is referred to as an equalization circuit, and the DFE 112 described above is one of the equalization circuits.
  • the ISI added to a certain (current) symbol is determined by the previous (past) symbol string.
  • past symbol string determination results are weighted with the magnitude of the influence of each past symbol and added to obtain an estimated ISI value to be removed, and the estimated value is subtracted from the input signal for comparison.
  • a circuit that performs the determination by the circuit is a DFE (determination feedback type equalization circuit).
  • FIG. 3 is a block diagram showing an example of the DFE in the receiving circuit shown in FIG. 1, and handles a single-ended binary serial signal (for example, an NRZ (Non-Return-to-Zero) signal).
  • the DFE 20 (112) shown in FIG. 3 is called an n-tap DFE that removes (compensates) the influence of the ISI caused by the past n symbol strings on the current symbol.
  • n is an integer of 1 or more
  • the equalization coefficients K1 to Kn are set to various values based on, for example, characteristics of the signal line through which the input serial signal Vin is transmitted.
  • the equalization coefficients K1 to Kn are determined in advance as fixed values based on, for example, the characteristics of the signal line through which the serial signal RXIN is transmitted, or the characteristics of the signal line are measured periodically. And can be determined as a fixed value. Alternatively, for example, it is possible to measure the characteristics until the previous symbol is received in real time and to dynamically determine the coefficients K1 to Kn.
  • the DFE 20 includes a comparison circuit 22, a flip-flop 23 that holds output data (current symbol), and n flip-flops 24-1 to 24-n that hold n past symbols. And multiplication circuits 25-1 to 25-n. Further, the DFE 20 includes n number of summers 21-1 to 21-n. Here, in each stage, the configuration including the respective flip-flops 24-1 to 24-n and multiplication circuits 25-1 to 25-n has an intersymbol interference cancellation unit (latch circuit + DAC (digital / analog conversion circuit)). 26. Therefore, the n-tap DFE 20 includes n intersymbol interference cancellation units 26.
  • the flip-flops (latch circuits) 24-1 to 24-n in each inter-symbol interference removing unit 26 function as a shift register that is connected in cascade and holds data of the previous n symbols.
  • the flip-flop (latch circuit) 23 holds the output of the comparison circuit 22 and outputs it as data Dout to the outside (for example, DMUX 113 in FIG. 1).
  • the adder circuit 21-1 collectively adds (subtracts the estimated value EV) inter-symbol interference caused by past n pieces of data by the n inter-symbol interference removing unit 26 to the input signal Vin, and then adds the past n. This is to eliminate the influence of intersymbol interference caused by individual data.
  • the outputs of the intersymbol interference cancellation units 26 are added in order by the preceding addition circuits 21-2, 21-3,... Is not to be done.
  • the ISI estimated value EV inter-symbol interference due to the past n pieces of data by the n inter-symbol interference removing unit 26 is detected from the serial signal Vin input from the outside.
  • the summed circuit is subtracted by the adding circuit 21-1.
  • the output of the adder circuit 21-1 from which the influence of ISI has been removed (reduced) is sampled and quantized by the comparator circuit 22 and output as output data (digital data) Dout via the flip-flop 23.
  • the output data Dout of the DFE 20 (112) is input to the DMUX (113) at the subsequent stage, and serial / parallel conversion or the like is performed.
  • the output of the comparison circuit 22 is input to the first flip-flop 24-1 among n flip-flops 24-1 to 24-n connected in series.
  • the flip-flops 24-1 to 24-n capture data in synchronization with, for example, a symbol determination clock (data capture clock), and form an n-bit shift register. Accordingly, the past n symbols of data are held in the flip-flops 24-1 to 24-n. That is, the n-tap DFE 20 shown in FIG. 3 has n data (past number of symbols) used for ISI estimation and n unit intervals (UI: Unit Interval: time of one symbol defined by reciprocal of baud rate). Minute ISI can be removed.
  • UI Unit Interval
  • FIG. 4 is a block diagram showing another example of the DFE in the receiving circuit shown in FIG. 1, and corresponds to a DFE 20 that handles a single-ended signal shown in FIG. 3 as a DFE 30 that handles a differential (complementary) signal. . That is, as is clear from comparison between FIG. 4 and FIG. 3 described above, the DFE 30 (112) shown in FIG. 4 is also an n-tap DFE and has a substantially equivalent configuration.
  • the judgment result of the comparison circuit 22 (32) is a binary value of “0” or “1”, and the voltage of the serial signal Vin is usually in a minus ( ⁇ ) or plus (+) state, respectively.
  • the DFE 20 handling a single-ended signal shown in FIG. 3 the sign of the input signal with respect to the signal ground is considered, and in the DFE 30 handling the differential signal shown in FIG. Consider the sign.
  • n-tap DFE 20 for each coefficient K1... Kn representing the influence of the past data, for example, data “0” “ ⁇ 1” is associated with “+1”, and “+1” is associated with data “1”.
  • the sign “ ⁇ 1” (minus) is added to the data “0”.
  • the data “1” is multiplied by a sign of “+1” (plus), and all are added by the adder circuits 21-1 to 21-n (31-1 to 31-n).
  • the outputs of the intersymbol interference cancellation units 26 (36) are combined and added to the input signal Vin (Vin-p, Vin-n) by the adder circuit 21-1 (31-1).
  • the outputs of the multiplication circuits 25-1 to 25-n (35-1 to 35-n) are current signals, for example, without providing a dedicated addition circuit such as a voltage signal
  • the multiplication circuits 25-1 to 25- The output wiring from each output terminal of 25-n (35-1 to 35-n) is physically connected to the input wiring to the corresponding terminal of the adding circuit 21-1 (31-1), thereby adding.
  • a circuit may be configured.
  • FIG. 5 is a block diagram showing an example of an intersymbol interference cancellation unit in the DFE shown in FIG.
  • the intersymbol interference removing unit 5 includes a latch circuit (flip-flop) 51, a DAC (digital / analog conversion circuit) 52, a switch circuit 53, and an exclusive OR circuit (XOR gate) 54.
  • the DAC is assumed to be a current DAC
  • the analog signal is assumed to be a differential current signal (for example, the output of the switch circuit is a differential current output signal Iout, Ioutx). Voltage signals and single-ended signals can also be applied.
  • the flip-flop 51 is a delay circuit that delays (and holds) the previous stage data Dn-1 and outputs it as output data Dn.
  • the XOR gate 54 outputs sign information sign (Kn) of the output data Dn and the equalization coefficient Kn. ) And output the exclusive OR.
  • the sign information sign (Kn) of the equalization coefficient Kn indicates that the data “0” indicates that the sign is positive and the data “1” indicates that the sign is negative. Can do.
  • the current DAC 52 receives the absolute value information mag (Kn) of the equalization coefficient Kn and outputs a corresponding signal to the switch circuit 53.
  • the switch circuit 53 selects the output of the current DAC 52 based on the output of the XOR gate 54 and outputs it as the current output signal Iout or Ioutx.
  • the intersymbol interference removing unit 5 (36) shown in FIG. 5 processes the output data Dn and the code information sign (Kn) of the coefficient Kn by the XOR gate 54, thereby obtaining a multiplication result as a code thereof. It is like that. Further, the output of the current DAC 52 that outputs the absolute value information mag (Kn) of the coefficient Kn as a current signal is connected to the switch circuit 53 that selects one of the two output terminals, and the output of the XOR gate 54 is the switch circuit 53. Is used as a control signal.
  • the two output terminals (current signals Iout and Ioutx) of the switch circuit 53 are connected to, for example, the addition terminal (+) and the subtraction terminal ( ⁇ ) of the addition circuits 31-2, 31-3,.
  • the switch circuit 53 switches the current signal from the current DAC 52 to which terminal (+, ⁇ ) of the adder circuits 31-2, 31-3,.
  • the current signal Iout is combined with the current signal Iout in the other inter-symbol interference removing unit 36 (5) and given to the addition terminal (+) of the addition circuit 31-1.
  • the current signal Ioutx is combined with, for example, the current signal Ioutx in the other intersymbol interference cancellation unit 36 and is supplied to the subtraction terminal ( ⁇ ) of the addition circuit 31-1.
  • the delay circuit (latch circuit) 51 a flip-flop (D-type flip-flop) is shown as an example, but any circuit having an equivalent function can be replaced.
  • the output (Iout, Ioutx) of each inter-symbol interference removal unit 36 reaches the adder circuit 31-1, and the past signals are input from the input signals Vin-p and Vin-n.
  • the comparison circuit 32 performs quantization by removing (reducing) the influence of the ISI caused by the symbols. Therefore, the delay until the signal based on the output of the latch circuit 51 holding the data determined in the past by the comparison circuit 32 reaches the addition circuit 31-1 (31-2, 31-3,...) Is required to be within the time (1 UI) until the output of the adding circuit 31-1 is determined. That is, the upper limit of the data rate that can be processed is limited by this delay.
  • the switch circuit 53 is controlled by the output of the XOR gate 54 that takes the exclusive OR of the output data Dn and the code information sign (Kn) of the coefficient Kn. ing. That is, in the intersymbol interference removing unit 5, since the operation delay of the XOR gate 54 is included from when the data Dn is output until the current signals Iout and Ioutx are output, the operation speed of the circuit is limited. . As a result, for example, it has become difficult to cope with high-speed signal transmission at a data rate of several tens of Gbps.
  • FIG. 6 is a block diagram showing a first example of the inter-symbol interference cancellation unit in the DFE of this embodiment.
  • the intersymbol interference cancellation unit 6 shown in FIG. 6 can be applied as the intersymbol interference cancellation unit 36 in FIG. 4 described above, for example.
  • a current DAC is assumed as a DAC and a differential current signal is assumed as an analog signal.
  • a voltage signal and a single-ended signal may be applied. Needless to say, it is good.
  • the configuration of each adder circuit (31-2, 31-3,...) can be realized by applying a known circuit configuration.
  • the equalization circuit, the reception circuit, and the integrated circuit device of the present embodiment can be realized by applying the inter-symbol interference cancellation unit of the first to third examples described later.
  • the intersymbol interference cancellation unit 6 (36) includes a flip-flop (latch circuit) 61, a current DAC (digital / analog conversion circuit) 62, 63, and a switch circuit 64.
  • the flip-flop 61 is a delay circuit that delays (and holds) the previous stage data Dn-1 and outputs it as output data Dn.
  • the switch circuit 64 outputs current DACs 62 and 63 based on the output data Dn. Is output as a current output signal Iout or Ioutx.
  • the current DAC (first DAC) 62 receives information indicating Kn (the absolute value of Kn) when the equalization coefficient Kn is larger than zero (Kn> 0), that is, a positive value, and Kn is zero.
  • Kn ⁇ 0 the absolute value of Kn
  • Kn ⁇ 0 the absolute value of Kn
  • the current DAC (second DAC) 63 is information indicating that the coefficient is zero (“0”) when the equalization coefficient Kn is greater than or equal to zero (Kn ⁇ 0), that is, zero or a positive value.
  • Kn is smaller than zero (Kn ⁇ 0), that is, when the value is negative, information indicating -Kn (the absolute value of Kn) is received, and a corresponding current signal (second signal) is output.
  • the absolute value information of Kn is given to only one current DAC according to the sign of the equalization coefficient Kn, and the equalization coefficient is zero (“ 0 ”) is provided.
  • the switch circuit 64 receives the outputs (first signal and second signal) of the current DACs 62 and 63, and selects signals to be output as the current output signals Iout and Ioutx based on the output (Dn) of the flip-flop 61.
  • the two output terminals (current signals Iout, Ioutx) of the switch circuit 64 are, for example, an addition terminal (+) and a subtraction terminal ( ⁇ ) of the addition circuits 31-2, 31-3,.
  • the switch circuit 64 is configured to switch which terminal (+, ⁇ ) of the adder circuits 31-2, 31-3,... Outputs the current signal from the current DACs 62 and 63.
  • the current signal Iout is combined with the current signal Iout in the other inter-symbol interference removing unit 36 (6) and given to the addition terminal (+) of the addition circuit 31-1.
  • the current signal Ioutx is combined with, for example, the current signal Ioutx in the other intersymbol interference cancellation unit 36 and is supplied to the subtraction terminal ( ⁇ ) of the addition circuit 31-1.
  • the flip-flop is shown as an example of the delay circuit (latch circuit) 61, any circuit having an equivalent function can be replaced.
  • the current DACs 62 and 63 output a predetermined current value (current signal) with respect to the sign information sign (Kn) of a predetermined coefficient Kn
  • the switch circuit 64 includes a flip-flop. It is directly controlled by the output (Dn) of the group 61.
  • the delay due to the XOR gate 54 in the intersymbol interference removing unit 5 of FIG. 5 described above can be omitted, and the circuit operation can be speeded up (the data rate can be increased).
  • the intersymbol interference removing unit 6 of the first embodiment selects two signals based on the output data Dn, the circuit scale of the switch circuit in FIG. 6 is, for example, twice that of the switch circuit 53 in FIG. As a result, power consumption increases accordingly, but it is considered that this is not a problem in practical use.
  • FIG. 7 is a block diagram showing a second example of the inter-symbol interference cancellation unit in the DFE of this embodiment.
  • the intersymbol interference cancellation unit 7 (36) includes a flip-flop 71, a current DAC 72, and switch circuits 73 and 74.
  • the flip-flop 71 is the same as the flip-flop 61 in the first embodiment described above, and the output data Dn controls the switch circuit (first switch circuit) 73.
  • the second switch circuit 74 is controlled based on the sign information sign (Kn) of the equalization coefficient Kn.
  • the current DAC 72 receives the absolute value information mag (Kn) of the equalization coefficient Kn and outputs a corresponding current signal (third signal).
  • the first switch circuit 73 is controlled based on the output data Dn from the flip-flop 71, and its output is input to the second switch circuit 74.
  • the second switch circuit 74 selects the output of the first switch circuit 73 based on the sign information sign (Kn) of the equalization coefficient Kn and outputs it as the current output signal Iout or Ioutx.
  • the current DAC 72 outputs a predetermined current signal with respect to absolute value information mag (Kn) of a predetermined coefficient Kn, for example.
  • the first switch circuit 73 is directly controlled by output data Dn from the flip-flop 71, and the second switch circuit 74 is controlled by sign information sign (Kn) of a predetermined coefficient Kn.
  • the switch circuit for selecting the current DAC 72 since the switch circuit for selecting the current DAC 72 enters two stages in series, the output level of the current DAC 72 is reduced and the output speed is reduced. This is not considered to be a problem in practice.
  • FIG. 8 is a block diagram showing a third example of the inter-symbol interference cancellation unit in the DFE of this embodiment.
  • the intersymbol interference cancellation unit 8 (36) includes a flip-flop 81, a current DAC 82, a switch circuit 83, and XOR gates 84 and 85.
  • the XOR gate (second exclusive OR circuit) 85 has equalization coefficient code information sign (Kn) for the current symbol (data Dn) and equalization coefficient code information for the immediately preceding symbol (Dn-1). Receives sign (Kn-1) and performs an exclusive OR operation on them.
  • the XOR gate (first exclusive OR circuit) 84 outputs the output (second value) of the XOR gate 85, the previous symbol data Dn-1, and the sign information sign (Kn-) of the equalization coefficient Kn-1.
  • the exclusive OR of the values obtained by multiplying 1) (first value) is obtained.
  • the XOR gate 84 multiplies the data of the previous symbol in the output of the comparison circuit 32 by the sign information of the equalization coefficient (sign (Kn ⁇ 1) ⁇ Dn ⁇ 1), and the XOR The exclusive OR of the second value from the gate 85 is taken and output to the flip-flop 81.
  • the XOR gate 85 takes an exclusive OR of the predetermined code information sign (Kn) of the coefficient Kn and the code information sign (Kn-1) of the coefficient Kn-1, for example. Will not cause.
  • the XOR gate 85 is not built in the inter-symbol interference removing unit 8 but performs an exclusive OR process in advance externally and inputs the processed value (second value) to the XOR gate 84. You may do it. Further, since the first value (sign (Kn-1) ⁇ Dn-1) input to the XOR gate 84 relates to the previous symbol, the delay by the XOR gate 84 is the same as the XOR gate 85. Does not occur.
  • the flip-flop 81 receives and delays (and holds) the input signal (the output of the XOR gate 84), and outputs sign (Kn) ⁇ Dn. That is, in the third embodiment, unlike the first and second embodiments described above, the flip-flop (delay circuit) 81 does not process the data Dn-1 of the previous symbol, but the processing as described above.
  • the output of the XOR gate 84 that has been subjected to is input.
  • the switch circuit 83 selects the output (fourth signal) of the current DAC 82 based on the output (sign (Kn) ⁇ Dn) of the flip-flop 81, and outputs it as the current output signal Iout or Ioutx.
  • the switch circuit 83 is directly controlled by the output of the flip-flop 81, and the delay caused by the XOR gate 54 in the inter-symbol interference removing unit 5 of FIG. 5 described above can be eliminated.
  • the intersymbol interference cancellation unit 8 of the third embodiment for example, two XOR gates 84 and 85 are used, but these do not give a delay to the circuit operation.
  • the switch circuit 83 since the switch circuit 83 only selects one of the two output terminals (Iout, Ioutx), problems such as an increase in power consumption in the first embodiment may occur. Absent.
  • FIG. 9 is a block diagram showing an example of a DFE to which the intersymbol interference cancellation unit of the third embodiment shown in FIG. 8 is applied.
  • the intersymbol interference removing unit 8 shown in FIG. 8 is applied.
  • the signal input to the current DAC 82, the XOR gates 84 and 85, and the control signal of the switch circuit 83 correspond to the corresponding symbols. Are shifting in order.
  • the DAC 82 is a current DAC
  • the differential current output signals Iout and Ioutx from the intersymbol interference canceling unit 36 (8) are the switch circuits of the intersymbol interference canceling unit 36 (8).
  • the above-described physical connection circuit configuration functions as an adder circuit.
  • each of the first to third embodiments can be applied to, for example, a DFE 20 that handles a single-ended signal as shown in FIG. 3 or a DFE that compensates SIS using a voltage signal. Needless to say.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

入力信号(Ｖin，Ｖin-p,Ｖin-n)の加算を行う第１加算回路(３１-1)と、前記第１加算回路の出力を比較する比較回路(３２)と、前記比較回路の出力データを保持するラッチ回路６１と、等化係数(Ｋ1～Ｋn)が正の値のときに前記等化係数の絶対値に対応する第１信号を出力する第１デジタル／アナログ変換回路６２と、前記等化係数が負の値のときに前記等化係数の絶対値に対応する第２信号を出力する第２デジタル／アナログ変換回路６３と、前記ラッチ回路に保持されたデータに基づいて、前記第１デジタル／アナログ変換回路の出力および前記第２デジタル／アナログ変換回路の出力と、前記第１加算回路の加算端子および減算端子の間の接続を切り替えるスイッチ回路６４と、を有する。これにより、シンボル間干渉の影響を低減しつつデータレートを高速化することが可能になる。

Description

等化回路，受信回路および集積回路装置
　この出願で言及する実施形態は、等化回路，受信回路および集積回路装置に関する。
　近年、ボード(プリント基板)における集積回路装置(ＬＳＩ)間の信号伝送、或いは、ネットワークを介したボード間の信号伝送、さらには、匡体やシステム間の信号伝送として、例えば、ギガビットＳｅｒＤｅｓ(Serializer/Deselializer)が利用されている。このＳｅｒＤｅｓは、例えば、送信側において、低速なパラレルデータを高速なシリアルデータに変換し、信号線を介して受信側に伝送し、受信側において、高速なシリアルデータを低速なパラレルデータに変換して使用する場合等において利用される。
　例えば、基板配線や通信ケーブル等の伝送線路を介してシリアル信号を受信する場合、その伝送線路で受ける帯域制限により、符号(シンボル)の周期の長さをもつパルスが時間的に分散される。すなわち、例えば、数ＧＢｐｓ(Giga Bit per second)を超えるような高速な信号伝送では、伝送線路の帯域制限により、シンボル周期をもつパルスが時間的に分散され、後続のシンボルに干渉を与える。これは、シンボル間干渉(ＩＳＩ：Inter Symbol Interference)として知られており、このＩＳＩを低減(除去)して信号の伝送(受信)精度を高めるために判定帰還型等化回路(ＤＦＥ：Decision Feedback Equalizer circuit)が利用されている。
　ところで、従来、シンボル間干渉(符号間干渉)の影響を低減して高速な信号伝送を可能とする技術として様々な提案がなされている。
特開２０１５－１９２２００号公報 国際公開第２０１５／１２５２８２号公報 特開２００１－０４４８９５号公報
　従来、シンボル間干渉の影響を低減して高速な信号伝送を可能とする技術として様々な提案がなされている。しかしながら、例えば、ＤＦＥにおけるシンボル間干渉除去ユニットには、遅延の生じる要因が残存しており、近年、求められているさらなるデータレートの高速化には、十分に対応することが困難になってきている。
　この出願で言及する実施形態は、シンボル間干渉の影響を低減しつつデータレートを高速化することができる等化回路，受信回路および集積回路装置の提供を目的とする。
　一実施形態によれば、入力信号の加算を行う第１加算回路と、前記第１加算回路の出力を比較する比較回路と、前記比較回路の出力データを保持するラッチ回路と、第１および第２デジタル／アナログ変換回路と、スイッチ回路と、を有する等化回路が提供される。
　前記第１デジタル／アナログ変換回路は、等化係数が正の値のときに前記等化係数の絶対値に対応する第１信号を出力し、前記第２デジタル／アナログ変換回路は、前記等化係数が負の値のときに前記等化係数の絶対値に対応する第２信号を出力する。
　前記スイッチ回路は、前記ラッチ回路に保持されたデータに基づいて、前記第１デジタル／アナログ変換回路の出力および前記第２デジタル／アナログ変換回路の出力と、前記第１加算回路の加算端子および減算端子の間の接続を切り替える。
　開示の等化回路，受信回路および集積回路装置は、シンボル間干渉の影響を低減しつつデータレートを高速化することができるという効果を奏する。
図１は、ＳｅｒＤｅｓを適用した受信回路の一例を示すブロック図である。 図２は、図１に示す受信回路を適用した集積回路装置の一例を示すブロック図である。 図３は、図１に示す受信回路におけるＤＦＥの一例を示すブロック図である。 図４は、図１に示す受信回路におけるＤＦＥの他の例を示すブロック図である。 図５は、図４に示すＤＦＥにおけるシンボル間干渉除去ユニットの一例を示すブロック図である。 図６は、本実施形態のＤＦＥにおけるシンボル間干渉除去ユニットの第１実施例を示すブロック図である。 図７は、本実施形態のＤＦＥにおけるシンボル間干渉除去ユニットの第２実施例を示すブロック図である。 図８は、本実施形態のＤＦＥにおけるシンボル間干渉除去ユニットの第３実施例を示すブロック図である。 図９は、図８に示す第３実施例のシンボル間干渉除去ユニットを適用したＤＦＥの一例を示すブロック図である。
　まず、等化回路，受信回路および集積回路装置の実施形態を詳述する前に、図１～図５を参照して、等化回路，受信回路および集積回路装置の例およびその問題点を説明する。図１は、ＳｅｒＤｅｓ(Serializer/Deserializer)を適用した受信回路の一例を示すブロック図である。
　図１に示されるように、ＳｅｒＤｅｓを適用した受信回路１００は、例えば、伝送線路を介して入力されるシリアル信号(シリアルデータ)ＲＸＩＮを受け取って処理し、パラレルデータＲＸＤＡＴＡおよびクロックＲＸＣＬＫを出力する。 受信回路１００は、フロントエンド回路１０１，論理回路１０２およびクロック生成回路１０３を含む。
　フロントエンド回路１０１は、増幅回路１１１，判定帰還型等化回路(ＤＦＥ：Decision Feedback Equalizer)１１２およびデマルチプレクサ(ＤＭＵＸ：Demultiplexer)１１３を含む。増幅回路１１１は、入力されたシリアル信号ＲＸＩＮを増幅し、ＤＦＥ(等化回路)１１２に出力する。ＤＦＥ１１２は、増幅されたシリアル信号(Ｖin，Ｖin-p,Ｖin-n)を受け取って、データの『０』および『１』の判定を行い、そのデータ(Ｄout)をクロックと共に後段のＤＭＵＸ１１３に出力する。
　ＤＭＵＸ１１３は、ＤＦＥ１１２からのデータおよびクロックを受け取ってシリアル／パラレル変換を行い、分周した受信クロックＲＸＣＬＫおよびこの受信クロックＲＸＣＬＫに同期した受信パラレルデータＲＸＤＡＴＡを出力する。また、フロントエンド回路１０１の出力は、論理回路１０２のクロックデータリカバリ(ＣＤＲ：Clock Data Recovery)部１２１に入力される。
　ＣＤＲ部(ＣＤＲ論理回路)１２１は、フロントエンド回路１０１の出力(受信データ)に基づいてクロックのタイミング制御を行い、クロック生成回路１０３を介して生成したデータ取り込みクロックを生成して、ＤＦＥ１１２に出力する。ＤＦＥ１１２は、データ取り込みクロックに基づいて、入力されたシリアル信号を適切なタイミングでサンプリングし、上述したデータの『０』および『１』の判定を行う。ここで、ＤＦＥ１１２が等化回路として動作するための制御信号(等化係数Ｋ1～Kn等)は、論理回路１０２における制御回路１２２が生成してもよいが、外部から与えることも可能である。
　図２は、図１に示す受信回路を適用した集積回路装置の一例を示すブロック図である。図２に示されるように、集積回路装置(半導体チップ)１は、受信回路１００，送信回路２００および内部回路(ユーザ回路)３００を含む。受信回路１００は、図１を参照して説明したのと同様のもので、シリアル信号ＲＸＩＮを受け取ってシリアル／パラレル変換し、受信パラレルデータＲＸＤＡＴＡおよび受信クロックＲＸＣＬＫを内部回路３００に出力する。送信回路２００は、内部回路３００からの送信パラレルデータＴＸＤＡＲＡおよび送信クロックＴＸＣＬＫを受け取ってパラレル／シリアル変換し、シリアル信号ＴＸＯＵＴを出力する。
　すなわち、受信回路１００は、入力された高速(例えば、数十ＧＨz以上)のシリアルデータＲＸＩＮを、内部回路３００が処理可能な低速(例えば、１ＧＨz未満)のパラレルデータＲＸＤＡＴＡに変換して伝送線路に出力する。また、送信回路２００は、内部回路３００からの低速(例えば、１ＧＨz未満)のパラレルデータＴＸＤＡＴＡを高速(例えば、数十ＧＨz以上)のシリアルデータＴＸＯＵＴに変換して伝送線路に出力する。
　ここで、集積回路装置は、例えば、同じ基板上に搭載された他の集積回路装置との間で基板配線を介して高速シリアルデータの送受信を行う。若しくは、例えば、集積回路装置が搭載された第１システム(匡体)は、所定の距離(例えば、数ｃｍ～数ｋｍ)だけ離間され、他の集積回路装置が搭載された第２システムとの間で通信ケーブルを介して高速シリアルデータの送受信を行う。なお、集積回路装置の適用は、これらに限定されるものではないのはもちろんである。
　また、図２において、集積回路装置１は、受信回路１００および送信回路２００と共に、内部回路３００を含むようになっているが、例えば、受信回路１００および送信回路２００を含むＩ／Ｏ(Input/Output)チップとして提供することもできる。また、受信回路１００のみ、送信回路２００のみ、或いは、複数の受信回路１００および送信回路２００によるＩＰ(Intellectual Property)マクロとして提供するといった様々な形態も可能である。
　ところで、シリアル信号は、例えば、或る集積回路装置１の送信回路２００から他の集積回路装置１の受信回路１００に伝送される伝送線路(基板配線や通信ケーブル等)で受ける帯域制限により、シンボル(符号)の周期の長さをもつパルスが時間的に分散される。すなわち、高速の信号伝送では、伝送線路の帯域制限により、シンボル周期をもつパルスが時間的に分散され、後続のシンボルに干渉を与える。これは、シンボル間干渉(ＩＳＩ：Inter Symbol Interference：符号間干渉)として知られている。ここで、ＩＳＩを除去(低減)することで信号の伝送(受信)精度を高める機能を持つ回路を等化回路と呼び、前述したＤＦＥ１１２は、等化回路の１つである。
　すなわち、ある(現時点の)シンボルに加えられるＩＳＩは、それ以前(過去)のシンボル列により決定される。ここで、過去のシンボル列の判定結果を過去のシンボルそれぞれの影響の大きさで重みづけして加算し、それを除去するＩＳＩの推定値とし、その推定値を、入力信号から減算して比較回路で判定を行う回路がＤＦＥ(判定帰還型等化回路)である。
　図３は、図１に示す受信回路におけるＤＦＥの一例を示すブロック図であり、シングルエンドの二値のシリアル信号(例えば、ＮＲＺ(Non-Return-to-Zero)信号)を扱うものである。図３に示すＤＦＥ２０(１１２)は、現時点のシンボルに対して、過去のｎ個のシンボル列によるＩＳＩの影響を除去(補償)する、ｎタップ(ｎ－ｔａｐ)ＤＦＥと呼ばれるものである。ここで、ｎは、１以上の整数であり、等化係数Ｋ1～Ｋnは、例えば、入力シリアル信号Ｖinが伝送される信号線路の特性等に基づいて、様々な値に設定される。なお、等化係数Ｋ1～Knは、例えば、前述したシリアル信号ＲＸＩＮが伝送される信号線路の特性に基づいて、予め固定の値として決めておくか、または、定期的に信号線路の特性を測定して固定の値として決めておくことができる。或いは、例えば、直前のシンボルを受信するまでの特性をリアルタイムに測定し、係数Ｋ1～Knを動的に決めることも可能である。
　図３に示されるように、ＤＦＥ２０は、比較回路２２、出力データ(現時点のシンボル)を保持するフリップフロップ２３、過去のｎ個のシンボルを保持するｎ個のフリップフロップ２４-1～２４-n、および、乗算回路２５-1～２５-nを含む。さらに、ＤＦＥ２０は、ｎ個の加算回路(summer)２１-1～２１-nを含む。ここで、各段において、それぞれのフリップフロップ２４-1～２４-nおよび乗算回路２５-1～２５-nを含む構成を、シンボル間干渉除去ユニット(ラッチ回路＋ＤＡＣ(デジタル／アナログ変換回路))２６とする。従って、ｎタップＤＦＥ２０では、シンボル間干渉除去ユニット２６がｎ個含まれることになる。なお、それぞれのシンボル間干渉除去ユニット２６におけるフリップフロップ(ラッチ回路)２４-1～２４-nは、縦列接続されて過去のｎ個前までのシンボルのデータを保持するシフトレジスタとして機能する。また、フリップフロップ(ラッチ回路)２３は、比較回路２２の出力を保持し、外部(例えば、図１におけるＤＭＵＸ１１３)にデータＤoutとして出力する。
　加算回路２１-1は、入力信号Ｖinに対して、ｎ個のシンボル間干渉除去ユニット２６による過去のｎ個のデータによるシンボル間干渉をまとめて加算(推定値ＥＶを減算)し、過去のｎ個のデータによるシンボル間干渉の影響を除去するためのものである。なお、図３では、それぞれのシンボル間干渉除去ユニット２６の出力を、それぞれ前段の加算回路２１-2，２１-3，…により順番に加算するようになっているが、このような構成に限定されるものではない。
　すなわち、図３に示されるように、ＤＦＥ２０において、外部から入力されたシリアル信号Ｖinから、ＩＳＩの推定値ＥＶ(ｎ個のシンボル間干渉除去ユニット２６による過去のｎ個のデータによるシンボル間干渉をまとめたもの)が加算回路２１-1で減算される。そして、ＩＳＩの影響が除去(低減)された加算回路２１-1の出力は、比較回路２２により標本化および量子化が行われ、フリップフロップ２３を介して出力データ(デジタルデータ)Ｄoutとして出力される。なお、図１を参照して説明したように、ＤＦＥ２０(１１２)の出力データＤoutは、後段のＤＭＵＸ(１１３)に入力され、シリアル／パラレル変換等が行われる。
　さらに、図３に示されるように、比較回路２２の出力は、直列接続されたｎ個のフリップフロップ２４-1～２４-nにおける初段のフリップフロップ２４-1に入力される。ここで、フリップフロップ２４-1～２４-nは、例えば、シンボルを判定するクロック(データ取り込みクロック)に同期してデータを取り込むようになっており、ｎビットのシフトレジスタを形成している。従って、フリップフロップ２４-1～２４-nには、過去ｎシンボル分のデータが保持されている。すなわち、図３に示すｎタップＤＦＥ２０は、ＩＳＩ推定に用いるデータの数(過去のシンボル数)がｎ個で、ｎユニットインターバル(ＵＩ：Unit Interval：ボーレートの逆数で定義される１シンボルの時間)分のＩＳＩを除去できるようになっている。
　図４は、図１に示す受信回路におけるＤＦＥの他の例を示すブロック図であり、図３に示すシングルエンド信号を扱うＤＦＥ２０を、差動(相補)信号を扱うＤＦＥ３０としたものに相当する。すなわち、図４と、上述した図３の比較から明らかなように、図４に示すＤＦＥ３０(１１２)も、ｎタップＤＦＥであり、実質的に同等の構成を有している。
　次に、ＩＳＩの推定値の計算に関して説明する。まず、ＮＲＺ信号の場合、比較回路２２(３２)の判定結果は『０』または『１』の二値であり、通例、それぞれシリアル信号Ｖinの電圧がマイナス(－)またはプラス(＋)の状態に対応する。この符号としては、例えば、図３に示すシングルエンド信号を扱うＤＦＥ２０においては、シグナルグラウンドに対する入力信号の符号を考え、また、図４に示す差動信号を扱うＤＦＥ３０においては、差動信号としての符号を考える。
　また、過去のシンボルが現時点のシンボルの判定に及ぼすＩＳＩの大きさを見積もるために、ｎタップＤＦＥ２０(３０)において、過去のデータの影響を表す各係数Ｋ1…Ｋnについて、例えば、データ『０』には「－１」、データ『１』には「＋１」を対応させる。乗算回路２５-1～２５-n(３５-1～３５-n)において、入力される係数Ｋ1…Ｋnに対して、『０』のデータには「－１」(マイナス)の符号を、『１』のデータには「＋１」(プラス)の符号を乗算し、加算回路２１-1～２１-n(３１-1～３１-n)によりすべて積算する。すなわち、それぞれのシンボル間干渉除去ユニット２６(３６)の出力は、まとめられて加算回路２１-1(３１-1)により入力信号Ｖin(Ｖin-p，Ｖin-n)に加算される。なお、乗算回路２５-1～２５-n(３５-1～３５-n)の出力が電流信号の場合、例えば、電圧信号のような専用の加算回路を設けずに、乗算回路２５-1～２５-n(３５-1～３５-n)の各出力端子からの出力配線を、加算回路２１-1(３１-1)の対応する端子への入力配線に物理的に接続させることで、加算回路を構成するようにしてもよい。
　このようにして、等化係数Ｋ1…Ｋnにより重み付けされた過去のシンボルによるＩＳＩを、入力されたシリアル信号Ｖin(Ｖin-p，Ｖin-n)から差し引くことにより、過去のシンボルによるＩＳＩの影響を除去(低減)することが可能になる。ここで、加算回路２１-1～２１-n(３１-1～３１-n)に対する入力は、通常、電流信号または電圧信号であるアナログ信号が用いられ、係数Ｋ1，Ｋ2，…，Ｋnに基づいてアナログ信号を出力するＤＡＣ(乗算回路２５-1～２５-n(３５-1～３５-n))が用いられる。なお、図４に示すＤＦＥ３０において、加算回路３１-1，３１-2，…およびＤＡＣ３５-１，３５-2，…の出力は、差動信号となっており、この差動信号の振幅(信号振幅)は、一対の信号の差分で表現される。すなわち、差動信号の符号の切り替えは、その差動信号を互いに入れ替えることで実現できるため、電子回路では、このような差動信号を適用することも多い。
　図５は、図４に示すＤＦＥにおけるシンボル間干渉除去ユニットの一例を示すブロック図である。図５に示されるように、シンボル間干渉除去ユニット５(３６)は、ラッチ回路(フリップフロップ)５１，ＤＡＣ(デジタル／アナログ変換回路)５２，スイッチ回路５３およびエクスクルーシブオア回路(ＸＯＲゲート)５４を含む。なお、以下の説明において、ＤＡＣとしては電流ＤＡＣを想定し、アナログ信号としては差動の電流信号(例えば、スイッチ回路の出力は差動の電流出力信号Ｉout，Ｉoutx)を想定して説明するが、電圧信号およびシングルエンドの信号を適用することもできる。
　フリップフロップ５１は、前段のデータＤn-1を遅延(および、保持)し、出力データＤnとして出力する遅延回路であり、ＸＯＲゲート５４は、出力データＤnと等化係数Ｋnの符号情報ｓｉｇｎ(Ｋn)の排他的論理和を取って出力する。なお、等化係数Ｋnの符号情報ｓｉｇｎ(Ｋn)は、例えば、データ『０』がその符号が正であることを示し、データ『１』がその符号が負であることを示すものとすることができる。電流ＤＡＣ５２は、等化係数Ｋnの絶対値情報ｍａｇ(Ｋn)を受け取って対応する信号をスイッチ回路５３に出力する。スイッチ回路５３は、ＸＯＲゲート５４の出力に基づいて、電流ＤＡＣ５２の出力を選択し、電流出力信号ＩoutまたはＩoutxとして出力する。
　このように、図５に示すシンボル間干渉除去ユニット５(３６)は、出力データＤnと係数Ｋnの符号情報ｓｉｇｎ(Ｋn)をＸＯＲゲート５４で処理することでそれらの符号としての乗算結果を得るようになっている。さらに、係数Ｋnの絶対値情報ｍａｇ(Ｋn)を電流信号として出力する電流ＤＡＣ５２の出力は、２つの出力端子のどちらかを選択するスイッチ回路５３に接続され、ＸＯＲゲート５４の出力がスイッチ回路５３の制御信号として用いられている。スイッチ回路５３の２つの出力端子(電流信号Ｉout，Ｉoutx)は、例えば、前述した図４の加算回路３１-2，３１-3，…の加算端子(＋)と減算端子(－)に接続される。すなわち、スイッチ回路５３は、電流ＤＡＣ５２からの電流信号が加算回路３１-2，３１-3，…のどちらの端子(＋，－)に出力するかを切り替えることで、加算回路３１-2，３１-3，…に対する電流出力の符号を切り替えるようになっている。
　従って、電流信号Ｉoutは、例えば、他のシンボル間干渉除去ユニット３６(５)における電流信号Ｉoutとまとめられて、加算回路３１-1の加算端子(＋)に与えられる。同様に、電流信号Ｉoutxは、例えば、他のシンボル間干渉除去ユニット３６における電流信号Ｉoutxとまとめられて、加算回路３１-1の減算端子(－)に与えられる。なお、遅延回路(ラッチ回路)５１としては、フリップフロップ(Ｄ型フリップフロップ)を例として示したが、同等の機能を持つ回路であれば置き替えることが可能である。
　ところで、ＤＦＥ(判定帰還型等化回路)３０は、各シンボル間干渉除去ユニット３６の出力(Ｉout，Ｉoutx)が加算回路３１-1に到達し、入力信号Ｖin-p，Ｖin-nから過去のシンボルによるＩＳＩの影響を除去(低減)して比較回路３２が量子化を行うものである。そのため、比較回路３２が過去に判定したデータを保持するラッチ回路５１の出力に基づく信号が加算回路３１-1(３１-2，３１-3，…)に到達するまでの遅延は、比較回路３２が加算回路３１-1の出力を判定するまでの時間(１ＵＩ)に収めることが求められる。すなわち、この遅延によって処理可能なデータレートの上限が制限されることになる。
　しかしながら、図５に示すシンボル間干渉除去ユニット５(３６)において、スイッチ回路５３は、出力データＤnと係数Ｋnの符号情報ｓｉｇｎ(Ｋn)の排他的論理和を取るＸＯＲゲート５４の出力により制御されている。すなわち、シンボル間干渉除去ユニット５では、データＤnが出力されてから電流信号Ｉout，Ｉoutxが出力されるまで、ＸＯＲゲート５４の動作遅延が含まれるため、回路の動作速度が制限されることになる。その結果、例えば、数十ＧＢｐｓといったデータレートの高速な信号伝送に対応することが困難になってきている。
　以下、等化回路，受信回路および集積回路装置の実施形態を、添付図面を参照して詳述する。図６は、本実施形態のＤＦＥにおけるシンボル間干渉除去ユニットの第１実施例を示すブロック図である。ここで、図６に示すシンボル間干渉除去ユニット６は、例えば、前述した図４におけるシンボル間干渉除去ユニット３６として適用することができる。これは、後述する第２および第３実施例のシンボル間干渉除去ユニット７および８も同様である。
　さらに、前述したように、以下の説明でも、ＤＡＣとしては電流ＤＡＣを想定し、アナログ信号としては差動の電流信号を想定して説明するが、電圧信号およびシングルエンドの信号を適用してもよいのはいうまでもない。なお、電圧信号を適用する場合には、例えば、各加算回路(３１-2，３１-3，…)の構成等は、知られている回路構成を適用して実現することができる。また、本実施形態の等化回路，受信回路および集積回路装置は、後述する第１～第３実施例のシンボル間干渉除去ユニットを適用することにより実現される。
　図６に示されるように、シンボル間干渉除去ユニット６(３６)は、フリップフロップ(ラッチ回路)６１，電流ＤＡＣ(デジタル／アナログ変換回路)６２，６３およびスイッチ回路６４を含む。フリップフロップ６１は、前段のデータＤn-1を遅延(および、保持)し、出力データＤnとして出力する遅延回路であり、スイッチ回路６４は、その出力データＤnに基づいて、電流ＤＡＣ６２，６３の出力を選択し、電流出力信号ＩoutまたはＩoutxとして出力する。
　電流ＤＡＣ(第１ＤＡＣ)６２は、等化係数Ｋnが零よりも大きい(Ｋn＞０)とき、すなわち、正の値のときには、そのＫn(Ｋnの絶対値)を示す情報を受け取り、Ｋnが零以下(Ｋn≦０)とき、すなわち、零または負の値のときには、係数が零(「０」)であることを示す情報を受け取り、それぞれ対応する電流信号(第１信号)を出力する。一方、電流ＤＡＣ(第２ＤＡＣ)６３は、等化係数Ｋnが零以上(Ｋn≧０)とき、すなわち、零または正の値のときには、係数が零(「０」)であることを示す情報を受け取り、Ｋnが零よりも小さい(Ｋn＜０)とき、すなわち、負の値のときには、－Ｋn(Ｋnの絶対値)を示す情報を受け取り、それぞれ対応する電流信号(第２信号)を出力する。このように、２つの電流ＤＡＣ６２，６３は、等化係数Ｋnの符号に応じて一方の電流ＤＡＣのみにＫnの絶対値情報が与えられ、他方の電流ＤＡＣには、等化係数が零(「０」)であることを示す情報が与えられるようになっている。
　スイッチ回路６４は、電流ＤＡＣ６２および６３の出力(第１信号および第２信号)を受け取り、フリップフロップ６１の出力(Ｄn)に基づいて、電流出力信号ＩoutおよびＩoutxとして出力する信号を選択する。ここで、スイッチ回路６４の２つの出力端子(電流信号Ｉout，Ｉoutx)は、例えば、前述した図４の加算回路３１-2，３１-3，…の加算端子(＋)と減算端子(－)に接続される。すなわち、スイッチ回路６４は、電流ＤＡＣ６２および６３からの電流信号を加算回路３１-2，３１-3，…のどちらの端子(＋，－)に出力するかを切り替えるようになっている。
　従って、電流信号Ｉoutは、例えば、他のシンボル間干渉除去ユニット３６(６)における電流信号Ｉoutとまとめられて、加算回路３１-1の加算端子(＋)に与えられる。同様に、電流信号Ｉoutxは、例えば、他のシンボル間干渉除去ユニット３６における電流信号Ｉoutxとまとめられて、加算回路３１-1の減算端子(－)に与えられる。なお、遅延回路(ラッチ回路)６１としては、フリップフロップを例として示したが、同等の機能を持つ回路であれば置き替えることが可能である。
　ここで、電流ＤＡＣ６２，６３は、例えば、予め決められた係数Ｋnの符号情報ｓｉｇｎ(Ｋn)に対して所定の電流値(電流信号)を出力することになり、また、スイッチ回路６４は、フリップフロップ６１の出力(Ｄn)により直接制御される。これにより、例えば、前述した図５のシンボル間干渉除去ユニット５におけるＸＯＲゲート５４による遅延を省くことができ、回路動作の高速化(データレートの高速化)を図ることが可能になる。ただし、本第１実施例のシンボル間干渉除去ユニット６では、出力データＤnにより２つの信号選択を行うため、図６におけるスイッチ回路の回路規模は、例えば、図５におけるスイッチ回路５３の２倍になり、その分、消費電力が増大することになるが、実用上、問題とはならないと考えられる。
　図７は、本実施形態のＤＦＥにおけるシンボル間干渉除去ユニットの第２実施例を示すブロック図である。図７に示されるように、シンボル間干渉除去ユニット７(３６)は、フリップフロップ７１，電流ＤＡＣ７２およびスイッチ回路７３，７４を含む。フリップフロップ７１は、上述した第１実施例におけるフリップフロップ６１と同様のものであり、出力データＤnは、スイッチ回路(第１スイッチ回路)７３を制御する。なお、第２スイッチ回路７４は、等化係数Ｋnの符号情報ｓｉｇｎ(Ｋn)に基づいて制御される。
　電流ＤＡＣ７２は、等化係数Ｋnの絶対値情報ｍａｇ(Ｋn)を受け取って、対応する電流信号(第３信号)を出力する。第１スイッチ回路７３は、フリップフロップ７１からの出力データＤnに基づいて制御され、その出力は、第２スイッチ回路７４に入力される。第２スイッチ回路７４は、等化係数Ｋnの符号情報ｓｉｇｎ(Ｋn)に基づいて、第１スイッチ回路７３の出力を選択し、電流出力信号ＩoutまたはＩoutxとして出力する。
　本第２実施例のシンボル間干渉除去ユニット７においても、電流ＤＡＣ７２は、例えば、予め決められた係数Ｋnの絶対値情報ｍａｇ(Ｋn)に対して所定の電流信号を出力する。さらに、第１スイッチ回路７３は、フリップフロップ７１からの出力データＤnにより直接制御され、また、第２スイッチ回路７４は、予め決められた係数Ｋnの符号情報ｓｉｇｎ(Ｋn)により制御される。これにより、上述した第１実施例と同様に、例えば、前述した図５のシンボル間干渉除去ユニット５におけるＸＯＲゲート５４による遅延を省くことができ、回路動作の高速化を図ることが可能になる。ただし、本第２実施例のシンボル間干渉除去ユニット７では、電流ＤＡＣ７２を選択するスイッチ回路が２段直列に入るため、電流ＤＡＣ７２の出力レベルの低減および出力速度の低下が生じることになるが、これも、実用上、問題とはならないと考えられる。
　図８は、本実施形態のＤＦＥにおけるシンボル間干渉除去ユニットの第３実施例を示すブロック図である。図８に示されるように、シンボル間干渉除去ユニット８(３６)は、フリップフロップ８１，電流ＤＡＣ８２，スイッチ回路８３およびＸＯＲゲート８４，８５を含む。ＸＯＲゲート(第２エクスクルーシブオア回路)８５は、現時点のシンボル(データＤn)に対する等化係数の符号情報ｓｉｇｎ(Ｋn)と、その１つ前のシンボル(Ｄn-1)に対する等化係数の符号情報ｓｉｇｎ(Ｋn-1)を受け取り、それらの排他的論理和を取る。ＸＯＲゲート(第１エクスクルーシブオア回路)８４は、ＸＯＲゲート８５の出力(第２の値)と、１つ前のシンボルのデータＤn-1とその等化係数Ｋn-1の符号情報ｓｉｇｎ(Ｋn-1)を乗算した値(第１の値)の排他的論理和を取る。
　すなわち、ＸＯＲゲート８４は、比較回路３２の出力における１つ前のシンボルのデータとその等化係数の符号情報を乗算した第１の値(ｓｉｇｎ(Ｋn-1)×Ｄn-1)と、ＸＯＲゲート８５からの第２の値の排他的論理和を取って、フリップフロップ８１に出力する。ここで、ＸＯＲゲート８５は、例えば、予め決められた係数Ｋnの符号情報ｓｉｇｎ(Ｋn)と係数Ｋn-1の符号情報ｓｉｇｎ(Ｋn-1)の排他的論理和を取ることになるため、遅延を生じることはない。また、このＸＯＲゲート８５は、シンボル間干渉除去ユニット８に内蔵せずに、外部で予め排他的論理和の処理を行い、その処理された値(第２の値)をＸＯＲゲート８４に入力するようにしてもよい。さらに、ＸＯＲゲート８４に入力される第１の値(ｓｉｇｎ(Ｋn-1)×Ｄn-1)は、１つ前のシンボルに関するものであるため、ＸＯＲゲート８５と同様に、ＸＯＲゲート８４による遅延は生じない。
　フリップフロップ８１は、入力された信号(ＸＯＲゲート８４の出力)を受け取って遅延(および、保持)し、ｓｉｇｎ(Ｋn)×Ｄnを出力する。すなわち、本第３実施例では、前述した第１および第２実施例とは異なり、フリップフロップ(遅延回路)８１には、１つ前のシンボルのデータＤn-1ではなく、上述したような処理を行ったＸＯＲゲート８４の出力が入力される。そして、スイッチ回路８３は、フリップフロップ８１の出力(ｓｉｇｎ(Ｋn)×Ｄn)に基づいて、電流ＤＡＣ８２の出力(第４信号)を選択し、電流出力信号ＩoutまたはＩoutxとして出力する。
　このように、本第３実施例においても、スイッチ回路８３は、フリップフロップ８１の出力により直接制御され、前述した図５のシンボル間干渉除去ユニット５におけるＸＯＲゲート５４による遅延を無くすことができる。なお、上述したように、本第３実施例のシンボル間干渉除去ユニット８では、例えば、２つのＸＯＲゲート８４，８５が使用されるが、これらは、回路動作に遅延を与えることがない。なお、本第３実施例では、スイッチ回路８３は、２つの出力端子(Ｉout，Ｉoutx)のどちらかを選択するだけなので、例えば、第１実施例における消費電力の増大等の問題も生じることがない。
　図９は、図８に示す第３実施例のシンボル間干渉除去ユニットを適用したＤＦＥの一例を示すブロック図であり、前述した図４に示すＤＦＥ３０(１１２)のシンボル間干渉除去ユニット３６として、図８に示すシンボル間干渉除去ユニット８を適用したものである。図９に示されるように、それぞれのシンボル間干渉除去ユニット３６(８)において、電流ＤＡＣ８２，ＸＯＲゲート８４および８５に入力される信号、並びに、スイッチ回路８３の制御信号は、対応するシンボルに応じて順にシフトしている。また、図９では、ＤＡＣ８２を電流ＤＡＣとし、それぞれのシンボル間干渉除去ユニット３６(８)からの差動の電流出力信号Ｉout，Ｉoutxは、それぞれのシンボル間干渉除去ユニット３６(８)のスイッチ回路８３の各出力端子(Ｉout，Ｉoutx)からの出力配線を、加算回路３１-1の加算端子(＋)および減算端子(－)の対応する端子への入力配線に、物理的に接続させる回路構成により、まとめて加算回路３１-1の加算端子(＋)および減算端子(－)に与えられるようになっている。すなわち、図９において、上述した物理的接続の回路構成は、加算回路として機能する。なお、前述したように、各実施例１～３は、例えば、図３に示すようなシングルエンドの信号を扱うＤＦＥ２０、或いは、電圧信号を用いてＳＩＳを補償するＤＦＥ等に対しても適用可能なのはいうまでもない。
　以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
　１　　集積回路装置(半導体チップ)
　２１-1，２１-2，…，３１-1，３１-2，…　　加算回路
　２２，３２　　比較回路
　２３，２４-1～２４-n，３３，３４-1～３４-n，５１，６１，７１，８１　　ラッチ回路(フリップフロップ)
　２５-1～２５-n，３５-1～３５-n　　乗算回路
　２６，３６　　シンボル間干渉除去ユニット
　５２，６２，６３，７２，８２　　ＤＡＣ(デジタル／アナログ変換回路：電流ＤＡＣ)
　５３，６４，７３，７４，８３　　スイッチ
　５４，８４，８５　　エクスクルーシブオア回路(排他的論理和回路：ＸＯＲゲート)
　１００　　受信回路
　１０１　　フロントエンド回路
　１０２　　論理回路
　１０３　　クロック生成回路
　１１１　　増幅回路
　１１２　　等化回路(判定帰還型等化回路：ＤＦＥ)
　１１３　　デマルチプレクサ(ＤＭＵＸ)
　１２１　　クロックデータリカバリ(ＣＤＲ)部
　１２２　　制御回路
　２００　　送信回路
　３００　　内部回路(ユーザ回路)

Claims (34)

  1. 　入力信号の加算を行う第１加算回路と、
    　前記第１加算回路の出力を比較する比較回路と、
    　前記比較回路の出力データを保持するラッチ回路と、
    　等化係数が正の値のときに前記等化係数の絶対値に対応する第１信号を出力する第１デジタル／アナログ変換回路と、
    　前記等化係数が負の値のときに前記等化係数の絶対値に対応する第２信号を出力する第２デジタル／アナログ変換回路と、
    　前記ラッチ回路に保持されたデータに基づいて、前記第１デジタル／アナログ変換回路の出力および前記第２デジタル／アナログ変換回路の出力と、前記第１加算回路の加算端子および減算端子の間の接続を切り替えるスイッチ回路と、を有する
    　ことを特徴とする等化回路。
  2. 　前記第１デジタル／アナログ変換回路は、前記等化係数が負の値のときに前記等化係数が零である場合に対応する信号を出力し、
    　前記第２デジタル／アナログ変換回路は、前記等化係数が正の値のときに前記等化係数が零である場合に対応する信号を出力する
    　ことを特徴とする請求項１に記載の等化回路。
  3. 　さらに、
    　　前記比較回路の出力データを保持して外部に出力する出力ラッチ回路を有する、
    　ことを特徴とする請求項１または請求項２に記載の等化回路。
  4. 　前記第１信号および前記第２信号は、第１電流信号および第２電流信号であり、
    　前記第１デジタル／アナログ変換回路および前記第２デジタル／アナログ変換回路は、第１電流ＤＡＣおよび第２電流ＤＡＣである、
    　ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の等化回路。
  5. 　前記入力信号は、差動のシリアル信号である、
    　ことを特徴とする請求項１乃至請求項４のいずれか１項に記載の等化回路。
  6. 　前記等化回路は、ｎを２以上の整数として、過去のｎ個のデータによるシンボル間干渉を除去するためのｎ個のシンボル間干渉除去ユニットを含み、
    　それぞれの前記シンボル間干渉除去ユニットは、前記ラッチ回路、前記第１デジタル／アナログ変換回路、前記第２デジタル／アナログ変換回路、および、前記スイッチ回路を含み、
    　前記ｎ個の前記シンボル間干渉除去ユニットにおける前記ラッチ回路は、縦列接続されて過去のｎ個前までのシンボルのデータを保持するシフトレジスタを形成する、
    　ことを特徴とする請求項１乃至請求項５のいずれか１項に記載の等化回路。
  7. 　さらに、
    　　前記ｎ個のシンボル間干渉除去ユニットにおける前記スイッチ回路の出力を加算する第２加算回路を有し、
    　前記第１加算回路は、前記入力信号に前記第２加算回路の出力を加算する、
    　ことを特徴とする請求項６に記載の等化回路。
  8. 　それぞれの前記シンボル間干渉除去ユニットにおける前記等化係数は、前記入力信号が伝送される信号伝送路の特性に基づいて決められる、
    　ことを特徴とする請求項６または請求項７に記載の等化回路。
  9. 　請求項１乃至請求項８のいずれか１項に記載の等化回路と、
    　前記等化回路の出力データを受け取ってシリアル／パラレル変換し、受信パラレルデータを受信クロックと共に出力するデマルチプレクサと、
    　前記デマルチプレクサの出力に基づいて、前記等化回路で使用するデータ取り込みクロックを生成するデータ取り込みクロック生成回路と、を有する、
    　ことを特徴とする受信回路。
  10. 　さらに、
    　　受信信号を受け取って増幅し、増幅された前記入力信号を前記等化回路に出力する増幅回路と、
    　　前記等化回路で使用する前記等化係数の情報を前記等化回路に供給する制御回路と、を有する、
    　ことを特徴とする請求項９に記載の受信回路。
  11. 　請求項９または請求項１０に記載の受信回路と、
    　前記受信回路から前記受信パラレルデータおよび前記受信クロックを受け取って処理を行う内部回路と、
    　前記内部回路から送信パラレルデータおよび送信クロックを受け取ってパラレル／シリアル変換し、シリアル変換された送信信号を出力する送信回路と、を有する、
    　ことを特徴とする集積回路装置。
  12. 　入力信号の加算を行う第１加算回路と、
    　前記第１加算回路の出力を比較する比較回路と、
    　前記比較回路の出力データを保持するラッチ回路と、
    　等化係数の絶対値に対応する第３信号を出力するデジタル／アナログ変換回路と、
    　前記ラッチ回路に保持されたデータおよび前記等化係数の符号に基づいて、前記デジタル／アナログ変換回路の出力と、前記第１加算回路の加算端子および減算端子の間の接続を切り替えるスイッチ回路と、を有する
    　ことを特徴とする等化回路。
  13. 　前記スイッチ回路は、
    　　前記ラッチ回路に保持されたデータに基づいて、前記デジタル／アナログ変換回路の出力を切り替える第１スイッチ回路と、
    　　前記等化係数の符号に基づいて、前記第１スイッチ回路の出力と、前記第１加算回路の加算端子および減算端子の間の接続を切り替える第２スイッチ回路と、を有する、
    　ことを特徴とする請求項１２に記載の等化回路。
  14. 　さらに、
    　　前記比較回路の出力データを保持して外部に出力する出力ラッチ回路を有する、
    　ことを特徴とする請求項１２または請求項１３に記載の等化回路。
  15. 　前記第３信号は、第３電流信号であり、
    　前記デジタル／アナログ変換回路は、電流ＤＡＣである、
    　ことを特徴とする請求項１２乃至請求項１４のいずれか１項に記載の等化回路。
  16. 　前記入力信号は、差動のシリアル信号である、
    　ことを特徴とする請求項１２乃至請求項１５のいずれか１項に記載の等化回路。
  17. 　前記等化回路は、ｎを２以上の整数として、過去のｎ個のデータによるシンボル間干渉を除去するためのｎ個のシンボル間干渉除去ユニットを含み、
    　それぞれの前記シンボル間干渉除去ユニットは、前記ラッチ回路、前記デジタル／アナログ変換回路、および、前記スイッチ回路を含み、
    　前記ｎ個のシンボル間干渉除去ユニットにおける前記ラッチ回路は、縦列接続されて過去のｎ個前までのシンボルのデータを保持するシフトレジスタを形成する、
    　ことを特徴とする請求項１２乃至請求項１６のいずれか１項に記載の等化回路。
  18. 　さらに、
    　　前記ｎ個のシンボル間干渉除去ユニットにおける前記スイッチ回路の出力を加算する第２加算回路を有し、
    　前記第１加算回路は、前記入力信号に前記第２加算回路の出力を加算する、
    　ことを特徴とする請求項１７に記載の等化回路。
  19. 　それぞれの前記シンボル間干渉除去ユニットにおける前記等化係数は、前記入力信号が伝送される信号伝送路の特性に基づいて決められる、
    　ことを特徴とする請求項１７または請求項１８に記載の等化回路。
  20. 　請求項１２乃至請求項１９のいずれか１項に記載の等化回路と、
    　前記等化回路の出力データを受け取ってシリアル／パラレル変換し、受信パラレルデータを受信クロックと共に出力するデマルチプレクサと、
    　前記デマルチプレクサの出力に基づいて、前記等化回路で使用するデータ取り込みクロックを生成するデータ取り込みクロック生成回路と、を有する、
    　ことを特徴とする受信回路。
  21. 　さらに、
    　　受信信号を受け取って増幅し、増幅された前記入力信号を前記等化回路に出力する増幅回路と、
    　　前記等化回路で使用する前記等化係数の情報を前記等化回路に供給する制御回路と、を有する、
    　ことを特徴とする請求項２０に記載の受信回路。
  22. 　請求項２０または請求項２１に記載の受信回路と、
    　前記受信回路から前記受信パラレルデータおよび前記受信クロックを受け取って処理を行う内部回路と、
    　前記内部回路から送信パラレルデータおよび送信クロックを受け取ってパラレル／シリアル変換し、シリアル変換された送信信号を出力する送信回路と、を有する、
    　ことを特徴とする集積回路装置。
  23. 　入力信号の加算を行う第１加算回路と、
    　前記第１加算回路の出力を比較する比較回路と、
    　前記比較回路の出力データに基づく第１の値を保持するラッチ回路と、
    　等化係数の絶対値に対応する第４信号を出力するデジタル／アナログ変換回路と、
    　前記ラッチ回路に保持されたデータに基づいて、前記デジタル／アナログ変換回路の出力と、前記第１加算回路の加算端子および減算端子の間の接続を切り替えるスイッチ回路と、を有し、
    　前記第１の値は、前記比較回路の出力データと、前記等化係数の符号情報を乗算した値である
    　ことを特徴とする等化回路。
  24. 　前記等化回路は、ｎを２以上の整数として、過去のｎ個のデータによるシンボル間干渉を除去するためのｎ個のシンボル間干渉除去ユニットを含み、
    　それぞれの前記シンボル間干渉除去ユニットは、前記ラッチ回路、前記デジタル／アナログ変換回路、および、前記スイッチ回路を含み、
    　前記ｎ個のシンボル間干渉除去ユニットにおける前記ラッチ回路は、縦列接続されて過去のｎ個前までのシンボルのデータを保持するシフトレジスタを形成する、
    　ことを特徴とする請求項２３に記載の等化回路。
  25. 　それぞれの前記シンボル間干渉除去ユニットは、さらに、
    　　前記比較回路の出力データの１つである、１つ前のシンボルのデータと前記１つ前のシンボルに対する等化係数の符号情報を乗算した第２の値と、現時点のシンボルに対する等化係数の符号情報と前記１つ前のシンボルに対する等化係数の符号情報の排他的論理和である第３の値との排他的論理和を取って前記第１の値を出力する第１エクスクルーシブオア回路を有し、
    　それぞれの前記シンボル間干渉除去ユニットにおいて、
    　　前記ラッチ回路は、前記第１エクスクルーシブオア回路によって出力される前記第１の値を保持し、
    　　前記デジタル／アナログ変換回路は、前記現時点のシンボルに対する等化係数の絶対値情報に対応する前記第４信号を出力する、
    　ことを特徴とする請求項２４に記載の等化回路。
  26. 　さらに、
    　　前記第３の値を出力する第２エクスクルーシブオア回路を有する、
    　ことを特徴とする請求項２５に記載の等化回路。
  27. 　さらに、
    　　前記ｎ個のシンボル間干渉除去ユニットにおける前記スイッチ回路の出力を加算する第２加算回路を有し、
    　前記第１加算回路は、前記入力信号に前記第２加算回路の出力を加算する、
    　ことを特徴とする請求項２４乃至請求項２６のいずれか１項に記載の等化回路。
  28. 　それぞれの前記シンボル間干渉除去ユニットにおける前記等化係数は、前記入力信号が伝送される信号伝送路の特性に基づいて決められる、
    　ことを特徴とする請求項２４乃至請求項２７のいずれか１項に記載の等化回路。
  29. 　さらに、
    　　前記比較回路の出力データを保持して外部に出力する出力ラッチ回路を有する、
    　ことを特徴とする請求項２３乃至請求項２８のいずれか１項に記載の等化回路。
  30. 　前記第４信号は、第４電流信号であり、
    　前記デジタル／アナログ変換回路は、電流ＤＡＣである、
    　ことを特徴とする請求項２３乃至請求項２９のいずれか１項に記載の等化回路。
  31. 　前記入力信号は、差動のシリアル信号である、
    　ことを特徴とする請求項２３乃至請求項３０のいずれか１項に記載の等化回路。
  32. 　請求項２３乃至請求項３１のいずれか１項に記載の等化回路と、
    　前記等化回路の出力データを受け取ってシリアル／パラレル変換し、受信パラレルデータを受信クロックと共に出力するデマルチプレクサと、
    　前記デマルチプレクサの出力に基づいて、前記等化回路で使用するデータ取り込みクロックを生成するデータ取り込みクロック生成回路と、を有する、
    　ことを特徴とする受信回路。
  33. 　さらに、
    　　受信信号を受け取って増幅し、増幅された前記入力信号を前記等化回路に出力する増幅回路と、
    　　前記等化回路で使用する前記等化係数の情報を前記等化回路に供給する制御回路と、を有する、
    　ことを特徴とする請求項３２に記載の受信回路。
  34. 　請求項３２または請求項３３に記載の受信回路と、
    　前記受信回路から前記受信パラレルデータおよび前記受信クロックを受け取って処理を行う内部回路と、
    　前記内部回路からの送信パラレルデータおよび送信クロックを受け取ってパラレル／シリアル変換し、シリアル変換された送信信号を出力する送信回路と、を有する、
    　ことを特徴とする集積回路装置。
PCT/JP2016/068926 2016-06-24 2016-06-24 等化回路，受信回路および集積回路装置 Ceased WO2017221427A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP16906343.5A EP3477869B1 (en) 2016-06-24 2016-06-24 Equalization circuit, reception circuit and integrated circuit device
CN201680087084.4A CN109328434B (zh) 2016-06-24 2016-06-24 均衡电路、接收电路以及集成电路装置
JP2018523272A JP6690708B2 (ja) 2016-06-24 2016-06-24 等化回路，受信回路および集積回路装置
PCT/JP2016/068926 WO2017221427A1 (ja) 2016-06-24 2016-06-24 等化回路，受信回路および集積回路装置
US16/209,616 US10476710B2 (en) 2016-06-24 2018-12-04 Equalizer circuit, receiver circuit, and integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/068926 WO2017221427A1 (ja) 2016-06-24 2016-06-24 等化回路，受信回路および集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/209,616 Continuation US10476710B2 (en) 2016-06-24 2018-12-04 Equalizer circuit, receiver circuit, and integrated circuit device

Publications (1)

Publication Number Publication Date
WO2017221427A1 true WO2017221427A1 (ja) 2017-12-28

Family

ID=60784399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/068926 Ceased WO2017221427A1 (ja) 2016-06-24 2016-06-24 等化回路，受信回路および集積回路装置

Country Status (5)

Country Link
US (1) US10476710B2 (ja)
EP (1) EP3477869B1 (ja)
JP (1) JP6690708B2 (ja)
CN (1) CN109328434B (ja)
WO (1) WO2017221427A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005492B2 (en) * 2018-12-31 2021-05-11 Tektronix, Inc. Dual output signal paths for signal source channels to optimize for bandwidth and amplitude range
JP7607741B2 (ja) 2022-06-23 2024-12-27 チャンシン メモリー テクノロジーズ インコーポレイテッド データ受信回路、データ受信システム及び記憶装置
CN117334230A (zh) * 2022-06-23 2024-01-02 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置
EP4325725A4 (en) 2022-06-23 2024-02-21 Changxin Memory Technologies, Inc. DATA RECEIVING CIRCUIT, DATA RECEIVING SYSTEM AND STORAGE APPARATUS
CN117411750A (zh) * 2023-11-17 2024-01-16 天津瑞发科半导体技术有限公司 数据接收装置
CN118410747B (zh) * 2024-07-04 2024-12-13 山东云海国创云计算装备产业创新中心有限公司 一种信号均衡电路、接口、片上系统以及服务器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044895A (ja) 1999-06-29 2001-02-16 3 Com Technol 判定フィードバックエンコーダおよび受信機
JP2007515130A (ja) * 2003-12-17 2007-06-07 ラムバス・インコーポレーテッド 適応送信プリエンファシス、反射相殺、およびオフセット相殺を用いる高速シグナリングシステム
US7564900B1 (en) * 2003-05-22 2009-07-21 Marvell International Ltd. Mixed-mode signal processor architecture and device
JP2009225018A (ja) * 2008-03-14 2009-10-01 Nec Corp 判定帰還等化装置及び方法
US20110121867A1 (en) * 2009-11-24 2011-05-26 Bae Systems Information And Electronic Systems Integration Inc. High-speed compression architecture for memory
WO2015125282A1 (ja) 2014-02-21 2015-08-27 株式会社日立製作所 電気信号伝送装置
JP2015192200A (ja) 2014-03-27 2015-11-02 富士通株式会社 受信回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093207A (ko) * 1999-10-21 2001-10-27 요트.게.아. 롤페즈 신호 수신을 향상시키기 위한 적응 디지털 빔형성 수신기
US6993107B2 (en) * 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
JP5072199B2 (ja) * 2005-06-23 2012-11-14 株式会社東芝 デジタル変調信号受信装置及びその受信方法
CN1937600A (zh) * 2005-09-05 2007-03-28 冲电气工业株式会社 均衡器和均衡方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044895A (ja) 1999-06-29 2001-02-16 3 Com Technol 判定フィードバックエンコーダおよび受信機
US7564900B1 (en) * 2003-05-22 2009-07-21 Marvell International Ltd. Mixed-mode signal processor architecture and device
JP2007515130A (ja) * 2003-12-17 2007-06-07 ラムバス・インコーポレーテッド 適応送信プリエンファシス、反射相殺、およびオフセット相殺を用いる高速シグナリングシステム
JP2009225018A (ja) * 2008-03-14 2009-10-01 Nec Corp 判定帰還等化装置及び方法
US20110121867A1 (en) * 2009-11-24 2011-05-26 Bae Systems Information And Electronic Systems Integration Inc. High-speed compression architecture for memory
WO2015125282A1 (ja) 2014-02-21 2015-08-27 株式会社日立製作所 電気信号伝送装置
JP2015192200A (ja) 2014-03-27 2015-11-02 富士通株式会社 受信回路

Also Published As

Publication number Publication date
EP3477869A4 (en) 2019-11-13
EP3477869A1 (en) 2019-05-01
CN109328434B (zh) 2021-07-30
US10476710B2 (en) 2019-11-12
CN109328434A (zh) 2019-02-12
EP3477869B1 (en) 2020-11-04
US20190109738A1 (en) 2019-04-11
JPWO2017221427A1 (ja) 2019-04-18
JP6690708B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
US10476710B2 (en) Equalizer circuit, receiver circuit, and integrated circuit device
US8301036B2 (en) High-speed adaptive decision feedback equalizer
US7339990B2 (en) Processing a received signal at a detection circuit
US9071479B2 (en) High-speed parallel decision feedback equalizer
US9294313B2 (en) Receiver with pipelined tap coefficients and shift control
CN108781195B (zh) 用于提供高速均衡的方法和装置
Yamaguchi et al. 12gb/s duobinary signaling with/spl times/2 oversampled edge equalization
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
US10728059B1 (en) Parallel mixed-signal equalization for high-speed serial link
TWI828540B (zh) 用於位元位準模式重計時器之相位內插器電路系統
Kiran et al. Digital equalization with ADC-based receivers: Two important roles played by digital signal processingin designing analog-to-digital-converter-based wireline communication receivers
Shafik et al. A 10 Gb/s hybrid ADC-based receiver with embedded analog and per-symbol dynamically enabled digital equalization
US11347476B2 (en) Digital filtering using combined approximate summation of partial products
US9197459B1 (en) Decision feedback equalizer
CN111294297B (zh) 温度计编码的展开的dfe选择元件
JP2013135423A (ja) 受信回路
US9288086B2 (en) Decision-feedback analyzer and methods for operating the same
US7561619B2 (en) Feedback filter
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
CN109873778A (zh) 线性反馈均衡
US11876648B2 (en) DFE implementation for wireline applications
Hoyos et al. Mixed-signal equalization architectures for printed circuit board channels
JP4413664B2 (ja) 信号処理装置、適用等化器、データ受信装置及び信号処理方法
WO2017037836A1 (ja) 信号伝送装置および信号伝送システム
JP2014230168A (ja) 送信システム

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018523272

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16906343

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2016906343

Country of ref document: EP

Effective date: 20190124