[go: up one dir, main page]

WO2016121159A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2016121159A1
WO2016121159A1 PCT/JP2015/075944 JP2015075944W WO2016121159A1 WO 2016121159 A1 WO2016121159 A1 WO 2016121159A1 JP 2015075944 W JP2015075944 W JP 2015075944W WO 2016121159 A1 WO2016121159 A1 WO 2016121159A1
Authority
WO
WIPO (PCT)
Prior art keywords
plate
bonding
insulating substrate
semiconductor device
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/075944
Other languages
English (en)
French (fr)
Inventor
小林 浩
真之介 曽田
洋平 大本
功明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN201580065241.7A priority Critical patent/CN107004653B/zh
Priority to DE112015006049.9T priority patent/DE112015006049B4/de
Priority to US15/518,368 priority patent/US10510640B2/en
Priority to JP2016571667A priority patent/JP6272512B2/ja
Publication of WO2016121159A1 publication Critical patent/WO2016121159A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10W40/47
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H10W40/037
    • H10W40/10
    • H10W40/22
    • H10W40/778
    • H10W90/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H10W40/228
    • H10W40/255
    • H10W72/073
    • H10W72/07331
    • H10W72/07352
    • H10W72/07354
    • H10W72/075
    • H10W72/076
    • H10W72/325
    • H10W72/327
    • H10W72/347
    • H10W72/352
    • H10W72/354
    • H10W72/5524
    • H10W72/865
    • H10W72/884
    • H10W74/00
    • H10W90/701
    • H10W90/734
    • H10W90/736
    • H10W90/756

Definitions

  • the present technology relates to a semiconductor device and a method for manufacturing the semiconductor device, and more particularly to a semiconductor device that requires heat dissipation and a method for manufacturing the semiconductor device.
  • a semiconductor device that uses a power semiconductor chip such as an SiC MOSFET (Silicon-Carbide Metal Oxide Semiconductor-Field Effect Transistor) or Si IGBT (Silicon Insulated Gate Bipolar Transistor) power semiconductor chip as a power semiconductor chip. It is necessary to dissipate heat and keep the temperature of the semiconductor chip below a predetermined temperature.
  • SiC MOSFET Silicon-Carbide Metal Oxide Semiconductor-Field Effect Transistor
  • Si IGBT Silicon Insulated Gate Bipolar Transistor
  • a conductive plate made of a highly thermally conductive insulating ceramic plate such as silicon nitride, aluminum nitride, or alumina, and a highly thermally conductive metal such as aluminum or copper (including the same alloy, hereinafter the same) provided on both surfaces thereof.
  • a semiconductor chip is bonded to one surface of a so-called insulating substrate integrated with solder via a bonding material such as solder, and a cooler is directly or indirectly connected to the other surface of the insulating substrate via a bonding material such as solder.
  • a power module that is joined.
  • thermal stress is generated due to the difference in thermal expansion coefficient between the insulating substrate and the cooler, and a crack is generated in the bonding material that joins the insulating substrate and the cooler. In some cases, sufficient heat dissipation performance could not be maintained during the lifetime.
  • the stress relaxation member in Patent Document 1 is made of an aluminum plate material having a thickness of 0.3 mm to 3 mm in which a plurality of through holes are formed, and each through hole is a stress absorbing space.
  • the stress relaxation member is brazed to the insulating substrate and the heat sink.
  • the stress relieving member is deformed by the action of the stress absorbing space, thereby relieving the thermal stress.
  • Patent Document 1 a semiconductor device including a stress relaxation member having a stress absorption space as disclosed in Patent Document 1 has several problems.
  • the average heat transfer coefficient of the stress relaxation member is lower than the average heat transfer coefficient of the base material. This is because the stress absorbing space of the stress relaxation member is air and its heat transfer coefficient is extremely low. Therefore, the average heat transfer coefficient of the stress relaxation member is reduced from the heat transfer coefficient of the base material by the volume ratio of the stress absorption space. Further, the heat flow is not spread well in the stress relaxation member having a thickness of preferably 1 mm or more and 4 mm or less. This is because the heat flow is disturbed by the stress absorption space.
  • the present technology is for solving the above-described problems, and relates to a semiconductor device having high heat transfer and a method for manufacturing the semiconductor device.
  • a semiconductor device is bonded to an insulating substrate including an insulating plate and conductive plates provided on both surfaces of the insulating plate, a semiconductor chip provided on an upper surface of the insulating substrate, and a lower surface of the insulating substrate.
  • a cooler joined to the lower surface of the plate material, and at least one of joining of the lower surface of the insulating substrate and the plate material and joining of the lower surface of the plate material and the cooler is tin
  • the repetitive stress of the plate material is smaller than the tensile strength of the bonding material.
  • a method of manufacturing a semiconductor device includes joining an upper surface of an insulating substrate including an insulating plate and a conductive plate provided on both surfaces of the insulating plate, a semiconductor chip, and a lower surface and a plate material of the insulating substrate. Bonding at least one of the lower surface of the plate member and the cooler, at least one of bonding between the lower surface of the insulating substrate and the plate member, and bonding between the lower surface of the plate member and the cooler.
  • the repetitive stress of the plate material is smaller than the tensile strength of the bonding material, and the temperature at the time of bonding via the bonding material is such that the upper surface of the insulating substrate and the semiconductor chip are It is lower than the temperature at the time of joining.
  • a semiconductor device is bonded to an insulating substrate including an insulating plate and conductive plates provided on both surfaces of the insulating plate, a semiconductor chip provided on an upper surface of the insulating substrate, and a lower surface of the insulating substrate.
  • a cooler joined to the lower surface of the plate material, and at least one of joining of the lower surface of the insulating substrate and the plate material and joining of the lower surface of the plate material and the cooler is tin
  • the repetitive stress of the plate material is smaller than the tensile strength of the bonding material.
  • a method of manufacturing a semiconductor device includes joining an upper surface of an insulating substrate including an insulating plate and a conductive plate provided on both surfaces of the insulating plate, a semiconductor chip, and a lower surface and a plate material of the insulating substrate. Bonding at least one of the lower surface of the plate member and the cooler, at least one of bonding between the lower surface of the insulating substrate and the plate member, and bonding between the lower surface of the plate member and the cooler.
  • the repetitive stress of the plate material is smaller than the tensile strength of the bonding material, and the temperature at the time of bonding via the bonding material is such that the upper surface of the insulating substrate and the semiconductor chip are It is lower than the temperature at the time of joining.
  • FIG. 1 is a circuit diagram of a power module for a three-phase inverter using a MOSFET as an example of a semiconductor device according to this embodiment.
  • FIG. 2 is a top view when the power module according to the present embodiment is configured with 1-in-1 submodules (one arm for each submodule).
  • an arm is a unit corresponding to one MOSFET as a semiconductor element.
  • FIG. 3 is a cross-sectional view when the power module according to the present embodiment is configured with 1-in-1 submodules.
  • FIG. 4 is a cross-sectional view of the submodule.
  • the lower surface of the semiconductor chip 11 that performs a switching operation is electrically, mechanically, and thermally bonded to the insulating substrate 13 via the bonding material 1. Yes. Further, the upper surface of the semiconductor chip 11 is bonded to the lead frame 9 a via the bonding material 24.
  • the insulating substrate 13 includes a conductive plate 5 having good heat conductivity and good electrical conductivity, a conductive plate 7 having good heat conductivity and good electrical conductivity, and an insulating ceramic 6.
  • the conductive plate 7, the insulating ceramic 6 and the conductive plate 5 are laminated in this order from the upper surface to the lower surface of the insulating substrate 13.
  • the conductive plate 7 which is the upper surface of the insulating substrate 13 is bonded to the semiconductor chip 11 via the bonding material 1.
  • the conductive plate 5, which is the lower surface of the insulating substrate 13, is mechanically and thermally bonded to the cooler 20 through the bonding material 4, the aluminum plate 3 having good heat conduction and being easily deformed, and the bonding material 2. .
  • the bonding material 4, the aluminum plate material 3, and the bonding material 2 are laminated in that order from the top to the bottom.
  • a lead frame 9 b is bonded to the conductive plate 7 that is the upper surface of the insulating substrate 13 via a bonding material 44.
  • the sealing material 8 that covers the semiconductor chip 11 and the insulating substrate 13 is provided.
  • the cooler 20 is disposed below the cooler top plate 22 and a cooler top plate 22 that is mechanically and thermally joined to the conductive plate 5 via the joint material 4, the aluminum plate material 3, and the joint material 2.
  • a fin shape 22 a is provided on the lower surface, which is the lower surface of the cooler top plate 22.
  • Each submodule 51 (six in FIG. 1) including the semiconductor chip 11 and the insulating substrate 13 bonded to the semiconductor chip 11 is sealed with a sealing material 8.
  • the submodules 51 are electrically connected through the lead frame 9a and the lead frame 9b.
  • the material of the bonding material for example, a sintered material of nano Ag (silver) particles which are coated silver ultrafine particles covered with organic protective molecules is assumed. If it is the said material, compared with the case where a solder is used, thermal conductivity is high and high temperature deterioration hardly arises. Moreover, it is excellent in power cycle resistance and heat cycle resistance, and can be used at high Tj (high chip junction temperature). In addition, the material is suitable for combination with a semiconductor chip using SiC, which is hard to give distortion from thermal stress to the bonding material because the semiconductor chip is hard.
  • the bonding material 2 for example, a high-strength Sn—Cu—Sb solder mainly composed of tin is assumed.
  • the bonding material mainly composed of tin includes Sn—Cu solder including Sn—Cu—Sb, Sn—Sb solder, Sn—Ag solder, combinations thereof, Ni, In, Ti, etc.
  • Sn-based lead-free solder or tin foil having a temperature of not exceeding 300 ° C., or a foil or paste mixed with a small amount of other elements is joined by liquid phase diffusion.
  • the liquidus is about 240 ° C.
  • the composition ratio of antimony (Sb) is desirable to adjust the composition ratio of antimony (Sb) to about 6% by weight or more so that the tensile strength at about 125 ° C. is about 25 MPa or more.
  • the upper limit of the composition ratio is 15% by weight or less, desirably 12% by weight or less, where the liquidus is 300 ° C. or less and the difference between the solid phase line and the liquidus is 50 ° C. or less.
  • the material of the aluminum plate 3 for example, ultra-high purity aluminum having a purity of 99.999% or more is assumed.
  • the proof stress (tensile strength) at about 125 ° C. is about 25 MPa or less, and the proof strength (tensile strength) does not exceed about 25 MPa due to repeated curing at about 125 ° C. That is, the repeated stress does not exceed about 25 MPa.
  • the material of the bonding material 4 for example, a high-strength Sn—Cu—Sb solder having the same tin as that of the bonding material 2 or a Cu—Sn alloy obtained by liquid phase diffusion bonding is assumed.
  • copper or aluminum is assumed as the material of the conductive plate 5 and the material of the conductive plate 7.
  • Si—N or Al—N is assumed as the material of the insulating ceramic 6.
  • the insulating substrate 13 is generally called a DBC (Direct Bonded Cu) substrate or a DBA (Direct Bonded Al) substrate.
  • the conductive plate 5 or the conductive plate 7 may be a multilayer insulating substrate such as a DBAC substrate (Cu / Al / Ceramics / Al / Cu) having a laminated structure of copper and aluminum.
  • the material of the sealing material 8 for example, an epoxy resin is assumed.
  • a transfer mold type sealing material formed by transfer molding or the like is assumed.
  • lead frame material for example, a laminated material of copper or CIC (Cu-Invar-Cu) is assumed.
  • the semiconductor chip 11 is, for example, a SiC MOSFET or a Si IGBT. Although not shown, it can be assumed that a diode chip is also provided.
  • the water jacket 21 is manufactured by, for example, aluminum die casting.
  • the cooler top plate 22 is, for example, an aluminum alloy.
  • the water jacket 21 and the cooler top plate 22 are integrated by welding or the like that also serves as a seal to constitute the cooler 20.
  • Su—Cu solder is assumed as the material of the bonding material 24 that bonds the upper surface electrode on the upper surface of the semiconductor chip 11 and the lead frame 9a.
  • the material of the bonding material 44 for example, Su—Cu solder is assumed.
  • the bonding material 44 may not be provided, and the conductive plate 7 and the lead frame 9b may be directly bonded by a method such as ultrasonic bonding.
  • Each material shown above is suitable when the submodule 51 is a transfer mold type and is required to be manufactured in large quantities with the same shape.
  • FIG. 5 is a cross-sectional view of the submodule when the frame is provided.
  • the submodule 51a In order to manufacture a power module using the submodule 51a, it is necessary to go through a solder joint process with the cooler 20, as will be described later. Therefore, the submodule 51a needs to have heat resistance that can withstand such a soldering process.
  • the sealing material 18 for example, an epoxy-based potting resin or silicone gel is assumed.
  • a highly heat-resistant material such as polyphenylene sulfide (PPS) resin or a highly heat-resistant liquid crystal polymer is desirable.
  • the sub-module 51a having the above structure has a high degree of freedom in wiring because the extraction of the lead frame 9c and the lead frame 9d is not restricted by the splitting of the transfer mold. Moreover, since the main circuit can be raised, it is suitable for high-density mounting.
  • the aluminum plate 3 is ultra-high purity aluminum, that is, when the aluminum plate 3 is a plate made of aluminum having a purity of 99.999% or more, for example, as shown in FIG. It is desirable to apply the plate material 33.
  • the laminated plate material 33 is a conductor such as copper, nickel, Al—Mg—Si, Al—Cu based aluminum alloy, or an insulator such as diamond.
  • the aluminum plate 3 is sandwiched between the thin plate 31 and the thin plate 32 which are heat conductive materials.
  • the high-strength material has a Young's modulus of 70 GPa or more, preferably 100 GPa or more, and the good heat conductive material has a thermal conductivity of 30 W / m / k or more, preferably 60 W / m / k or more.
  • FIG. 6 is a cross-sectional view of the submodule when a laminated plate material is provided.
  • the joining for integrating the thin plate 31 and the thin plate 32 with the aluminum plate member 3 does not affect the joint between the thin plate 31 and the thin plate 32 and the aluminum plate member 3 at the temperature when the joining work is performed with the joining member 2. That is, a bonding method with high heat resistance may be performed. Examples of the joining method include pressure bonding, rolling, pressure welding, or brazing. When the joining surface is aluminum, it is desirable to process the surface by, for example, nickel (Ni) plating so that soldering is possible.
  • the bonding material 2 and the bonding material 4 are high-strength Sn—Cu—Sb solder
  • the insulating substrate 13 is a DBC substrate
  • the conductive plate 5 and the conductive plate 7 are each copper and have a thickness. Is about 0.4 mm
  • the thickness of the insulating ceramic 6 is about 0.32 mm
  • the aluminum plate 3 is an ultra-high-purity aluminum having a thickness of about 0.5 mm. (Purity is nominally 6N (99.9999% or higher), nominal 5N (99.999% or higher) and nominal 4N (99.99% or higher))
  • the cooler top plate 22 is aluminum having a thickness of about 4 mm.
  • FIG. 1 It is a figure which shows typically sectional drawing after a temperature cycle test in the case of an alloy (A6063). Note that static and repetitive stresses of about 2% strain at about 125 ° C. for each of the A material, the B material, and the C material are illustrated in FIG.
  • the aluminum plate 3 is the A material. 9 and 10, the aluminum plate 3 is a B material. 11 and 12, the aluminum plate 3 is a C material. In FIGS. 7, 9 and 11, the thin plate 31 and the thin plate 32 are not provided. On the other hand, in FIGS. 8, 10 and 12, a thin plate 31 and a thin plate 32 are provided. That is, the laminated board 33 which sandwiches the aluminum board 3 with the thin board 31 and the thin board 32 is applied.
  • the solder crack 100 was formed on the bonding material 4 on the lower surface of the insulating substrate 13.
  • the crack length is the longest in FIG. 7 and the shortest in FIG.
  • the relationship between the purity of aluminum and the crack length varies depending on the presence or absence of the thin plate 31 and the thin plate 32. Specifically, when the thin plate 31 and the thin plate 32 are not provided, the higher the purity of aluminum, the longer the crack length, but when the thin plate 31 and the thin plate 32 are provided, the purity of aluminum is high. The crack length was shorter.
  • the thin plate 31 and the thin plate 32 are copper, it is difficult to suppress deformation of the ultra-high purity aluminum in the thickness direction when the thickness is less than 0.1 mm. Therefore, a thickness of about 0.1 mm is necessary, and a thickness of about 0.2 mm or more is desirable.
  • the thickness exceeds about 0.5 mm, the influence of the mechanical properties of copper became remarkable as well as an increase in thermal resistance, and the solder crack 100 was formed in the bonding material 4 even when the A material was used. Therefore, when the thin plate 31 and the thin plate 32 are copper, thickness is preferable about 0.1 mm or more and about 0.5 mm or less.
  • ⁇ Solder having a lower melting point (solidus temperature) than other components has its strength (tensile strength) drastically reduced at high temperatures.
  • the maximum temperature of the bonded portion of the insulating substrate 13 when directly bonded to the water-cooled type cooler is about 125 ° C. At such a temperature, the bonding material 2 or the bonding material 4 is stronger than the aluminum plate 3, so that no large plastic deformation occurs in the bonding material 2 or the bonding material 4 in the operating temperature range, and cracks due to fatigue failure occur. Long-term reliability is maintained without progress.
  • an Sn foil or Sn paste having a thickness of about 0.02 mm or more and about 0.1 mm or less is sandwiched between the lower surface of the insulating substrate 13 and the laminated plate material 33 integrated in advance. Further, tin (Sn) is melted by heating while applying a pressure of about 1 kPa to about 100 kPa. Then, liquid phase diffusion is promoted by maintaining the heating for a certain time to form a Cu—Sn alloy. In this way, the insulating substrate 13 and the laminated plate material 33 are joined.
  • the step of bonding the insulating substrate 13 and the laminated plate material 33 is an initial step that is easy to maintain with high flatness and smoothness.
  • the laminated board 33 is illustrated, However, for example, what plated the aluminum plate 3 with copper plating can also be used instead.
  • the bonding material 1 is such that the melting point or solidus temperature of the bonding material 1 is higher than the maximum temperature reached in the soldering process in which soldering is performed so that the bonding material 1 does not melt when soldering in a later process.
  • This condition can be realized by, for example, a so-called Ag sintering method using nano Ag, a liquid phase diffusion method as described above, or a high melting point solder.
  • the Ag sintering method is desirable because it has a high thermal conductivity and can hardly realize voids (bubbles), so that a low thermal resistance can be stably realized.
  • the upper surface of the semiconductor chip 11 is bonded to the lead frame 9 a via the bonding material 24. Further, the upper surface of the conductive plate 7 is joined to the lead frame 9 b through the joining material 44.
  • the bonding material 24 and the bonding material 44 are, for example, Su—Cu solder.
  • an epoxy resin is molded by transfer molding or potting.
  • the semiconductor chip 11 and the insulating substrate 13 are covered with the sealing material 8, and the submodule 51 is completed.
  • the plurality of submodules 51 are joined to the cooler 20 via the joining material 2, and the entire module is secondarily sealed if necessary, such as wiring, and the power illustrated in FIG. 2 or FIG. Manufacture modules.
  • the structure illustrated in FIG. 3 is the structure of the power module when the aluminum plate 3 is used instead of the laminated plate 33.
  • the electrical characteristics and the like are inspected for each submodule 51 before the plurality of semiconductor chips 11 are fixed to the cooler 20. There is no need to destroy all power modules. Moreover, it is excellent in workability.
  • a so-called die bonding process is performed in which the semiconductor chip 11 is bonded to the insulating substrate 13.
  • the bonding material 1 is such that the melting point or solidus temperature of the bonding material 1 is higher than the maximum temperature reached in the soldering process in which soldering is performed so that the bonding material 1 does not melt when soldering in a later process.
  • This condition can be realized by, for example, a so-called Ag sintering method using nano Ag, a liquid phase diffusion method as described above, or a high melting point solder.
  • the Ag sintering method is desirable because it has a high thermal conductivity and a low thermal resistance can be stably realized because voids are hardly formed.
  • the upper surface of the semiconductor chip 11 is bonded to the lead frame 9 a via the bonding material 24. Further, the upper surface of the conductive plate 7 is bonded to the lead frame 9 b via the bonding material 44.
  • the bonding material 24 and the bonding material 44 are, for example, Su—Cu solder.
  • an epoxy resin is molded by transfer molding or potting.
  • the semiconductor chip 11 and the insulating substrate 13 are covered with the sealing material 8, and the submodule 51 is completed.
  • an Sn foil or Sn paste having a thickness of about 0.02 mm or more and about 0.1 mm or less is provided between the lower surface of the laminated plate material 33 and the cooler 20 integrated in advance. Pinch. Further, tin (Sn) is melted by heating while applying a pressure of about 1 kPa to about 100 kPa. Then, liquid phase diffusion is promoted by maintaining the heating for a certain time to form a Cu—Sn alloy. In this way, the cooler 20 and the laminated plate material 33 are joined. Here, it is desirable that the joint surface of the cooler top plate 22 be plated with copper.
  • the laminated board 33 is shown in FIG. 21, it is also possible to use what made the aluminum plate 3 copper plating similarly to the case of the manufacturing method in 1st Embodiment, for example.
  • a plurality of submodules 51 are joined to the laminated plate material 33 joined to the cooler 20 via the joining material 4, and wiring or the like, and the entire module is connected as necessary.
  • the power module is manufactured by sealing.
  • the first process of manufacturing the semiconductor device is a die bonding process, it is easy to maintain high flatness and flatness of the insulating substrate 13 at the time of die bonding, and an Ag sintering method or the like can be applied more easily. There is an effect.
  • the joining material 2 is arranged in order from the upper layer, and are joined at the same time in a reflow furnace or the like.
  • the completed structure is the same as the structure illustrated in FIG. 22, but the bonding material 2 and the bonding material 4 are made of the same kind of material, and thus do not need to be distinguished from each other.
  • the bonding step of the bonding material 4 can be omitted, so that the power module can be manufactured at low cost. it can.
  • ultra-high purity aluminum as the aluminum plate material 3 instead of the laminated plate material 33 because deformation in the plate thickness direction becomes extremely remarkable during the temperature cycle test. Absent.
  • the bonding material 4 is a Cu—Sn alloy obtained by liquid phase diffusion bonding, and the laminated plate material 33 is bonded to the insulating substrate 13. The manufacturing method will be described with reference to FIGS.
  • the process up to the die bonding process is the same as that illustrated in FIGS. 23 to 27 show the laminated plate material 33.
  • the aluminum plate material 3 that has been subjected to copper plating.
  • the manufacturing method described in the first embodiment is also possible. It is the same as the case of.
  • the frame 25 is bonded onto the electrode of the conductive plate 7 with, for example, a silicone adhesive. If bonded onto the electrode, even if a part of the silicone adhesive is peeled off by heat cycle or the like and the bonding surface of the frame 25 is lifted, there is no problem in insulation.
  • the frame 25 is made of a heat-resistant resin or the like, and is provided with an electrode for a control terminal by insert or outsert.
  • control terminal of the semiconductor chip 11 and the control terminal 45 of the frame 25 are connected by a wire 19 such as aluminum.
  • the lead frame 9 c is bonded onto the semiconductor chip 11 via the bonding material 24. Further, the lead frame 9 d is joined to the conductive plate 7 via a joining material 44.
  • the bonding material 24 and the bonding material 44 are, for example, Su—Cu solder.
  • the region surrounded by the frame 25 is filled with the sealing material 18 by a method such as potting.
  • the sealing material 18 is an epoxy or a silicone gel. This completes the submodule 51a.
  • a plurality of submodules 51a are joined to the cooler 20 via the joining material 2, and the entire module is secondarily sealed as necessary, such as wiring, and the power module as illustrated in FIG. Manufacturing.
  • the sealing material 18 may be filled after the joining with the joining material 2.
  • the power module manufactured through the above steps can be connected to the main circuit from the sub module 51a (lead frame 9c and lead frame 9d), interference with the main circuit of the adjacent sub module 51a is avoided. be able to. Thereby, high-density mounting becomes possible.
  • thermal expansion can be achieved without impeding heat dissipation by using a plate with good thermal conductivity in which a repetitive stress at about 125 ° C. is less than the tensile strength of the bonding material 2.
  • Metal fatigue of the bonding material due to thermal stress caused by the difference in coefficients can be alleviated.
  • the semiconductor device includes the insulating substrate 13, the semiconductor chip 11, the aluminum plate 3, and the cooler 20.
  • the insulating substrate 13 includes an insulating ceramic 6 as an insulating plate, and a conductive plate 5 and a conductive plate 7 provided on both surfaces of the insulating ceramic 6.
  • the semiconductor chip 11 is provided on the upper surface of the insulating substrate 13.
  • the aluminum plate 3 is bonded to the lower surface of the insulating substrate 13.
  • the cooler 20 is joined to the lower surface of the aluminum plate 3.
  • At least one of the bonding between the lower surface of the insulating substrate 13 and the aluminum plate 3 and the bonding between the lower surface of the aluminum plate 3 and the cooler 20 is performed via a bonding material mainly composed of tin.
  • the lower surface of the insulating substrate 13 and the aluminum plate material 3 are joined via the joining material 4.
  • the lower surface of the aluminum plate 3 and the cooler 20 are joined via the joining material 2.
  • the repeated stress of the aluminum plate 3 is smaller than the tensile strength of these bonding materials.
  • the aluminum plate 3 can be replaced with the laminated plate 33.
  • the bonding material due to the thermal stress generated due to the difference in thermal expansion coefficient while maintaining high heat transferability. It is possible to suppress metal fatigue. Specifically, even when the semiconductor device is repeatedly subjected to a temperature history (heat cycle), the plastic deformation of the bonding material 4 or the bonding material 2 is small, and accumulation of metal fatigue is suppressed. Therefore, solder cracks 100 are less likely to occur in the bonding material, and the reliability of the semiconductor device is improved.
  • the aluminum plate material 3 consists of aluminum with a purity of 99.999% or more.
  • the yield strength (tensile strength) at about 125 ° C. is about 25 MPa or less, and the yield strength (tensile strength) does not exceed about 25 MPa by repeated curing at about 125 ° C. That is, the repeated stress does not exceed about 25 MPa.
  • the laminated plate member 33 includes the aluminum plate member 3 made of aluminum having a purity of 99.999% or more, and the copper plate member 31 and the copper plate member 32 provided on both surfaces of the aluminum plate member 3.
  • At least one of the bonding material 2 and the bonding material 4 contains 6% by weight or more of antimony.
  • the tensile strength at about 125 ° C. of at least one of the bonding material 2 and the bonding material 4 is about 25 MPa or more
  • the tensile stress of the bonding material containing 6% by weight or more of antimony is aluminum. It becomes larger than the repetitive stress of the plate member 3, and metal fatigue of the bonding material due to the thermal stress caused by the difference in thermal expansion coefficient can be suppressed while maintaining high heat transferability.
  • the repeated stress of the aluminum plate 3 at 125 ° C. is smaller than the tensile strength of at least one of the bonding material 2 and the bonding material 4 at 125 ° C.
  • the repeated stress of the aluminum plate 3 is smaller than the tensile strength of at least one of the bonding material 2 and the bonding material 4 at 125 ° C. .
  • the upper surface of the insulating substrate 13 including the insulating ceramic 6 and the conductive plate 5 and the conductive plate 7 provided on both surfaces of the insulating ceramic 6, and the semiconductor chip 11 is joined. Then, the lower surface of the insulating substrate 13 and the plate material 3 are joined. And the lower surface of the board
  • At least one of the bonding between the lower surface of the insulating substrate 13 and the plate material 3 and the bonding between the lower surface of the plate material 3 and the cooler 20 is performed via a bonding material mainly composed of tin.
  • the lower surface of the insulating substrate 13 and the plate material 3 are bonded to each other through the bonding material 4.
  • the lower surface of the plate material 3 and the cooler 20 are joined via the joining material 2.
  • plate material 3 is smaller than the tensile strength of a joining material.
  • the temperature at the time of bonding via the bonding material is lower than the temperature at the time of bonding the upper surface of the insulating substrate 13 and the semiconductor chip 11.
  • the plate material 3 can be replaced with the laminated plate material 33.
  • the repetitive stress of the plate member 3 is smaller than the tensile strength of the bonding material, the bonding material of the bonding material due to the thermal stress caused by the difference in thermal expansion coefficient is maintained while maintaining high heat transferability.
  • Metal fatigue can be suppressed. Specifically, even when the semiconductor device is repeatedly subjected to a temperature history (heat cycle), the plastic deformation of the bonding material 4 or the bonding material 2 is small, and accumulation of metal fatigue is suppressed. Therefore, solder cracks 100 are less likely to occur in the bonding material, and the reliability of the semiconductor device is improved.
  • the temperature of at least one of the bonding between the lower surface of the insulating substrate 13 and the plate material 3 and the bonding between the lower surface of the plate material 3 and the cooler 20 is bonded to the upper surface of the insulating substrate 13 and the semiconductor chip 11. Therefore, the electrical characteristics and the like of each semiconductor chip 11 are inspected in a state where the insulating substrate 13 and the semiconductor chip 11 are bonded, and then the insulating substrate 13 and the plate material 3 and further the cooler 20 are bonded. be able to.
  • brazing between the stress relaxation member and the insulating substrate cannot be performed in a state where the semiconductor chip is mounted on the insulating substrate because of the processing temperature, and the substrate ASSY in which the cooler, the stress relaxation member, and the insulating substrate are integrated. In the state of the product (collective part), it is necessary to perform die bonding of the semiconductor chip and further wire bonding.
  • this power module is used as an inverter for a three-phase motor, at least six power semiconductor chips having a switching function are required, and several tens of power semiconductor chips may be used in automobile applications. If a defect occurs even in one semiconductor chip in a die bonding process or a wire bonding process, it is necessary to discard all the power modules, resulting in a large loss.
  • each semiconductor chip 11 can be inspected before the plurality of semiconductor chips 11 are joined to the cooler 20. Even if a failure occurs in the semiconductor chip 11, it is not necessary to discard all the power modules, and loss can be suppressed.
  • the upper surface of the insulating substrate 13 and the semiconductor chip 11 are joined by an Ag sintering method using nano Ag.
  • the bonding temperature between the upper surface of the insulating substrate 13 and the semiconductor chip 11 becomes higher than the maximum temperature reached in the subsequent soldering process. Therefore, the junction does not melt in a later soldering process. Further, since the thermal conductivity is high and voids (bubbles) are not easily formed, a low thermal resistance can be stably realized between the insulating substrate 13 and the semiconductor chip 11.
  • the lower surface of the insulating substrate 13 and the laminated plate member 33 are interposed via the bonding material 4. Join.
  • the thickness is between 0.02 mm and 0.1 mm between the lower surface of the insulating substrate 13 and the laminated plate material 33.
  • the tin foil or tin paste is sandwiched and heated while applying a pressure of 1 kPa or more and 100 kPa or less to melt the tin foil or tin paste, and the bonding material 4 which is a copper-tin alloy is formed by liquid phase diffusion.
  • the step of bonding the insulating substrate 13 and the laminated plate member 33 can be an initial step that is easy to maintain with high flatness and smoothness, so that a high-quality liquid phase diffusion layer is obtained. be able to.
  • the lower surface of the laminated plate material 33 and the cooler 20 are connected via the bonding material 2. Join.
  • thickness is 0.02 mm or more and 0.1 mm or less between the lower surface of the laminated board material 33 and the cooler 20.
  • the tin foil or tin paste is sandwiched and heated while applying a pressure of 1 kPa or more and 100 kPa or less to melt the tin foil or tin paste, and the bonding material 2 that is a copper-tin alloy is formed by liquid phase diffusion.
  • the sealing material 8 that covers at least the insulating substrate 13 and the semiconductor chip 11 is formed by potting.
  • the insulating substrate 13 and the semiconductor chip 11 can be covered with the sealing material 8 to complete the power module.
  • each component is a conceptual unit.
  • one component is composed of a plurality of structures and when one component corresponds to a part of the structure, a plurality of components are further included. Is included in one structure.
  • Each component includes a structure having another structure or shape as long as the same function is exhibited.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

 本技術は、高熱伝導である半導体装置および半導体装置の製造方法に関する。半導体装置は、絶縁基板13と、半導体チップ11と、板材3と、冷却器20とを備える。絶縁基板13は、絶縁板としての絶縁性セラミックス6と、絶縁性セラミックス6の両面に設けられる導板5および導板7とを備える。半導体チップ11は、絶縁基板13の上面に設けられる。板材3は、絶縁基板13の下面に接合される。冷却器20は、板材3の下面に接合される。絶縁基板13の下面と板材3との接合、および、板材3の下面と冷却器20との接合の少なくとも一方は、錫を主成分とした接合材を介してなされる。また、板材3の繰り返し応力は、これらの接合材の引っ張り強さよりも小さい。

Description

半導体装置および半導体装置の製造方法
 本技術は、半導体装置および半導体装置の製造方法に関し、特に、放熱性が要求される半導体装置および当該半導体装置の製造方法に関するものである。
 SiC MOSFET(Silicon-Carbide Metal Oxide Semiconductor-Field Effect Transistor)またはSi IGBT(Silicon Insulated Gate Bipolar Transistor)などのパワー半導体チップを使用した半導体装置(パワーモジュール)においては、半導体チップから発せられる熱を効率よく放熱して、半導体チップの温度を所定温度以下に保つ必要がある。
 従来から、窒化珪素、窒化アルミニウムまたはアルミナなどの高熱伝導性の絶縁セラミックス板と、その両面に設けられたアルミニウムまたは銅(同合金を含む。以下、同じ)などの高熱伝導性金属からなる導板とが一体となったいわゆる絶縁基板の一面に、半田などの接合材を介して半導体チップが接合され、絶縁基板の他面に、半田などの接合材を介して直接的または間接的に冷却器が接合されたパワーモジュールがある。
 ところが、使用条件によっては、絶縁基板と冷却器との間の熱膨張係数の相違に起因して熱応力が発生し、絶縁基板と冷却器とを接合する接合材にクラックが生じて、要求される寿命期間に十分な放熱性能を維持できない場合があった。
 そこで、このような問題を解決するため、応力緩和部材を絶縁基板と冷却器との間に配置する提案がなされている(たとえば、特許文献1を参照)。
 特許文献1における応力緩和部材では、複数の貫通穴が形成された肉厚0.3mm以上3mm以下のアルミニウム板材からなり、各貫通穴が応力吸収空間となっている。応力緩和部材は、絶縁基板およびヒートシンクにロウ付けされている。応力吸収空間の働きにより応力緩和部材が変形し、これにより熱応力が緩和される。
特開2006-294699号公報
 しかし、特許文献1に示されるような応力吸収空間を有する応力緩和部材を備える半導体装置においては、いくつかの問題がある。
 たとえば、熱伝達性の問題である。応力緩和部材の平均的熱伝達率は、母材の平均的熱伝達率に比べて低い。これは、応力緩和部材の応力吸収空間は空気であり、その熱伝達率は極めて低いためである。よって、応力緩和部材の平均的熱伝達率は、応力吸収空間の体積割合分だけ母材の持つ熱伝達率から低下するためである。また、望ましくは厚さ1mm以上4mm以下である応力緩和部材での、熱流の広がりがよくない。熱の流れが応力吸収空間に邪魔されてしまうためである。
 本技術は、上記のような問題を解決するためのものであり、高熱伝達である半導体装置および半導体装置の製造方法に関するものである。
 本技術の一態様に関する半導体装置は、絶縁板と、前記絶縁板の両面に設けられる導板とを備える絶縁基板と、前記絶縁基板の上面に設けられる半導体チップと、前記絶縁基板の下面に接合される板材と、前記板材の下面に接合される冷却器とを備え、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方が、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力が、前記接合材の引っ張り強さよりも小さい。
 本技術の一態様に関する半導体装置の製造方法は、絶縁板と前記絶縁板の両面に設けられる導板とを備える絶縁基板の上面と、半導体チップとを接合し、前記絶縁基板の下面と板材とを接合し、前記板材の下面と冷却器とを接合し、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方は、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力は、前記接合材の引っ張り強さよりも小さく、前記接合材を介して接合する際の温度が、前記絶縁基板の上面と前記半導体チップとを接合する際の温度よりも低い。
 本技術の一態様に関する半導体装置は、絶縁板と、前記絶縁板の両面に設けられる導板とを備える絶縁基板と、前記絶縁基板の上面に設けられる半導体チップと、前記絶縁基板の下面に接合される板材と、前記板材の下面に接合される冷却器とを備え、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方が、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力が、前記接合材の引っ張り強さよりも小さい。
 このような構成によれば、板材の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。
 本技術の一態様に関する半導体装置の製造方法は、絶縁板と前記絶縁板の両面に設けられる導板とを備える絶縁基板の上面と、半導体チップとを接合し、前記絶縁基板の下面と板材とを接合し、前記板材の下面と冷却器とを接合し、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方は、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力は、前記接合材の引っ張り強さよりも小さく、前記接合材を介して接合する際の温度が、前記絶縁基板の上面と前記半導体チップとを接合する際の温度よりも低い。
 このような構成によれば、板材の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。
 本技術の目的、特徴、局面および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施形態に関する半導体装置の一例としての、MOSFETを用いた3相インバータ用パワーモジュールの回路図である。 実施形態に関するパワーモジュールを1-in-1のサブモジュールで構成した場合の上面図である。 実施形態に関するパワーモジュールを1-in-1のサブモジュールで構成した場合の断面図である。 実施形態に関するサブモジュールの断面図である。 実施形態に関するサブモジュールの、フレームを備える場合の断面図である。 実施形態に関するサブモジュールの、積層板材を備える場合の断面図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図(A材)を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図(A材、かつ、積層板材)を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図(B材)を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図(B材、かつ、積層板材)を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図(C材)を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図(C材、かつ、積層板材)を模式的に示す図である。 A材、B材およびC材それぞれの125℃程度における歪2%程度の静的および繰り返し応力を例示する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。 実施形態に関する半導体装置の製造方法(ダイボンド工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。 実施形態に関する半導体装置の製造方法(樹脂成形工程)について説明する図である。 実施形態に関する半導体装置の製造方法(ダイボンド工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。 実施形態に関する半導体装置の製造方法(樹脂成形工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接着工程)について説明する図である。 実施形態に関する半導体装置の製造方法(ワイヤーボンド工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。 実施形態に関する半導体装置の製造方法(充填工程)について説明する図である。 実施形態に関する半導体装置の製造方法(接合工程)について説明する図である。
 以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
 また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
 <第1実施形態>
 <構成>
 以下、特に指定なく銅(Cu)またはアルミニウム(Al)などの元素記号または材料名を記載した場合は、他の添加物を含んだ、たとえば、銅合金またはアルミニウム合金も包含するものとする。
 図1は、本実施形態に関する半導体装置の一例としての、MOSFETを用いた3相インバータ用パワーモジュールの回路図である。また、図2は、本実施形態に関するパワーモジュールを1-in-1のサブモジュール(サブモジュール1つに対しアームが1つ)で構成した場合の上面図である。ここで、アームとは、図1に例示される場合であれば半導体素子としてのMOSFET1つに対応する単位であるが、たとえばスイッチング素子として用いられたMOSFETが複数並列に接続されている場合には、当該複数のMOSFETに対応する。また、たとえばIGBTの場合であれば、スイッチング素子とダイオードとを合わせたものに対応する。また、図3は、本実施形態に関するパワーモジュールを1-in-1のサブモジュールで構成した場合の断面図である。また、図4は、サブモジュールの断面図である。
 まず、本実施形態に関するパワーモジュールの構成について説明する。
 図3または図4に例示されるように、SiC MOSFETなどのスイッチ動作をする半導体チップ11の下面は、接合材1を介して、絶縁基板13と電気的、機械的および熱的に接合されている。また、半導体チップ11の上面は、接合材24を介してリードフレーム9aと接合されている。
 絶縁基板13は、良熱伝導であり良電気伝導である導板5、良熱伝導であり良電気伝導である導板7および絶縁性セラミックス6を備える。絶縁基板13の上面から下面に向かって、導板7、絶縁性セラミックス6および導板5の順に積層されている。絶縁基板13の上面である導板7は、接合材1を介して半導体チップ11と接合される。絶縁基板13の下面である導板5は、接合材4、良熱伝導であり変形が容易であるアルミニウム板材3および接合材2を介して、冷却器20と機械的および熱的に接合される。接合材4、アルミニウム板材3および接合材2は、上方から下方に向かってその順で積層されている。また、絶縁基板13の上面である導板7には、接合材44を介してリードフレーム9bが接合されている。
 また、本実施形態に関するパワーモジュールにおいては、半導体チップ11および絶縁基板13を覆う封止材8が備えられる。
 冷却器20は、接合材4、アルミニウム板材3および接合材2を介して導板5と機械的および熱的に接合される冷却器天板22と、冷却器天板22の下方に配置されるウォータージャケット21とを備える。冷却器天板22の下方側の面である下面にはフィン形状22aが設けられている。
 半導体チップ11および半導体チップ11に接合される絶縁基板13を含む各サブモジュール51(図1においては6個)は、封止材8で封止されている。そして、サブモジュール51間は、リードフレーム9aとリードフレーム9bとを介して、電気的に接続されている。
 次に、第1実施形態の構成部材について述べる。
 接合材1の材料には、たとえば、有機保護分子により覆われた被覆銀超微粒子であるナノAg(銀)粒子の焼結材料が想定される。当該材料であれば、はんだが用いられる場合に比べ、熱伝導率が高く、かつ、高温劣化がほぼ生じない。また、パワーサイクル耐性およびヒートサイクル耐性に優れており、高Tj(高チップジャンクション温度)で用いることができる。また、当該材料であれば、半導体チップが硬いために接合材に熱応力からの歪みを与えやすいSiCを用いた半導体チップとの組み合わせに好適である。
 接合材2の材料には、たとえば、錫を主成分とした高強度のSn-Cu-Sbはんだが想定される。ここで、錫を主成分とした接合材とは、Sn-Cu-Sbを含むSn-Cu系はんだ、Sn-Sb系はんだ、Sn-Ag系はんだ、それらの組み合わせ、さらにNi、In、Tiなどを添加した液相線が300℃を超えないいわゆるSn系の鉛フリーはんだまたは錫箔、または、それに少量の他元素を混ぜた箔またはペーストを用いて液相拡散で接合したものである。例示された錫を主成分とした高強度のSn-Cu-Sbはんだ材料であれば、液相線は240℃程度以上300℃程度以下であるので、接合材1の焼結後のAgの融点より十分に低い。また、ここでは125℃程度における引っ張り強さが25MPa程度以上になるように、たとえば、アンチモン(Sb)の組成比を6重量%程度以上に調整することが望ましい。ただし、Sbの組成比が大きくなると固相線と液相線との差が大きくなり、扱いにくくなる。組成比の上限は、液相線が300℃以下で固相線と液相線との差が50℃以下である15重量%以下、望ましくは12重量%以下である。
 アルミニウム板材3の材料には、たとえば、純度99.999%以上の超高純度アルミニウムが想定される。当該材料であれば、125℃程度における耐力(引っ張り強さ)が25MPa程度以下であり、かつ、125℃程度における繰り返し硬化によって耐力(引っ張り強さ)が25MPa程度を超えることがない。すなわち、繰り返し応力が、25MPa程度を超えることがない。
 接合材4の材料には、たとえば、接合材2と同じ錫を主成分とした高強度のSn-Cu-Sbはんだまたは液相拡散接合で得られたCu-Sn合金が想定される。
 ただし、接合材2および接合材4の少なくとも一方が、上記のような材料で備えられていればよく、必ずしも接合材2および接合材4の双方が上記のような材料で備えられていなくともよい。
 導板5の材料および導板7の材料には、たとえば、銅またはアルミニウムが想定される。絶縁性セラミックス6の材料には、たとえば、Si-NまたはAl-Nが想定される。
 絶縁基板13としては、一般に、DBC(Direct Bonded Cu)基板またはDBA(Direct Bonded Al)基板と呼ばれるものがある。また、導板5または導板7が、銅とアルミニウムとの積層構造となっているDBAC基板(Cu/Al/Ceramics/Al/Cu)のような多層絶縁基板であってもよい。
 封止材8の材料には、たとえば、エポキシ樹脂が想定される。この場合、トランスファー成形などで形成されるトランスファーモールド型の封止材が想定される。
 リードフレームの材料には、たとえば、銅またはCIC(Cu-Invar-Cu)の積層材が想定される。
 半導体チップ11は、たとえば、SiC MOSFETまたはSi IGBTである。図示はされていないが、ダイオードチップが併設されている場合も想定することができる。
 ウォータージャケット21は、たとえば、アルミニウムダイキャスト(Die Casting)により製造される。冷却器天板22は、たとえば、アルミニウム合金である。ウォータージャケット21と冷却器天板22とは、シールを兼ねた溶接などで一体化されて、冷却器20を構成する。
 半導体チップ11の上面における上面電極とリードフレーム9aとの間を接合している接合材24の材料には、たとえば、Su-Cuはんだなどが想定される。同様に、接合材44の材料についても、たとえば、Su-Cuはんだなどが想定される。ただし、接合材44が備えられず、導板7とリードフレーム9bとが超音波接合などの方法で直接接合されていてもよい。
 上記に示される各材料は、サブモジュール51がトランスファーモールド型であり、同一形状で大量に製造されることが要求される場合に適している。
 他方、図5に例示されるように、絶縁基板13上にフレーム25を接着し、ワイヤー19をワイヤーボンドで形成したのち、フレーム25内に封止材18を流し込む構造のサブモジュール51aであってもよい。なお、図5は、サブモジュールの、フレームを備える場合の断面図である。
 サブモジュール51aを用いてパワーモジュールを製造するためには、後述するように、冷却器20とのはんだ接合工程を経る必要がある。よって、サブモジュール51aには、このようなはんだ接合工程に耐え得る耐熱性が必要である。
 封止材18の材料には、たとえば、エポキシ系のポッティング樹脂またはシリコーンゲルが想定される。フレーム25の材料には、たとえば、poly phenylene sulfide(PPS)樹脂または高耐熱液晶ポリマーなどの高耐熱性の材料が望ましい。
 上記の構造であるサブモジュール51aは、リードフレーム9cおよびリードフレーム9dの取り出しが、トランスファーモールド金型の割りなどに制約されないため、配線の自由度が高い。また、主回路の上出しも可能であるため、高密度実装に適している。
 アルミニウム板材3が超高純度アルミニウムである場合、すなわち、アルミニウム板材3が純度99.999%以上のアルミニウムからなる板材である場合、後述する理由により、図6に例示されるように、たとえば、積層板材33が適用されることが望ましい。積層板材33は、銅、ニッケル、Al-Mg-Si系、Al-Cu系アルミ合金のような導電体、または、ダイアモンドのような絶縁体で、薄板であっても機械的強度がありかつ良熱伝導材である薄板31および薄板32によってアルミニウム板材3を挟むものである。ここで、高強度材とは、ヤング率が70GPa以上、望ましくは100GPa以上のものであり、良熱伝導材とは、熱伝導率30W/m/k以上、望ましくは60W/m/k以上のものを意味している。図6は、サブモジュールの、積層板材を備える場合の断面図である。
 薄板31および薄板32とアルミニウム板材3との一体化のための接合は、接合材2による接合作業を行う際の温度で薄板31および薄板32とアルミニウム板材3との接合部に影響が生じない、すなわち、耐熱性が高い接合方法で行えばよい。当該接合方法の例としては、たとえば、圧着、圧延、圧接、または、ロウ付けなどがある。なお、接合表面がアルミニウムである場合は、はんだ付けが可能なように、たとえば、ニッケル(Ni)めっきなどで表面を加工することが望ましい。
 図7から図12は、接合材2および接合材4が高強度のSn-Cu-Sbはんだであり、絶縁基板13がDBC基板であり、導板5および導板7がそれぞれ銅であり厚さが0.4mm程度であり、絶縁性セラミックス6の厚さが0.32mm程度であり、アルミニウム板材3が厚さ0.5mm程度の超高純度アルミニウムで純度違いのA材、B材およびC材(純度はそれぞれ、公称6N(99.9999%以上)、公称5N(99.999%以上)および公称4N(99.99%以上))であり、冷却器天板22が厚さ4mm程度のアルミニウム合金(A6063)である場合の、温度サイクル試験後の断面図を模式的に示す図である。なお、A材、B材およびC材それぞれの125℃程度における歪2%程度の静的および繰り返し応力が、図13に例示されている。
 図7および図8では、アルミニウム板材3がA材である。図9および図10では、アルミニウム板材3がB材である。図11および図12では、アルミニウム板材3がC材である。また、図7、図9および図11では、薄板31および薄板32が備えられていない。一方で、図8、図10および図12では、薄板31および薄板32が備えられている。すなわち、薄板31および薄板32によってアルミニウム板材3を挟む積層板材33が適用されている。
 上記のうち、図7、図9および図11の場合、すなわち、薄板31および薄板32が備えられていない場合では、絶縁基板13の下面における接合材4にはんだクラック100が形成された。クラック長さは、図7における場合が最も長く、図11における場合が最も短い。
 図8の場合、すなわち、アルミニウム板材3が純度の優れたA材であり、かつ、薄板31および薄板32が備えられている場合では、クラックは形成されなかった。図10の場合、すなわち、アルミニウム板材3がB材であり、かつ、薄板31および薄板32が備えられている場合では、絶縁基板13の下面における接合材4に極小のはんだクラック100が形成され、また、アルミニウム板材3にも極小のはんだクラック100が形成された。図12の場合、すなわち、アルミニウム板材3がC材であり、かつ、薄板31および薄板32が備えられている場合では、絶縁基板13の下面における接合材4にはんだクラック100が形成され、また、アルミニウム板材3にもはんだクラック100が形成された。以上より、薄板31および薄板32の有無によって、アルミニウムの純度とクラック長との関係が変化することがわかった。具体的には、薄板31および薄板32が備えられていない場合には、アルミニウムの純度が高いほうがクラック長は長くなったが、薄板31および薄板32が備えられる場合には、アルミニウムの純度が高いほうがクラック長は短くなった。
 鋭意研究の結果、超高純度アルミニウム板材は、板厚方向に局所的に大きな熱応力を発生させるものと考えられ、その動きを拘束することで初めて、機械特性で予想される結果を得ることができることがわかった。
 薄板31および薄板32が銅である場合、0.1mm未満の厚みでは、超高純度アルミニウムの板厚方向の変形を抑えることが困難である。よって、厚みが0.1mm程度は必要で、厚みが0.2mm程度以上であることが望ましい。
 ただし、厚みが0.5mm程度を超えると、熱抵抗の増加もさることながら、銅の機械特性の影響が顕著となり、A材を用いても、接合材4にはんだクラック100が形成された。よって、薄板31および薄板32が銅である場合、厚みは0.1mm程度以上0.5mm程度以下がよい。
 他の構成部材より融点(固相線温度)の低いはんだは、高温時にその強度(引っ張り強さ)が急激に低下する。水冷タイプの冷却器に直接接合されている場合の絶縁基板13の接合部の最高温度は、およそ125℃程度である。この程度の温度において、接合材2または接合材4がアルミニウム板材3よりも高強度であることにより、使用温度範囲において接合材2または接合材4に大きな塑性変形が起こらず、疲労破壊によるクラックが進展せずに長期信頼性が保たれる。
 <製造方法>
 次に、本実施形態に関する半導体装置の製造方法について説明する。まず、1つ目の製造方法例として、接合材4が液相拡散接合で得られるCu-Sn合金であり、積層板材33が絶縁基板13に接合された場合の製造方法について、図14から図17を参照しつつ説明する。
 図14に例示されるように、絶縁基板13の下面とあらかじめ一体化された積層板材33との間に、厚さが0.02mm程度以上0.1mm程度以下のSn箔またはSnペーストを挟む。そして、さらに、1kPa程度以上100kPa程度以下の圧力を加えながら加熱することで錫(Sn)を溶融させる。そして、当該加熱を一定時間維持することで液相拡散を進め、Cu-Sn合金を形成する。このようにして、絶縁基板13と積層板材33とを接合する。
 良質な液相拡散層を得るためには、接合される板材の平坦度および平滑度が高いことが重要である。よって、上記の絶縁基板13と積層板材33とを接合する工程は、平坦度および平滑度が高く維持しやすい初期の工程であることが望ましい。なお、図14では、積層板材33が例示されているが、たとえば、アルミニウム板材3に銅めっきがなされたものを代わりに用いることも可能である。
 次に、図15に例示されるように、半導体チップ11を絶縁基板13の上面に接合する、いわゆるダイボンド工程を行う。接合材1は、後の工程ではんだ付けする際に溶融することのないよう、接合材1の融点または固相線温度が、はんだ付けを行うはんだ付け工程において到達する最高温度よりも高くなるようにする。この条件は、たとえば、ナノAgを用いたいわゆるAgシンタリング法、上記のような液相拡散法または高融点はんだなどで実現することができる。その中で、熱伝導率が高く、かつ、ボイド(気泡)が形成されにくいために低い熱抵抗が安定して実現することができる、Agシンタリング法が望ましい。
 次に、図16に例示されるように、半導体チップ11の上面が接合材24を介してリードフレーム9aと接合する。また、導板7の上面が接合材44を介してリードフレーム9bと接合する。接合材24および接合材44は、たとえば、Su-Cuはんだなどである。
 次に、図17に例示されるように、たとえば、トランスファー成形またはポッティングなどでエポキシ樹脂を成形する。これで、半導体チップ11および絶縁基板13が封止材8に覆われて、サブモジュール51が完成する。
 次に、このサブモジュール51の電気特性を含む検査を実施し、良品のみを後の工程に回す。
 最後に、複数のサブモジュール51を接合材2を介して冷却器20に接合し、配線など、また必要に応じてモジュール全体を二次封止して、図2または図3に例示されるパワーモジュールを製造する。なお、図3に例示される構造は、積層板材33ではなく、アルミニウム板材3を用いた場合のパワーモジュールの構造である。
 上記の工程を経て製造されたパワーモジュールは、冷却器20に複数の半導体チップ11が固定される前に、サブモジュール51ごとに電気特性などが検査されるため、1つの半導体チップ11の不具合でパワーモジュールすべてを破棄する必要がない。また、工作性にも優れる。
 <第2実施形態>
 <製造方法>
 次に、2つ目の製造方法例として、接合材2が液相拡散接合で得られるCu-Sn合金であり、積層板材33が冷却器20に接合された場合の製造方法について、図18から図22を参照しつつ説明する。
 図18に例示されるように、半導体チップ11を絶縁基板13に接合する、いわゆるダイボンド工程を行う。接合材1は、後の工程ではんだ付けする際に溶融することのないよう、接合材1の融点または固相線温度が、はんだ付けを行うはんだ付け工程において到達する最高温度よりも高くなるようにする。この条件は、たとえば、ナノAgを用いたいわゆるAgシンタリング法、上記のような液相拡散法または高融点はんだなどで実現することができる。その中で、熱伝導率が高く、かつ、ボイドが形成されにくいために低い熱抵抗が安定して実現することができる、Agシンタリング法が望ましい。
 次に、図19に例示されるように、半導体チップ11の上面を、接合材24を介してリードフレーム9aに接合させる。また、導板7の上面を、接合材44を介してリードフレーム9bに接合させる。接合材24および接合材44は、たとえば、Su-Cuはんだなどである。
 次に、図20に例示されるように、たとえば、トランスファー成形またはポッティングなどでエポキシ樹脂を成形する。これで、半導体チップ11および絶縁基板13が封止材8に覆われて、サブモジュール51が完成する。
 次に、このサブモジュール51の電気特性を含む検査を実施し、良品のみを後の工程に回す。
 別途、図21に例示されるように、積層板材33の下面とあらかじめ一体化された冷却器20との間に、厚さが0.02mm程度以上0.1mm程度以下のSn箔またはSnペーストを挟む。そして、さらに、1kPa程度以上100kPa程度以下の圧力を加えながら加熱することで錫(Sn)を溶融させる。そして、当該加熱を一定時間維持することで液相拡散を進め、Cu-Sn合金を形成する。このようにして、冷却器20と積層板材33とを接合する。ここで、冷却器天板22の接合面は銅めっきがなされていることが望ましい。なお、図21では積層板材33が示されているが、第1実施形態における製造方法の場合と同様に、たとえば、アルミニウム板材3に銅めっきがなされたものを用いることも可能である。
 最後に、図22に例示されるように、複数のサブモジュール51を冷却器20に接合された積層板材33に接合材4を介して接合し、配線など、また必要に応じてモジュール全体を二次封止して、パワーモジュールを製造する。
 この場合は、半導体装置製造の最初の工程がダイボンド工程となるため、ダイボンド時の絶縁基板13の平面度および平坦度を高く維持しやすく、Agシンタリング法などが一層容易に適用することができるという効果がある。
 <第3実施形態>
 次に、3つ目の製造方法例として、接合材4が接合材2と同種の材料からなる場合について説明する。サブモジュール51の製造方法は、第2実施形態に示された製造方法例と同様である。
 サブモジュール51と冷却器20との間に、上層から順に接合材2、積層板材33および接合材4を配して、リフロー炉などで同時に接合する。完成する構造は図22に例示される構造と同様であるが、接合材2と接合材4とが同種の材料からなるため、特に区別して扱う必要がない。
 この場合、第1実施形態に示される製造方法および第2実施形態に示される製造方法に比べて、接合材4の接合工程を省略することができるので、低コストでパワーモジュールを製造することができる。
 なお、本実施形態に示される製造方法例では、積層板材33に代えて、アルミニウム板材3としての超高純度アルミニウムを用いるのは、温度サイクル試験時に板厚方向の変形が極めて顕著となるため好ましくない。
 <第4実施形態>
 次に、図5に例示される構造のサブモジュール51aの製造方法例として、接合材4が液相拡散接合で得られるCu-Sn合金であり、積層板材33が絶縁基板13に接合された場合の製造方法について、図23から図27を参照しつつ説明する。
 ダイボンド工程までは、図14および図15に例示される場合と同様である。また、図23から図27においては積層板材33が示されているが、たとえば、アルミニウム板材3に銅めっきがなされたものを用いることも可能なことは、第1実施形態に示された製造方法の場合と同様である。
 次に、図23に例示されるように、フレーム25を、たとえば、シリコーン接着剤などで導板7の電極上に接着する。電極上に接着されれば、ヒートサイクルなどでシリコーン接着剤の一部が剥がれてフレーム25の接着面が浮いた場合でも、絶縁性に問題が生じない。フレーム25は、高耐熱の樹脂などからなり、インサートまたはアウトサートで制御端子用の電極が設けられている。
 次に、図24に例示されるように、いわゆるワイヤーボンド工程として、半導体チップ11の制御端子とフレーム25の制御端子45とをアルミニウムなどのワイヤー19で結ぶ。
 次に、図25に例示されるように、リードフレーム9cを、半導体チップ11上に接合材24を介して接合させる。また、リードフレーム9dを、導板7上に接合材44を介して接合させる。接合材24および接合材44は、たとえば、Su-Cuはんだなどである。
 次に、図26に例示されるように、ポッティングなどの方法で封止材18をフレーム25で囲まれた領域に充填する。封止材18は、エポキシまたはシリコーンゲルなどである。これでサブモジュール51aが完成する。
 次に、このサブモジュール51aの電気特性を含む検査を実施し、良品のみを後の工程に回す。
 最後に、複数のサブモジュール51aを冷却器20に接合材2を介して接合し、配線など、また必要に応じてモジュール全体を二次封止して、図27に例示されるようなパワーモジュールを製造する。
 なお、図23、図24および図25に例示される工程の順序は適宜入れ換えてもよい。また、サブモジュール51aの電気特性の検査の都合上で封止材18が不要である場合、封止材18の充填を接合材2による接合の後で行ってもよい。
 上記の工程を経て製造されたパワーモジュールは、サブモジュール51aから主回路の上出し配線(リードフレーム9cおよびリードフレーム9d)が可能であるので、隣接するサブモジュール51aの主回路との干渉を避けることができる。それにより、高密度実装が可能となる。
 また、このポッティング構造で、第2実施形態に示される製造方法例および第3実施形態に示される製造方法例と同様な製造方法を適用することができる。
 なお、上記の製造方法例では、冷却器20におけるウォータージャケット21と冷却器天板22とが、溶接またはロウ付けなどの方法であらかじめ一体化されている場合が記載されているが、冷却器20を冷却器天板22と読み替えて、接合材2で接合されるものが冷却器天板22であり、その後でウォータージャケット21とたとえばFSW(Friction Stir Welding)などの方法でシールおよび一体化がなされてもよい。
 以上のように、上記の実施形態によれば、125℃程度における繰返し応力が接合材2の引っ張り強さ以下の良熱伝導性の板材を用いることで、放熱性を阻害せずに、熱膨張係数の差に起因する熱応力による接合材の金属疲労を緩和することができる。
 また、冷却器に複数の半導体チップが固定される前に、サブモジュールごとに電気特性などを検査することができるので、1つの半導体チップ11の不具合でパワーモジュールすべてを破棄する必要が生じることを抑制することができる。よって、優れた熱伝達性、信頼性および工作性を達成することができる。
 <効果>
 以下に、上記の実施形態による効果を例示する。
 上記の実施形態によれば、半導体装置が、絶縁基板13と、半導体チップ11と、アルミニウム板材3と、冷却器20とを備える。
 絶縁基板13は、絶縁板としての絶縁性セラミックス6と、絶縁性セラミックス6の両面に設けられる導板5および導板7とを備える。半導体チップ11は、絶縁基板13の上面に設けられる。アルミニウム板材3は、絶縁基板13の下面に接合される。冷却器20は、アルミニウム板材3の下面に接合される。
 絶縁基板13の下面とアルミニウム板材3との接合、および、アルミニウム板材3の下面と冷却器20との接合の少なくとも一方は、錫を主成分とした接合材を介してなされる。絶縁基板13の下面とアルミニウム板材3との接合は、接合材4を介してなされる。アルミニウム板材3の下面と冷却器20との接合は、接合材2を介してなされる。また、アルミニウム板材3の繰り返し応力は、これらの接合材の引っ張り強さよりも小さい。
 なお、アルミニウム板材3は、積層板材33と入れ替えることもできる。
 このような構成によれば、アルミニウム板材3の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。具体的には、半導体装置が繰り返し温度履歴(ヒートサイクル)を受けた場合であっても、接合材4または接合材2の塑性変形が小さく金属疲労の蓄積が抑制される。そのため、接合材においてはんだクラック100が生じにくくなり、半導体装置の信頼性が向上する。
 なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示される任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。
 また、上記の実施形態によれば、アルミニウム板材3が、純度99.999%以上のアルミニウムからなる。
 このような構成によれば、125℃程度における耐力(引っ張り強さ)が25MPa程度以下であり、かつ、125℃程度における繰り返し硬化によって耐力(引っ張り強さ)が25MPa程度を超えることがない。すなわち、繰り返し応力が、25MPa程度を超えることがない。
 また、上記の実施形態によれば、積層板材33が、純度99.999%以上のアルミニウムからなるアルミニウム板材3と、アルミニウム板材3の両面に設けられる銅板材31および銅板材32とを備える。
 このような構成によれば、アルミニウム板材3の板厚方向における変形が抑制され、接合材のヒートサイクル耐性が高まる。
 また、上記の実施形態によれば、接合材2および接合材4の少なくとも一方が、アンチモンを6重量%以上含む。
 このような構成によれば、接合材2および接合材4の少なくとも一方の、125℃程度における引っ張り強さが25MPa程度以上となるため、アンチモンを6重量%以上含む接合材の引っ張り応力が、アルミニウム板材3の繰り返し応力よりも大きくなり、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。
 また、上記の実施形態によれば、125℃におけるアルミニウム板材3の繰り返し応力が、125℃における接合材2および接合材4の少なくとも一方の引っ張り強さよりも小さい。
 このような構成によれば、接合部の最高温度として想定される125℃においても、アルミニウム板材3の繰り返し応力が、125℃における接合材2および接合材4の少なくとも一方の引っ張り強さよりも小さくなる。
 また、上記の実施形態によれば、半導体装置の製造方法において、絶縁性セラミックス6と絶縁性セラミックス6の両面に設けられる導板5および導板7とを備える絶縁基板13の上面と、半導体チップ11とを接合する。そして、絶縁基板13の下面と板材3とを接合する。そして、板材3の下面と冷却器20とを接合する。
 絶縁基板13の下面と板材3との接合、および、板材3の下面と冷却器20との接合の少なくとも一方は、錫を主成分とした接合材を介してなされる。絶縁基板13の下面と板材3との接合は、接合材4を介してなされる。板材3の下面と冷却器20との接合は、接合材2を介してなされる。そして、板材3の繰り返し応力は、接合材の引っ張り強さよりも小さい。また、接合材を介して接合する際の温度が、絶縁基板13の上面と半導体チップ11とを接合する際の温度よりも低い。
 なお、板材3は、積層板材33と入れ替えることもできる。
 このような構成によれば、板材3の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。具体的には、半導体装置が繰り返し温度履歴(ヒートサイクル)を受けた場合であっても、接合材4または接合材2の塑性変形が小さく金属疲労の蓄積が抑制される。そのため、接合材においてはんだクラック100が生じにくくなり、半導体装置の信頼性が向上する。
 また、絶縁基板13の下面と板材3との接合、および、板材3の下面と冷却器20との接合の少なくとも一方の際の温度が、絶縁基板13の上面と半導体チップ11とを接合する際の温度よりも低いので、絶縁基板13と半導体チップ11とを接合した状態で各半導体チップ11の電気特性などを検査し、その後で、絶縁基板13と板材3、さらには冷却器20を接合することができる。
 一般には、応力緩和部材と絶縁基板とのろう付は、処理温度の関係で絶縁基板に半導体チップを搭載した状態では実施できず、冷却器、応力緩和部材および絶縁基板が一体となった基板ASSY品(集合部品)の状態で、半導体チップのダイボンド、さらにはワイヤーボンドをする必要がある。
 ところが、たとえば、このパワーモジュールが3相モータのインバータ用途であれば、スイッチ機能を有するパワー半導体チップが少なくとも6個必要であり、自動車用途などでは数十個用いている場合もある。もし、ダイボンド工程またはワイヤーボンド工程などで1つの半導体チップでも不具合が生じれば、パワーモジュールすべてを破棄することが必要となってしまい、生じる損失が大きくなる。
 この点、上記の実施形態に示された構成によれば、冷却器20に複数の半導体チップ11が接合される前に各半導体チップ11の電気特性などの検査を行うことができるため、1つの半導体チップ11に不具合が生じた場合であっても、パワーモジュールすべてを破棄する必要がなく、損失を抑えることができる。
 また、上記の実施形態によれば、半導体装置の製造方法において、絶縁基板13の上面と半導体チップ11とをナノAgを用いたAgシンタリング法によって接合する。
 このような構成によれば、絶縁基板13の上面と半導体チップ11との間の接合温度が、後のはんだ付け工程において到達する最高温度よりも高くなる。よって、当該接合が、後のはんだ付け工程で溶融することがない。また、熱伝導率が高く、かつ、ボイド(気泡)が形成されにくいため、絶縁基板13と半導体チップ11との間において低い熱抵抗が安定して実現することができる。
 また、上記の実施形態によれば、半導体装置の製造方法において、絶縁基板13の上面と半導体チップ11とを接合する前に、絶縁基板13の下面と積層板材33とを接合材4を介して接合する。
 そして、絶縁基板13の下面と積層板材33とを接合材4を介して接合するに際し、絶縁基板13の下面と積層板材33との間に、厚さが0.02mm以上0.1mm以下である錫箔または錫ペーストを挟み、さらに、1kPa以上100kPa以下の圧力を加えながら加熱することによって錫箔または錫ペーストを溶融させて、液相拡散によって銅-錫合金である接合材4を形成する。
 このような構成によれば、絶縁基板13と積層板材33とを接合する工程を、平坦度および平滑度が高く維持しやすい初期の工程とすることができるため、良質な液相拡散層を得ることができる。
 また、上記の実施形態によれば、半導体装置の製造方法において、絶縁基板13の下面と積層板材33とを接合する前に、積層板材33の下面と冷却器20とを接合材2を介して接合する。
 そして、積層板材33の下面と冷却器20とを接合材2を介して接合するに際し、積層板材33の下面と冷却器20との間に、厚さが0.02mm以上0.1mm以下である錫箔または錫ペーストを挟み、さらに、1kPa以上100kPa以下の圧力を加えながら加熱することによって錫箔または錫ペーストを溶融させて、液相拡散によって銅-錫合金である接合材2を形成する。
 このような構成によれば、ダイボンド時の絶縁基板13の平面度および平坦度を高く維持しやすく、Agシンタリング法などが一層容易に適用することができる。
 また、上記の実施形態によれば、半導体装置の製造方法において、ポッティングによって、少なくとも絶縁基板13および半導体チップ11を覆う封止材8を形成する。
 このような構成によれば、封止材8によって絶縁基板13および半導体チップ11を覆い、パワーモジュールを完成させることができる。
 <変形例>
 上記実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本明細書に記載されたものに限られることはない。よって、例示されていない無数の変形例が、本技術の範囲内において想定される。たとえば、任意の構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施形態における少なくとも1つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
 また、矛盾が生じない限り、上記実施形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよい。さらに、各構成要素は概念的な単位であって、1つの構成要素が複数の構造物から成る場合および1つの構成要素がある構造物の一部に対応する場合、さらには、複数の構成要素が1つの構造物に備えられる場合を含む。また、各構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。
 また、本明細書における説明は、本技術のすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
 1,2,4,24,44 接合材、3 板材、5,7 導板、6 絶縁性セラミックス、8,18 封止材、9a,9b,9c,9d リードフレーム、11 半導体チップ、13 絶縁基板、19 ワイヤー、20 冷却器、21 ウォータージャケット、22 冷却器天板、22a フィン形状、25 フレーム、31,32 薄板、33 積層板材、45 制御端子、51,51a サブモジュール、100 はんだクラック。

Claims (12)

  1.  絶縁板(6)と、前記絶縁板(6)の両面に設けられる導板(5、7)とを備える絶縁基板(13)と、
     前記絶縁基板(13)の上面に設けられる半導体チップ(11)と、
     前記絶縁基板(13)の下面に接合される板材(3、33)と、
     前記板材(3、33)の下面に接合される冷却器(20)とを備え、
     前記絶縁基板(13)の下面と前記板材(3、33)との接合、および、前記板材(3、33)の下面と前記冷却器(20)との接合の少なくとも一方が、錫を主成分とした接合材(4、2)を介してなされ、
     前記板材(3、33)の繰り返し応力が、前記接合材(4、2)の引っ張り強さよりも小さい、
     半導体装置。
  2.  前記板材(3、33)が、純度99.999%以上のアルミニウムからなる、
     請求項1に記載の半導体装置。
  3.  前記板材(33)が、純度99.999%以上のアルミニウムからなるアルミニウム板材(3)と、前記アルミニウム板材(3)の両面に設けられる伝導材(31、32)とを備える、
     請求項1に記載の半導体装置。
  4.  前記伝導材(31、32)が銅であり、前記アルミニウム板材(3)の両面に設けられるそれぞれが厚さ0.1mm以上である、
     請求項3に記載の半導体装置。
  5.  前記アルミニウム板材(3)と、前記伝導材(31、32)との接合が、圧着、圧延、圧接、または、ロウ付けによる、
     請求項3または請求項4に記載の半導体装置。
  6.  前記接合材(4、2)が、アンチモンを6重量%以上含む、
     請求項1から請求項5のうちのいずれか1項に記載の半導体装置。
  7.  125℃における前記板材(3、33)の前記繰り返し応力が、125℃における前記接合材(4、2)の前記引っ張り強さよりも小さい、
     請求項1から請求項6のうちのいずれか1項に記載の半導体装置。
  8.  絶縁板(6)と前記絶縁板(6)の両面に設けられる導板(5、7)とを備える絶縁基板(13)の上面と、半導体チップ(11)とを接合し、
     前記絶縁基板(13)の下面と板材(3、33)とを接合し、
     前記板材(3、33)の下面と冷却器(20)とを接合し、
     前記絶縁基板(13)の下面と前記板材(3、33)との接合、および、前記板材(3、33)の下面と前記冷却器(20)との接合の少なくとも一方は、錫を主成分とした接合材(4、2)を介してなされ、
     前記板材(3、33)の繰り返し応力は、前記接合材(4、2)の引っ張り強さよりも小さく、
     前記接合材(4、2)を介して接合する際の温度が、前記絶縁基板(13)の上面と前記半導体チップ(11)とを接合する際の温度よりも低い、
     半導体装置の製造方法。
  9.  前記絶縁基板(13)の上面と前記半導体チップ(11)とをナノAgを用いたAgシンタリング法によって接合する、
     請求項8に記載の半導体装置の製造方法。
  10.  前記絶縁基板(13)の上面と前記半導体チップ(11)とを接合する前に、前記絶縁基板(13)の下面と前記板材(3、33)とを前記接合材(4)を介して接合し、
     前記絶縁基板(13)の下面と前記板材(3、33)とを前記接合材(4)を介して接合するに際し、
     前記絶縁基板(13)の下面と前記板材(3、33)との間に、厚さが0.02mm以上0.1mm以下である錫箔または錫ペーストを挟み、さらに、1kPa以上100kPa以下の圧力を加えながら加熱することによって前記錫箔または前記錫ペーストを溶融させて、液相拡散によって銅-錫合金である前記接合材(4)を形成する、
     請求項8または請求項9に記載の半導体装置の製造方法。
  11.  前記絶縁基板(13)の下面と前記板材(3、33)とを接合する前に、前記板材(3、33)の下面と前記冷却器(20)とを前記接合材(2)を介して接合し、
     前記板材(3、33)の下面と前記冷却器(20)とを前記接合材(2)を介して接合するに際し、
     前記板材(3、33)の下面と前記冷却器(20)との間に、厚さが0.02mm以上0.1mm以下である錫箔または錫ペーストを挟み、さらに、1kPa以上100kPa以下の圧力を加えながら加熱することによって前記錫箔または前記錫ペーストを溶融させて、液相拡散によって銅-錫合金である前記接合材(2)を形成する、
     請求項8または請求項9に記載の半導体装置の製造方法。
  12.  ポッティングによって、少なくとも前記絶縁基板(13)および前記半導体チップ(11)を覆う封止材(8)をさらに形成する、
     請求項8から請求項11のうちのいずれか1項に記載の半導体装置の製造方法。
PCT/JP2015/075944 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法 Ceased WO2016121159A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580065241.7A CN107004653B (zh) 2015-01-26 2015-09-14 半导体装置以及半导体装置的制造方法
DE112015006049.9T DE112015006049B4 (de) 2015-01-26 2015-09-14 Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
US15/518,368 US10510640B2 (en) 2015-01-26 2015-09-14 Semiconductor device and method for manufacturing semiconductor device
JP2016571667A JP6272512B2 (ja) 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015012184 2015-01-26
JP2015-012184 2015-01-26

Publications (1)

Publication Number Publication Date
WO2016121159A1 true WO2016121159A1 (ja) 2016-08-04

Family

ID=56542798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/075944 Ceased WO2016121159A1 (ja) 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10510640B2 (ja)
JP (1) JP6272512B2 (ja)
CN (1) CN107004653B (ja)
DE (1) DE112015006049B4 (ja)
WO (1) WO2016121159A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009328A (ja) * 2017-06-27 2019-01-17 三菱電機株式会社 電力用半導体装置
WO2019176129A1 (ja) * 2018-03-12 2019-09-19 株式会社 東芝 半導体装置
JP2020053503A (ja) * 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール
WO2020241346A1 (ja) * 2019-05-24 2020-12-03 ローム株式会社 半導体装置
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
US11251163B2 (en) 2019-12-18 2022-02-15 Fuji Electric Co., Ltd. Semiconductor device having circuit board interposed between two conductor layers
JPWO2023073752A1 (ja) * 2021-10-25 2023-05-04
US11658231B2 (en) 2019-12-17 2023-05-23 Fuji Electric Co., Ltd. Semiconductor device
US11664296B2 (en) 2020-04-02 2023-05-30 Fuji Electric Co., Ltd. Semiconductor module and vehicle
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
US12136582B2 (en) * 2019-12-26 2024-11-05 Mitsubishi Electric Corporation Power module and power conversion device
US12469761B2 (en) * 2021-10-04 2025-11-11 Mitsubishi Electric Corporation Power module including highly-heat-dissipating insulation adhesive sheet

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6309112B2 (ja) * 2014-12-29 2018-04-11 三菱電機株式会社 パワーモジュール
WO2017047544A1 (ja) * 2015-09-17 2017-03-23 富士電機株式会社 半導体装置の製造方法
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
EP3460837A1 (en) * 2017-09-26 2019-03-27 Infineon Technologies AG A housing for a power semiconductor module, a power semiconductor module and a method for producing the same
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
US20210066157A1 (en) * 2018-01-18 2021-03-04 Abb Schweiz Ag Power electronics module and a method of producing a power electronics module
CN108493122B (zh) * 2018-03-30 2019-11-29 深圳赛意法微电子有限公司 半导体器件及其封装方法
JP7236299B2 (ja) * 2019-03-25 2023-03-09 住友化学株式会社 高純度アルミニウムシートおよびその製造方法ならびに当該高純度アルミニウムシートを用いたパワー半導体モジュール
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
US11081421B2 (en) * 2019-12-12 2021-08-03 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips
EP3852138B1 (en) * 2020-01-20 2023-11-08 Infineon Technologies Austria AG An electronic module comprising a semiconductor package connected to a fluid heatsink
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
EP4333029A4 (en) * 2021-04-30 2024-11-20 Panasonic Holdings Corporation SEMICONDUCTOR MODULE AND METHOD FOR PRODUCING THE SEMICONDUCTOR MODULE
CN119517880A (zh) * 2023-08-15 2025-02-25 香港大学 用于功率半导体模块封装的焊接组件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028295A (ja) * 2006-07-25 2008-02-07 Toyota Central Res & Dev Lab Inc パワー半導体モジュール及びその製造方法
JP2010177414A (ja) * 2009-01-29 2010-08-12 Sumitomo Light Metal Ind Ltd 発熱部品冷却装置用アルミニウム・クラッド材
JP2012146864A (ja) * 2011-01-13 2012-08-02 Toyota Industries Corp 両面基板、半導体装置、半導体装置の製造方法
WO2014115677A1 (ja) * 2013-01-22 2014-07-31 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315272A1 (de) 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
DE69728919T2 (de) 1996-02-07 2005-04-14 Hitachi, Ltd. Schaltungsplatine und Halbleiterbauteil mit dieser
DE19647590A1 (de) 1996-11-18 1998-05-20 Abb Research Ltd Hochleistungs-Halbleitermodul
ATE378800T1 (de) * 1999-05-28 2007-11-15 Denki Kagaku Kogyo Kk Schaltungskeramiksubstrat und sein herstellungsverfahren
EP1312690B1 (en) * 2001-11-14 2006-08-09 Sumitomo Metal Industries, Ltd. Steel material having improved fatigue crack driving resistance and manufacturing process therefor
JP2004031696A (ja) * 2002-06-26 2004-01-29 Kyocera Corp 熱電モジュール及びその製造方法
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
JP4621531B2 (ja) 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
EP1926142A1 (en) * 2005-09-15 2008-05-28 Mitsubishi Materials Corporation Insulating circuit board and insulating circuit board provided with cooling sink section
JP2007081200A (ja) * 2005-09-15 2007-03-29 Mitsubishi Materials Corp 冷却シンク部付き絶縁回路基板
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
SG179071A1 (en) * 2010-09-09 2012-04-27 Tanaka Electronics Ind Aluminum ribbon for ultrasonic bonding
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
JP5821389B2 (ja) * 2011-04-20 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
EP2793258A4 (en) * 2011-12-12 2015-11-11 Mitsubishi Materials Corp POWER MODULE SUBSTRATE, SUBSTRATE FOR A POWER MODULE WITH A COOLING BODY, POWER MODULE, PASTE FOR PRODUCING A RIVER COMPONENT INHIBITING PREVENTION LAYER AND BINDING METHOD FOR A PRODUCT TO BE BINDED
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6189015B2 (ja) 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
CN104247009A (zh) * 2012-09-19 2014-12-24 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6621076B2 (ja) * 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
KR101722893B1 (ko) * 2013-09-30 2017-04-03 미쓰비시 마테리알 가부시키가이샤 Cu/세라믹스 접합체, Cu/세라믹스 접합체의 제조 방법, 및 파워 모듈용 기판
US9837363B2 (en) * 2014-07-04 2017-12-05 Mitsubishi Materials Corporation Power-module substrate unit and power module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028295A (ja) * 2006-07-25 2008-02-07 Toyota Central Res & Dev Lab Inc パワー半導体モジュール及びその製造方法
JP2010177414A (ja) * 2009-01-29 2010-08-12 Sumitomo Light Metal Ind Ltd 発熱部品冷却装置用アルミニウム・クラッド材
JP2012146864A (ja) * 2011-01-13 2012-08-02 Toyota Industries Corp 両面基板、半導体装置、半導体装置の製造方法
WO2014115677A1 (ja) * 2013-01-22 2014-07-31 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848295B2 (en) 2017-05-10 2023-12-19 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
US12191275B2 (en) 2017-05-10 2025-01-07 Rohm Co., Ltd. Power semiconductor apparatus and fabrication method for the same
JP2019009328A (ja) * 2017-06-27 2019-01-17 三菱電機株式会社 電力用半導体装置
WO2019176129A1 (ja) * 2018-03-12 2019-09-19 株式会社 東芝 半導体装置
JP2020053503A (ja) * 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール
JP6997690B2 (ja) 2018-09-26 2022-01-18 日立Astemo株式会社 パワーモジュール
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
JPWO2020241346A1 (ja) * 2019-05-24 2020-12-03
JP7443359B2 (ja) 2019-05-24 2024-03-05 ローム株式会社 半導体装置
WO2020241346A1 (ja) * 2019-05-24 2020-12-03 ローム株式会社 半導体装置
US12506123B2 (en) 2019-05-24 2025-12-23 Rohm Co., Ltd. Semiconductor device
US11658231B2 (en) 2019-12-17 2023-05-23 Fuji Electric Co., Ltd. Semiconductor device
US11251163B2 (en) 2019-12-18 2022-02-15 Fuji Electric Co., Ltd. Semiconductor device having circuit board interposed between two conductor layers
US12136582B2 (en) * 2019-12-26 2024-11-05 Mitsubishi Electric Corporation Power module and power conversion device
US11664296B2 (en) 2020-04-02 2023-05-30 Fuji Electric Co., Ltd. Semiconductor module and vehicle
US12469761B2 (en) * 2021-10-04 2025-11-11 Mitsubishi Electric Corporation Power module including highly-heat-dissipating insulation adhesive sheet
JPWO2023073752A1 (ja) * 2021-10-25 2023-05-04
WO2023073752A1 (ja) * 2021-10-25 2023-05-04 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法
JP7562012B2 (ja) 2021-10-25 2024-10-04 三菱電機株式会社 半導体装置、電力変換装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2016121159A1 (ja) 2017-04-27
DE112015006049B4 (de) 2024-10-10
US10510640B2 (en) 2019-12-17
CN107004653A (zh) 2017-08-01
JP6272512B2 (ja) 2018-01-31
DE112015006049T5 (de) 2017-10-12
CN107004653B (zh) 2019-03-22
US20170309544A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
JP6234630B2 (ja) パワーモジュール
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP6199397B2 (ja) 半導体装置およびその製造方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
EP3208839A1 (en) Substrate with cooler for power modules and method for producing same
CN105531817B (zh) 半导体模块单元以及半导体模块
JP2007251076A (ja) パワー半導体モジュール
CN104718616A (zh) 自带散热器的功率模块用基板、自带散热器的功率模块及自带散热器的功率模块用基板的制造方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
CN115939061A (zh) 功率模块、功率用半导体装置及其制造方法
JP2021111765A (ja) 半導体装置
JP2015126168A (ja) パワーモジュール
JP2017174927A (ja) パワーモジュール及びその製造方法
JPWO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
JP2016111083A (ja) パワーモジュール及びその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP5011088B2 (ja) 放熱装置及びパワーモジュール
JP2013105789A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
WO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JP2015026667A (ja) 半導体モジュール
JP2022081849A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP7418474B2 (ja) 半導体装置および電力変換装置
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15880053

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016571667

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15518368

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015006049

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15880053

Country of ref document: EP

Kind code of ref document: A1