[go: up one dir, main page]

WO2015114732A1 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
WO2015114732A1
WO2015114732A1 PCT/JP2014/051806 JP2014051806W WO2015114732A1 WO 2015114732 A1 WO2015114732 A1 WO 2015114732A1 JP 2014051806 W JP2014051806 W JP 2014051806W WO 2015114732 A1 WO2015114732 A1 WO 2015114732A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
iii nitride
single crystal
group iii
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/051806
Other languages
English (en)
French (fr)
Inventor
柴田　真佐知
丈洋 吉田
北村　寿朗
由起雄 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sciocs Co Ltd
Original Assignee
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sciocs Co Ltd filed Critical Sciocs Co Ltd
Priority to PCT/JP2014/051806 priority Critical patent/WO2015114732A1/ja
Priority to JP2015559639A priority patent/JP6279619B2/ja
Priority to EP14881035.1A priority patent/EP3101160B1/en
Priority to US15/114,364 priority patent/US10253432B2/en
Publication of WO2015114732A1 publication Critical patent/WO2015114732A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/021—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by drilling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/047—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by ultrasonic cutting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the group III nitride semiconductor single crystal 2 As a method for growing the group III nitride semiconductor single crystal 2, it is preferable to use an HVPE (Hydride Vapor Phase Epitaxy) method capable of increasing the growth rate.
  • HVPE HydroCVPE
  • the impurity that is taken into the group III nitride semiconductor single crystal 2 during epitaxial growth and causes distortion is often oxygen generated due to the quartz member used in the furnace body. .
  • the HVPE method since a furnace member made of a quartz member is generally heated to 1000 ° C. or more and used, silicon and oxygen generated by the decomposition of quartz are likely to be taken into the group III nitride semiconductor single crystal 2 as impurities. Among these, silicon is less dependent on the plane orientation of the growth interface of the group III nitride semiconductor single crystal 2 and is uniformly incorporated throughout, so that it is used as a dopant for controlling the conductivity of the GaN crystal. There are many. For this reason, the distribution of strain in the group III nitride semiconductor single crystal 2 does not become non-uniform due to silicon, and the background concentration in the silicon crystal as an impurity rarely becomes a problem.
  • the cylindrical engraving discharge electrode 20 is rotated with the rotation axis aligned with the central axis of the group III nitride semiconductor single crystal 2, and the discharge is performed between the engraving discharge electrode 20 and the group III nitride semiconductor single crystal 2.
  • the cylindrical region 4 is slowly removed by bringing it into contact with the group III nitride semiconductor single crystal 2 from above. According to this method, the cylindrical region 4 can be removed so that the shape of the removed region always maintains a uniform cylindrical shape with a height.
  • cylindrical region 4 can be removed using ultrasonic processing using a cylindrical tool or laser processing so that the shape of the removed region always maintains a uniform cylindrical shape.
  • the cylindrical region 4 in the present embodiment is a region separated from the columnar region 3 before the columnar region 3 is sliced. By separating the cylindrical region 4 from the columnar region 3, it is possible to prevent the occurrence of cracks during slicing of the columnar region 3, as in the case of removing the cylindrical region 4.
  • Separation of the columnar region 3 and the cylindrical region 4 is performed by forming a cylindrical void having a central axis equal to the central axis of the group III nitride semiconductor single crystal 2 in the group III nitride semiconductor single crystal 2.
  • the This void is a region passing through the boundary between the facet surface 4p and the surface 3p of the group III nitride semiconductor single crystal 2 or the facet surface 4p so as not to leave a region with a high impurity concentration causing distortion in the cylindrical region 3. It is preferable to be formed in the inner region.
  • the hole saw 40 has a blade 41 at its tip (bottom). While the hole saw 40 is rotated with its rotation axis aligned with the central axis of the group III nitride semiconductor single crystal 2, the hole saw 40 is brought into contact with the group III nitride semiconductor single crystal 2 from above to slowly form voids. According to this method, the gap can be formed such that the shape of the gap always maintains a uniform cylindrical shape with a height.
  • FIG. 9 is a vertical sectional view showing the state of the group III nitride semiconductor single crystal 2 after the separation of the cylindrical region 4 from the cylindrical region 3 is completed.
  • the cylindrical region 4 is separated from the columnar region 3 by a gap 6.
  • the gap 6 is formed by, for example, grinding with a cylindrical grindstone having a thickness close to the hole saw 40, ultrasonic processing using a cylindrical tool having a thickness close to the hole saw 40, It can be formed by electric discharge machining using a cylindrical discharge electrode having a near thickness or laser machining.
  • the gap 6 is formed from the group III nitride semiconductor single crystal 2 side as shown in FIGS. Leave the area directly below without removing it. Then, after slicing the cylindrical region 3 of the group III nitride semiconductor single crystal 2 to form a semiconductor substrate, the main surface 1p is polished, and the substrate 1 is reused as a seed crystal.
  • the first and second embodiments are particularly effective in manufacturing a group III nitride single crystal substrate, particularly a GaN substrate having a c-plane as a main surface. Since a region where the c-plane with a dense arrangement of atoms is a growth interface is less likely to incorporate impurity atoms than a region where the other plane is a growth interface, the facet plane of a GaN crystal grown on the c-plane is This is because the difference in impurity concentration tends to increase between the region on the outer peripheral edge side that tends to appear and the region on the inner side, and large strain is likely to accumulate.
  • the c-plane grown GaN crystal has been described as a specific example. However, if there is a difference in impurity concentration between the outer peripheral edge region of the GaN crystal and the inner region, This is also effective when a GaN crystal is grown in a direction different from the c-plane.
  • a semiconductor substrate can be manufactured from a crystal other than GaN, for example, AlN, AlGaN, InGaN, AlInGaN, or a crystal having a laminated structure in which these are laminated. Further, an off angle may be added to the growth orientation of the group III nitride semiconductor single crystal.
  • FIG. 10 is a vertical sectional view schematically showing the configuration of the HVPE growth apparatus 50 used for crystal growth of a GaN crystal.
  • This HVPE growth apparatus 50 is made of quartz in a heater composed of two zones: a raw material heating heater 51 that becomes about 800 ° C. during crystal growth and a crystal growth region heating heater 52 that becomes about 1000 ° C.
  • the reaction tube 53 is inserted.
  • a piping for introducing a raw material gas is provided on the upstream side of the quartz reaction tube 53.
  • Ammonia gas which is a group V raw material, is introduced into the furnace through the ammonia gas introduction pipe 57.
  • the metal gallium 56 which is a group III material is housed in a quartz boat and is placed in a region heated by the gallium material heating heater 51.
  • hydrochloric acid gas is allowed to flow through this boat through a hydrochloric acid gas introduction pipe 58 for producing gallium chloride. Then, the metal gallium 56 and hydrochloric acid gas react to generate gallium chloride gas, which reaches the surface of the substrate 1 through the piping.
  • the GaN crystal reacts with the surface of the substrate 1 heated with ammonia and GaN crystal grows. It is also possible to flow a doping gas into the furnace through a doping gas introduction pipe 59.
  • the substrate 1 serving as a base for crystal growth is fixed to a substrate folder 54 supported by a rotation shaft 55, and is rotating during crystal growth.
  • the gas introduced into the reaction tube is guided to a detoxification facility by a downstream exhaust pipe 60, subjected to a detoxification process, and then discharged to the atmosphere.
  • Example 1 A GaN crystal was grown by using the HVPE growth apparatus 50 using a GaN substrate produced by the VAS method and having a c-plane of 62 mm in diameter as the main surface as the substrate 1.
  • the gas flow conditions during HVPE growth were 900 sccm for hydrogen gas as a carrier gas, 8100 sccm for nitrogen gas, 180 sccm for gallium chloride gas, and 500 sccm for ammonia gas.
  • the growth pressure was 100 kPa
  • the substrate temperature during growth was 1070 ° C.
  • the growth time was 15 hours.
  • the substrate 1 was rotated at 5 rpm, and dichlorosilane as a doping source gas was supplied to the substrate region to dope about 10 18 cm ⁇ 3 .
  • a Si-doped GaN crystal having a thickness of about 4.5 mm was grown on the substrate 1.
  • the cylindrical region 4 of the GaN crystal was slowly ground and removed, leaving the columnar region 3 having a diameter of 56 mm.
  • the cylindrical region 3 of the GaN crystal was sliced using a wire saw, and five 630 ⁇ m-thick GaN free-standing substrates were obtained. Further, the outer peripheral edge of the obtained GaN free-standing substrate is subjected to beveling processing so as to have a diameter of 50.8 mm, orientation flats and index flats are formed, and then mirror polishing is applied to the front and back surfaces.
  • the thickness was 400 to 450 ⁇ m.
  • the warpage (BOW) of the substrate was all controlled within 10 ⁇ m.
  • the dislocation density of one of the obtained GaN free-standing substrates was counted using the cathodoluminescence method, an average value of 6.2 ⁇ 10 5 cm ⁇ 2 was obtained in the plane.
  • the variation in the inclination of the c-axis on the substrate surface was measured by the X-ray diffraction method, all the substrates were within ⁇ 0.05 ° in the plane.
  • Example 2 An undoped GaN layer was grown to 400 nm using trimethylgallium and ammonia as raw materials on a single crystal sapphire substrate having a c-plane with a diameter of 58 mm as a main surface, and a metal titanium film was further deposited to 20 nm thereon. .
  • the substrate 1 was placed in the HVPE growth apparatus 50 as a substrate 1 and subjected to a heat treatment at 1050 ° C. for 30 minutes in an ammonia stream mixed with 20% hydrogen gas, thereby forming a metal titanium film on the surface of the substrate 1.
  • a network-like titanium nitride film was changed, and at the same time, innumerable microvoids were generated in the GaN layer.
  • the GaN crystal was separated into a columnar region 3 and a cylindrical region 4 having a diameter of 52 mm using a cylindrical grinding wheel having a shape similar to the hole saw 8 shown in FIGS. 8A and 8B.
  • the cylindrical region 3 of the GaN crystal was sliced using a wire saw, and eight GaN free-standing substrates having a thickness of 650 ⁇ m were obtained.
  • the outer peripheral edge of the obtained GaN free-standing substrate is subjected to beveling processing, formed to have a diameter of 50.0 mm, orientation flats and index flats are formed, and then mirror polishing is applied to the front and back surfaces.
  • the thickness was 400 to 450 ⁇ m. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.
  • Example 3 Using the GaN off-substrate whose main surface is inclined by 2 ° from the c-plane in the m-axis direction as the substrate 1, a GaN crystal having a tilted crystal orientation was grown by the same method as in Example 1. Next, the obtained GaN crystal was subjected to ultrasonic processing using an ultrasonic processing machine, and separated into a cylindrical region 3 and a cylindrical region 4 having a diameter of 56 mm. This ultrasonic processing was performed slowly while supplying diamond slurry using a cylindrical cutter having a shape close to that of the hole saw 8 shown in FIGS. 8A and 8B.
  • Example 4 In the same manner as in Example 1, a Si-doped GaN crystal having a thickness of about 3 mm was grown on the substrate 1 by using the GaN substrate having a c-plane of 62 mm in diameter produced by the VAS method as the main surface. .
  • the outer peripheral edge of the obtained GaN free-standing substrate is subjected to beveling processing so that the diameter is 50.0 mm, the orientation flat and the index flat are processed, and then the front and back surfaces are mirror polished.
  • the thickness was 400 to 450 ⁇ m.
  • Example 5 In the same manner as in Example 1, a Si-doped GaN crystal having a thickness of about 4 mm was grown on the substrate 1 by using a GaN substrate having a c-plane of 62 mm in diameter produced by the VAS method as the main surface. .
  • the cylindrical region 4 of the GaN crystal was slowly removed to leave the cylindrical region 3 having a diameter of 56 mm.
  • the cylindrical region 3 of the GaN crystal was sliced using a wire electric discharge machine, and five GaN free-standing substrates having a thickness of 630 ⁇ m were obtained. Further, the outer peripheral edge of the obtained GaN free-standing substrate is subjected to beveling processing so as to have a diameter of 50.8 mm, orientation flats and index flats are formed, and then mirror polishing is applied to the front and back surfaces.
  • the thickness was 400 to 450 ⁇ m. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.
  • Example 6 In the same manner as in Example 1, a Si-doped GaN crystal having a thickness of about 3 mm was grown on the substrate 1 by using the GaN substrate having a c-plane of 62 mm in diameter produced by the VAS method as the main surface. .
  • the protective film 30 shown in FIG. 6 was formed on the surface of the obtained GaN crystal and the back surface of the substrate 1.
  • the protective film 30 is a film made of SiO 2 having a diameter of 58 mm.
  • the GaN crystal is immersed in a mixed solution of phosphoric acid and sulfuric acid heated to 230 ° C. for 12 hours with the protective film 30 attached, and the front and back surfaces are not covered with the protective film 30.
  • the cylindrical region 4 was etched away from the back surface (N surface) side and disappeared. After etching, the protective film 30 was removed by attaching a GaN crystal in dilute hydrofluoric acid. In this way, a cylindrical region 3 having a diameter of 56 mm was obtained (the diameter of the cylindrical region 3 was slightly smaller than the diameter of the protective film 30).
  • the cylindrical region 3 of the GaN crystal was sliced using a wire electric discharge machine to obtain five 630 ⁇ m-thick GaN free-standing substrates. Further, the outer peripheral edge of the obtained GaN free-standing substrate is subjected to beveling processing so as to have a diameter of 50.8 mm, orientation flats and index flats are formed, and then mirror polishing is applied to the front and back surfaces. The thickness was 400 to 450 ⁇ m. During the above processing, defects such as cracks and chipping did not occur in the GaN crystal.
  • a semiconductor substrate manufacturing method capable of slicing an epitaxially grown group III nitride semiconductor single crystal while suppressing the occurrence of cracks to obtain a semiconductor substrate.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】エピタキシャル成長させたIII族窒化物半導体単結晶をクラックの発生を抑えつつスライスし、半導体基板を得ることのできる半導体基板の製造方法を提供する。 【解決手段】本発明の一態様において、円形の基板１の主面上に、円柱状のIII族窒化物半導体単結晶２をエピタキシャル成長させる工程と、III族窒化物半導体単結晶２の外周縁側の円筒状領域４を除去し、III族窒化物半導体単結晶２の円筒状領域４の内側の円柱状領域３を残す工程と、円筒状領域４を除去した後、円柱状領域３にスライス加工を施す工程と、を含み、円筒状領域４の除去は、III族窒化物半導体単結晶２の形状が常にIII族窒化物半導体単結晶２の中心軸を対称軸とする軸対称性を保つように実施される、半導体基板の製造方法を提供する。

Description

半導体基板の製造方法
　本発明は、半導体基板の製造方法に関する。
　従来のＧａＮ基板に代表されるIII族窒化物半導体単結晶基板の製造方法の１つとして、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等により種結晶基板上に厚くエピタキシャル成長した半導体結晶から半導体基板を切り出す方法が知られており、一部実用化が始まっている。
　しかし、この方法によれば、種結晶基板上に成長した結晶をスライスするために切り始めると、結晶内部にクラックが発生し、結晶が割れてしまうという問題が頻発する。このようなクラックの発生は、結晶中の転位や極性反転領域等の欠陥の密度が低く、結晶特性が均一であるほど起こりやすく、更に、結晶の直径が大きいほど起こりやすいため、良質な大型（例えば、直径５０ｍｍ以上）の結晶を無傷でスライスすることが困難である。
　このような問題を解決するための技術として、スライスする前の結晶に研削砥石を用いた円筒研削を施す技術が知られている（例えば、特許文献１参照）。特許文献１によれば、結晶の歪みを含んだ外周部を除去した後で、結晶をスライスすることにより、スライス時の結晶の割れを防止することができるとされている。
特開２０１３－６０３４９号公報
　しかし、特許文献１に開示された技術を用いても、外周部を除去するための円筒研削を開始するとすぐに、研削に起因して結晶にクラックが発生するという問題が往々にして生じる。
　本発明の目的の１つは、エピタキシャル成長させたIII族窒化物半導体単結晶をクラックの発生を抑えつつスライスし、半導体基板を得ることのできる半導体基板の製造方法を提供することにある。
　本発明の一態様は、上記目的を達成するために、［１］～［２４］の半導体基板の製造方法を提供する。
［１］円形の基板の主面上に、円柱状のIII族窒化物半導体単結晶をエピタキシャル成長させる工程と、前記III族窒化物半導体単結晶の外周縁側の円筒状領域を除去し、前記III族窒化物半導体単結晶の前記円筒状領域の内側の円柱状領域を残す工程と、前記円筒状領域を除去した後、前記円柱状領域にスライス加工を施す工程と、を含み、前記円筒状領域の除去は、前記III族窒化物半導体単結晶の形状が常に前記半導体結晶の中心軸を対称軸とする軸対称性を保つように実施される、半導体基板の製造方法。
［２］前記円筒状領域は、前記円柱状領域と不純物の濃度が異なる領域を含む、前記［１］に記載の半導体基板の製造方法。
［３］前記円筒状領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記円柱状領域の上面と異なる面方位を有する面を成長界面とする結晶成長により形成された領域を含む、前記［１］又は［２］に記載の半導体基板の製造方法。
［４］前記円筒状領域は、前記円柱状領域の上面と異なる面方位のファセット面を上面に含む、前記［１］又は［２］に記載の半導体基板の製造方法。
［５］前記円筒状領域の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される、前記［１］又は［２］に記載の半導体基板の製造方法。
［６］前記円筒状領域の除去は、砥石を用いる研削、超音波加工、放電加工、エッチング、又はレーザー加工により実施される、前記［１］又は［２］に記載の半導体基板の製造方法。
［７］前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、前記［１］又は［２］に記載の半導体基板の製造方法。
［８］前記円柱状領域の上面は、III族窒化物半導体単結晶のｃ面である、前記［１］又は［２］に記載の半導体基板の製造方法。
［９］前記III族窒化物半導体単結晶は、ＨＶＰＥ法によりエピタキシャル成長した窒化ガリウム結晶であり、前記不純物は、酸素である、前記［２］に記載の半導体基板の製造方法。
［１０］前記円筒状領域の除去は、前記円筒状領域の直下の前記基板の領域を除去しないように実施される、前記［１］又は［２］に記載の半導体基板の製造方法。
［１１］前記円柱状領域のスライス加工の後、前記基板の主面に研磨処理を施して、前記基板を種結晶として再利用する、前記［１０］に記載の半導体基板の製造方法。
［１２］円形の基板の主面上に、円柱状のIII族窒化物半導体単結晶をエピタキシャル成長させる工程と、円筒状の空隙を前記III族窒化物半導体単結晶に形成し、前記III族窒化物半導体単結晶の外周縁側の円筒状領域と、前記III族窒化物半導体単結晶の前記円筒状領域の内側の円柱状領域とに前記III族窒化物半導体単結晶を分離する工程と、前記III族窒化物半導体単結晶を前記円筒状領域と前記円柱状領域とに分離した後、前記円柱状領域にスライス加工を施す工程と、を含み、前記空隙の形成は、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施される、半導体基板の製造方法。
［１３］前記円筒状領域は、前記円柱状領域と不純物の濃度が異なる領域を含む、前記［１２］に記載の半導体基板の製造方法。
［１４］前記円筒状領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記円柱状領域の上面と異なる面方位を有するファセット面を成長界面とするファセット成長により形成された領域を含む、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［１５］前記円筒状領域は、前記円柱状領域の上面と異なる面方位のファセット面を上面に含む、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［１６］前記空隙の形成は、前記空隙の形状が常に高さの均一な円筒形を保つように実施される、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［１７］前記空隙の形成は、ホールソーによる掘削、砥石を用いる研削、超音波加工、放電加工、又はレーザー加工により実施される、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［１８］前記半導体結晶は、窒化ガリウム結晶である、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［１９］前記円柱状領域の上面は、III族窒化物半導体単結晶のｃ面である、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［２０］前記III族窒化物半導体単結晶は、ＨＶＰＥ法によりエピタキシャル成長した窒化ガリウム結晶であり、前記不純物は、酸素である、前記［１３］に記載の半導体基板の製造方法。
［２１］前記円柱状領域にスライス加工を施す前に、前記円筒状領域を除去する、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［２２］前記円筒状領域を前記円柱状領域の周囲に残した状態で、前記円筒状領域とともに前記円柱状領域にスライス加工を施す、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［２３］前記空隙の形成は、前記空隙の直下の前記基板の領域を除去しないように実施される、前記［１２］又は［１３］に記載の半導体基板の製造方法。
［２４］前記円柱状領域のスライス加工の後、前記基板の主面に研磨処理を施して、前記基板を種結晶として再利用する、前記［２３］に記載の半導体基板の製造方法。
　本発明によれば、エピタキシャル成長させたIII族窒化物半導体単結晶をクラックの発生を抑えつつスライスし、半導体基板を得ることのできる半導体基板の製造方法を提供することができる。
図１Ａは、円柱状のIII族窒化物半導体単結晶を基板上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。 図１Ｂは、円柱状のIII族窒化物半導体単結晶を基板上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。 図１Ｃは、円柱状のIII族窒化物半導体単結晶を基板上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。 図２は、ｃ面基板上にエピタキシャル成長したIII族窒化物半導体単結晶の上面図である。 図３Ａは、円筒状の砥石を用いる研削により円筒状領域を除去する過程を模式的に表す垂直断面図である。 図３Ｂは、円筒状の砥石を用いる研削により円筒状領域を除去する過程を模式的に表す垂直断面図である。 図４Ａは、円筒状の型彫り放電電極を用いる放電加工により円筒状領域を除去する過程を模式的に表す垂直断面図である。 図４Ｂは、円筒状の型彫り放電電極を用いる放電加工により円筒状領域を除去する過程を模式的に表す垂直断面図である。 図５は、成長したIII族窒化物半導体単結晶側から円筒状領域を除去し、円筒状領域の直下の基板の領域を残した状態を表す垂直断面図である。 図６は、エッチングにより円筒状領域を選択的に除去するための保護膜が形成された基板及びIII族窒化物半導体単結晶を表す垂直断面図である。 図７Ａは、円柱状領域にスライス加工を施す過程を模式的に表す垂直断面図である。 図７Ｂは、円柱状領域にスライス加工を施す過程を模式的に表す垂直断面図である。 図８Ａは、ホールソーを用いて空隙を形成し、円筒状領域を円柱状領域から分離する過程を模式的に表す垂直断面図である。 図８Ｂは、ホールソーを用いて空隙を形成し、円筒状領域を円柱状領域から分離する過程を模式的に表す垂直断面図である。 図９は、円筒状領域を基板上に残したまま円柱状領域から分離した後のIII族窒化物半導体単結晶の状態を表す垂直断面図である。 図１０は、ＧａＮ結晶の結晶成長に用いたＨＶＰＥ成長装置の構成を模式的に示す垂直断面図である。
〔第１の実施の形態〕
　従来、エピタキシャル成長させた円柱状の結晶の外周縁側の円筒状領域に歪みが生じており、スライス加工の際に、その歪みに起因して、クラックが生じることが知られている。そして、この歪みは、エピタキシャル成長時に結晶に取り込まれる不純物の濃度が上記の円筒状領域とその内側の領域とで異なることに起因して生じる。
　本発明者らは、このクラックが発生するメカニズムを鋭意調査研究した結果、スライス加工の際に、軸対称に分布した円筒状領域の歪みが局所的に解放されることにより、結晶中の歪み分布のバランスが崩れることが、クラックの発生の直接の原因であり、歪み分布の対称性を崩さないように加工を行えば、クラックの発生を抑制できることを突き止めた。
　本実施の形態は、上記の発見に基づき、スライス加工を施す前に結晶中の歪みを除去することを目的とし、歪み分布のバランスを保ったまま結晶から上記の円筒状領域を除去し、その後にスライス加工を施すものである。以下、その詳細について説明する。
（III族窒化物半導体単結晶の成長）
　図１Ａ、１Ｂ、１Ｃは、円柱状のIII族窒化物半導体単結晶２を基板１上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。図２は、成長したIII族窒化物半導体単結晶２の上面図である。図１Ａ、１Ｂ、１Ｃ、及び図２に示されるIII族窒化物半導体単結晶２は、III族窒化物半導体単結晶２の一例としてのｃ面（Ｇａ面）成長したＧａＮ結晶である。
　まず、図１Ａに示されるように、種結晶となる円形の基板１を用意する。基板１は、例えば、ｃ面を主面１ｐとするＧａＮ（窒化ガリウム）基板である。ＧａＮ基板は、ＧａＮ結晶をエピタキシャル成長させるための種結晶に適している。
　そして、図１Ｂ、１Ｃに示されるように、III族窒化物半導体単結晶２を基板１の主面１ｐ上にエピタキシャル成長させる。III族窒化物半導体単結晶２は、基板１の主面１ｐに垂直な方向に、円柱を形成するように成長する。このエピタキシャル成長において、III族窒化物半導体単結晶２の外周縁側の成長界面は、ファセット面４ｐを含む。なお、成長界面が特定の結晶面となっている結晶成長をファセット成長といい、その特定の結晶面をファセット面という。
　ここで、III族窒化物半導体単結晶２の外周縁側の、後の工程において、III族窒化物半導体単結晶２から除去される円筒状の領域を円筒状領域４とする。円筒状領域４の中心軸は、III族窒化物半導体単結晶２の中心軸と等しく、円筒状領域４の内径は均一である。そして、円筒状領域４の内側の円柱状の領域を円柱状領域３とする。円筒状領域４は、ファセット面４ｐを上面に含む円筒状の領域として設定することができる。
　円柱状領域３の上面である面３ｐとファセット面４ｐの面方位は異なる。例えば、基板１が主面１ｐをｃ面とするＧａＮ基板であり、III族窒化物半導体単結晶２がＧａＮ結晶である場合は、円柱状領域３の面３ｐはｃ面となる。また、円筒状領域４の上面のファセット面４ｐ以外の面４ｎも、円柱状領域３の面３ｐと異なる面方位を有する面で構成される。
　III族窒化物半導体単結晶２の成長は、ファセット面４ｐ及び面４ｎの形状及び大きさをほとんど保持したまま進行する。
　前述のように、エピタキシャル成長時に結晶の所定の領域に取り込まれる不純物の濃度は、その領域のエピタキシャル成長時の成長界面の面方位に依存する。このため、ファセット面４ｐ及び面４ｎを成長界面とする結晶成長により形成された領域は、面３ｐを成長界面とする結晶成長により形成された領域と、III族窒化物半導体単結晶２のエピタキシャル成長の間に取り込む不純物の濃度が異なる。
　円筒状領域４は、ファセット面４ｐ及び面４ｎを成長界面とする結晶成長により形成された領域の全て又はほとんど全てを含み、円柱状領域３は、面３ｐを成長界面とする結晶成長により形成された領域と一致又はほぼ一致する。このため、円筒状領域４と円柱状領域３の不純物濃度は異なる。　
　III族窒化物半導体単結晶２を成長する方法として、成長速度を大きくすることのできるＨＶＰＥ（Hydride Vapor Phase Epitaxy）法を用いることが好ましい。ＨＶＰＥ法を用いる場合、エピタキシャル成長中にIII族窒化物半導体単結晶２に取り込まれ、歪みの原因となる不純物は、炉体に使われている石英部材に起因して発生する酸素であることが多い。
　また、基板１とIII族窒化物半導体単結晶２は同種の結晶からなるものであってもよく（例えば、ＧａＮ基板とＧａＮ結晶である場合）、異種の結晶からなるものであってもよい（例えば、サファイア基板とＧａＮ結晶である場合）。III族窒化物半導体単結晶２を同種の結晶からなる基板１上にホモエピタキシャル成長させる場合には、例えば、特許第３６３１７２４号公報に開示されているＶＡＳ（Void-Assisted Separation）法等で作製した高均一な低転位密度基板を基板１として用いるとよい。III族窒化物半導体単結晶２を異種の結晶からなる基板１上にヘテロエピタキシャル成長させる場合は、III族窒化物半導体単結晶２の厚さが増すと割れが生じやすいが、ヘテロ界面に何らかの歪緩和層を介在させて成長させることで、割れを抑制することができる。例えば、特許第３８８６３４１号公報に開示されている技術を適用すれば、転位密度の低減と同時に厚膜成長に起因する割れを防止することが可能である。
　III族窒化物半導体単結晶２中の不純物濃度の分布は、紫外線等の励起光を照射してIII族窒化物半導体単結晶２の発光の様子を観察することで、コントラストとして容易に確認することができる。また、III族窒化物半導体単結晶２中の歪みは、光弾性測定やラマン測定で検出することができる。
　ファセット面４ｐ及び面４ｎを成長界面とする結晶成長により形成された領域、すなわち面３ｐを成長界面とする結晶成長により形成された領域と異なる不純物濃度を有する領域は、歪みの生じている領域とほぼ一致することが多いが、歪みの生じている領域の方が広く分布している場合もある。この場合は、歪みの生じている領域の全てを除去することが望ましいが、歪場の観察には専用の機器を要するため、製造工程や製造コストが増加するという問題がある。
　目視により観察できるファセット面４ｐを上面に含む円筒状の領域として設定される円筒状領域４を除去する方法であれば、歪みの生じている領域の全てを除去することができない場合であっても、スライス加工におけるクラックの発生を防止することができる程度には歪みを除去することが可能である。このため、短時間かつ低コストでクラックの発生を防止することができる。
　なお、「III族窒化物半導体単結晶２の外周縁側の、ファセット面４ｐを上面に含む円筒状の領域」という条件を満たす最も体積の小さい円筒状の領域を円筒状領域４として設定する場合であっても、円筒状領域４は、歪みの生じている領域の全て又はほとんど全てを含む。このため、このような場合であっても、円筒状領域４をIII族窒化物半導体単結晶２から除去することにより、歪みの生じている領域の全て又はほとんど全てを除去することができる。
　また、円筒状領域４の厚みを増し、上面の面方位が円柱状領域３の面３ｐと等しい領域まで円筒状領域４に含めることにより、歪みの生じている領域をより確実に除去することができる。しかしながら、円筒状領域４の厚みを増すことにより、円柱状領域３の径が小さくなるため、円柱状領域３から得られる半導体基板の径が小さくなる。
　図２に示されるように、III族窒化物半導体単結晶２が面３ｐをｃ面とするＧａＮ結晶である場合は、ファセット面４ｐは、（１－１０Ｘ）面であり（Ｘは自然数）、III族窒化物半導体単結晶２の上面の外周縁側に、III族窒化物半導体単結晶２の中心軸を軸とする６回対称の位置に現れる。なお、図１Ｂ、１Ｃに示される断面は、図２の切断線Ａ－Ａに沿って基板１及びIII族窒化物半導体単結晶２を切断したときの断面に相当する。
　ＧａＮ結晶のｃ面は最稠密面であり、ｃ面が成長界面になっている領域は、他の方位の面が成長界面になっている領域と比較して、酸素等の不純物を取り込みにくい性質を有する。
　また、ＨＶＰＥ法は一般に石英部材からなる炉部材を１０００℃以上に加熱して用いるため、石英が分解して発生するシリコンや酸素がIII族窒化物半導体単結晶２中に不純物として取り込まれやすい。このうち、シリコンは、III族窒化物半導体単結晶２の成長界面の面方位への依存性が少なく、全体に均一に取り込まれるため、ＧａＮ結晶の導電性を制御するためのドーパントとして用いられることが多い。このため、シリコンに起因してIII族窒化物半導体単結晶２内の歪みの分布が不均一になることはなく、不純物としてのシリコンの結晶中のバックグラウンド濃度が問題となることは少ない。
　ＨＶＰＥ法でｃ面成長させたＧａＮ結晶中には、成長条件にも拠るが、通常、１０１６～１０１７ｃｍ－３程度の酸素が取り込まれる、しかし、ｃ面以外の面（ファセット面４ｐ及び面４ｎ）を成長界面として成長する領域には、これより１桁から２桁高い、１０１８～１０１９ｃｍ－３程度の濃度の酸素が取り込まれる。その結果、１つのＧａＮ結晶中に、低酸素濃度領域と高酸素濃度領域が同居した状態になり、結晶の外周縁側に円筒状の歪場が生じる。
（円筒状領域の除去）
　上記のように、III族窒化物半導体単結晶２中の歪みは、不純物濃度分布に起因するため、III族窒化物半導体単結晶２中の外周縁側に円筒状に分布しており、全体としてバランスを保っている。ところが、歪みを含んだ状態のIII族窒化物半導体単結晶２を加工するために、その外周の一部を切ったり削ったりすると、歪みの一部が局所的に解放され、III族窒化物半導体単結晶２中の歪みのバランスが崩れて、クラックが発生するおそれがある。
　このため、III族窒化物半導体単結晶２から円筒状領域４を除去する際にIII族窒化物半導体単結晶２中の歪みのバランスが崩れないように、円筒状領域４の除去は、III族窒化物半導体単結晶２の形状が常にIII族窒化物半導体単結晶２の中心軸を対称軸とする軸対称性を保つように実施されることが求められる。ここで、軸対称性は、ｎを任意の整数とするｎ回対称の回転対称性と同義である。この場合、円筒状領域４の除去加工は、III族窒化物半導体単結晶２の成長方向に対して平行な方向（基板１の主面１ｐに垂直な方向）に進行される。
　例えば、後述する円筒状の砥石を用いる研削加工、円筒状の工具を用いる超音波加工、円筒状の型彫り放電電極を用いる放電加工、又はレーザー加工により円筒状領域４を除去する場合には、円筒状領域４の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される。
　以下に、円筒状領域４の除去方法の具体例について説明する。
　図３Ａ、３Ｂは、円筒状の砥石１０を用いる研削により円筒状領域４を除去する過程を模式的に表す垂直断面図である。
　円筒状の砥石１０は、その先端（底部）に砥粒形成部１１を有する。この砥石１０を、回転軸をIII族窒化物半導体単結晶２の中心軸に合わせて回転させつつ、上方からIII族窒化物半導体単結晶２に接触させて、ゆっくりと円筒状領域４を除去する。この方法によれば、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域４を除去することができる。なお、砥粒として、液体に混ぜられた遊離砥粒を用いてもよい。
　図４Ａ、４Ｂは、円筒状の型彫り放電電極２０を用いる放電加工により円筒状領域４を除去する過程を模式的に表す垂直断面図である。
　円筒状の型彫り放電電極２０を、回転軸をIII族窒化物半導体単結晶２の中心軸に合わせて回転させ、かつ型彫り放電電極２０とIII族窒化物半導体単結晶２との間に放電を発生させつつ、上方からIII族窒化物半導体単結晶２に接触させて、ゆっくりと円筒状領域４を除去する。この方法によれば、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域４を除去することができる。
　その他、円筒状の工具を用いる超音波加工や、レーザー加工を用いて、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域４を除去することができる。
　図３Ａ、３Ｂ、４Ａ、４Ｂでは、III族窒化物半導体単結晶２の上方から円筒状領域４を除去する例を示したが、基板１側から加工を進めて円筒状領域４を除去してもよい。ただし、この場合、基板１の円筒状領域４の直下の領域も除去されてしまうため、基板１を種結晶として再利用する場合は、III族窒化物半導体単結晶２側から円筒状領域４を除去することが求められる。
　図５は、III族窒化物半導体単結晶２側から円筒状領域４を除去し、基板１の円筒状領域４の直下の領域を残した状態を表す垂直断面図である。この基板１は、残ったIII族窒化物半導体単結晶２の円柱状領域３にスライス加工して半導体基板を形成した後、主面１ｐに研磨処理を施して、種結晶として再利用することができる。
　図６は、エッチングにより円筒状領域４を選択的に除去するための保護膜３０が形成された基板１及びIII族窒化物半導体単結晶２を表す垂直断面図である。
　まず、除去を望まない円柱状領域３の面３ｐ上、及び基板１のIII族窒化物半導体単結晶２と反対側の面１ｂ上の円柱状領域３に対応する領域をＳｉＯ２等からなる保護膜３０で覆う。そして、気相エッチングやウェットエッチングにより円筒状領域４を除去する。気相エッチングとしては、ＢＣｌガスを用いた反応性イオンエッチング等を用いることができる。また、ウェットエッチングとしては、熱燐酸硫酸系のエッチャントによるエッチングを用いることができる。エッチングの条件を適切に制御することにより、除去された領域の形状が常に軸対称性を保つように、円筒状領域４を除去することができる。
（円柱状領域のスライス加工）
　次に、円筒状領域４の除去により残された円柱状領域３のスライス加工を行う。
　図７Ａ、７Ｂは、円柱状領域３にスライス加工を施す過程を模式的に表す垂直断面図である。ここで、図７Ａに示される点線は、円柱状領域３をスライスする位置を示す。円柱状領域３のスライス加工には、内周刃スライサー、外周刃スライサー、ワイヤーソー、放電加工機等を用いる既存のスライス技術を用いることができる。
　円柱状領域３のスライス加工後は、得られた円板状の半導体基板５の外周縁部にべべリング（面取り）加工を施し、表裏面に研磨加工を施す。
　以上に説明した半導体基板５の製造工程から明らかなように、半導体基板５の径は基板１の径よりも小さくなる。このため、求める半導体基板５の径と除去する円筒状領域４の大きさを考慮して、基板１の径を決定することが好ましい。また、III族窒化物半導体単結晶２と成長治具との固着を防止する等の理由で、III族窒化物半導体単結晶２の径を基板１の径より一回り小さくしてもよい。
〔第２の実施の形態〕
　第２の実施の形態は、III族窒化物半導体単結晶の歪みを除去する手段において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（円筒状領域の分離）
　本実施の形態における円筒状領域４は、円柱状領域３のスライス加工前に、円柱状領域３から分離される領域である。円筒状領域４を円柱状領域３から分離することにより、円筒状領域４を除去する場合と同様に、円柱状領域３のスライス加工時のクラックの発生を防ぐことができる。
　円柱状領域３と円筒状領域４の分離は、III族窒化物半導体単結晶２の中心軸と等しい中心軸を有する円筒状の空隙をIII族窒化物半導体単結晶２に形成することにより実施される。この空隙は、歪みの原因となる不純物濃度の高い領域を円柱状領域３に残さないように、III族窒化物半導体単結晶２のファセット面４ｐと面３ｐの境界を通る領域、又はファセット面４ｐよりも内側の領域に形成されることが好ましい。
　第１の実施の形態においてIII族窒化物半導体単結晶２から円筒状領域４を除去する場合と同様に円柱状領域３から円筒状領域４を分離する際にIII族窒化物半導体単結晶２中の歪みのバランスが崩れないように、空隙の形成は、III族窒化物半導体単結晶２の形状が常にIII族窒化物半導体単結晶２の中心軸を対称軸とする軸対称性を保つように実施されることが求められる。この場合、空隙の形成は、III族窒化物半導体単結晶２の成長方向に対して平行な方向（基板１の主面１ｐに垂直な方向）に進行される。
　例えば、後述するホールソーを用いる掘削加工、円筒状の砥石を用いる研削加工、円筒状の工具を用いる超音波加工、円筒状の型彫り放電電極を用いる放電加工、又はレーザー加工により空隙を形成する場合は、空隙の形成は、空隙の形状が常に高さの均一な円筒形を保つように実施されることがより好ましい。
　以下に、円筒状領域４の分離方法の具体例について説明する。
　図８Ａ、８Ｂは、ホールソー４０を用いて空隙を形成し、円筒状領域４を円柱状領域３から分離する過程を模式的に表す垂直断面図である。
　ホールソー４０は、その先端（底部）に刃４１を有する。このホールソー４０を、回転軸をIII族窒化物半導体単結晶２の中心軸に合わせて回転させつつ、上方からIII族窒化物半導体単結晶２に接触させて、ゆっくりと空隙を形成する。この方法によれば、空隙の形状が常に高さの均一な円筒形を保つように、空隙を形成することができる。
　図９は、円柱状領域３からの円筒状領域４の分離が終了した後のIII族窒化物半導体単結晶２の状態を表す垂直断面図である。円筒状領域４は、空隙６により円柱状領域３から分離されている。
　空隙６は、ホールソー４０を用いる方法の他に、例えば、ホールソー４０に近い厚さの円筒状の砥石による研削、ホールソー４０に近い厚さの円筒状の工具を用いた超音波加工、ホールソー４０に近い厚さの円筒状の放電電極を用いた放電加工、またはレーザー加工により形成することができる。
　円筒状領域４を円柱状領域３から分離した後、円筒状領域４を基板１上から除去した後で円柱状領域３にスライス加工を施す。また、円筒状領域４を円柱状領域３の周囲に残した状態で、円筒状領域４とともに円柱状領域３にスライス加工を施してもよい。このとき、円筒状領域４が割れても円柱状領域３に損傷が生じなければよい。
　また、基板１を種結晶として再利用する場合は、図８Ａ、８Ｂ、及び図９に示されるように、III族窒化物半導体単結晶２側から空隙６を形成し、基板１の空隙６の直下の領域を除去せずに残す。そして、III族窒化物半導体単結晶２の円柱状領域３にスライス加工して半導体基板を形成した後、主面１ｐに研磨処理を施して、基板１を種結晶として再利用する。
　（実施の形態の効果）
　上記第１及び第２の実施の形態によれば、エピタキシャル成長させたIII族窒化物半導体単結晶中の歪みをクラックの発生を抑えつつ除去し、それによってクラックを発生させずにIII族窒化物半導体単結晶をスライスして半導体基板を得ることができる。
　また、III族窒化物半導体単結晶中の歪みを除去してからスライス加工を実施するため、得られる半導体基板中に残留する歪みを大幅に減少させることができ、半導体基板の反りを軽減することができる。また、反りの軽減に伴い、半導体基板表面の結晶面方位のばらつきが少なくなり、この半導体基板を用いて製造されるデバイスの特性ばらつきを小さくすることができる。また、半導体基板中に残留する歪みが少ないため、半導体基板を用いてデバイスを製造する際に、半導体基板における割れや欠け等の不良の発生を抑えることができる。
　なお、上記第１及び第２の実施の形態は、III族窒化物単結晶基板、特にｃ面を主面とするＧａＮ基板の製造において特に効果を発揮する。原子の配列が稠密なｃ面が成長界面となる領域には、他の面を成長界面とする領域と比べて不純物原子が取り込まれにくいため、ｃ面成長させたＧａＮ結晶においては、ファセット面が現れやすい外周縁側の領域と、その内側の領域との間で不純物濃度の差が大きくなる傾向があり、大きな歪が蓄積されやすいからである。
　また、結晶は、口径が大きく、また、欠陥密度が低く、結晶特性の均一なものほど割れやすい。これは、歪みを吸収、緩和する性質のある転位やインバージョンドメインなどの欠陥領域が少ないためである。このため、上記第１及び第２の実施の形態は、大口径（例えば直径５０ｍｍ以上）で、ピットやインバージョンドメイン等が少なく、転位密度が低い（例えば１０７ｃｍ－２以下）半導体基板の製造において特に効果を発揮する。
　また、上記第１の実施の形態では、具体例として、ｃ面成長させるＧａＮ結晶について説明したが、ＧａＮ結晶の外周縁側の領域とその内側の領域とで不純物濃度に差が生じるのであれば、ｃ面と異なる方向にＧａＮ結晶を成長させる場合にも効果を発揮する。また、ＧａＮ以外の結晶、例えば、ＡｌＮや、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮや、これらを積層した積層構造を有する結晶から半導体基板を製造することもできる。また、III族窒化物半導体単結晶の成長方位にはオフ角が付けられていてもよい。
　以下に、半導体基板を上記実施の形態に基づいて製造し、評価した結果について述べる。
　本実施例においては、上記実施の形態のIII族窒化物半導体単結晶２として、ＧａＮ結晶をＨＶＰＥ法によりエピタキシャル成長させた。はじめに、ＨＶＰＥ法でＧａＮ結晶を成長させる工程について説明する。
　図１０は、ＧａＮ結晶の結晶成長に用いたＨＶＰＥ成長装置５０の構成を模式的に示す垂直断面図である。このＨＶＰＥ成長装置５０は、結晶成長の際に８００℃程度になる原料加熱用ヒータ５１、及び、１０００℃程度になる結晶成長領域加熱用ヒータ５２の２ゾーンからなるヒータの中に、石英製の反応管５３が挿入された構成を有する。
　石英反応管５３の上流側には、原料ガスの導入用配管が設けられている。Ｖ族原料であるアンモニアガスは、アンモニアガス導入配管５７を通じて炉内に導入される。III族原料である金属ガリウム５６は、石英製のボートに収容されて、ガリウム原料加熱用ヒータ５１で加熱される領域に載置される。結晶成長時には、このボート内部に、石英製の塩化ガリウム生成用塩酸ガス導入配管５８を通じて塩酸ガスを流す。すると、金属ガリウム５６と塩酸ガスが反応して塩化ガリウムガスが発生し、これが配管を通じて基板１の表面に到達する。塩化ガリウムと、アンモニアが加熱された基板１の表面で反応し、ＧａＮ結晶が成長する。炉内には、ドーピングガス導入配管５９を通じて、ドーピングガスを流すことも可能である。結晶成長の下地となる基板１は、回転軸５５によって支持された基板フォルダ５４に固定されており、結晶成長中は回転している。反応管内に導入されたガスは、下流の排気管６０によって除害設備に導かれ、無害化処理を施された後、大気に排出される。
（実施例１）
　ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、ＨＶＰＥ成長装置５０を用いてＧａＮ結晶を成長させた。ＨＶＰＥ成長時のガス流量条件は、キャリアガスである水素ガスが９００ｓｃｃｍ、窒素ガスが８１００ｓｃｃｍ、塩化ガリウムガスが１８０ｓｃｃｍ、アンモニアガスが５００ｓｃｃｍとした。成長圧力は１００ｋＰａ、成長時の基板温度は１０７０℃とし、成長時間は１５時間とした。成長中は、基板１を５ｒｐｍで回転させ、また、ドーピング原料ガスとしてジクロルシランを基板領域に供給することによりシリコンを約１０１８ｃｍ－３ドープした。この結果、約４．５ｍｍの厚さのＳｉドープＧａＮ結晶が、基板１上に成長した。
　こうして得られたＧａＮ結晶の表面に水銀ランプの紫外線を照射して蛍光像を観察したところ、結晶の外周縁部に、幅約３ｍｍのリング状の暗い領域が観察された。また、同結晶を光弾性測定にかけたところ、蛍光像観察で見られた暗い領域に対応するように、結晶の外周縁部に応力の高い領域が観察された。
　次に、図３Ａ、３Ｂに示される円筒状の砥石１０を用いて、ＧａＮ結晶の円筒状領域４をゆっくりと研削除去し、直径５６ｍｍの円柱状領域３を残した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００～４５０μｍとした。
　以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。また、基板の反り（ＢＯＷ）はいずれも１０μｍ以内に抑えられていた。得られたＧａＮ自立基板の１枚の転位密度をカソードルミネッセンス法を用いて計数したところ、面内で平均６．２×１０５ｃｍ－２という値が得られた。また、基板表面におけるｃ軸の傾きのばらつきをＸ線回折法で測定したところ、いずれの基板も面内で±０．０５°以内に収まった。
（比較例）
　実施例１と同様の方法で成長させたＧａＮ結晶を、円筒状領域４を除去することなくワイヤーソーでスライスしようとしたところ、ワイヤーで切り込みをいれた途端にクラックが発生して２つに割れてしまい、それ以上作業を続行することができなかった。
（実施例２）
　直径５８ｍｍのｃ面を主面とする単結晶サファイア基板上に、ＭＯＣＶＤ法で、トリメチルガリウムとアンモニアを原料として、アンドープＧａＮ層を４００ｎｍ成長させ、さらにその上に、金属チタン膜を２０ｎｍ蒸着させた。この基板を基板１として、ＨＶＰＥ成長装置５０内に載置し、水素ガスを２０％混合したアンモニアの気流中で、１０５０℃、３０ｍｉｎの熱処理を施すことにより、基板１の表面の金属チタン膜を網目状の窒化チタン膜に変化させ、同時に、ＧａＮ層に無数の微小ボイドを発生させた。続けて、ＨＶＰＥ成長装置５０内で基板１上にアンモニアと塩化ガリウムを供給し、ジクロルシランをドーパントとしてＳｉドープＧａＮ結晶を約７ｍｍの厚さに成長させた。結晶成長に際しては、キャリアガスとして水素と窒素の混合ガスを用い、その組成を最適化することで、基板１のボイド中にＧａＮ結晶を埋め込んで、成長中にＧａＮ結晶が基板１から剥離しないように調整した。
　こうして得られたＧａＮ結晶の表面に水銀ランプの紫外線を照射して蛍光像を観察したところ、結晶の外周縁部に、幅約３ｍｍのリング状の暗い領域が観察された。
　次に、図８Ａ、８Ｂに示されるホールソー８と近い形状の円筒形状の研削砥石を用いて、ＧａＮ結晶を直径５２ｍｍの円柱状領域３と円筒状領域４に分離した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６５０μｍのＧａＮ自立基板を８枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．０ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００～４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。
（実施例３）
　主面がｃ面からｍ軸方向に２°傾いたＧａＮのオフ基板を基板１として、実施例１と同様の方法により、結晶方位を傾けたＧａＮ結晶を成長させた。次に、得られたＧａＮ結晶に超音波加工機を用いた超音波加工を施し、直径５６ｍｍの円柱状領域３と円筒状領域４に分離した。この超音波加工は、図８Ａ、８Ｂに示されるホールソー８と近い形状の円筒状のカッターを用いて、ダイヤモンドスラリーを供給しながらゆっくりと行った。
次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００～４５０μｍとした。
　以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。また、得られたＧａＮ自立基板のｃ軸オフ角度及びその面内ばらつきをＸ線回折法で測定したところ、いずれの基板も面内で２±０．０５°以内に収まった。
（実施例４）
　実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約３ｍｍのＳｉドープＧａＮ結晶を成長させた。
　次に、レーザー加工機を用いるレーザー加工により、得られたＧａＮ結晶の円筒状領域４をゆっくりと除去し、直径５５ｍｍの円柱状領域３を残した。このレーザー加工は、波長５３２ｎｍのシングルモードで、最大出力５Ｗの条件で実施した。レーザーをＧａＮ基板の表面に照射し、１０ｍｍ／ｓｅｃの速度で何度も周回させることにより円筒状領域４を除去した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤー放電加工機を用いてスライスし、厚さ６８０μｍのＧａＮ自立基板を３枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．０ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを加工した後、表裏面に鏡面研磨加工を施し、その厚さを４００～４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。
（実施例５）
　実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約４ｍｍのＳｉドープＧａＮ結晶を成長させた。
　次に、図４Ａ、４Ｂに示される円筒状の型彫り放電電極２０を用いて、ＧａＮ結晶の円筒状領域４をゆっくりと除去し、直径５６ｍｍの円柱状領域３を残した。次に、ＧａＮ結晶の円柱状領域３を、ワイヤー放電加工機を用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００～４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。
（実施例６）
　実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約３ｍｍのＳｉドープＧａＮ結晶を成長させた。
　次に、得られたＧａＮ結晶の表面と基板１の裏面に、図６に示される保護膜３０を形成した。この保護膜３０は、直径５８ｍｍのＳｉＯ２からなる膜である。保護膜３０を形成した後、この保護膜３０を付けた状態でＧａＮ結晶を２３０℃に加熱した燐酸と硫酸の混合液中に１２ｈ浸漬したところ、表面及び裏面が保護膜３０に覆われていない円筒状領域４は裏面（Ｎ面）側からエッチングされて消失した。エッチング後、ＧａＮ結晶を希フッ化水素酸中に付けて保護膜３０を除去した。こうして、直径５６ｍｍの円柱状領域３が得られた（円柱状領域３の径は、保護膜３０の径よりも一回り小さくなった）。
　次に、ＧａＮ結晶の円柱状領域３を、ワイヤーソーを用いてスライスし、厚さ６５０μｍのＧａＮ自立基板を３枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。
（実施例７）
　実施例１と同様の方法により、ＶＡＳ法で作製した直径６２ｍｍのｃ面を主面とするＧａＮ基板を基板１として、その上にＨＶＰＥ法により厚さ約４ｍｍのＳｉドープＧａＮ結晶を成長させた。
　次に、図４Ａ、４Ｂに示される円筒状の型彫り放電電極２０を用いて、ＧａＮ結晶の円筒状領域４をゆっくりと研削除去し、直径５６ｍｍの円柱状領域３を残した。このとき、基板１には放電加工を施さず、図５に示される基板１のように、円筒状領域４の直下の領域を残した。
　次に、ＧａＮ結晶の円柱状領域３を、ワイヤー放電加工機を用いてスライスし、厚さ６３０μｍのＧａＮ自立基板を５枚取得した。更に、得られたＧａＮ自立基板の外周縁部にべべリング加工を施して、直径が５０．８ｍｍとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを４００～４５０μｍとした。以上の加工を施す間、ＧａＮ結晶にクラックやチッピング等の不良が発生することはなかった。
　そして、ＧａＮ自立基板を取得した後、残った基板１の表面に、研削機を用いる平坦化処理、及び鏡面研磨を施し、種結晶として再利用した。上述と同じＧａＮ自立基板の製造工程を、この再利用の基板１を用いて行ったところ、初使用の基板１を使用した場合と同等の品質のＧａＮ自立基板を得ることができた。これにより、基板１としてのＧａＮ基板の繰り返し使用が可能であることが確認された。
　以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　エピタキシャル成長させたIII族窒化物半導体単結晶をクラックの発生を抑えつつスライスし、半導体基板を得ることのできる半導体基板の製造方法を提供する。
　１          基板
　１ｐ        主面
　２          III族窒化物半導体単結晶
　３          円柱状領域
　３ｐ        面
　４          円筒状領域
　４ｐ        ファセット面
　５          半導体基板
　６          空隙
　１０        砥石
　２０        型彫り放電電極
　３０        保護膜
　４０        ホールソー
　５０        ＨＶＰＥ成長装置

Claims (24)

  1. 　円形の基板の主面上に、円柱状のIII族窒化物半導体単結晶をエピタキシャル成長させる工程と、
    　前記III族窒化物半導体単結晶の外周縁側の円筒状領域を除去し、前記III族窒化物半導体単結晶の前記円筒状領域の内側の円柱状領域を残す工程と、
    　前記円筒状領域を除去した後、前記円柱状領域にスライス加工を施す工程と、
    　を含み、
    　前記円筒状領域の除去は、前記III族窒化物半導体単結晶の形状が常に前記半導体結晶の中心軸を対称軸とする軸対称性を保つように実施される、半導体基板の製造方法。
  2. 　前記円筒状領域は、前記円柱状領域と不純物の濃度が異なる領域を含む、
    　請求項１に記載の半導体基板の製造方法。
  3. 　前記円筒状領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記円柱状領域の上面と異なる面方位を有する面を成長界面とする結晶成長により形成された領域を含む、
    　請求項１又は２に記載の半導体基板の製造方法。
  4. 　前記円筒状領域は、前記円筒状領域の上面と異なる面方位のファセット面を上面に含む、
    　請求項１又は２に記載の半導体基板の製造方法。
  5. 　前記円筒状領域の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される、
    　請求項１又は２に記載の半導体基板の製造方法。
  6. 　前記円筒状領域の除去は、砥石を用いる研削、超音波加工、放電加工、エッチング、又はレーザー加工により実施される、
    　請求項１又は２に記載の半導体基板の製造方法。
  7. 　前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、
    　請求項１又は２に記載の半導体基板の製造方法。
  8. 　前記円柱状領域の上面は、III族窒化物半導体単結晶のｃ面である、
    　請求項１又は２に記載の半導体基板の製造方法。
  9. 　前記III族窒化物半導体単結晶は、ＨＶＰＥ法によりエピタキシャル成長した窒化ガリウム結晶であり、
    　前記不純物は、酸素である、
    　請求項２に記載の半導体基板の製造方法。
  10. 　前記円筒状領域の除去は、前記円筒状領域の直下の前記基板の領域を除去しないように実施される、
    　請求項１又は２に記載の半導体基板の製造方法。
  11. 　前記円柱状領域のスライス加工の後、前記基板の主面に研磨処理を施して、前記基板を種結晶として再利用する、
    　請求項１０に記載の半導体基板の製造方法。
  12. 　円形の基板の主面上に、円柱状のIII族窒化物半導体単結晶をエピタキシャル成長させる工程と、
    　円筒状の空隙を前記III族窒化物半導体単結晶に形成し、前記III族窒化物半導体単結晶の外周縁側の円筒状領域と、前記III族窒化物半導体単結晶の前記円筒状領域の内側の円柱状領域とに前記III族窒化物半導体単結晶を分離する工程と、
    　前記III族窒化物半導体単結晶を前記円筒状領域と前記円柱状領域とに分離した後、前記円柱状領域にスライス加工を施す工程と、
    　を含み、
    　前記空隙の形成は、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施される、半導体基板の製造方法。
  13. 　前記円筒状領域は、前記円柱状領域と不純物の濃度が異なる領域を含む、
    　請求項１２に記載の半導体基板の製造方法。
  14. 　前記円筒状領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記円柱状領域の上面と異なる面方位を有するファセット面を成長界面とするファセット成長により形成された領域を含む、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  15. 　前記円筒状領域は、前記円柱状領域の上面と異なる面方位のファセット面を上面に含む、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  16. 　前記空隙の形成は、前記空隙の形状が常に高さの均一な円筒形を保つように実施される、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  17. 　前記空隙の形成は、ホールソーによる掘削、砥石を用いる研削、超音波加工、放電加工、又はレーザー加工により実施される、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  18. 　前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  19. 　前記円柱状領域の上面は、III族窒化物半導体単結晶のｃ面である、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  20. 　前記III族窒化物半導体単結晶は、ＨＶＰＥ法によりエピタキシャル成長した窒化ガリウム結晶であり、
    　前記不純物は、酸素である、
    　請求項１３に記載の半導体基板の製造方法。
  21. 　前記円柱状領域にスライス加工を施す前に、前記円筒状領域を除去する、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  22. 　前記円筒状領域を前記円柱状領域の周囲に残した状態で、前記円筒状領域とともに前記円柱状領域にスライス加工を施す、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  23. 　前記空隙の形成は、前記空隙の直下の前記基板の領域を除去しないように実施される、
    　請求項１２又は１３に記載の半導体基板の製造方法。
  24. 　前記円柱状領域のスライス加工の後、前記基板の主面に研磨処理を施して、前記基板を種結晶として再利用する、
    　請求項２３に記載の半導体基板の製造方法。
PCT/JP2014/051806 2014-01-28 2014-01-28 半導体基板の製造方法 Ceased WO2015114732A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2014/051806 WO2015114732A1 (ja) 2014-01-28 2014-01-28 半導体基板の製造方法
JP2015559639A JP6279619B2 (ja) 2014-01-28 2014-01-28 半導体基板の製造方法
EP14881035.1A EP3101160B1 (en) 2014-01-28 2014-01-28 Semiconductor substrate manufacturing method
US15/114,364 US10253432B2 (en) 2014-01-28 2014-01-28 Semiconductor substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/051806 WO2015114732A1 (ja) 2014-01-28 2014-01-28 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
WO2015114732A1 true WO2015114732A1 (ja) 2015-08-06

Family

ID=53756352

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/051806 Ceased WO2015114732A1 (ja) 2014-01-28 2014-01-28 半導体基板の製造方法

Country Status (4)

Country Link
US (1) US10253432B2 (ja)
EP (1) EP3101160B1 (ja)
JP (1) JP6279619B2 (ja)
WO (1) WO2015114732A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018058737A (ja) * 2016-10-07 2018-04-12 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2018168039A (ja) * 2017-03-30 2018-11-01 住友電気工業株式会社 六方晶化合物半導体の製造方法
JPWO2017164233A1 (ja) * 2016-03-23 2019-02-07 株式会社トクヤマ 窒化アルミニウム単結晶基板の製造方法
JPWO2020241761A1 (ja) * 2019-05-30 2020-12-03
JP2021004173A (ja) * 2020-09-17 2021-01-14 住友電気工業株式会社 六方晶化合物半導体の製造方法
JP2021031329A (ja) * 2019-08-23 2021-03-01 三菱ケミカル株式会社 ｃ面ＧａＮ基板
CN117381566A (zh) * 2022-07-12 2024-01-12 株式会社迪思科 用于加工单晶坯的方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
CN115229995B (zh) * 2022-08-12 2025-12-02 曲靖晶龙电子材料有限公司 一种圆籽晶加工方法
CN118456686B (zh) * 2024-06-05 2024-10-11 常州赛璞睿生科技有限公司 一种碳化硅滤芯线切割装置及其调节方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343728A (ja) * 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003178984A (ja) * 2001-03-27 2003-06-27 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2006097058A (ja) * 2004-09-28 2006-04-13 Sumitomo Electric Ind Ltd 窒化ガリウム結晶体を製造する方法および窒化ガリウム基板を製造する方法
JP2006298744A (ja) * 2004-08-06 2006-11-02 Mitsubishi Chemicals Corp Ｇａ含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
JP2007081372A (ja) * 2005-07-01 2007-03-29 Freiberger Compound Materials Gmbh Ｉｉｉ−ｖ族ウェーハの加熱装置およびプロセス、ならびにアニールｉｉｉ−ｖ族半導体単結晶ウェーハ
JP2007197240A (ja) * 2006-01-25 2007-08-09 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法及び窒化ガリウム単結晶基板
JP2009161430A (ja) * 2009-01-15 2009-07-23 Sumitomo Electric Ind Ltd 窒化ガリウム独立基板を製造する方法
JP2013060349A (ja) 2011-09-15 2013-04-04 Hitachi Cable Ltd 窒化物半導体基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776160B2 (ja) 1987-11-05 1995-08-16 株式会社ジャパンエナジー 化合物半導体単結晶の熱処理方法
US20110163323A1 (en) 1997-10-30 2011-07-07 Sumitomo Electric Industires, Ltd. GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
EP2200071B1 (en) 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
JP5065625B2 (ja) 1997-10-30 2012-11-07 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP2006096588A (ja) 2004-09-28 2006-04-13 Sumitomo Electric Ind Ltd 窒化ガリウム独立基板を製造する方法
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
JP2008127252A (ja) 2006-11-22 2008-06-05 Hitachi Cable Ltd 窒化物半導体インゴット及びこれから得られる窒化物半導体基板並びに窒化物半導体インゴットの製造方法
JP4645622B2 (ja) 2007-06-01 2011-03-09 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP5061038B2 (ja) * 2008-06-13 2012-10-31 株式会社ブリヂストン 炭化ケイ素単結晶の研削方法
JP5104830B2 (ja) 2008-09-08 2012-12-19 住友電気工業株式会社 基板
JP2011256082A (ja) * 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd ＧａＮ結晶自立基板およびその製造方法
FR2962532B1 (fr) * 2010-07-07 2013-11-29 Commissariat Energie Atomique Capteur inertiel de rotations a disque oscillant
US20120152483A1 (en) * 2010-12-16 2012-06-21 General Electric Company Unidirectional solidification process and apparatus and single-crystal seed therefor
US20130007200A1 (en) * 2011-06-30 2013-01-03 Divx, Llc Systems and methods for determining available bandwidth and performing initial stream selection when commencing streaming using hypertext transfer protocol
JP2013051388A (ja) 2011-08-01 2013-03-14 Hitachi Cable Ltd 窒化物系化合物半導体結晶及びその製造方法並びにｉｉｉ族窒化物半導体デバイス用基板
JP2013038111A (ja) * 2011-08-04 2013-02-21 Okamoto Machine Tool Works Ltd 円柱状インゴットの複合面取り加工装置ならびにそれを用いてワークに円筒研削加工およびオリフラ研削加工をする方法
JP2013230971A (ja) * 2013-05-22 2013-11-14 Hitachi Cable Ltd Ｌｄ用ｉｉｉ族窒化物半導体基板及びそれを用いたｌｄ用ｉｉｉ族窒化物半導体エピタキシャル基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178984A (ja) * 2001-03-27 2003-06-27 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2002343728A (ja) * 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2006298744A (ja) * 2004-08-06 2006-11-02 Mitsubishi Chemicals Corp Ｇａ含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
JP2006097058A (ja) * 2004-09-28 2006-04-13 Sumitomo Electric Ind Ltd 窒化ガリウム結晶体を製造する方法および窒化ガリウム基板を製造する方法
JP2007081372A (ja) * 2005-07-01 2007-03-29 Freiberger Compound Materials Gmbh Ｉｉｉ−ｖ族ウェーハの加熱装置およびプロセス、ならびにアニールｉｉｉ−ｖ族半導体単結晶ウェーハ
JP2007197240A (ja) * 2006-01-25 2007-08-09 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法及び窒化ガリウム単結晶基板
JP2009161430A (ja) * 2009-01-15 2009-07-23 Sumitomo Electric Ind Ltd 窒化ガリウム独立基板を製造する方法
JP2013060349A (ja) 2011-09-15 2013-04-04 Hitachi Cable Ltd 窒化物半導体基板の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
E. RICHTER ET AL.: "Growth of GaN boules via vertical HVPE", JOURNAL OF CRYSTAL GROWTH, vol. 350, no. 1, 14 December 2011 (2011-12-14), pages 89 - 92, XP028924359 *
See also references of EP3101160A4

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017164233A1 (ja) * 2016-03-23 2019-02-07 株式会社トクヤマ 窒化アルミニウム単結晶基板の製造方法
EP3434816A4 (en) * 2016-03-23 2019-10-30 Tokuyama Corporation PROCESS FOR PREPARING A CRYSTALLINE ALUMINUM NITRIDE SUBSTRATE
JP7023837B2 (ja) 2016-03-23 2022-02-22 株式会社トクヤマ 窒化アルミニウム単結晶基板の製造方法
JP2018058737A (ja) * 2016-10-07 2018-04-12 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2018168039A (ja) * 2017-03-30 2018-11-01 住友電気工業株式会社 六方晶化合物半導体の製造方法
CN113906170A (zh) * 2019-05-30 2022-01-07 三菱化学株式会社 GaN基板晶片及其制造方法
WO2020241761A1 (ja) * 2019-05-30 2020-12-03 三菱ケミカル株式会社 ＧａＮ基板ウエハおよびその製造方法
JPWO2020241761A1 (ja) * 2019-05-30 2020-12-03
JP7567786B2 (ja) 2019-05-30 2024-10-16 三菱ケミカル株式会社 ＧａＮ基板ウエハおよびその製造方法
US12476108B2 (en) 2019-05-30 2025-11-18 Mitsubishi Chemical Corporation GaN substrate wafer and production method for same
JP2021031329A (ja) * 2019-08-23 2021-03-01 三菱ケミカル株式会社 ｃ面ＧａＮ基板
JP7379931B2 (ja) 2019-08-23 2023-11-15 三菱ケミカル株式会社 ｃ面ＧａＮ基板
JP2023181502A (ja) * 2019-08-23 2023-12-21 三菱ケミカル株式会社 ｃ面ＧａＮ基板
JP2021004173A (ja) * 2020-09-17 2021-01-14 住友電気工業株式会社 六方晶化合物半導体の製造方法
JP7031709B2 (ja) 2020-09-17 2022-03-08 住友電気工業株式会社 六方晶化合物半導体の製造方法
JP2022060389A (ja) * 2020-09-17 2022-04-14 住友電気工業株式会社 六方晶化合物半導体の歪評価装置、六方晶化合物半導体の製造方法、六方晶化合物半導体エピタキシャル基板の製造方法、炭化珪素基板、および炭化珪素エピタキシャル基板
JP7476915B2 (ja) 2020-09-17 2024-05-01 住友電気工業株式会社 六方晶化合物半導体の歪評価装置、および炭化珪素エピタキシャル基板の製造方法
CN117381566A (zh) * 2022-07-12 2024-01-12 株式会社迪思科 用于加工单晶坯的方法和装置

Also Published As

Publication number Publication date
EP3101160B1 (en) 2019-06-12
JPWO2015114732A1 (ja) 2017-03-23
JP6279619B2 (ja) 2018-02-14
US10253432B2 (en) 2019-04-09
EP3101160A4 (en) 2017-10-04
EP3101160A1 (en) 2016-12-07
US20170009378A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
JP6279619B2 (ja) 半導体基板の製造方法
JP6513165B2 (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法
JP5808208B2 (ja) 窒化物半導体基板の製造方法
JP6578570B2 (ja) Ｉｉｉ族窒化物半導体結晶基板の製造方法
KR101989255B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
EP2924150A1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
KR20160002323A (ko) β-Ga2O3계 단결정 기판
KR102143988B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
WO2016021681A1 (ja) Ｇａ２Ｏ３系単結晶基板
WO2003060965A1 (en) Semiconductor wafer and method for producing the same
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2016002707A1 (ja) 酸化ガリウム基板及びその製造方法
CN102239283A (zh) 生长氮化镓晶体的方法和制造氮化镓晶体的方法
JP2005255463A (ja) サファイア基板とその製造方法
CN113302718A (zh) 硅外延晶片的制造方法和硅外延晶片
KR100467909B1 (ko) 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법
JP5416650B2 (ja) 窒化ガリウム基板
JP2009051678A (ja) サファイア基板の製造方法
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
CN106068547A (zh) 外延晶圆的制造方法及外延生长用硅系基板
JP6045633B2 (ja) 窒化物半導体基板の製造方法
JP7328230B2 (ja) 半極性自立基板の製造方法
JP2012151402A (ja) 半導体基板及びその製造方法
JP2016007690A (ja) サファイア基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14881035

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015559639

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2014881035

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014881035

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15114364

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE