[go: up one dir, main page]

JP2009051678A - サファイア基板の製造方法 - Google Patents

サファイア基板の製造方法 Download PDF

Info

Publication number
JP2009051678A
JP2009051678A JP2007217727A JP2007217727A JP2009051678A JP 2009051678 A JP2009051678 A JP 2009051678A JP 2007217727 A JP2007217727 A JP 2007217727A JP 2007217727 A JP2007217727 A JP 2007217727A JP 2009051678 A JP2009051678 A JP 2009051678A
Authority
JP
Japan
Prior art keywords
sapphire substrate
manufacturing
substrate
lapping
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007217727A
Other languages
English (en)
Inventor
Katsufumi Murakami
勝文 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2007217727A priority Critical patent/JP2009051678A/ja
Publication of JP2009051678A publication Critical patent/JP2009051678A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】反り量の少ないサファイア基板の製造方法を提供する。
【解決手段】サファイア基板の製造方法はサファイアの単結晶を切断してウエハーを得て、該ウエハーの表面をラッピング加工を行ってサファイア基板を得るためのサファイア基板の製造方法において、アニールをラッピング加工の前または後に行う、またはアニールをラッピング加工の間に行う。このとき、アニールは1200°C〜1650°Cの温度で、少なくと3時間以上を保持して行うことが好ましい。
【選択図】 なし

Description

本発明は、サファイア基板の製造方法に関し、特に、サファイア基板に3−5族元素の化合物半導体、窒化ガリウム(GaN)などの窒化物系化合物半導体を育成して発光ダイオード(LED)、レーザーダイオード(LD)、トランジスタ(FET)などのデバイス得るために用いるサファイア基板の製造方法に関する。
従来、サファイア単結晶インゴットからウエハー形状の基板へと加工するプロセスとしては、インゴットの円筒研削加工、オリフラ加工、ウエハースライス、ウエハー外周研削加工、表面研削、表面仕上げ加工及び洗浄の一連の工程を経る事になる。
まず、インゴットの円筒研削加工工程で、単結晶の直径が求められるウエハーの外径になるように調整する。次に、オリフラ加工工程で、円筒研削されたインゴットにウエハーの結晶方位や表裏を識別するために用いられるオリエンテーションフラットなどの切りかき状の形状を形成する。これらの加工には、ダイヤモンド固定砥石を用いた研削加工を用いるのが一般的である。
次に、ウエハースライス工程で、インゴットから所望の厚さのウエハーを多数枚切り出す。
その後、スライスされたウエハーにはさらに種々の加工を施す。すなわち、ウエハー外周研削加工工程で、ウエハーの側面を所望の形状に加工する。この加工は、ベベリング加工と呼ばれ、この後に行うウエハー両面ラップ加工や、表面仕上げ加工の際に、ウエハーの割れやウエハーのエッジからのスクラッチを低減する効果がある。また、このウエハーを基板として用いるエピタキシャル成長の際に基板の周辺部の異常成長を防いだり、デバイス形成工程における温度サイクルや反りなどによる歪による割れを防いだりする役割も有している。例えば、ヘキ開性が強く機械的な強度も弱いGaAsなどの半導体の加工プロセスでは、歩留まり低下を防止する効果が大きく必須の工程である。しかしながら、硬度が非常に高くヘキ開性も弱く頑丈なサファイアでは、ベベリング加工が施されない場合も多い。
次に、表面研削工程で、ウエハーの厚さの調整や平行度、平坦度などの加工精度を得る。ここで、基板材料の硬度に応じて研磨材や研磨方式を選択し高精度加工を行う。
最後に、表面仕上げ加工及び洗浄工程により、窒化物半導体のエピタキシャル成長に適した、平坦で歪やキズのない清浄な表面状態を有する基板を得る。
近年基板の大口径化が求められているが、基板の径が大きくなるに従いエピタキシャル成長以降のデバイス作製工程においてサファイア基板に発生する反りにより、基板の割れ不良が増加し、歩留まりを大きく下げることが推定されている。すなわち、エピタキシャル成長では、サファイア基板には、基板そのものの反りと、基板とエピタキシャル膜との熱膨張係数の大きな差による反対向きの反りとにより合成された力がかかることになり、基板の大口径化と共にこの力が大きくなるからである。
このため、シリコン、GaAsなどの基板と同様に、ウエハー側面を研削加工しウエハー強度を向上させて、後工程である表面仕上げ加工の際やエピタキシャル成長の際に、ウエハーの割れやウエハーのエッジからのスクラッチを低減することが要求されるようになってきている(特許文献1参照)。
特開2005−255463
本発明は上記問題点に鑑みて成されたものであり、基板が大口径化したとしても、エピタルシャル成長以降のデバイス作製工程で反りによる割れを生じないサファイア基板の製造方法の提供を目的とする。
本発明者は前記目的を達成すべく種々の検討を試みた結果、サファイア基板の反りを特定の範囲に調整すればよいことを見いだして本発明に至った。
すなわち、本発明は、サファイア単結晶インゴットの円筒研削加工、オリフラ加工、ウエハースライス、ウエハー外周研削加工、表面研削、表面仕上げ加工及び洗浄工程工程からなるサファイア基板の製造方法において、アニール工程を表面研削工程の前または後に設け、またはアニール工程を表面研削工程の間に設け、その後表面仕上げ加工工程に入るものである。
そして、前記表面研削工程において、この加工後の平均表面粗さを0.9μm以下とする。そのために使用する砥粒を粒径平均#240〜320の範囲で選択する。#240より小さい番手を用いるとラップレートが低く、生産性が悪い問題が生じる。また#320番より大きな番手を用いると、必要とする粗さ0.9μm以下の基板を得られない。従って本条件でラップ加工を行う事より、均一な表面粗さ、安定したラップレート、厚さばらつきの少ない基板が得る事が可能となる。
そして、前記アニール工程により、反り値が7μm以下の基板を得る。そのため、アニール温度を1200〜1650°C、好ましくは1400〜1650°Cとする。
このアニール工程は、前記表面研削工程で発生した基板表面の加工変質層を除去するために行う。変質層除去効果は、1200°Cから得られるが、1400°C以下だと反りに影響を与える加工変質層が十分に除去できない。また、1650°C程度までは変質層除去効果で、反りは減少するが、結晶欠陥が増加する傾向が見られる。従って、結晶欠陥を問題とせず、反り量が小さい基板が必要な際は、1650°C程度までアニール行うと良い。アニール温度を1650°C超えた場合、加工変質層の更なる除去効果はほとんど得られなく、エネルギーコストの増大を招くのみである。また、保持時間については、基板全体が前記範囲内の所望の温度に均等になる時間(好ましくは3時間以上)であればよい。
なお、アニール工程は表面研削工程の前後のいずれで行ってもよく、加工変質層の低減効果を得ることができ、反り量7μm以下のウエハーを得ることができる。
本発明により、反り量7μm以下のサファイア基板を安定的に量産できる事が可能となる。また、本発明により作製した基板を用いるデバイス工程、例えばエピタキシャル成長以降のデバイス工程において基板に発生する反り起因の割れ、スクラッチなどの不良が低減し、工程の安定化ならびに歩留まりの向上に繋がる。
表面研削前または後に行う、反り量を抑制するためのアニール工程は、ポリッシュ非研磨面が、表面研削加工(ラッピング加工)時の粗さを維持し、ラッピング時に受けた加工変質層除去のために行う。変質層除去効果は、1200°Cから得られるが、1400°C以下だと反りに影響を与える加工変質層が十分に除去できない。また、1650°C程度までは変質層除去効果で、反りは減少するが、結晶欠陥が増加する傾向が見られる。従って、結晶欠陥を問題とせず、反り量が小さい基板が必要な際は、1650°C程度までアニール行うと良い。アニール温度が1650°Cを超えた場合、加工変質層の更なる除去効果はほとんど得られなく、エネルギーコストの増大を招くのみである。また、保持時間については、基板全体を均等に1400°Cとするために必要な時間である。
アニール工程の前もしくは後で行う両面ラッピング(表面研削)は、砥粒粒径#240〜320の範囲で行う。#240より小さい番手を用いるとラップレートが低く、生産性が悪い問題が生じる。また#320より大きな番手を用いると、必要とする粗さ0.9μm以下の基板を得られない。従って本条件(#240〜#320)でラップ加工を行う事より、均一な表面粗さ、安定したラップレート、厚さばらつきの少ない基板が得る事が可能となる。
基板端面加工においては、反り量に影響を及ぼさないと考えられる。また、ラッピング後の加工変質層除去を目的とし、平均粒径約2μmの遊離ダイヤ砥粒を用いたダイヤラッピング加工を行い、ポリッシュ研磨面を約25μm除去する。これは、前述したように、ポリッシュ研磨面が対象で、ポリッシュ非研磨面は加工が行えない。
また、アニールは切断(スライス)工程以降、どの工程から投入しても、加工変質層の低減効果を得る事ができ、反り値7μm以下のウエハーを得る事ができる。
(実施例1)
本発明の実施例として、直径約φ3インチ、反り量約20μmの切断後約0.75mmt基板を最終仕上げ約0.56mmtでポリッシュ非研磨面がラッピング加工の粗さを維持し、反り量約7μmのウエハーを作製した実施例を以下に示す。
1)外周を研削したサファイア結晶は、内・外周刃カッターもしくはバンドソー及びワイヤーソーで薄く切断する。切断後の、厚さ、表面の粗さを整えるため、粒径範囲約20〜100μmのSiC遊離砥粒を用いて両面ラッピング加工を行い、両面で約139μm除去した。この時点で、反り量はラッピング加工前約25μmから加工後は約10μmとなる。
2)その後、基板外周部の端面の加工を行う。
3)端面加工後、アニールを行う。アニール温度を約1500°Cで行った場合、反り量は、約5μmとなった
4)アニール後、平均粒径約2μmの遊離ダイヤ砥粒を用いたダイヤラッピング加工を行い、ポリッシュ研磨面を約25μm除去し、最終仕上げを目的とし、平均粒径約70nmのコロイダルシルカを用いたポリッシュ加工を行い、片側約17μmを除去する。
これらの工程により、ラッピング後の非研磨面の表面粗さを維持し、かつ、反り量を約5μm程度に抑制したウエハーを作成する事ができた。
今回の実施例では、アニールをラッピング工程前に実施しているがラッピング工程後の工程に投入しても、加工変質層の低減効果を得る事ができ、反り値7μm以下のウエハーを得る事ができる。
(実施例2)
実施例1で得られたサファイア基板を窒化物半導体の成長用基板として用いたところ、割れ不良も少なくほぼ問題なく使用できた。すなわち、エピタキシャル成長工程において、本発明による基板の反り量が小さいため、基板とエピタキシャル膜の熱膨張係数による合力が抑制され、割れ低減の効果が得られたと考えられる。

Claims (5)

  1. サファイアの単結晶を切断してウエハーを得て、該ウエハーの表面をラッピング加工を行ってサファイア基板を得るためのサファイア基板の製造方法において、アニールをラッピング加工の前または後に行う、またはアニールをラッピング加工の間に行うことを特徴とするサファイア基板の製造方法。
  2. 請求項1記載のサファイア基板の製造方法において、アニールは1200°C〜1650°Cの温度で、少なくと3時間以上を保持して行うことを特徴とするサファイア基板の製造方法。
  3. 請求項1記載のサファイア基板の製造方法において、ラッピング加工として、番手#240の粒径以下のSiC遊離砥粒を用いて行う第1ラッピング加工と、番手#320の粒径以上のSiC遊離砥粒を用いて行う第2ラッピング加工と、を有することを特徴とするサファイア基板の製造方法。
  4. 請求項1記載のサファイア基板の製造方法において、アニール後に、平均粒径約40μmのSiC遊離砥粒を用いたラッピング加工と、その後の平均粒径約2μmの遊離ダイヤ砥粒を用いたダイヤラッピング加工とをさらに行うことを特徴とするサファイア基板の製造方法。
  5. 請求項4記載のサファイア基板の製造方法において、前記ダイヤラッピング加工後に平均粒径約70nmのコロイダルシルカを用いたポリッシュ加工を行うことを特徴とするサファイア基板の製造方法。
JP2007217727A 2007-08-24 2007-08-24 サファイア基板の製造方法 Pending JP2009051678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007217727A JP2009051678A (ja) 2007-08-24 2007-08-24 サファイア基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007217727A JP2009051678A (ja) 2007-08-24 2007-08-24 サファイア基板の製造方法

Publications (1)

Publication Number Publication Date
JP2009051678A true JP2009051678A (ja) 2009-03-12

Family

ID=40503100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007217727A Pending JP2009051678A (ja) 2007-08-24 2007-08-24 サファイア基板の製造方法

Country Status (1)

Country Link
JP (1) JP2009051678A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151151A (ja) * 2010-01-20 2011-08-04 Showa Denko Kk 半導体ウェーハの製造方法
CN104070446A (zh) * 2013-03-27 2014-10-01 株式会社迪思科 蓝宝石基板的平坦加工方法
CN105525355A (zh) * 2015-11-06 2016-04-27 浙江露通机电有限公司 大尺寸蓝宝石晶体原位退火工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5520262A (en) * 1978-08-01 1980-02-13 Toshiba Corp Production of sapphire single crystal substrate
JPS5795899A (en) * 1980-12-09 1982-06-14 Toshiba Ceramics Co Ltd Correcting method for deformed sapphire single crystal sheet
JPH0871894A (ja) * 1994-09-02 1996-03-19 Nec Corp ルビーの研磨方法
JP2002050577A (ja) * 2000-08-03 2002-02-15 Namiki Precision Jewel Co Ltd サファイヤ基板とその製造方法
JP2004168622A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP2005255463A (ja) * 2004-03-11 2005-09-22 Sumitomo Metal Mining Co Ltd サファイア基板とその製造方法
JP2005314216A (ja) * 2004-03-03 2005-11-10 Schott Ag 低欠陥半導体部品用の基体ウェーハの製造方法、それにより得られる部品及びその使用
JP2006347776A (ja) * 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5520262A (en) * 1978-08-01 1980-02-13 Toshiba Corp Production of sapphire single crystal substrate
JPS5795899A (en) * 1980-12-09 1982-06-14 Toshiba Ceramics Co Ltd Correcting method for deformed sapphire single crystal sheet
JPH0871894A (ja) * 1994-09-02 1996-03-19 Nec Corp ルビーの研磨方法
JP2002050577A (ja) * 2000-08-03 2002-02-15 Namiki Precision Jewel Co Ltd サファイヤ基板とその製造方法
JP2004168622A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP2005314216A (ja) * 2004-03-03 2005-11-10 Schott Ag 低欠陥半導体部品用の基体ウェーハの製造方法、それにより得られる部品及びその使用
JP2005255463A (ja) * 2004-03-11 2005-09-22 Sumitomo Metal Mining Co Ltd サファイア基板とその製造方法
JP2006347776A (ja) * 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151151A (ja) * 2010-01-20 2011-08-04 Showa Denko Kk 半導体ウェーハの製造方法
CN104070446A (zh) * 2013-03-27 2014-10-01 株式会社迪思科 蓝宝石基板的平坦加工方法
US20140295645A1 (en) * 2013-03-27 2014-10-02 Disco Corporation Sapphire substrate flattening method
JP2014192307A (ja) * 2013-03-27 2014-10-06 Disco Abrasive Syst Ltd サファイア基板の平坦加工方法
US9211625B2 (en) * 2013-03-27 2015-12-15 Disco Corporation Sapphire substrate flattening method
TWI630650B (zh) * 2013-03-27 2018-07-21 迪思科股份有限公司 Flat processing method for sapphire substrate
CN105525355A (zh) * 2015-11-06 2016-04-27 浙江露通机电有限公司 大尺寸蓝宝石晶体原位退火工艺

Similar Documents

Publication Publication Date Title
CN104813439B (zh) 平坦的SiC半导体基板
JP4678039B2 (ja) SiC基板
JP5808208B2 (ja) 窒化物半導体基板の製造方法
JP4148105B2 (ja) SiC基板の製造方法
US9431489B2 (en) β-Ga2O3-based single crystal substrate
EP1605498A1 (en) A method of manufacturing a semiconductor wafer
JP2011222750A (ja) 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ
WO2015114732A1 (ja) 半導体基板の製造方法
JP2009182126A (ja) 化合物半導体基板の加工方法および化合物半導体基板
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP5125098B2 (ja) 窒化物半導体自立基板の製造方法
JP2006347776A (ja) サファイア基板およびその製造方法
JP2007088193A (ja) サファイア基板およびその製造方法
JP2015225902A (ja) サファイア基板、サファイア基板の製造方法
JP2014213403A (ja) 基板の反りの低減方法、基板の製造方法、サファイア基板
JP2009051678A (ja) サファイア基板の製造方法
CN113207308A (zh) 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法
JP2005255463A (ja) サファイア基板とその製造方法
US20160076169A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP2007284283A (ja) GaN単結晶基板の加工方法及びGaN単結晶基板
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
CN107075719A (zh) 用于生长第iii族氮化物晶体的衬底和其制造方法
JP2016074553A (ja) Iii族窒化物半導体単結晶基板の製造方法
KR100489041B1 (ko) 사파이어 웨이퍼 표면처리방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130513