[go: up one dir, main page]

WO2015159730A1 - 撮像素子、ゲイン制御方法、プログラム、および電子機器 - Google Patents

撮像素子、ゲイン制御方法、プログラム、および電子機器 Download PDF

Info

Publication number
WO2015159730A1
WO2015159730A1 PCT/JP2015/060553 JP2015060553W WO2015159730A1 WO 2015159730 A1 WO2015159730 A1 WO 2015159730A1 JP 2015060553 W JP2015060553 W JP 2015060553W WO 2015159730 A1 WO2015159730 A1 WO 2015159730A1
Authority
WO
WIPO (PCT)
Prior art keywords
mirror circuit
pixel
unit
current mirror
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/060553
Other languages
English (en)
French (fr)
Inventor
千丈 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016513714A priority Critical patent/JP6635027B2/ja
Priority to US15/302,258 priority patent/US9876978B2/en
Priority to CN201580018770.1A priority patent/CN106165401B/zh
Publication of WO2015159730A1 publication Critical patent/WO2015159730A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/71—Circuitry for evaluating the brightness variation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors

Definitions

  • the present disclosure relates to an imaging device, a gain control method, a program, and an electronic device, and in particular, an imaging device, a gain control method, and a program that can capture a high-quality image or a high dynamic range image with lower power consumption. , And electronic devices.
  • a solid-state imaging device such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor) image sensor is used.
  • a solid-state imaging device has a pixel in which a PD (photodiode) that performs photoelectric conversion and a plurality of transistors are combined, and is based on pixel signals output from a plurality of pixels arranged in a plane. An image is constructed.
  • the pixel signal output from the pixel is AD-converted and output by, for example, a plurality of AD (Analog to Digital) converters arranged for each pixel column.
  • AD Analog to Digital
  • Patent Document 1 discloses a solid-state imaging device having an AD converter configured to include a comparator that compares a sawtooth ramp signal and a pixel signal and a counter.
  • Patent Document 2 discloses a solid-state imaging device capable of performing gain adjustment by changing the slope of a reference signal supplied to a comparison circuit in an AD conversion method called a single slope integration type.
  • the gain is set to a wide gain or the waveform of the ramp signal is set to a high amplitude. It will be necessary.
  • the variable range of the current amount used to generate the ramp signal it is necessary to widely cover the variable range of the current amount used to generate the ramp signal. A method of changing the amount of current flowing per current source has been used.
  • the present disclosure has been made in view of such a situation, and makes it possible to capture a high-quality image or a high dynamic range image with lower power consumption.
  • An imaging device includes an AD conversion unit that AD converts a pixel signal output from a pixel, and a reference that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit
  • the reference signal generation unit includes a predetermined number of paired transistors constituting a current mirror circuit and a switching unit that switches the number of the transistors connected to the current mirror circuit.
  • a gain control method or program is referred to when the image sensor performs AD conversion on a pixel signal output from a pixel, and when the pixel signal is AD converted in the AD conversion unit.
  • a reference signal generation unit that generates a reference signal to be generated, and the reference signal generation unit includes a predetermined number of transistors constituting a current mirror circuit and the number of transistors connected to the current mirror circuit.
  • a switching unit that switches between, acquiring the brightness of the imaged image, and when the gain at the time of AD conversion of the pixel signal by the AD conversion unit based on the brightness of the image, And controlling the switching unit so that the number of the transistors connected to the current mirror circuit is reduced.
  • An electronic apparatus includes an AD conversion unit that AD converts a pixel signal output from a pixel, and a reference that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit
  • An imaging unit including a predetermined number of paired transistors constituting a current mirror circuit and a switching unit for switching the number of the transistors connected to the current mirror circuit. The device is provided.
  • the imaging device performs AD conversion on a pixel signal output from a pixel, and a reference that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit
  • the reference signal generation unit includes a predetermined number of transistors that form a current mirror circuit and a switching unit that switches the number of transistors connected to the current mirror circuit. Then, when the brightness of the captured image is acquired and the gain when the AD conversion unit performs AD conversion based on the brightness of the image is set to a high gain, the transistor connected to the current mirror circuit The switching unit is controlled so that the number decreases.
  • FIG. 1 is a block diagram illustrating a configuration example of an embodiment of an imaging apparatus that is an example of an electronic apparatus to which the present technology is applied.
  • the image pickup apparatus 11 includes an optical system 12, an image pickup device 13, a signal processing circuit 14, an automatic exposure processing circuit 15, a display unit 16, and a storage unit 17.
  • the imaging device 11 is an electronic device that can capture still images and moving images, such as a digital still camera or a digital video camera.
  • the optical system 12 includes one or more lenses, guides image light (incident light) from the subject to the image sensor 13 and forms an image on the light receiving surface of the image sensor 13.
  • a plurality of pixels are arranged in a matrix on a light receiving surface that receives light collected by the optical system 12, and a pixel signal corresponding to the amount of light received by each pixel is a signal processing circuit. 14.
  • the configuration of the image sensor 13 will be described later with reference to FIG.
  • the signal processing circuit 14 performs various types of signal processing such as white balance adjustment and gamma correction on the pixel signal supplied from the image sensor 13 to construct an image (image data) based on the pixel signal, and automatically The data is supplied to the exposure processing circuit 15, the display unit 16, and the storage unit 17.
  • the automatic exposure processing circuit 15 detects the brightness of the image picked up by the image pickup device 13 and, for example, the image is set to have an appropriate brightness according to the exposure value input by the user using an input unit (not shown). Auto exposure processing is performed to automatically adjust the brightness.
  • the automatic exposure processing circuit 15 detects the brightness of the image (hereinafter referred to as a sensor output level as appropriate) by obtaining the average value of all the pixel signals output from the image sensor 13, and images the sensor output level. This is supplied to the element 13. Thereby, in the image pick-up element 13, the brightness of an image is adjusted according to a sensor output level.
  • the display unit 16 is composed of, for example, a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays an image supplied from the signal processing circuit 14.
  • the storage unit 17 includes, for example, a non-volatile memory built in the imaging device 11 or a removable medium that can be attached to and detached from the imaging device 11, and stores an image (image data) supplied from the signal processing circuit 14. To do.
  • an image captured by the imaging element 13 is displayed on the display unit 16, and when a shutter button (not shown) is operated, the image captured at that timing is stored in the storage unit 17. Is done.
  • the brightness of an image captured by the image sensor 13 is controlled by the automatic exposure processing circuit 15.
  • FIG. 2 shows a configuration example of the image sensor 13.
  • the image sensor 13 includes a pixel region 21, a vertical drive circuit 22, a column signal processing circuit 23, a horizontal drive circuit 24, an output circuit 25, a ramp signal generation circuit 26, and a control circuit 27. Is done.
  • the pixel region 21 is a light receiving surface that receives light collected by the optical system 12 of FIG.
  • a plurality of pixels 31 are arranged in a matrix, and each pixel 31 is connected to the vertical drive circuit 22 for each row via a horizontal signal line 32, and the vertical signal line 33 is connected to the pixel region 21.
  • Each of the plurality of pixels 31 outputs a pixel signal having a level corresponding to the amount of light received, and an image of a subject formed in the pixel region 21 is constructed from the pixel signals.
  • the vertical drive circuit 22 drives a drive signal for driving (transferring, selecting, resetting, etc.) each pixel 31 for each row of the plurality of pixels 31 arranged in the pixel region 21 via the horizontal signal line 32. To the pixel 31.
  • the column signal processing circuit 23 performs CDS (Correlated Double Sampling) processing on the pixel signal output from the plurality of pixels 31 via the vertical signal line 33, thereby performing AD conversion of the pixel signal. And reset noise.
  • the column signal processing circuit 23 includes a plurality of column processing units 41 (see FIG. 3 described later) corresponding to the number of columns of the pixels 31, and performs CDS processing in parallel for each column of the pixels 31. be able to.
  • the horizontal driving circuit 24 outputs a driving signal for outputting a pixel signal from the column signal processing circuit 23 to the data output signal line 34 for each column of the plurality of pixels 31 arranged in the pixel region 21. To supply.
  • the output circuit 25 amplifies the pixel signal supplied from the column signal processing circuit 23 via the data output signal line 34 at a timing according to the drive signal of the horizontal drive circuit 24, and the subsequent signal processing circuit 14 (FIG. 1). Output to.
  • the ramp signal generation circuit 26 generates a ramp signal of a voltage (slope voltage) that drops with the passage of time at a constant gradient as a reference signal that is referred to when the column signal processing circuit 23 performs AD conversion of the pixel signal.
  • the signal is supplied to the signal processing circuit 23.
  • the control circuit 27 controls driving of each block inside the image sensor 13. For example, the control circuit 27 generates a clock signal according to the driving cycle of each block and supplies the clock signal to each block. In the imaging apparatus 11, the sensor output level is supplied to the control circuit 27 from the automatic exposure processing circuit 15 in FIG. 1.
  • the control circuit 27 functions as a gain control unit 51 (see FIGS. 5 and 6 to be described later) that controls the gain when the column signal processing circuit 23 performs AD conversion on the pixel signal based on the sensor output level.
  • FIG. 3 shows a configuration example of the column processing unit 41 included in the column signal processing circuit 23.
  • the column signal processing circuit 23 includes a plurality of column processing units 41, and FIG. 3 shows one of the column processing units 41.
  • the plurality of column processing units 41 are configured in the same manner, and illustration thereof is omitted.
  • the column processing unit 41 includes a comparator 42, a counter 43, a resistor 44, capacitors 45 and 46, and a switch 47, and AD-converts a pixel signal output from the pixel.
  • the positive input terminal of the comparator 42 is connected to the ramp signal generation circuit 26 via the capacitor 45, and the connection point between the capacitor 45 and the ramp signal generation circuit 26 is grounded via the resistor 44. Therefore, a potential according to the ramp signal output from the ramp signal generation circuit 26 is applied to the positive input terminal of the comparator 42.
  • the negative input terminal of the comparator 42 is connected to the vertical signal line 33 in FIG. 2 via the capacitor 46, and the analog input output from the pixel 31 is connected to the negative input terminal of the comparator 42. A potential according to the pixel signal is applied.
  • the output terminal of the comparator 42 is connected to the input of the counter 43, and the output terminal of the counter 43 is connected to the data output signal line 34 via the switch 47.
  • the switch 47 opens and closes according to the drive signal output from the horizontal drive circuit 24.
  • the comparator 42 determines the magnitude of the input signal input to the positive input terminal and the input signal input to the negative input terminal, and outputs an output signal VCO indicating the determination result. That is, the comparator 42 determines the magnitude relationship between the potential of the ramp signal applied to the positive input terminal and the potential of the analog pixel signal output from the pixel 31 applied to the negative input terminal. The comparator 42 outputs a high-level output signal VCO when the ramp signal is larger than the analog pixel signal, for example, and outputs a low-level output signal when the ramp signal is equal to or lower than the analog pixel signal. Output the VCO.
  • the counter 43 is, for example, from the timing when the potential of the ramp signal supplied from the ramp signal generation circuit 26 starts dropping at a constant gradient to the timing when the output signal VCO output from the comparator 42 switches from high level to low level.
  • the predetermined number of clocks is counted. Accordingly, the count value counted by the counter 43 becomes a value corresponding to the potential of the pixel signal input to the comparator 42, whereby the analog pixel signal output from the pixel 31 is converted into a digital value.
  • the switch 47 is closed according to the drive signal output from the horizontal drive circuit 24, and the output terminal of the counter 43 is connected to the data output signal. Connected to line 34. As a result, the pixel signal converted into a digital value by the column processing unit 41 is output to the data output signal line 34.
  • the column processing unit 41 is configured, and the comparator 42 compares the ramp signal whose potential drops with a constant gradient with the analog pixel signal, and the pixel signal is AD-converted based on the comparison result. . Therefore, the gain for AD conversion of the pixel signal can be changed depending on the gradient of the ramp signal. For example, if the gradient of the ramp signal is gentle, the gain increases (high gain), and the gradient of the ramp signal increases. If so, the amplification factor becomes small (low gain).
  • FIG. 4 shows changes in the potential of the ramp signal and the pixel signal
  • the lower side of FIG. 4 shows the timing at which the output signal VCO output from the comparator 42 switches from high level to low level. Has been.
  • the imaging device 11 by changing the gradient of the ramp signal generated by the ramp signal generation circuit 26, it is possible to change the gain when the pixel signal is AD-converted.
  • the imaging apparatus 11 employs a configuration that not only changes the amount of current flowing per one constant current source, but also varies the number of constant current sources.
  • the ramp signal generation circuit 26 is configured so that the variable region of the current amount can be expanded, a wider gain range can be realized, and the maximum amplitude of the ramp signal can be increased.
  • FIG. 5 shows the ramp signal generation circuit 26 at the time of low gain
  • FIG. 6 shows the ramp signal generation circuit 26 at the time of high gain.
  • the ramp signal generation circuit 26 includes input side transistors 61-1 and 61-2, output side transistors 62-1 and 62-2, switches 63 and 64, and a current source transistor 65. It is configured with.
  • the switch 63, the switch 64, and the current source transistor 65 are controlled by the gain control unit 51 provided as a function of the control circuit 27.
  • two input side transistors 61-1 and 61-2 and two output side transistors 62-1 and 62-2 are paired to constitute a current mirror circuit. Then, an output current having the same amount as the reference current flowing through the current source transistor 65 is caused to flow through the resistor 44 under the control of the gain control unit 51, whereby a ramp signal is output from the ramp signal generation circuit 26.
  • the input-side transistor 61-1 is connected to the current mirror circuit according to the opening / closing of the switch 63, and the output-side transistor 62-1 is connected to the current mirror circuit according to the opening / closing of the switch 64.
  • the gain control unit 51 performs control so that the switch 63 and the switch 64 are closed, and the input side transistor 61-1 and the output side transistor 62-1 become a current mirror circuit. Connected. In this way, by increasing the number of transistors connected to the current mirror circuit, the output current is increased and the ramp signal is made steep so that the column processing unit 41 can be operated as described with reference to FIG. The gain when AD converting the pixel signal can be reduced.
  • the gain control unit 51 performs control so that the switch 63 and the switch 64 are opened, and the input side transistor 61-1 and the output side transistor 62-1 become a current mirror circuit. Disconnected. In this manner, the output current is reduced by reducing the number of transistors connected to the current mirror circuit, and the ramp signal is made to have a gentle slope, so that the column processing unit 41 is described with reference to FIG. Can increase the gain at the time of AD conversion of the pixel signal.
  • the gain control unit 51 can switch the gain mode of the column processing unit 41 to the low gain mode or the high gain mode.
  • the gain control unit 51 sets the gain when the column processing unit 41 AD converts the pixel signal to a low gain based on the sensor output level obtained by the automatic exposure processing circuit 15 performing the automatic exposure processing. Then, the switch 63 and the switch 64 are turned on, and the input side transistor 61-1 and the output side transistor 62-1 are connected to the current mirror circuit. By increasing the number of transistors constituting the current mirror circuit in this way, the differential voltage is prevented from becoming too large, and the maximum amplitude of the ramp signal, which is the dynamic range of the ramp signal generation circuit 26, is realized.
  • the gain control unit 51 sets the gain when the column processing unit 41 AD converts the pixel signal to a high gain based on the sensor output level obtained by the automatic exposure processing circuit 15 performing the automatic exposure processing.
  • FIG. 7 is a flowchart for explaining the gain mode switching process of the column processing unit 41 by the gain control unit 51.
  • step S11 imaging of a moving image is started in the imaging device 11, and processing is started when an image of a predetermined frame is captured.
  • step S11 the automatic exposure processing is performed in the automatic exposure processing circuit 15 of FIG. 1 to detect the sensor output level, and the gain control unit 51 acquires the sensor output level from the automatic exposure processing circuit 15.
  • step S12 the gain control unit 51 determines whether or not the sensor output level acquired in step S11 is equal to or less than the first threshold A. If the gain control unit 51 determines that the sensor output level is equal to or lower than the first threshold value A, the process proceeds to step S13.
  • step S13 the gain control unit 51 sets the gain mode of the column processing unit 41 to the low gain mode. That is, the gain control unit 51 outputs a drive signal for turning on the switches 63 and 64, and connects the input-side transistor 61-1 and the output-side transistor 62-1 to the current mirror circuit constituting the ramp signal generation circuit 26. .
  • the amount of current when the ramp signal generation circuit 26 outputs the ramp signal increases, and the ramp signal becomes steep so that the gain when the column processing unit 41 performs AD conversion of the pixel signal is low. Become. And a process is complete
  • step S12 determines in step S12 that the sensor output level is not less than or equal to the first threshold A (greater than the first threshold A)
  • the process proceeds to step S14.
  • step S14 the gain control unit 51 determines whether or not the sensor output level acquired in step S11 is equal to or lower than the second threshold value B. If the gain control unit 51 determines that the sensor output level is equal to or lower than the second threshold value B, the process proceeds to step S15.
  • step S15 the gain control unit 51 sets the gain mode of the column processing unit 41 to the first high gain mode. That is, the gain control unit 51 controls the current source transistor 65 so as to reduce the reference current. As a result, the output current flowing through the resistor 44 is reduced by the current mirror circuit constituting the ramp signal generation circuit 26, and the ramp signal has a gentle gradient, so that the column processing unit 41 AD converts the pixel signal. The gain at that time becomes high gain. And a process is complete
  • step S14 determines in step S14 that the sensor output level is not less than or equal to the second threshold B (greater than the second threshold B)
  • the process proceeds to step S16.
  • step S16 the gain control unit 51 sets the gain mode of the column processing unit 41 to the second high gain mode (a higher gain than the first high gain mode in step S15). That is, the gain control unit 51 outputs a drive signal for turning off the switches 63 and 64 in addition to controlling the current source transistor 65 so as to reduce the reference current.
  • the number of transistors connected to the current mirror circuit constituting the ramp signal generation circuit 26 can be reduced, so that the output current flowing through the resistor 44 by the current mirror circuit constituting the ramp signal generation circuit 26 is further reduced. can do. Therefore, the ramp signal has a gentler slope than in the first high gain mode, so that the gain when the column processing unit 41 AD-converts the pixel signal becomes higher. And a process is complete
  • the gain control unit 51 controls the number of transistors connected to the current mirror circuit constituting the ramp signal generation circuit 26, and controls the reference current flowing through the current source transistor 65. By doing so, it is possible to switch the gain when the column processing unit 41 AD converts the pixel signal. Thereby, in the image sensor 13, the dynamic range that is the maximum amplitude of the waveform of the gain range and the ramp signal can be expanded without increasing the power supply voltage. Therefore, the imaging device 11 can capture an image with a high image quality or a high dynamic range with lower power consumption.
  • FIG. 8 is a diagram showing a modification of the ramp signal generation circuit.
  • N input-side transistors 61-1 to 61-1 and N output-side transistors 62-1 to 62-N constitute a current mirror circuit.
  • the gain when the column processing unit 41 AD converts the pixel signal can be switched more finely. That is, the ramp signal generation circuit 26 of FIG. 5 can be switched between two stages of high gain and low gain, whereas the ramp signal generation circuit 26A can switch the gain to N stages.
  • the processes described with reference to the flowcharts described above do not necessarily have to be processed in chronological order in the order described in the flowcharts, but are performed in parallel or individually (for example, parallel processes or objects). Processing).
  • the program may be processed by one CPU, or may be distributedly processed by a plurality of CPUs.
  • the solid-state imaging device to which the present technology is applied is applied to various electronic devices having an imaging function such as a mobile phone having an imaging function and a so-called smartphone. Can be applied.
  • this technique can also take the following structures.
  • a reference signal generation unit that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit;
  • the reference signal generation unit includes: a predetermined number of paired transistors constituting a current mirror circuit; and a switching unit that switches the number of the transistors connected to the current mirror circuit.
  • the imaging device further including a control unit that controls the switching unit so that the number of transistors decreases.
  • the control unit reduces the reference current of the current mirror circuit in addition to controlling the switching unit so that the number of the transistors connected to the current mirror circuit is reduced.
  • the image sensor is An AD conversion unit for AD (Analog to Digital) conversion of a pixel signal output from the pixel;
  • a reference signal generation unit that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit;
  • the reference signal generation unit includes a predetermined number of transistors constituting a current mirror circuit and a switching unit that switches the number of transistors connected to the current mirror circuit, Get the brightness of the captured image,
  • the switching unit is configured to reduce the number of transistors connected to the current mirror circuit when a gain when the pixel signal is AD-converted by the AD conversion unit based on the brightness of the image is set to a high gain.
  • a gain control method including a step of performing control on.
  • the image sensor is An AD conversion unit for AD (Analog to Digital) conversion of a pixel signal output from the pixel;
  • a reference signal generation unit that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit;
  • the reference signal generation unit includes a predetermined number of transistors constituting a current mirror circuit and a switching unit that switches the number of transistors connected to the current mirror circuit, Get the brightness of the captured image,
  • the switching unit is configured to reduce the number of transistors connected to the current mirror circuit when a gain when the pixel signal is AD-converted by the AD conversion unit based on the brightness of the image is set to a high gain.
  • a reference signal generation unit that generates a reference signal that is referred to when the pixel signal is AD converted in the AD conversion unit;

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　本開示は、より低消費電力で高画質または高ダイナミックレンジな画像を撮像することができるようにする撮像素子、ゲイン制御方法、プログラム、および電子機器に関する。 撮像素子は、画素から出力される画素信号をＡＤ変換するＡＤ変換部と、画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部とを備え、参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、カレントミラー回路に接続されるトランジスタの個数を切り替える切り替え部とを有する。そして、撮像された画像の明るさに基づいてＡＤ変換部により画素信号をＡＤ変換する際のゲインを高ゲインにするとき、カレントミラー回路に接続されるトランジスタの個数が減少するように切り替え部に対する制御を行う。本技術は、例えば、CMOSイメージセンサに適用できる。

Description

撮像素子、ゲイン制御方法、プログラム、および電子機器
　本開示は、撮像素子、ゲイン制御方法、プログラム、および電子機器に関し、特に、より低消費電力で高画質または高ダイナミックレンジな画像を撮像することができるようにした撮像素子、ゲイン制御方法、プログラム、および電子機器に関する。
　従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、平面的に配置された複数の画素から出力される画素信号に基づいて画像が構築される。また、画素から出力される画素信号は、例えば、画素の列ごとに配置された複数のＡＤ（Analog to Digital）変換器によりＡＤ変換されて出力される。
　例えば、特許文献１には、鋸波状のランプ信号および画素信号を比較する比較器とカウンタとを備えて構成されるＡＤ変換器を有する固体撮像素子が開示されている。また、特許文献２には、シングルスロープ積分型といわれるＡＤ変換方式において、比較回路に供給される参照信号の傾きを変えることでゲイン調整を行うことができる固体撮像素子が開示されている。
特開２００５－３２８１３５号公報 特開２００７－５９９９１号公報
　ところで、シングルスロープ積分型のＡＤ変換器を備えた固体撮像素子において、高画質または高ダイナミックレンジな画像を撮像するためには、ゲインを広ゲインにしたり、ランプ信号の波形を高振幅にしたりすることが必要となる。そして、ゲインの広ゲイン化やランプ信号の波形の高振幅化を実現するためには、ランプ信号を生成するのに用いられる電流量の可変幅を広く網羅する必要があり、従来、１つの定電流源あたりに流れる電流量を変える手法が用いられていた。
　しかしながら、このような手法では、電流量の可変幅を広くすることが困難であるため、電源電圧を上昇させる必要があり、消費電力が増加することになっていた。そこで、このような消費電力の増加を回避して、高画質または高ダイナミックレンジな画像を撮像することができる固体撮像素子が求められていた。
　本開示は、このような状況に鑑みてなされたものであり、より低消費電力で高画質または高ダイナミックレンジな画像を撮像することができるようにするものである。
　本開示の一側面の撮像素子は、画素から出力される画素信号をＡＤ変換するＡＤ変換部と、前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部とを備え、前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有する。
　本開示の一側面のゲイン制御方法またはプログラムは、前記撮像素子は、画素から出力される画素信号をＡＤ変換するＡＤ変換部と、前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部とを備え、前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有し、撮像された画像の明るさを取得し、前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行うステップを含む。
　本開示の一側面の電子機器は、画素から出力される画素信号をＡＤ変換するＡＤ変換部と、前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部とを備え、前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有する撮像素子を備える。
　本開示の一側面においては、撮像素子は、画素から出力される画素信号をＡＤ変換するＡＤ変換部と、ＡＤ変換部において画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部とを備え、参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、カレントミラー回路に接続されるトランジスタの個数を切り替える切り替え部とを有する。そして、撮像された画像の明るさが取得され、その画像の明るさに基づいてＡＤ変換部により画素信号をＡＤ変換する際のゲインを高ゲインにするとき、カレントミラー回路に接続されるトランジスタの個数が減少するように切り替え部に対する制御が行われる。
　本開示の一側面によれば、より低消費電力で高画質または高ダイナミックレンジな画像を撮像することができる。
本技術を適用した撮像装置の一実施の形態の構成例を示すブロック図である。 撮像素子の構成例を示す図である。 カラム信号処理回路が有するカラム処理部の構成例を示す図である。 ランプ信号の勾配と画素信号のゲインとの関係について説明する図である。 ランプ信号生成回路の構成例を示す図である。 ランプ信号生成回路の構成例を示す図である。 カラム処理部のゲインモードの切り替え処理を説明するフローチャートである。 ランプ信号生成回路の変形例を示す図である。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
　図１は、本技術を適用した電子機器の一例である撮像装置の一実施の形態の構成例を示すブロック図である。
　図１に示すように、撮像装置１１は、光学系１２、撮像素子１３、信号処理回路１４、自動露出処理回路１５、表示部１６、および記憶部１７を備えて構成される。例えば、撮像装置１１は、デジタルスチルカメラやデジタルビデオカメラなどのように静止画像および動画像を撮像可能な電子機器である。
　光学系１２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１３に導き、撮像素子１３の受光面に結像させる。
　撮像素子１３は、光学系１２により集光される光を受光する受光面に複数の画素が行列状に配置されており、それぞれの画素が受光した光の光量に応じた画素信号を信号処理回路１４に供給する。なお、撮像素子１３の構成については、図２を参照して後述する。
　信号処理回路１４は、撮像素子１３から供給される画素信号に対して、ホワイトバランス調整やガンマ補正などの各種の信号処理を施し、画素信号に基づいた画像（画像データ）を構築して、自動露出処理回路１５、表示部１６、および記憶部１７に供給する。
　自動露出処理回路１５は、撮像素子１３により撮像された画像の明るさを検出し、例えば、図示しない入力部を利用してユーザが入力した露出値に従った適正な明るさとなるように、画像の明るさを自動的に調整する自動露出処理を行う。例えば、自動露出処理回路１５は、撮像素子１３から出力される全ての画素信号の平均値を求めることで画像の明るさ（以下適宜、センサ出力レベルと称する）を検出し、センサ出力レベルを撮像素子１３に供給する。これにより、撮像素子１３では、センサ出力レベルに従って、画像の明るさが調整される。
　表示部１６は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルなどにより構成され、信号処理回路１４から供給される画像を表示する。
　記憶部１７は、例えば、撮像装置１１に内蔵される不揮発性メモリや、撮像装置１１に対して着脱可能なリムーバブルメディアなどにより構成され、信号処理回路１４から供給される画像（画像データ）を記憶する。
　このように構成される撮像装置１１では、撮像素子１３により撮像された画像が表示部１６に表示され、図示しないシャッタボタンが操作されると、そのタイミングで撮像された画像が記憶部１７に記憶される。そして、撮像素子１３により撮像される画像の明るさが、自動露出処理回路１５により制御される。
　次に、図２には、撮像素子１３の構成例が示されている。
　図２に示すように、撮像素子１３は、画素領域２１、垂直駆動回路２２、カラム信号処理回路２３、水平駆動回路２４、出力回路２５、ランプ信号生成回路２６、および制御回路２７を備えて構成される。
　画素領域２１は、図１の光学系１２により集光される光を受光する受光面である。画素領域２１には、複数の画素３１が行列状に配置されており、それぞれの画素３１は、水平信号線３２を介して行ごとに垂直駆動回路２２に接続されるとともに、垂直信号線３３を介して列ごとにカラム信号処理回路２３に接続される。複数の画素３１は、それぞれ受光する光の光量に応じたレベルの画素信号をそれぞれ出力し、それらの画素信号から、画素領域２１に結像する被写体の画像が構築される。
　垂直駆動回路２２は、画素領域２１に配置される複数の画素３１の行ごとに、それぞれの画素３１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線３２を介して画素３１に供給する。
　カラム信号処理回路２３は、複数の画素３１から垂直信号線３３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。例えば、カラム信号処理回路２３は、画素３１の列数に応じた複数のカラム処理部４１（後述の図３参照）を有して構成され、画素３１の列ごとに並列的にCDS処理を行うことができる。
　水平駆動回路２４は、画素領域２１に配置される複数の画素３１の列ごとに、カラム信号処理回路２３から画素信号をデータ出力信号線３４に出力させるための駆動信号を、カラム信号処理回路２３に供給する。
　出力回路２５は、水平駆動回路２４の駆動信号に従ったタイミングでカラム信号処理回路２３からデータ出力信号線３４を介して供給される画素信号を増幅し、後段の信号処理回路１４（図１）に出力する。
　ランプ信号生成回路２６は、カラム信号処理回路２３が画素信号をＡＤ変換する際に参照する参照信号として、一定の勾配で時間の経過に従って降下する電圧（スロープ電圧）のランプ信号を生成し、カラム信号処理回路２３に供給する。
　制御回路２７は、撮像素子１３の内部の各ブロックの駆動を制御する。例えば、制御回路２７は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。また、撮像装置１１では、図１の自動露出処理回路１５からセンサ出力レベルが制御回路２７に供給される。そして、制御回路２７は、センサ出力レベルに基づいて、カラム信号処理回路２３が画素信号をＡＤ変換する際のゲインを制御するゲイン制御部５１（後述する図５および図６参照）として機能する。
　次に、図３には、カラム信号処理回路２３が有するカラム処理部４１の構成例が示されている。
　上述したように、カラム信号処理回路２３は複数のカラム処理部４１を有して構成されており、図３には、そのうちの１つのカラム処理部４１が図示されている。なお、複数のカラム処理部４１は、それぞれ同様に構成され、それらの図示は省略する。
　図３に示すように、カラム処理部４１は、コンパレータ４２、カウンタ４３、抵抗４４、キャパシタ４５および４６、並びに、スイッチ４７を備えて構成され、画素から出力される画素信号をＡＤ変換する。
　コンパレータ４２のプラス側の入力端子は、キャパシタ４５を介してランプ信号生成回路２６に接続されており、キャパシタ４５およびランプ信号生成回路２６の接続点は抵抗４４を介して接地されている。従って、コンパレータ４２のプラス側の入力端子には、ランプ信号生成回路２６から出力されるランプ信号に従った電位が印加される。一方、コンパレータ４２のマイナス側の入力端子は、キャパシタ４６を介して、図２の垂直信号線３３に接続されており、コンパレータ４２のマイナス側の入力端子には、画素３１から出力されるアナログの画素信号に従った電位が印加される。
　また、コンパレータ４２の出力端子は、カウンタ４３の入力に接続されており、カウンタ４３の出力端子は、スイッチ４７を介してデータ出力信号線３４に接続されている。スイッチ４７は、水平駆動回路２４から出力される駆動信号に従って開閉する。
　コンパレータ４２は、プラス側の入力端子に入力される入力信号と、マイナス側の入力端子に入力される入力信号との大小を判別し、その判別結果を示す出力信号ＶＣＯを出力する。つまり、コンパレータ４２は、プラス側の入力端子に印加されるランプ信号の電位と、マイナス側の入力端子に印加される画素３１から出力されるアナログの画素信号の電位との大小関係を判別する。そして、コンパレータ４２は、例えば、ランプ信号がアナログの画素信号よりも大きい場合にはハイレベルの出力信号ＶＣＯを出力し、ランプ信号がアナログの画素信号以下となった場合にはローレベルの出力信号ＶＣＯを出力する。
　カウンタ４３は、例えば、ランプ信号生成回路２６から供給されるランプ信号の電位が一定の勾配で降下を開始したタイミングから、コンパレータ４２から出力される出力信号ＶＣＯがハイレベルからローレベルに切り替わるタイミングまでの所定のクロック数をカウントする。従って、カウンタ４３がカウントしたカウント値は、コンパレータ４２に入力される画素信号の電位に応じた値となり、これにより、画素３１から出力されるアナログの画素信号がデジタル値に変換される。
　そして、所定のカラム処理部４１が配置されている列の画素信号を出力するタイミングになると、水平駆動回路２４から出力される駆動信号に従ってスイッチ４７が閉鎖され、カウンタ４３の出力端子がデータ出力信号線３４に接続される。これにより、カラム処理部４１においてデジタル値に変換された画素信号がデータ出力信号線３４に出力される。
　このようにカラム処理部４１は構成されており、コンパレータ４２が、一定の勾配で電位が降下するランプ信号とアナログの画素信号とを比較し、その比較結果に基づいて画素信号がＡＤ変換される。従って、ランプ信号の勾配によって画素信号をＡＤ変換する際のゲインを変更することができ、例えば、ランプ信号の勾配が緩やかであれば増幅率は大きくなり（高ゲイン）、ランプ信号の勾配が急であれば増幅率は小さくなる（低ゲイン）。
　図４を参照して、ランプ信号の勾配と画素信号のゲインとの関係について説明する。
　図４の上側には、ランプ信号および画素信号の電位の変化が示されており、図４の下側には、コンパレータ４２から出力される出力信号ＶＣＯがハイレベルからローレベルに切り替わるタイミングが示されている。
　図４に示すように、一定のレベルのアナログの（若干のノイズが含まれる）画素信号に対して、破線で示すようにランプ信号の勾配が急であるとき、出力信号ＶＣＯがハイレベルからローレベルに切り替わるタイミングは早くなる。従って、カウンタ４３におけるカウント値は小さくなり、画素信号をＡＤ変換する際のゲインは低ゲインとなる。
　一方、一定のレベルのアナログの画素信号に対して、実線で示すようにランプ信号の勾配が緩やかであるとき、出力信号ＶＣＯがハイレベルからローレベルに切り替わるタイミングは遅くなる。従って、カウンタ４３におけるカウント値は大きくなり、画素信号をＡＤ変換する際のゲインは高ゲインとなる。
　このように、撮像装置１１では、ランプ信号生成回路２６により生成されるランプ信号の勾配を変化させることにより、画素信号をＡＤ変換する際のゲインを変化させることができる。
　ところで、このようなランプ信号を生成するには、ランプ信号生成回路２６から出力される電流量を可変させる必要がある。そこで、従来、電流量を可変させるために１つの定電流源あたりに流れる電流量を変えるような構成となっており、この定電流源は、流れる電流量に依らず常に飽和領域で動作することが求められる。このため、広いゲインレンジを実現し、ランプ信号の最大振幅を高振幅化するためには、電源電圧を高くする必要があり、その結果、消費電力が増加してしまっていた。
　これに対し、撮像装置１１では、１つの定電流源あたりに流れる電流量を変えるだけでなく、定電流源の個数そのものを可変化する構成が採用される。これにより、電流量の可変領域を拡大して、より広いゲインレンジを実現し、ランプ信号の最大振幅を高振幅化することができるようにランプ信号生成回路２６が構成される。
　次に、図５および図６を参照して、ランプ信号生成回路２６の構成例について説明する。図５には、低ゲイン時のランプ信号生成回路２６が示されており、図６には、高ゲイン時のランプ信号生成回路２６が示されている。
　図５および図６に示すように、ランプ信号生成回路２６は、入力側トランジスタ６１－１および６１－２、出力側トランジスタ６２－１および６２－２、スイッチ６３および６４、並びに、電流源トランジスタ６５を備えて構成される。そして、制御回路２７の機能として備えているゲイン制御部５１により、スイッチ６３、スイッチ６４、および電流源トランジスタ６５が制御される。
　ランプ信号生成回路２６では、２個の入力側トランジスタ６１－１および６１－２と、２個の出力側トランジスタ６２－１および６２－２とが対になってカレントミラー回路を構成する。そして、ゲイン制御部５１の制御に従って電流源トランジスタ６５を流れる基準電流の電流量と同じ電流量の出力電流が抵抗４４に流されることによって、ランプ信号生成回路２６からランプ信号が出力される。
　そして、ランプ信号生成回路２６では、スイッチ６３の開閉に従って入力側トランジスタ６１－１がカレントミラー回路に接続され、スイッチ６４の開閉に従って出力側トランジスタ６２－１がカレントミラー回路に接続される。
　即ち、図５に示すように、低ゲイン時には、ゲイン制御部５１は、スイッチ６３およびスイッチ６４を閉鎖するように制御し、入力側トランジスタ６１－１および出力側トランジスタ６２－１がカレントミラー回路に接続される。このように、カレントミラー回路に接続されるトランジスタ数を増加させることによって出力電流を増加させ、ランプ信号を急勾配にすることで、図４を参照して説明したように、カラム処理部４１が画素信号をＡＤ変換する際のゲインを低ゲインにすることができる。
　また、図６に示すように、高ゲイン時には、ゲイン制御部５１は、スイッチ６３およびスイッチ６４を開放するように制御し、入力側トランジスタ６１－１および出力側トランジスタ６２－１がカレントミラー回路に非接続とされる。このように、カレントミラー回路に接続されるトランジスタ数を減少させることによって出力電流を削減させ、ランプ信号を緩やかな勾配にすることで、図４を参照して説明したように、カラム処理部４１が画素信号をＡＤ変換する際のゲインを高ゲインにすることができる。
　このように、撮像素子１３では、ゲイン制御部５１がカラム処理部４１のゲインモードを低ゲインモードまたは高ゲインモードに切り替えることができる。
　即ち、ゲイン制御部５１は、自動露出処理回路１５が自動露出処理を行うことにより得られるセンサ出力レベルに基づいて、カラム処理部４１が画素信号をＡＤ変換する際のゲインを低ゲインにするときには、スイッチ６３およびスイッチ６４をオンにし、入力側トランジスタ６１－１および出力側トランジスタ６２－１をカレントミラー回路に接続する。このようにカレントミラー回路を構成するトランジスタ数を増やすことで、差動電圧が大きくなり過ぎないようにし、ランプ信号生成回路２６のダイナミックレンジであるランプ信号の最大振幅を実現する。
　一方、ゲイン制御部５１は、自動露出処理回路１５が自動露出処理を行うことにより得られるセンサ出力レベルに基づいて、カラム処理部４１が画素信号をＡＤ変換する際のゲインを高ゲインにするときには、カレントミラー回路に接続されるトランジスタ数を減少させることで、差動電圧が小さくなり過ぎないようにし、電流量の可変範囲の拡大を実現する。
　次に、図７は、ゲイン制御部５１がカラム処理部４１のゲインモードの切り替え処理を説明するフローチャートである。
　例えば、撮像装置１１において動画像の撮像が開始され、所定のフレームの画像が撮像されると処理が開始される。ステップＳ１１において、図１の自動露出処理回路１５において自動露出処理が行われることによりセンサ出力レベルが検出され、ゲイン制御部５１は、自動露出処理回路１５からセンサ出力レベルを取得する。
　ステップＳ１２において、ゲイン制御部５１は、ステップＳ１１で取得したセンサ出力レベルが、第１の閾値Ａ以下であるか否かを判定する。そして、ゲイン制御部５１が、センサ出力レベルが、第１の閾値Ａ以下であると判定した場合には、処理はステップＳ１３に進む。
　ステップＳ１３において、ゲイン制御部５１は、カラム処理部４１のゲインモードを低ゲインモードにする。即ち、ゲイン制御部５１は、スイッチ６３および６４をオンにする駆動信号を出力し、ランプ信号生成回路２６を構成するカレントミラー回路に入力側トランジスタ６１－１および出力側トランジスタ６２－１を接続する。これにより、ランプ信号生成回路２６がランプ信号を出力する際の電流量が増加し、ランプ信号が急勾配になることにより、カラム処理部４１が画素信号をＡＤ変換する際のゲインが低ゲインとなる。そして、ステップＳ１３の処理後、処理は終了される。
　一方、ステップＳ１２において、ゲイン制御部５１が、センサ出力レベルが、第１の閾値Ａ以下でない（第１の閾値Ａより大きい）と判定した場合には、処理はステップＳ１４に進む。
　ステップＳ１４において、ゲイン制御部５１は、ステップＳ１１で取得したセンサ出力レベルが、第２の閾値Ｂ以下であるか否かを判定する。そして、ゲイン制御部５１が、センサ出力レベルが、第２の閾値Ｂ以下であると判定した場合には、処理はステップＳ１５に進む。
　ステップＳ１５において、ゲイン制御部５１は、カラム処理部４１のゲインモードを第１の高ゲインモードにする。即ち、ゲイン制御部５１は、基準電流を低減するように電流源トランジスタ６５に対する制御を行う。これにより、ランプ信号生成回路２６を構成するカレントミラー回路により抵抗４４に流れる出力電流を低減することになり、ランプ信号が緩やかな勾配になることにより、カラム処理部４１が画素信号をＡＤ変換する際のゲインが高ゲインとなる。そして、ステップＳ１５の処理後、処理は終了される。
　一方、ステップＳ１４において、ゲイン制御部５１が、センサ出力レベルが、第２の閾値Ｂ以下でない（第２の閾値Ｂより大きい）と判定した場合、処理はステップＳ１６に進む。
　ステップＳ１６において、ゲイン制御部５１は、カラム処理部４１のゲインモードを第２の高ゲインモード（ステップＳ１５における第１の高ゲインモードよりも、さらに高いゲイン）にする。即ち、ゲイン制御部５１は、基準電流を低減するように電流源トランジスタ６５に対する制御を行うのに加え、スイッチ６３および６４をオフにする駆動信号を出力する。これにより、ランプ信号生成回路２６を構成するカレントミラー回路に接続されるトランジスタ数を少なくすることができるので、ランプ信号生成回路２６を構成するカレントミラー回路により抵抗４４に流れる出力電流を、さらに低減することができる。従って、第１の高ゲインモードよりも、ランプ信号がさらに緩やかな勾配になることにより、カラム処理部４１が画素信号をＡＤ変換する際のゲインが、より高ゲインとなる。そして、ステップＳ１６の処理後、処理は終了される。
　以上のように、撮像素子１３は、ゲイン制御部５１が、ランプ信号生成回路２６を構成するカレントミラー回路に接続されるトランジスタ数を制御すること、および、電流源トランジスタ６５を流れる基準電流を制御することにより、カラム処理部４１が画素信号をＡＤ変換する際のゲインを切り替えることができる。これにより、撮像素子１３では、電源電圧を上昇させることなく、ゲインレンジおよびランプ信号の波形の最大振幅であるダイナミックレンジを拡大することができる。従って、撮像装置１１では、より低消費電力で高画質または高ダイナミックレンジな画像を撮像することができる。
　次に、図８は、ランプ信号生成回路の変形例を示す図である。
　図８に示すように、ランプ信号生成回路２６Ａは、Ｎ個の入力側トランジスタ６１－１乃至６１－１、Ｎ個の出力側トランジスタ６２－１乃至６２－Ｎによりカレントミラー回路が構成される。また、Ｎ－１個のスイッチ６３－１乃至６３－（Ｎ－１）、および、Ｎ－１個のスイッチ６４－１乃至６４－（Ｎ－１）により、カレントミラー回路に接続されるトランジスタ数が切り替えられる。
　このように構成されるランプ信号生成回路２６Ａでは、カラム処理部４１が画素信号をＡＤ変換する際のゲインを、より細かく切り替えることができる。即ち、図５のランプ信号生成回路２６では、高ゲインおよび低ゲインの２段階に切り替えられるのに対し、ランプ信号生成回路２６Ａでは、ゲインをＮ段階に切り替えることができる。
　なお、上述のフローチャートを参照して説明した各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。また、プログラムは、１のCPUにより処理されるものであっても良いし、複数のCPUによって分散処理されるものであっても良い。
　また、本技術を適用した固体撮像素子は、図１に示したような撮像装置の他、撮像機能を備えた携帯電話機や、いわゆるスマートフォンなどのように、撮像機能を備えた各種の電子機器に適用することができる。
　なお、本技術は以下のような構成も取ることができる。
（１）
　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
　を備え、
　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有する
　撮像素子。
（２）
　撮像された画像の明るさを取得し、前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行う制御部
　をさらに備える上記（１）に記載の撮像素子。
（３）
　前記制御部は、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行うのに加えて、前記カレントミラー回路の基準電流を低減させる
　上記（１）または（２）に記載の撮像素子。
（４）
　撮像素子のゲイン制御方法において、
　前記撮像素子は、
　　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
　　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
　を備え、
　　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有し、
　撮像された画像の明るさを取得し、
　前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行う
　ステップを含むゲイン制御方法。
（５）
　撮像素子の制御をコンピュータに実行させるプログラムにおいて、
　前記撮像素子は、
　　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
　　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
　を備え、
　　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有し、
　撮像された画像の明るさを取得し、
　前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行う
　ステップを含む処理をコンピュータに実行させるプログラム。
（６）
　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
　を備え、
　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有する
　撮像素子を備える電子機器。
　なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　１１　撮像装置，　１２　光学系，　１３　撮像素子，　１４　信号処理回路，　１５　自動露出処理回路，　１６　表示部，　１７　記憶部，　２１　画素領域，　２２　垂直駆動回路，　２３　カラム信号処理回路，　２４　水平駆動回路，　２５　出力回路，　２６　ランプ信号生成回路，　２７　制御回路，　３１　画素，　３２　水平信号線，　３３　垂直信号線，　３４　データ出力信号線，　４１　カラム処理部，　４２　コンパレータ，　４３　カウンタ，　４４　抵抗，　４５および４６　キャパシタ，　４７　スイッチ，　５１　ゲイン制御部

Claims (6)

  1. 　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
    　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
    　を備え、
    　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有する
    　撮像素子。
  2. 　撮像された画像の明るさを取得し、前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行う制御部
    　をさらに備える請求項１に記載の撮像素子。
  3. 　前記制御部は、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行うのに加えて、前記カレントミラー回路の基準電流を低減させる
    　請求項２に記載の撮像素子。
  4. 　撮像素子のゲイン制御方法において、
    　前記撮像素子は、
    　　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
    　　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
    　を備え、
    　　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有し、
    　撮像された画像の明るさを取得し、
    　前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行う
    　ステップを含むゲイン制御方法。
  5. 　撮像素子の制御をコンピュータに実行させるプログラムにおいて、
    　前記撮像素子は、
    　　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
    　　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
    　を備え、
    　　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有し、
    　撮像された画像の明るさを取得し、
    　前記画像の明るさに基づいて前記ＡＤ変換部により前記画素信号をＡＤ変換する際のゲインを高ゲインにするとき、前記カレントミラー回路に接続される前記トランジスタの個数が減少するように前記切り替え部に対する制御を行う
    　ステップを含む処理をコンピュータに実行させるプログラム。
  6. 　画素から出力される画素信号をＡＤ（Analog to Digital）変換するＡＤ変換部と、
    　前記ＡＤ変換部において前記画素信号がＡＤ変換されるときに参照される参照信号を生成する参照信号生成部と
    　を備え、
    　前記参照信号生成部は、カレントミラー回路を構成する所定個数で対になったトランジスタと、前記カレントミラー回路に接続される前記トランジスタの個数を切り替える切り替え部とを有する
    　撮像素子を備える電子機器。
PCT/JP2015/060553 2014-04-16 2015-04-03 撮像素子、ゲイン制御方法、プログラム、および電子機器 Ceased WO2015159730A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016513714A JP6635027B2 (ja) 2014-04-16 2015-04-03 撮像素子、ゲイン制御方法、プログラム、および電子機器
US15/302,258 US9876978B2 (en) 2014-04-16 2015-04-03 Imaging element, gain control method, program, and electronic device
CN201580018770.1A CN106165401B (zh) 2014-04-16 2015-04-03 成像元件、增益控制方法和电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014084289 2014-04-16
JP2014-084289 2014-04-16

Publications (1)

Publication Number Publication Date
WO2015159730A1 true WO2015159730A1 (ja) 2015-10-22

Family

ID=54323942

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/060553 Ceased WO2015159730A1 (ja) 2014-04-16 2015-04-03 撮像素子、ゲイン制御方法、プログラム、および電子機器

Country Status (4)

Country Link
US (1) US9876978B2 (ja)
JP (1) JP6635027B2 (ja)
CN (1) CN106165401B (ja)
WO (1) WO2015159730A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018030137A1 (ja) * 2016-08-08 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
WO2022004125A1 (ja) * 2020-07-01 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2022071983A (ja) * 2020-10-29 2022-05-17 キヤノン株式会社 ランプ信号出力回路、光電変換装置、撮像システム
CN115696073A (zh) * 2021-07-22 2023-02-03 爱思开海力士有限公司 成像装置
WO2025004801A1 (ja) * 2023-06-27 2025-01-02 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837163B (zh) * 2018-09-13 2024-04-01 日商索尼半導體解決方案公司 固態攝像元件及電子機器
CN110232356B (zh) * 2018-09-21 2022-04-15 神盾股份有限公司 光学式指纹辨识器及其指纹辨识方法
CN112118403B (zh) * 2019-06-20 2024-12-17 上海炬佑智能科技有限公司 图像传感器
WO2021012071A1 (zh) * 2019-07-19 2021-01-28 深圳市汇顶科技股份有限公司 图像传感器以及相关芯片及电子装置
CN110519535A (zh) * 2019-09-03 2019-11-29 天津大学 一种高灵敏度大动态范围的新型像素结构
CN111901542B (zh) * 2020-08-07 2023-02-17 成都微光集电科技有限公司 一种图像传感器
US12063447B2 (en) 2021-11-25 2024-08-13 Samsung Electronics Co., Ltd. Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof
CN120434523B (zh) * 2025-07-10 2025-09-19 上海元视芯智能科技有限公司 图像传感器以及高动态范围自适应成像方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059991A (ja) * 2005-08-22 2007-03-08 Sony Corp Ｄａ変換装置、ａｄ変換装置、半導体装置
JP2008312179A (ja) * 2007-05-17 2008-12-25 Sony Corp 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP2009038772A (ja) * 2007-08-03 2009-02-19 Sony Corp 参照電圧回路および撮像回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130165A (ja) * 1995-11-06 1997-05-16 Olympus Optical Co Ltd 電流ゲイン切り換え回路
JP2000268593A (ja) * 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ
JP4449565B2 (ja) * 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
JP2010154372A (ja) * 2008-12-25 2010-07-08 Panasonic Corp 固体撮像装置、デジタルカメラ及びａｄ変換方法
KR101682118B1 (ko) * 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
US8653435B2 (en) * 2010-09-06 2014-02-18 King Abdulaziz City Science And Technology Time-delay integration imaging method and apparatus using a high-speed in-pixel analog photon counter
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
KR101758090B1 (ko) * 2010-12-06 2017-07-17 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
JP2013145939A (ja) * 2012-01-13 2013-07-25 Renesas Electronics Corp 光測定回路および光測定方法
KR20140104169A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 이미지 센서 및 이를 포함하는 컴퓨팅 시스템
US8785872B1 (en) * 2013-03-15 2014-07-22 Varian Medical Systems, Inc. Imaging method and system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059991A (ja) * 2005-08-22 2007-03-08 Sony Corp Ｄａ変換装置、ａｄ変換装置、半導体装置
JP2008312179A (ja) * 2007-05-17 2008-12-25 Sony Corp 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP2009038772A (ja) * 2007-08-03 2009-02-19 Sony Corp 参照電圧回路および撮像回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018030137A1 (ja) * 2016-08-08 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
JP7073260B2 (ja) 2016-08-08 2022-05-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
WO2022004125A1 (ja) * 2020-07-01 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US12407936B2 (en) 2020-07-01 2025-09-02 Sony Semiconductor Solutions Corporation Solid state imaging element, imaging apparatus, and method for controlling solid state imaging element
JP2022071983A (ja) * 2020-10-29 2022-05-17 キヤノン株式会社 ランプ信号出力回路、光電変換装置、撮像システム
JP7562371B2 (ja) 2020-10-29 2024-10-07 キヤノン株式会社 ランプ信号出力回路、光電変換装置、撮像システム
CN115696073A (zh) * 2021-07-22 2023-02-03 爱思开海力士有限公司 成像装置
WO2025004801A1 (ja) * 2023-06-27 2025-01-02 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
US9876978B2 (en) 2018-01-23
CN106165401A (zh) 2016-11-23
CN106165401B (zh) 2020-05-19
US20170034467A1 (en) 2017-02-02
JP6635027B2 (ja) 2020-01-22
JPWO2015159730A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6635027B2 (ja) 撮像素子、ゲイン制御方法、プログラム、および電子機器
US10609318B2 (en) Imaging device, driving method, and electronic apparatus
EP2555509B1 (en) Image pickup apparatus comprising a ramp-compare AD converter.
US9451193B2 (en) Electronic apparatus, control method, and image sensor
US7616146B2 (en) A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus
CN102857706B (zh) 图像传感器和摄像设备
JP2005175517A (ja) 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
WO2016114153A1 (ja) 固体撮像装置、駆動方法、及び、電子機器
WO2015186533A1 (ja) イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法
JP5115601B2 (ja) 半導体装置およびその制御方法
JP5115602B2 (ja) 半導体装置およびその制御方法
JP6635310B2 (ja) 撮像素子、制御方法、プログラム、および電子機器
WO2016147887A1 (ja) 固体撮像装置およびその制御方法、並びに電子機器
JP2012065309A (ja) 撮像装置
CN103517003A (zh) 固态成像装置及其驱动方法和电子设备
JP2018093301A (ja) 撮像素子及び撮像素子の制御方法
JP2013141144A (ja) Ａ／ｄ変換回路、撮像素子、および電子機器
JP4618329B2 (ja) 半導体装置の制御方法
JP2017220949A (ja) 撮像装置
JP2014217017A (ja) 固体撮像素子及び撮像装置
JP2016039406A (ja) 固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15779662

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016513714

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15302258

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15779662

Country of ref document: EP

Kind code of ref document: A1