JPH09130165A - 電流ゲイン切り換え回路 - Google Patents
電流ゲイン切り換え回路Info
- Publication number
- JPH09130165A JPH09130165A JP7309723A JP30972395A JPH09130165A JP H09130165 A JPH09130165 A JP H09130165A JP 7309723 A JP7309723 A JP 7309723A JP 30972395 A JP30972395 A JP 30972395A JP H09130165 A JPH09130165 A JP H09130165A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- input
- output
- gain switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 入力ダイナミックレンジを改善し且つ出力精
度を改善した、カレントミラー回路を用いた電流ゲイン
切り換え回路を提供する。 【解決手段】 コレクタとベースを入力端子１に接続し
たトランジスタＱ１と、コレクタを出力端子２にベース
をトランジスタＱ２のベースに接続したトランジスタＱ
２と、各トランジスタＱ１，Ｑ２のエミッタとＧＮＤと
の間にそれぞれ接続した抵抗Ｒ１，Ｒ２とからなるカレ
ントミラー回路と、コレクタとベースをカレントミラー
回路の入力端子１に接続し、エミッタとＧＮＤとの間に
抵抗Ｒ３を接続したトランジスタＱ３と、一端を電源端
子３に接続したコントロール電流源ＩC1と、該コントロ
ール電流源ＩC1の他端に一端を接続し他端をトランジス
タＱ３のエミッタに接続したスイッチＳＷ１とで、電流
ゲイン切り換え回路を構成する。
度を改善した、カレントミラー回路を用いた電流ゲイン
切り換え回路を提供する。 【解決手段】 コレクタとベースを入力端子１に接続し
たトランジスタＱ１と、コレクタを出力端子２にベース
をトランジスタＱ２のベースに接続したトランジスタＱ
２と、各トランジスタＱ１，Ｑ２のエミッタとＧＮＤと
の間にそれぞれ接続した抵抗Ｒ１，Ｒ２とからなるカレ
ントミラー回路と、コレクタとベースをカレントミラー
回路の入力端子１に接続し、エミッタとＧＮＤとの間に
抵抗Ｒ３を接続したトランジスタＱ３と、一端を電源端
子３に接続したコントロール電流源ＩC1と、該コントロ
ール電流源ＩC1の他端に一端を接続し他端をトランジス
タＱ３のエミッタに接続したスイッチＳＷ１とで、電流
ゲイン切り換え回路を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば集積回路
化されたカレントミラー回路を用いた電流ゲイン切り換
え回路において、特に入力ダイナミックレンジを改善
し、且つ出力精度を改善した電流ゲイン切り換え回路に
関する。
化されたカレントミラー回路を用いた電流ゲイン切り換
え回路において、特に入力ダイナミックレンジを改善
し、且つ出力精度を改善した電流ゲイン切り換え回路に
関する。
【０００２】
【従来の技術】従来、カレントミラー回路を用いた電流
ゲイン切り換え回路としては、図６に示すような構成の
ものが知られている（青木英彦著「アナログＩＣの機能
回路設計入門」、ＣＱ出版社発行、第169 〜170 頁参
照）。図６において、Ｑ11〜Ｑ13はＮＰＮトランジスタ
でカレントミラー回路を構成しており、それぞれのエミ
ッタとＧＮＤ間には抵抗Ｒ11〜Ｒ13が接続され、トラン
ジスタＱ11のコレクタとベースは電流源Ｉinに接続され
ている。またトランジスタＱ13のエミッタには、同じく
カレントミラー回路を構成しているＰＮＰトランジスタ
Ｑ14，Ｑ15の中のトランジスタＱ14のコレクタが接続さ
れている。トランジスタＱ14，Ｑ15のそれぞれのエミッ
タと電源端子３間には抵抗Ｒ14，Ｒ15がそれぞれ接続さ
れ、トランジスタＱ15のコレクタとベースはコントロー
ル電流源ＩC に接続されている。そして、トランジスタ
Ｑ12，Ｑ13ののコレクタより出力電流ＩO1，ＩO2がそれ
ぞれ出力されるようになっている。
ゲイン切り換え回路としては、図６に示すような構成の
ものが知られている（青木英彦著「アナログＩＣの機能
回路設計入門」、ＣＱ出版社発行、第169 〜170 頁参
照）。図６において、Ｑ11〜Ｑ13はＮＰＮトランジスタ
でカレントミラー回路を構成しており、それぞれのエミ
ッタとＧＮＤ間には抵抗Ｒ11〜Ｒ13が接続され、トラン
ジスタＱ11のコレクタとベースは電流源Ｉinに接続され
ている。またトランジスタＱ13のエミッタには、同じく
カレントミラー回路を構成しているＰＮＰトランジスタ
Ｑ14，Ｑ15の中のトランジスタＱ14のコレクタが接続さ
れている。トランジスタＱ14，Ｑ15のそれぞれのエミッ
タと電源端子３間には抵抗Ｒ14，Ｒ15がそれぞれ接続さ
れ、トランジスタＱ15のコレクタとベースはコントロー
ル電流源ＩC に接続されている。そして、トランジスタ
Ｑ12，Ｑ13ののコレクタより出力電流ＩO1，ＩO2がそれ
ぞれ出力されるようになっている。
【０００３】次に、このように構成された電流ゲイン切
り換え回路の動作態様について説明する。この回路は２
つの出力電流ＩO1，ＩO2を取り出し、そのうち一方の出
力電流ＩO2をＯＮ／ＯＦＦするものである。まずコント
ロール電流源ＩC が０のときは、トランジスタＱ14はＯ
ＦＦしているので、トランジスタＱ11〜Ｑ13は通常のカ
レントミラー動作を行い、抵抗Ｒ11，Ｒ12，Ｒ13の値が
等しいとすると、ＩO1＝ＩO2＝Ｉinとなり、出力電流Ｉ
O2はＯＮとなる。一方、コントロール電流源ＩC ＞０の
ときは、トランジスタＱ14，Ｑ15が通常のカレントミラ
ー動作を行い、トランジスタＱ14に電流が流れ、トラン
ジスタＱ14のコレクタ電流が抵抗Ｒ13に流れ込むので、
抵抗Ｒ13での電圧降下が大きくなる。Ｉc の値を適切に
設定しトランジスタＱ13のベース・エミッタ間電圧を０
程度にすることで、トランジスタＱ13はＯＦＦし、ＩO1
＝Ｉin，ＩO2＝０となり、出力電流ＩO2はＯＦＦとな
る。
り換え回路の動作態様について説明する。この回路は２
つの出力電流ＩO1，ＩO2を取り出し、そのうち一方の出
力電流ＩO2をＯＮ／ＯＦＦするものである。まずコント
ロール電流源ＩC が０のときは、トランジスタＱ14はＯ
ＦＦしているので、トランジスタＱ11〜Ｑ13は通常のカ
レントミラー動作を行い、抵抗Ｒ11，Ｒ12，Ｒ13の値が
等しいとすると、ＩO1＝ＩO2＝Ｉinとなり、出力電流Ｉ
O2はＯＮとなる。一方、コントロール電流源ＩC ＞０の
ときは、トランジスタＱ14，Ｑ15が通常のカレントミラ
ー動作を行い、トランジスタＱ14に電流が流れ、トラン
ジスタＱ14のコレクタ電流が抵抗Ｒ13に流れ込むので、
抵抗Ｒ13での電圧降下が大きくなる。Ｉc の値を適切に
設定しトランジスタＱ13のベース・エミッタ間電圧を０
程度にすることで、トランジスタＱ13はＯＦＦし、ＩO1
＝Ｉin，ＩO2＝０となり、出力電流ＩO2はＯＦＦとな
る。
【０００４】次に、上記電流ゲイン切り換え回路の応用
例を図７に示す。この応用例はカレントミラー電流ゲイ
ン切り換えスイッチを複数個並べて構成した電流ゲイン
切り換え回路である。図７において、Ｑ21〜Ｑ23はＮＰ
Ｎトランジスタでカレントミラー回路を構成しており、
それぞれのエミッタとＧＮＤ間には抵抗Ｒ21〜Ｒ23が接
続されている。トランジスタＱ21のコレクタとベースは
入力端子１に接続されており、トランジスタＱ22，Ｑ23
のコレクタは出力端子２に接続されている。トランジス
タＱ23のエミッタはスイッチＳＷの一端に接続され、ス
イッチＳＷの他端は、一端が電源端子３に接続されたコ
ントロール電流源Ｉc の他端に接続されている。
例を図７に示す。この応用例はカレントミラー電流ゲイ
ン切り換えスイッチを複数個並べて構成した電流ゲイン
切り換え回路である。図７において、Ｑ21〜Ｑ23はＮＰ
Ｎトランジスタでカレントミラー回路を構成しており、
それぞれのエミッタとＧＮＤ間には抵抗Ｒ21〜Ｒ23が接
続されている。トランジスタＱ21のコレクタとベースは
入力端子１に接続されており、トランジスタＱ22，Ｑ23
のコレクタは出力端子２に接続されている。トランジス
タＱ23のエミッタはスイッチＳＷの一端に接続され、ス
イッチＳＷの他端は、一端が電源端子３に接続されたコ
ントロール電流源Ｉc の他端に接続されている。
【０００５】この電流ゲイン切り換え回路は、スイッチ
ＳＷ１のＯＮ／ＯＦＦにより、入力端子１に入力される
入力電流を増幅するものであり、例えば、入力電流Ｉin
とし、各トランジスタＱ21〜Ｑ23のエミッタサイズの比
を次式（１）のように設定し、抵抗Ｒ21〜Ｒ23の抵抗値
Ｒ21〜Ｒ23の比を次式（２）のように設定する。 Ｑ21：Ｑ22：Ｑ23＝６：１：５ ・・・・・・・・・・・・・・・（１） Ｒ21：Ｒ22：Ｒ23＝１／６：１：１／５ ・・・・・・・・・・・（２） このように設定し、スイッチＳＷをＯＦＦすると、トラ
ンジスタＱ23はＯＮし、出力電流ＩO ＝Ｉinとなる。ま
た、スイッチＳＷをＯＮすると、トランジスタＱ23はＯ
ＦＦし、ＩO ＝Ｉin／６となる。このようにスイッチＳ
ＷをＯＮ／ＯＦＦすることにより、入力電流を可変増幅
し出力することができる。
ＳＷ１のＯＮ／ＯＦＦにより、入力端子１に入力される
入力電流を増幅するものであり、例えば、入力電流Ｉin
とし、各トランジスタＱ21〜Ｑ23のエミッタサイズの比
を次式（１）のように設定し、抵抗Ｒ21〜Ｒ23の抵抗値
Ｒ21〜Ｒ23の比を次式（２）のように設定する。 Ｑ21：Ｑ22：Ｑ23＝６：１：５ ・・・・・・・・・・・・・・・（１） Ｒ21：Ｒ22：Ｒ23＝１／６：１：１／５ ・・・・・・・・・・・（２） このように設定し、スイッチＳＷをＯＦＦすると、トラ
ンジスタＱ23はＯＮし、出力電流ＩO ＝Ｉinとなる。ま
た、スイッチＳＷをＯＮすると、トランジスタＱ23はＯ
ＦＦし、ＩO ＝Ｉin／６となる。このようにスイッチＳ
ＷをＯＮ／ＯＦＦすることにより、入力電流を可変増幅
し出力することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来技術においては、例えば光磁気ディスク装置のリード
時とライト時でその電流値が数倍変わる光変換電流のよ
うな、電流値の変化が大きい入力電流における入力ダイ
ナミックレンジの改善、且つ出力精度の改善という観点
について考慮がなされていない。例えば、入力電流が10
μＡ程度（リード時の最小電流）と 600μＡ程度（ライ
ト時の最大電流）に変化するとし、出力精度を良くする
ため抵抗Ｒ21での電圧降下が 0.1Ｖ以上になるようにＲ
21を10ＫΩとすると、入力端子１の電圧Ｖinは、入力電
流が10μＡ程度と 600μＡ程度の場合で、ほぼ次式
（３），（４）のようになる。 Ｖin（Ｉin＝10μＡ）＝Ｒ21×Ｉin＋ＶBEQ21 ＝ 0.8Ｖ ・・・・（３） Ｖin（Ｉin＝ 600μＡ）＝Ｒ21×Ｉin＋ＶBEQ21 ＝ 6.7Ｖ ・・・（４） ここでＶinは入力端子１の電圧、Ｉinは入力電流、Ｖ
BEQ21 はトランジスタＱ21のベース・エミッタ間電圧
で、ＶBEQ21 ＝ 0.7Ｖとした。このように、入力電流の
値により抵抗Ｒ21〜Ｒ23での電圧降下により入力ダイナ
ミックレンジが悪くなる。また、抵抗Ｒ21〜Ｒ23をなく
して入力ダイナミックレンジを良くすると、トランジス
タの特性のバラツキにより出力のバラツキが決まるため
出力精度を良くできない。
来技術においては、例えば光磁気ディスク装置のリード
時とライト時でその電流値が数倍変わる光変換電流のよ
うな、電流値の変化が大きい入力電流における入力ダイ
ナミックレンジの改善、且つ出力精度の改善という観点
について考慮がなされていない。例えば、入力電流が10
μＡ程度（リード時の最小電流）と 600μＡ程度（ライ
ト時の最大電流）に変化するとし、出力精度を良くする
ため抵抗Ｒ21での電圧降下が 0.1Ｖ以上になるようにＲ
21を10ＫΩとすると、入力端子１の電圧Ｖinは、入力電
流が10μＡ程度と 600μＡ程度の場合で、ほぼ次式
（３），（４）のようになる。 Ｖin（Ｉin＝10μＡ）＝Ｒ21×Ｉin＋ＶBEQ21 ＝ 0.8Ｖ ・・・・（３） Ｖin（Ｉin＝ 600μＡ）＝Ｒ21×Ｉin＋ＶBEQ21 ＝ 6.7Ｖ ・・・（４） ここでＶinは入力端子１の電圧、Ｉinは入力電流、Ｖ
BEQ21 はトランジスタＱ21のベース・エミッタ間電圧
で、ＶBEQ21 ＝ 0.7Ｖとした。このように、入力電流の
値により抵抗Ｒ21〜Ｒ23での電圧降下により入力ダイナ
ミックレンジが悪くなる。また、抵抗Ｒ21〜Ｒ23をなく
して入力ダイナミックレンジを良くすると、トランジス
タの特性のバラツキにより出力のバラツキが決まるため
出力精度を良くできない。
【０００７】本発明は、従来の電流ゲイン切り換え回路
における上記問題点を解消するためになされたもので、
電流値の変化が大きい入力電流における入力ダイナミッ
クレンジを改善し、且つ出力精度を改善した電流ゲイン
切り換え回路を提供することを目的とする。
における上記問題点を解消するためになされたもので、
電流値の変化が大きい入力電流における入力ダイナミッ
クレンジを改善し、且つ出力精度を改善した電流ゲイン
切り換え回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、カレントミラー回路の出力電流を切り換
えるカレントミラー回路を用いた電流ゲイン切り換え回
路において、入力端子に接続された入力用トランジスタ
と出力端子に直接又はベースを入力端子に接続したトラ
ンジスタを介して接続された出力用トランジスタと入力
用及び出力用トランジスタのエミッタと第１の電源との
間にそれぞれ接続された抵抗とを有するカレントミラー
回路と、コレクタとベースをカレントミラー回路の入力
端子に直接又はコレクタとベースを接続したトランジス
タを介して接続し、エミッタと第１の電源との間に抵抗
をそれぞれ接続した少なくとも１個のゲイン切り換え用
トランジスタと、一端を第２の電源に共通に接続した前
記ゲイン切り換え用トランジスタのそれぞれに対応させ
たコントロール電流源と、該コントロール電流源の他端
に一端を接続し他端をゲイン切り換え用トランジスタの
エミッタに接続した該ゲイン切り換え用トランジスタの
それぞれに対応させたスイッチとで電流ゲイン切り換え
回路を構成する。
め、本発明は、カレントミラー回路の出力電流を切り換
えるカレントミラー回路を用いた電流ゲイン切り換え回
路において、入力端子に接続された入力用トランジスタ
と出力端子に直接又はベースを入力端子に接続したトラ
ンジスタを介して接続された出力用トランジスタと入力
用及び出力用トランジスタのエミッタと第１の電源との
間にそれぞれ接続された抵抗とを有するカレントミラー
回路と、コレクタとベースをカレントミラー回路の入力
端子に直接又はコレクタとベースを接続したトランジス
タを介して接続し、エミッタと第１の電源との間に抵抗
をそれぞれ接続した少なくとも１個のゲイン切り換え用
トランジスタと、一端を第２の電源に共通に接続した前
記ゲイン切り換え用トランジスタのそれぞれに対応させ
たコントロール電流源と、該コントロール電流源の他端
に一端を接続し他端をゲイン切り換え用トランジスタの
エミッタに接続した該ゲイン切り換え用トランジスタの
それぞれに対応させたスイッチとで電流ゲイン切り換え
回路を構成する。
【０００９】このように構成された電流ゲイン切り換え
回路においては、上記カレントミラー回路を構成する入
力用及び出力用トランジスタのエミッタサイズとゲイン
切り換え用トランジスタのエミッタサイズを適切に設定
し、且つ上記入力用及び出力用トランジスタの各エミッ
タと第１の電源との間に接続した抵抗の抵抗値とゲイン
切り換え用トランジスタのエミッタと第１の電源との間
に接続した抵抗の抵抗値を適切に設定することにより、
入力端子へ入力される電流が小さいときにはスイッチを
ＯＮすることによって、ゲイン切り換え用トランジスタ
をＯＦＦし、カレントミラー回路の入力部に流れる電流
を入力電流と同等にし、一方、入力端子へ入力される電
流が小さいときのｎ倍（ｎ＞１）大きいときには、スイ
ッチをＯＦＦすることによって、ゲイン切り換え用トラ
ンジスタをＯＮし、カレントミラー回路の入力部に流れ
る電流を入力電流のｎ分の１にするので、上記カレント
ミラー回路を構成する入力用及び出力用トランジスタの
それぞれのエミッタと第１の電源との間に接続されてい
る抵抗における電圧降下が、入力電流によらず同等の値
になり、入力ダイナミックレンジを改善でき、且つ上記
カレントミラー回路を構成する入力用及び出力用トラン
ジスタのそれぞれのエミッタと一方の電源との間の抵抗
と上記ゲイン切り換え用トランジスタのエミッタと一方
の電源との間の抵抗により、出力精度を良くすることが
できる。
回路においては、上記カレントミラー回路を構成する入
力用及び出力用トランジスタのエミッタサイズとゲイン
切り換え用トランジスタのエミッタサイズを適切に設定
し、且つ上記入力用及び出力用トランジスタの各エミッ
タと第１の電源との間に接続した抵抗の抵抗値とゲイン
切り換え用トランジスタのエミッタと第１の電源との間
に接続した抵抗の抵抗値を適切に設定することにより、
入力端子へ入力される電流が小さいときにはスイッチを
ＯＮすることによって、ゲイン切り換え用トランジスタ
をＯＦＦし、カレントミラー回路の入力部に流れる電流
を入力電流と同等にし、一方、入力端子へ入力される電
流が小さいときのｎ倍（ｎ＞１）大きいときには、スイ
ッチをＯＦＦすることによって、ゲイン切り換え用トラ
ンジスタをＯＮし、カレントミラー回路の入力部に流れ
る電流を入力電流のｎ分の１にするので、上記カレント
ミラー回路を構成する入力用及び出力用トランジスタの
それぞれのエミッタと第１の電源との間に接続されてい
る抵抗における電圧降下が、入力電流によらず同等の値
になり、入力ダイナミックレンジを改善でき、且つ上記
カレントミラー回路を構成する入力用及び出力用トラン
ジスタのそれぞれのエミッタと一方の電源との間の抵抗
と上記ゲイン切り換え用トランジスタのエミッタと一方
の電源との間の抵抗により、出力精度を良くすることが
できる。
【００１０】
【発明の実施の形態】次に、実施の形態について説明す
る。図１は本発明に係る電流ゲイン切り換え回路の第１
の実施の形態を示す回路構成図である。この実施の形態
は次のように構成されている。Ｑ１，Ｑ２はカレントミ
ラー回路を構成しているＮＰＮトランジスタで、カレン
トミラー回路の入力部のトランジスタＱ１のコレクタ及
びベースは入力端子１に接続され、カレントミラー回路
の出力部のトランジスタＱ２のコレクタは出力端子２に
接続され、トランジスタＱ２のベースはＱ１のベースに
接続され、それぞれのエミッタとＧＮＤ間には抵抗Ｒ
１，Ｒ２が接続されている。Ｑ３はＮＰＮトランジスタ
で、コレクタ及びベースは入力端子１に接続され、エミ
ッタ・ＧＮＤ間には抵抗Ｒ３が接続され、更にエミッタ
はスイッチＳＷ１の一端に接続されており、スイッチＳ
Ｗ１の他端は、一端を電源端子３に接続されたコントロ
ール電流源ＩC1の他端に接続されている。
る。図１は本発明に係る電流ゲイン切り換え回路の第１
の実施の形態を示す回路構成図である。この実施の形態
は次のように構成されている。Ｑ１，Ｑ２はカレントミ
ラー回路を構成しているＮＰＮトランジスタで、カレン
トミラー回路の入力部のトランジスタＱ１のコレクタ及
びベースは入力端子１に接続され、カレントミラー回路
の出力部のトランジスタＱ２のコレクタは出力端子２に
接続され、トランジスタＱ２のベースはＱ１のベースに
接続され、それぞれのエミッタとＧＮＤ間には抵抗Ｒ
１，Ｒ２が接続されている。Ｑ３はＮＰＮトランジスタ
で、コレクタ及びベースは入力端子１に接続され、エミ
ッタ・ＧＮＤ間には抵抗Ｒ３が接続され、更にエミッタ
はスイッチＳＷ１の一端に接続されており、スイッチＳ
Ｗ１の他端は、一端を電源端子３に接続されたコントロ
ール電流源ＩC1の他端に接続されている。
【００１１】次に、この実施の形態の動作について説明
する。入力端子１への入力電流がＩ程度とｎ×Ｉ程度で
あるとし、各トランジスタＱ１〜Ｑ３のエミッタサイズ
の比を、次式（５）のように設定し、抵抗Ｒ１〜Ｒ３の
抵抗値Ｒ1 〜Ｒ3 の比を次式（６）のように設定する。 Ｑ１：Ｑ２：Ｑ３＝１：１：（ｎ−１） ・・・・・・・・・・・（５） Ｒ1 ：Ｒ2 ：Ｒ3 ＝１：１：１／（ｎ−１） ・・・・・・・・・（６）
する。入力端子１への入力電流がＩ程度とｎ×Ｉ程度で
あるとし、各トランジスタＱ１〜Ｑ３のエミッタサイズ
の比を、次式（５）のように設定し、抵抗Ｒ１〜Ｒ３の
抵抗値Ｒ1 〜Ｒ3 の比を次式（６）のように設定する。 Ｑ１：Ｑ２：Ｑ３＝１：１：（ｎ−１） ・・・・・・・・・・・（５） Ｒ1 ：Ｒ2 ：Ｒ3 ＝１：１：１／（ｎ−１） ・・・・・・・・・（６）
【００１２】入力電流がＩである場合は、スイッチＳＷ
１をＯＮし、トランジスタＱ３をＯＦＦにする。これに
よりトランジスタＱ１及びＱ２は通常のカレントミラー
動作を行い、出力電流は入力電流Ｉに等しくなる。この
とき入力端子１の電圧Ｖinは、ほぼ次式（７）のように
なる。 Ｖin（Ｉin＝Ｉ）＝Ｒ1 ×Ｉ×ＶBEQ1 ・・・・・・・・・・・・（７） ここでＩinは入力電流、ＶBEQ1はトランジスタＱ１のベ
ース・エミッタ間電圧である。
１をＯＮし、トランジスタＱ３をＯＦＦにする。これに
よりトランジスタＱ１及びＱ２は通常のカレントミラー
動作を行い、出力電流は入力電流Ｉに等しくなる。この
とき入力端子１の電圧Ｖinは、ほぼ次式（７）のように
なる。 Ｖin（Ｉin＝Ｉ）＝Ｒ1 ×Ｉ×ＶBEQ1 ・・・・・・・・・・・・（７） ここでＩinは入力電流、ＶBEQ1はトランジスタＱ１のベ
ース・エミッタ間電圧である。
【００１３】次に、入力電流がｎ×Ｉである場合は、ス
イッチＳＷ１をＯＦＦし、トランジスタＱ３をＯＮにす
る。これによりトランジスタＱ１とＱ３には、１：（ｎ
−１）の比率で電流が流れ込むので、トランジスタＱ１
にはＩ，トランジスタＱ３には（ｎ−１）×Ｉが流れ込
む。トランジスタＱ１及びＱ２は通常のカレントミラー
動作を行うので、出力電流はトランジスタＱ１への入力
電流Ｉに等しくなる。このとき入力端子１の電圧Ｖ
inは、ほぼ次式（８）のようになる。 Ｖin（Ｉin＝ｎ×Ｉ）＝Ｒ1 ×Ｉ×ＶBEQ1 ・・・・・・・・・・（８）
イッチＳＷ１をＯＦＦし、トランジスタＱ３をＯＮにす
る。これによりトランジスタＱ１とＱ３には、１：（ｎ
−１）の比率で電流が流れ込むので、トランジスタＱ１
にはＩ，トランジスタＱ３には（ｎ−１）×Ｉが流れ込
む。トランジスタＱ１及びＱ２は通常のカレントミラー
動作を行うので、出力電流はトランジスタＱ１への入力
電流Ｉに等しくなる。このとき入力端子１の電圧Ｖ
inは、ほぼ次式（８）のようになる。 Ｖin（Ｉin＝ｎ×Ｉ）＝Ｒ1 ×Ｉ×ＶBEQ1 ・・・・・・・・・・（８）
【００１４】このように、（７），（８）式より入力端
子１の電圧は入力電流の大小によらず一定であることに
なる。また、Ｒ1 ×Ｉの値が 0.1Ｖ程度になるようにＲ
1 を決めれば、出力精度も良くなる。よって、入力電流
がＩ程度で変動する場合と、そのｎ×Ｉ程度で変動する
場合でも、出力電流をＩ程度で変動するように電流ゲイ
ンを切り換えることができ、上記のように入力ダイナミ
ックレンジを改善し、且つ出力精度を改善した電流ゲイ
ン切り換え回路を実現できる。
子１の電圧は入力電流の大小によらず一定であることに
なる。また、Ｒ1 ×Ｉの値が 0.1Ｖ程度になるようにＲ
1 を決めれば、出力精度も良くなる。よって、入力電流
がＩ程度で変動する場合と、そのｎ×Ｉ程度で変動する
場合でも、出力電流をＩ程度で変動するように電流ゲイ
ンを切り換えることができ、上記のように入力ダイナミ
ックレンジを改善し、且つ出力精度を改善した電流ゲイ
ン切り換え回路を実現できる。
【００１５】なお、この実施の形態の構成は、当然、各
種の変形、変更が可能である。図２は、図１に示した実
施の形態におけるＮＰＮトランジスタをＰＮＰトランジ
スタに変え、更に電源端子とＧＮＤとに対して逆に接続
して構成した電流ゲイン切り換え回路であり、その動作
は図１に示した実施の形態と同様であり、同様の効果が
得られる。なお、図２においては、図１に示した実施の
形態の構成要素に対応する部材には、全てダッシュを付
して示している。
種の変形、変更が可能である。図２は、図１に示した実
施の形態におけるＮＰＮトランジスタをＰＮＰトランジ
スタに変え、更に電源端子とＧＮＤとに対して逆に接続
して構成した電流ゲイン切り換え回路であり、その動作
は図１に示した実施の形態と同様であり、同様の効果が
得られる。なお、図２においては、図１に示した実施の
形態の構成要素に対応する部材には、全てダッシュを付
して示している。
【００１６】図３は、本発明に係る電流ゲイン切り換え
回路の第２の実施の形態を示す回路構成図である。この
実施の形態は、図１に示した第１の実施の形態における
トランジスタＱ３とスイッチＳＷ１とコントロール電流
源ＩC1で構成する部分を、複数並列に並べて構成したも
のである。Ｑ１，Ｑ２はカレントミラー回路を構成して
いるＮＰＮトランジスタで、カレントミラー回路の入力
部のトランジスタＱ１のコレクタ及びベースは入力端子
１に接続され、カレントミラー回路の出力部のトランジ
スタＱ２のコレクタは出力端子２に接続され、トランジ
スタＱ２のベースはＱ１のベースに接続され、それぞれ
のエミッタ・ＧＮＤ間には抵抗Ｒ１，Ｒ２が接続されて
いる。Ｑ３〜Ｑ５はＮＰＮトランジスタで、それぞれの
コレクタ及びベースは入力端子１に接続され、それぞれ
のエミッタ・ＧＮＤ間には抵抗Ｒ３〜Ｒ５が接続され、
更にそれぞれのエミッタはスイッチＳＷ１〜ＳＷ３の一
端に接続されており、スイッチＳＷ１〜ＳＷ３の他端
は、それぞれ一端を電源端子３に共通に接続されたコン
トロール電流源ＩC1〜ＩC3の他端に接続されている。
回路の第２の実施の形態を示す回路構成図である。この
実施の形態は、図１に示した第１の実施の形態における
トランジスタＱ３とスイッチＳＷ１とコントロール電流
源ＩC1で構成する部分を、複数並列に並べて構成したも
のである。Ｑ１，Ｑ２はカレントミラー回路を構成して
いるＮＰＮトランジスタで、カレントミラー回路の入力
部のトランジスタＱ１のコレクタ及びベースは入力端子
１に接続され、カレントミラー回路の出力部のトランジ
スタＱ２のコレクタは出力端子２に接続され、トランジ
スタＱ２のベースはＱ１のベースに接続され、それぞれ
のエミッタ・ＧＮＤ間には抵抗Ｒ１，Ｒ２が接続されて
いる。Ｑ３〜Ｑ５はＮＰＮトランジスタで、それぞれの
コレクタ及びベースは入力端子１に接続され、それぞれ
のエミッタ・ＧＮＤ間には抵抗Ｒ３〜Ｒ５が接続され、
更にそれぞれのエミッタはスイッチＳＷ１〜ＳＷ３の一
端に接続されており、スイッチＳＷ１〜ＳＷ３の他端
は、それぞれ一端を電源端子３に共通に接続されたコン
トロール電流源ＩC1〜ＩC3の他端に接続されている。
【００１７】次に、この実施の形態の動作について説明
する。入力端子１への入力電流がＩ，３Ｉ，４Ｉ，５Ｉ
・・・程度であるとし、各トランジスタＱ１〜Ｑ５のエ
ミッタサイズの比を次式（９）のように設定し、抵抗Ｒ
１〜Ｒ５の抵抗値Ｒ1 〜Ｒ5の比を次式（10）のように
設定する。 Ｑ１：Ｑ２：Ｑ３：Ｑ４：Ｑ５＝１：１：２：３：４ ・・・・・（９） Ｒ1 ：Ｒ2 ：Ｒ3 ：Ｒ4 ：Ｒ5 ＝１：１：１／２：１／３：１／４ ・・・・・・・（10）
する。入力端子１への入力電流がＩ，３Ｉ，４Ｉ，５Ｉ
・・・程度であるとし、各トランジスタＱ１〜Ｑ５のエ
ミッタサイズの比を次式（９）のように設定し、抵抗Ｒ
１〜Ｒ５の抵抗値Ｒ1 〜Ｒ5の比を次式（10）のように
設定する。 Ｑ１：Ｑ２：Ｑ３：Ｑ４：Ｑ５＝１：１：２：３：４ ・・・・・（９） Ｒ1 ：Ｒ2 ：Ｒ3 ：Ｒ4 ：Ｒ5 ＝１：１：１／２：１／３：１／４ ・・・・・・・（10）
【００１８】入力電流がＩのときは、スイッチＳＷ１〜
ＳＷ３を全てＯＮし、トランジスタＱ３〜Ｑ５をＯＦＦ
にする。これによりトランジスタＱ１及びＱ２は通常の
カレントミラー動作を行い、出力電流は入力電流Ｉに等
しくなる。入力電流が３Ｉのときは、スイッチＳＷ１を
ＯＦＦし、ＳＷ２，ＳＷ３をＯＮして、トランジスタＱ
３をＯＮ、トランジスタＱ４及びトランジスタＱ５をＯ
ＦＦにする。これによりトランジスタＱ１とトランジス
タＱ３には１：２の比率で電流が流れ込むので、トラン
ジスタＱ１にはＩ、トランジスタＱ３には２Ｉが流れ込
む。トランジスタＱ１及びＱ２は通常のカレントミラー
動作を行うので、出力電流はトランジスタＱ１への入力
電流Ｉに等しくなる。
ＳＷ３を全てＯＮし、トランジスタＱ３〜Ｑ５をＯＦＦ
にする。これによりトランジスタＱ１及びＱ２は通常の
カレントミラー動作を行い、出力電流は入力電流Ｉに等
しくなる。入力電流が３Ｉのときは、スイッチＳＷ１を
ＯＦＦし、ＳＷ２，ＳＷ３をＯＮして、トランジスタＱ
３をＯＮ、トランジスタＱ４及びトランジスタＱ５をＯ
ＦＦにする。これによりトランジスタＱ１とトランジス
タＱ３には１：２の比率で電流が流れ込むので、トラン
ジスタＱ１にはＩ、トランジスタＱ３には２Ｉが流れ込
む。トランジスタＱ１及びＱ２は通常のカレントミラー
動作を行うので、出力電流はトランジスタＱ１への入力
電流Ｉに等しくなる。
【００１９】このように、上記設定の場合には各スイッ
チＳＷ１〜ＳＷ３をＯＮ／ＯＦＦすることにより、入力
電流がＩ，３Ｉ，４Ｉ，５Ｉ，６Ｉ，７Ｉ程度で変動す
る各場合において、出力電流をＩ程度で変動するように
電流ゲインを切り換えることができる。よって、上記の
各入力電流に対してトランジスタＱ１へ流れる電流はＩ
程度になるので、入力端子１の電圧Ｖinは上記の各入力
電流に対して、上記（７）式のようになる。つまり、入
力電流がＩ程度で変動する場合、３Ｉ程度で変動する場
合、４Ｉ程度で変動する場合と複数の値になる場合で
も、出力電流をＩ程度で変動するように電流ゲインを切
り換えることができ、上記のように入力ダイナミックレ
ンジを改善し、且つ出力精度を改善した電流ゲイン切り
換え回路を実現できる。
チＳＷ１〜ＳＷ３をＯＮ／ＯＦＦすることにより、入力
電流がＩ，３Ｉ，４Ｉ，５Ｉ，６Ｉ，７Ｉ程度で変動す
る各場合において、出力電流をＩ程度で変動するように
電流ゲインを切り換えることができる。よって、上記の
各入力電流に対してトランジスタＱ１へ流れる電流はＩ
程度になるので、入力端子１の電圧Ｖinは上記の各入力
電流に対して、上記（７）式のようになる。つまり、入
力電流がＩ程度で変動する場合、３Ｉ程度で変動する場
合、４Ｉ程度で変動する場合と複数の値になる場合で
も、出力電流をＩ程度で変動するように電流ゲインを切
り換えることができ、上記のように入力ダイナミックレ
ンジを改善し、且つ出力精度を改善した電流ゲイン切り
換え回路を実現できる。
【００２０】なお、この第２の実施の形態の構成におい
ても、当然、各種の変形、変更が可能である。図４は、
図３に示した実施の形態におけるＮＰＮトランジスタを
ＰＮＰトランジスタに変え、更に電源端子とＧＮＤとに
対して逆に接続して構成した電流ゲイン切り換え回路で
あり、その動作は図３に示した実施の形態と同様であ
り、同様の効果が得られる。なお、図４においては、図
３に示した実施の形態の構成要素に対応する部材には全
てダッシュを付して示している。
ても、当然、各種の変形、変更が可能である。図４は、
図３に示した実施の形態におけるＮＰＮトランジスタを
ＰＮＰトランジスタに変え、更に電源端子とＧＮＤとに
対して逆に接続して構成した電流ゲイン切り換え回路で
あり、その動作は図３に示した実施の形態と同様であ
り、同様の効果が得られる。なお、図４においては、図
３に示した実施の形態の構成要素に対応する部材には全
てダッシュを付して示している。
【００２１】図５は、本発明に係る電流ゲイン切り換え
回路の第３の実施の形態を示す回路構成図である。この
実施の形態は、図１に示した第１の実施の形態における
カレントミラー回路をウイルソン形式のカレントミラー
回路にするものである。Ｑ６，Ｑ７，Ｑ８はウイルソン
形式のカレントミラー回路を構成しているＮＰＮトラン
ジスタで、トランジスタＱ６のコレクタは入力端子１に
接続され、ベースはトランジスタＱ７のコレクタ及びベ
ースに接続され、トランジスタＱ７のコレクタ及びベー
スはトランジスタＱ８のエミッタに接続され、トランジ
スタＱ６，Ｑ７のエミッタ・ＧＮＤ間にはそれぞれ抵抗
Ｒ６，Ｒ７が接続されている。トランジスタＱ８のベー
スは入力端子１に接続され、コレクタは出力端子２に接
続されている。トランジスタＱ９，Ｑ10はＮＰＮトラン
ジスタで、トランジスタＱ10のコレクタ及びベースは入
力端子１に接続され、エミッタはトランジスタＱ９のコ
レクタ及びベースに接続され、トランジスタＱ９のエミ
ッタ・ＧＮＤ間には抵抗Ｒ８が接続され、更にエミッタ
はスイッチＳＷ１の一端に接続されており、スイッチＳ
Ｗ１の他端は、一端を電源端子３に接続したコントロー
ル電流源ＩC1の他端に接続されている。
回路の第３の実施の形態を示す回路構成図である。この
実施の形態は、図１に示した第１の実施の形態における
カレントミラー回路をウイルソン形式のカレントミラー
回路にするものである。Ｑ６，Ｑ７，Ｑ８はウイルソン
形式のカレントミラー回路を構成しているＮＰＮトラン
ジスタで、トランジスタＱ６のコレクタは入力端子１に
接続され、ベースはトランジスタＱ７のコレクタ及びベ
ースに接続され、トランジスタＱ７のコレクタ及びベー
スはトランジスタＱ８のエミッタに接続され、トランジ
スタＱ６，Ｑ７のエミッタ・ＧＮＤ間にはそれぞれ抵抗
Ｒ６，Ｒ７が接続されている。トランジスタＱ８のベー
スは入力端子１に接続され、コレクタは出力端子２に接
続されている。トランジスタＱ９，Ｑ10はＮＰＮトラン
ジスタで、トランジスタＱ10のコレクタ及びベースは入
力端子１に接続され、エミッタはトランジスタＱ９のコ
レクタ及びベースに接続され、トランジスタＱ９のエミ
ッタ・ＧＮＤ間には抵抗Ｒ８が接続され、更にエミッタ
はスイッチＳＷ１の一端に接続されており、スイッチＳ
Ｗ１の他端は、一端を電源端子３に接続したコントロー
ル電流源ＩC1の他端に接続されている。
【００２２】次に、この実施の形態の動作について説明
する。入力端子１への入力電流がＩ程度とｎ×Ｉ程度で
あるとし、各トランジスタＱ６〜Ｑ10のエミッタサイズ
の比を次式（11）のように設定し、抵抗Ｒ６〜Ｒ８の抵
抗値Ｒ6 〜Ｒ8 の比を次式（12）のように設定する。 Ｑ６：Ｑ７：Ｑ８：Ｑ９：Ｑ10＝１：１：（ｎ−１）：（ｎ−１） ・・・・・・・（11） Ｒ6 ：Ｒ7 ：Ｒ8 ＝１：１：１／（ｎ−１） ・・・・・・・・・（12）
する。入力端子１への入力電流がＩ程度とｎ×Ｉ程度で
あるとし、各トランジスタＱ６〜Ｑ10のエミッタサイズ
の比を次式（11）のように設定し、抵抗Ｒ６〜Ｒ８の抵
抗値Ｒ6 〜Ｒ8 の比を次式（12）のように設定する。 Ｑ６：Ｑ７：Ｑ８：Ｑ９：Ｑ10＝１：１：（ｎ−１）：（ｎ−１） ・・・・・・・（11） Ｒ6 ：Ｒ7 ：Ｒ8 ＝１：１：１／（ｎ−１） ・・・・・・・・・（12）
【００２３】入力電流がＩである場合は、スイッチＳＷ
１をＯＮし、トランジスタＱ９をＯＦＦにする。これに
よりトランジスタＱ６，Ｑ７及びＱ８は通常のカレント
ミラー動作を行い、出力電流は入力電流Ｉに等しくな
る。このとき入力端子１の電圧は、ほぼ次式（13）のよ
うになる。 Ｖin（Ｉin＝Ｉ）＝Ｒ6 ×Ｉ＋ＶBEQ6＋ＶBEQ8 ・・・・・・・・（13） ここでＶinは入力端子１の電圧、Ｉinは入力電流、Ｖ
BEQ6，ＶBEQ8はトランジスタＱ６，Ｑ８のベース・エミ
ッタ間電圧である。
１をＯＮし、トランジスタＱ９をＯＦＦにする。これに
よりトランジスタＱ６，Ｑ７及びＱ８は通常のカレント
ミラー動作を行い、出力電流は入力電流Ｉに等しくな
る。このとき入力端子１の電圧は、ほぼ次式（13）のよ
うになる。 Ｖin（Ｉin＝Ｉ）＝Ｒ6 ×Ｉ＋ＶBEQ6＋ＶBEQ8 ・・・・・・・・（13） ここでＶinは入力端子１の電圧、Ｉinは入力電流、Ｖ
BEQ6，ＶBEQ8はトランジスタＱ６，Ｑ８のベース・エミ
ッタ間電圧である。
【００２４】次に、入力電流がｎ×Ｉである場合は、ス
イッチＳＷ１をＯＦＦし、トランジスタＱ９をＯＮにす
る。これによりトランジスタＱ６とＱ10には、１：（ｎ
−１）の比率で電流が流れ込むので、トランジスタＱ６
にはＩ，トランジスタＱ10には（ｎ−１）×Ｉが流れ込
む。トランジスタＱ６，Ｑ７及びＱ８は通常のカレント
ミラー動作を行うので、出力電流はトランジスタＱ６へ
の入力電流Ｉに等しくなる。このとき入力端子１の電圧
は、ほぼ次式（14）のようになる。 Ｖin（Ｉin＝ｎ×Ｉ）＝Ｒ6 ×Ｉ＋ＶBEQ6＋ＶBEQ8 ・・・・・・（14） このように、（13），（14）式より入力端子１の電圧は
入力電流の大小によらず一定であることになる。また、
Ｒ6 ×Ｉの値が 0.1Ｖ程度になるようにＲ6 を決めれ
ば、出力精度も良くなる。
イッチＳＷ１をＯＦＦし、トランジスタＱ９をＯＮにす
る。これによりトランジスタＱ６とＱ10には、１：（ｎ
−１）の比率で電流が流れ込むので、トランジスタＱ６
にはＩ，トランジスタＱ10には（ｎ−１）×Ｉが流れ込
む。トランジスタＱ６，Ｑ７及びＱ８は通常のカレント
ミラー動作を行うので、出力電流はトランジスタＱ６へ
の入力電流Ｉに等しくなる。このとき入力端子１の電圧
は、ほぼ次式（14）のようになる。 Ｖin（Ｉin＝ｎ×Ｉ）＝Ｒ6 ×Ｉ＋ＶBEQ6＋ＶBEQ8 ・・・・・・（14） このように、（13），（14）式より入力端子１の電圧は
入力電流の大小によらず一定であることになる。また、
Ｒ6 ×Ｉの値が 0.1Ｖ程度になるようにＲ6 を決めれ
ば、出力精度も良くなる。
【００２５】よって、特にトランジスタのβが小さく、
高精度の出力精度が必要であり、入力電流がＩ程度で変
動する場合とそのｎ倍のｎ×Ｉ程度で変動する場合とに
変わるときには、上記のような回路構成により、それぞ
れの入力電流において出力電流をＩ程度で変動するよう
に、電流ゲインを切り換えることができ、入力電流の値
に大小による入力ダイナミックレンジの悪化のない、高
出力精度の電流ゲイン切り換え回路を実現できる。
高精度の出力精度が必要であり、入力電流がＩ程度で変
動する場合とそのｎ倍のｎ×Ｉ程度で変動する場合とに
変わるときには、上記のような回路構成により、それぞ
れの入力電流において出力電流をＩ程度で変動するよう
に、電流ゲインを切り換えることができ、入力電流の値
に大小による入力ダイナミックレンジの悪化のない、高
出力精度の電流ゲイン切り換え回路を実現できる。
【００２６】なお、この第３の実施の形態の構成におい
ても、当然、各種の変形、変更が可能である。例えば図
５に示した実施の形態におけるＮＰＮトランジスタをＰ
ＮＰトランジスタに変え、更に電源端子とＧＮＤとに対
して逆に接続して構成した電流ゲイン切り換え回路とす
ることができる。この場合の動作は図５に示した実施の
形態と同様であり、同様の効果が得られる。
ても、当然、各種の変形、変更が可能である。例えば図
５に示した実施の形態におけるＮＰＮトランジスタをＰ
ＮＰトランジスタに変え、更に電源端子とＧＮＤとに対
して逆に接続して構成した電流ゲイン切り換え回路とす
ることができる。この場合の動作は図５に示した実施の
形態と同様であり、同様の効果が得られる。
【００２７】
【発明の効果】以上実施の形態に基づいて詳細に説明し
たように、本発明によれば、電流値の変化が大きい入力
電流における入力ダイナミックレンジを改善し、且つ出
力精度を改善した電流ゲイン切り換え回路を提供するこ
とができる。
たように、本発明によれば、電流値の変化が大きい入力
電流における入力ダイナミックレンジを改善し、且つ出
力精度を改善した電流ゲイン切り換え回路を提供するこ
とができる。
【図１】本発明に係る電流ゲイン切り換え回路の第１の
実施の形態を示す回路構成図である。
実施の形態を示す回路構成図である。
【図２】図１に示した第１の実施の形態の変形例を示す
回路構成図である。
回路構成図である。
【図３】本発明の第２の実施の形態を示す回路構成図で
ある。
ある。
【図４】図３に示した第２の実施の形態の変形例を示す
回路構成図である。
回路構成図である。
【図５】本発明の第３の実施の形態を示す回路構成図で
ある。
ある。
【図６】従来の電流ゲイン切り換え回路の構成例を示す
回路構成図である。
回路構成図である。
【図７】従来の電流ゲイン切り換え回路の他の構成例を
示す回路構成図である。
示す回路構成図である。
１，１′ 入力端子 ２，２′ 出力端子 ３，３′ 電源端子 ＩC1，ＩC2，ＩC3，ＩC1′，ＩC2′，ＩC3′ コントロ
ール電流源 ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ１′，ＳＷ２′，ＳＷ
３′ スイッチ
ール電流源 ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ１′，ＳＷ２′，ＳＷ
３′ スイッチ
Claims (1)
- 【請求項１】 カレントミラー回路の出力電流を切り換
えるカレントミラー回路を用いた電流ゲイン切り換え回
路において、入力端子に接続された入力用トランジスタ
と出力端子に直接又はベースを入力端子に接続したトラ
ンジスタを介して接続された出力用トランジスタと入力
用及び出力用トランジスタのエミッタと第１の電源との
間にそれぞれ接続された抵抗とを有するカレントミラー
回路と、コレクタとベースをカレントミラー回路の入力
端子に直接又はコレクタとベースを接続したトランジス
タを介して接続し、エミッタと第１の電源との間に抵抗
をそれぞれ接続した少なくとも１個のゲイン切り換え用
トランジスタと、一端を第２の電源に共通に接続した前
記ゲイン切り換え用トランジスタのそれぞれに対応させ
たコントロール電流源と、該コントロール電流源の他端
に一端を接続し他端をゲイン切り換え用トランジスタの
エミッタに接続した該ゲイン切り換え用トランジスタの
それぞれに対応させたスイッチとを有する電流ゲイン切
り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7309723A JPH09130165A (ja) | 1995-11-06 | 1995-11-06 | 電流ゲイン切り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7309723A JPH09130165A (ja) | 1995-11-06 | 1995-11-06 | 電流ゲイン切り換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130165A true JPH09130165A (ja) | 1997-05-16 |
Family
ID=17996529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7309723A Withdrawn JPH09130165A (ja) | 1995-11-06 | 1995-11-06 | 電流ゲイン切り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015159730A1 (ja) * | 2014-04-16 | 2017-04-13 | ソニー株式会社 | 撮像素子、ゲイン制御方法、プログラム、および電子機器 |
-
1995
- 1995-11-06 JP JP7309723A patent/JPH09130165A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015159730A1 (ja) * | 2014-04-16 | 2017-04-13 | ソニー株式会社 | 撮像素子、ゲイン制御方法、プログラム、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08102628A (ja) | 差動増幅回路 | |
| JPH05121973A (ja) | 増幅器 | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| WO1999048206A2 (en) | Bicmos switch circuit | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPH09130165A (ja) | 電流ゲイン切り換え回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JP3322600B2 (ja) | 電流調整回路 | |
| US6265909B1 (en) | Three-valued switching circuit | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JP3415221B2 (ja) | 電流増幅回路 | |
| JP2000004136A (ja) | ゲイン切り換え増幅回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2002108464A (ja) | 定電流回路 | |
| JP3590167B2 (ja) | 低電圧差動増幅回路 | |
| JP2706146B2 (ja) | 半導体集積回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2961909B2 (ja) | バッファアンプ | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| EP1086530A1 (en) | Minimal headroom, minimal area multi-terminal current steering circuits | |
| JPH0399505A (ja) | 電圧制御可変利得増幅器 | |
| JPH07154163A (ja) | 差動増幅回路 | |
| JPH06260925A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |