JP7562371B2

JP7562371B2 - ランプ信号出力回路、光電変換装置、撮像システム

Info

Publication number: JP7562371B2
Application number: JP2020181148A
Authority: JP
Inventors: 誠一郎酒井; 和男山崎; 弘明亀山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2020-10-29
Filing date: 2020-10-29
Publication date: 2024-10-07
Anticipated expiration: 2040-10-29
Also published as: US11552647B2; US20220140838A1; JP2022071983A

Description

本発明は、ランプ信号出力回路、このランプ信号出力回路を備えた光電変換装置、撮像システムに関する。

特許文献１には、単位時間当たり第１の変化量で電位が変化する第１のランプ信号と、単位時間当たり第１の変化量よりも大きい第２の変化量で電位が変化する第２のランプ信号とを出力するランプ信号出力回路が記載されている。

特開２０１７－１７５５６５号公報

特許文献１では、第１の変化量で電位が変化する第１のランプ信号を生成するトランジスタのゲートと、第１の変化量よりも変化量の大きい第２の変化量で電位が変化する第２のランプ信号を生成するトランジスタのゲートが共通のバイアス線で接続されている。このとき、第２のランプ信号によりバイアス線電圧が変動し、その変動が共通のバイアス線を用いている第１のランプ信号のリニアリティを低下させる。

本発明は上述した課題に鑑みて、複数のランプ信号が発生するランプ信号出力回路においてランプ信号のリニアリティを改善することを目的とする。

本発明の一つの側面は、ランプ信号出力回路であって電流源から電流が供給される第一の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第一の配線から第二の配線を分岐させる分岐点と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、第二の電流源トランジスタに接続された第二のランプ信号生成部と、前記第一の配線の電圧を保持する第一のサンプルホールド容量と、前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備え、前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、前記第二の配線は前記第二の電流源トランジスタのゲートと接続されることを特徴とする。本発明のその他の側面は、ランプ信号出力回路であって電流源から電流が供給される第一の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第一の配線から第二の配線を分岐させる分岐点と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、前記第二の配線は前記第二の電流源トランジスタのゲートと接続され、前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする。

本発明の更に他の側面は、ランプ信号出力回路であって、第一の電流源からの電流が供給される第一の基準電流源トランジスタと、第二の電流源からの電流が供給される第二の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第一の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、前記第一の配線の電圧を保持する第一のサンプルホールド容量と、前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備えることを特徴とする。本発明の更に他の側面は、ランプ信号出力回路であって、第一の電流源からの電流が供給される第一の基準電流源トランジスタと、第二の電流源からの電流が供給される第二の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第一の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする。

本発明の更に他の側面は、他の半導体基板に積層するための半導体基板であって、電流源からの電流が供給される第一の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第一の配線から第二の配線を分岐させる分岐点と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、第二の電流源トランジスタに接続された第二のランプ信号生成部と、前記第一の配線の電圧を保持する第一のサンプルホールド容量と、前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備え、前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、前記第二の配線は前記第二の電流源トランジスタのゲートと接続されることを特徴とする。本発明の更に他の側面は、他の半導体基板に積層するための半導体基板であって、電流源からの電流が供給される第一の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第一の配線から第二の配線を分岐させる分岐点と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、前記第二の配線は前記第二の電流源トランジスタのゲートと接続され、前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする。

本発明の更に他の側面は、他の半導体基板に積層するための半導体基板であって、第一の電流源からの電流が供給される第一の基準電流源トランジスタと、第二の電流源からの電流が供給される第二の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第二の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、前記第一の配線の電圧を保持する第一のサンプルホールド容量と、前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備えることを特徴とする。本発明の更に他の側面は、他の半導体基板に積層するための半導体基板であって、第一の電流源からの電流が供給される第一の基準電流源トランジスタと、第二の電流源からの電流が供給される第二の基準電流源トランジスタと、前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、前記第二の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする。

本発明によれば、複数のランプ信号が発生するランプ信号出力回路においてランプ信号のリニアリティを改善することができる。

第一の実施形態に係るランプ信号出力回路を備えた光電変換装置の概略図である。第一の実施形態に係るランプ信号出力回路を備えた光電変換装置の画素回路の構成例である。第一の実施形態に係るランプ信号出力回路を備えた光電変換装置の列回路の構成例である。第一の実施形態に係るランプ信号出力回路を備えた光電変換装置の画素信号読み出し動作のタイミング図である。第一の実施形態に係るランプ信号出力回路を備えた光電変換装置のランプ信号出力回路の構成例である。第一の実施形態に係るランプ信号出力回路を備えた光電変換装置の列回路の構成例である。第二の実施形態に係るランプ信号出力回路を備えた光電変換装置のランプ信号出力回路の構成例である。第三の実施形態に係るランプ信号出力回路を備えた光電変換装置のランプ信号出力回路の構成例である。第四の実施形態に係るランプ信号出力回路を備えた光電変換装置のランプ信号出力回路の構成例である。第五の実施形態に係るランプ信号出力回路を備えた光電変換装置のランプ信号出力回路の構成例である。第五の実施形態に係るランプ信号出力回路を備えた光電変換装置のＶＲＡＭＰ＿Ｌ信号生成箇所の構成例である。第五の実施形態に係るランプ信号出力回路を備えた光電変換装置のランプ信号出力回路の動作タイミング図である。積層構造の光電変換装置の概略図である。第六の実施形態に係る光電変換システムの構成を示す図である。第七の実施形態に係る移動体の構成、動作を示す図である。

以下、図面を参照しながら各実施例を説明する。

以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（ＴｉｍｅＯｆＦｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

なお、以下に述べる実施形態に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位は適宜変更される。

例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、導電型の変更に伴って、実施例中の説明に対し逆転させるようにすればよい。また、以下に述べる実施例中に記載される半導体領域の導電型についても一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施例中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、半導体領域の電位は適宜変更される。

（第一の実施形態）
本発明の第一の実施形態による光電変換装置およびその駆動方法について、図１から図６を用いて説明する。

（光電変換装置の全体構成）
本実施形態の光電変換装置は、図１に示すように画素１０１と、垂直出力線１０２と、画素電流源１０３と、列回路１０４と、ランプ信号出力回路１０５と、カウンタ回路１０６とを有している。さらに、水平走査回路１０７と、水平出力線１０８と、信号処理回路１０９と、垂直走査回路１１０と、タイミング生成部１１１とを有している。

光電変換装置の画素領域では複数の画素１０１が複数行及び複数列にわたって行列状に配されている。図１においては、画素１０１を４行４列の計１６個として図示しているが、画素領域を構成する画素１０１の数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千行×数千列の画素１０１で画素領域を構成してもよく、１行又は１列に並べた複数の画素１０１で画素領域を構成してもよい。

画素１０１は光電変換により電荷を生成する光電変換素子を含み、光電変換素子で発生した電荷を電圧信号に変換して垂直出力線１０２に出力する。

画素電流源１０３は、垂直出力線１０２に電気的に接続され、垂直出力線１０２に電流を供給する。なお、画素電流源１０３は一定の電流量を流す形態に限定されず、電流量を変化させても良い。

列回路１０４は画素１０１からなる画素領域の各列に対応して設けられ、列方向に並ぶ画素１０１にそれぞれ接続され、これら画素１０１に共通の信号線をなしている。画素１０１の出力信号は垂直出力線１０２を介して列回路１０４に入力される。列回路１０４は画素出力信号を増幅し、アナログデジタル変換（ＡＤ変換）を行う。

ランプ信号出力回路１０５は、列回路１０４で行うＡＤ変換に使用する、ランプ信号を生成する。ランプ信号は時間に対して一定の変化率で電位が変化する信号である。ランプ信号出力回路１０５は傾きの異なるランプ信号を複数出力することができる。詳細は後述する。

カウンタ回路１０６は、列回路１０４で行うＡＤ変換に使用する、カウント信号ＣＮＴを出力する。カウント信号ＣＮＴはランプ信号出力回路１０５のランプ信号が時間に依存した変化を開始した時から、図示のクロックパルス供給部から供給されるクロックパルス信号ＣＬＫを計数した信号である。

列回路１０４でＡＤ変換された信号は水平走査回路１０７により、水平出力線１０８、信号処理回路１０９を介して撮像装置の外部に列毎に順次出力される。信号処理回路１０９は画素１０１から読み出された画素信号を保持するメモリ等を含み得る。

垂直走査回路１１０は、画素１０１を行ごとに選択し、駆動を行う。

タイミング生成部１１１は、垂直走査回路１１０、水平走査回路１０７、列回路１０４、ランプ信号出力回路１０５、カウンタ回路１０６に駆動信号を供給する。

（画素の構成）
本実施形態による画素１０１の構成について説明する。

図２は、第一の実施形態に係る画素の等価回路の構成例である。それぞれの画素１０１は、光電変換部２０１を有する。さらに、転送ＭＯＳトランジスタ２０２、フローティングディフュージョン部（以下ＦＤ）２０３、増幅ＭＯＳトランジスタ２０４、選択ＭＯＳトランジスタ２０５、リセットＭＯＳトランジスタ２０６を含んで構成される。

各素子の機能と電気的な接続関係について説明する。

画素１０１において、光電変換部２０１は入射光を電荷に変換し、信号電荷として蓄積する。ここでは光電変換部２０１の例としてフォトダイオードを示している。

転送ＭＯＳトランジスタ２０２は光電変換部２０１に蓄積された電荷をＦＤ２０３に転送する。

選択ＭＯＳトランジスタ２０５がオンされると、増幅ＭＯＳトランジスタ２０４は、ＦＤ２０３に転送された電荷に基づいて信号を増幅して垂直出力線１０２に出力する。

リセットＭＯＳトランジスタ２０６はＦＤ２０３および光電変換部２０１の電位をリセットする。

転送ＭＯＳトランジスタ２０２、リセットＭＯＳトランジスタ２０６、選択ＭＯＳトランジスタ２０５のゲートはそれぞれ垂直走査回路１１０に接続され、制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬにより制御される。

（列回路の構成）
図３は、本実施形態に係る列回路１０４の回路構成の一例である。

列回路１０４のそれぞれは列アンプ３０１、比較器３０３、ランプ信号切り替え回路３０４、メモリ３０５を含んで構成される。

各素子の機能と電気的な接続関係について説明する。

画素１０１から出力された画素出力信号ＰＩＸＯＵＴが垂直出力線１０２を介して列アンプ３０１に入力される。

列アンプ３０１は画素出力信号ＰＩＸＯＵＴを増幅し、比較器３０３へ出力する。列アンプ３０１は増幅器ＡＭＰ、入力容量Ｃ０、帰還容量Ｃｆ１、Ｃｆ２、Ｃｆ３、Ｃｆ４、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５を含む。列アンプ３０１のゲインは増幅器ＡＭＰの帰還経路上のアクティブな帰還容量Ｃｆの容量値と入力容量Ｃ０の容量値の比で決まるため、スイッチＳＷ１～４のオン・オフを切り替えることによって列アンプ３０１のゲインを変更できる。

比較器３０３の一方の入力端子には、図２のランプ信号出力回路１０５から供給されたランプ信号がランプ信号切り替え回路３０４の選択結果に応じて入力される。ランプ信号切り替え回路３０４の動作に関する詳細は後述する。比較器３０３の他方の入力端子には列アンプ３０１の出力値ＡＭＰＯＵＴが入力される。比較器３０３は列アンプ３０１から入力される列アンプ出力信号ＡＭＰＯＵＴと、ランプ信号出力回路１０５から供給される信号ＶＲＡＭＰとを比較し、その大小関係によってローレベル、ハイレベルの２値のいずれかを出力する。具体的には、信号ＶＲＡＭＰの電圧が信号ＡＭＰＯＵＴの電圧より低い時にはローレベル、高い時にはハイレベルを出力する。

カウンタ回路１０６はランプ信号出力回路１０５の信号ＶＲＡＭＰが時間に依存した変化を開始した時から、不図示のクロックパルス供給部から供給されるクロックパルス信号ＣＬＫを計数したカウント信号ＣＮＴを出力する。即ち、カウンタ回路１０６はクロックパルス信号ＣＬＫを信号ＶＲＡＭＰの電位の変化と並行して計数し、カウント信号ＣＮＴを生成して出力する。カウント信号ＣＮＴは、各列のＮメモリ３０５Ａ、Ｓメモリ３０５Ｂに共通して供給される。

Ｎメモリ３０５Ａ、Ｓメモリ３０５Ｂは、比較器３０３から供給される出力ＣＯＭＰＯＵＴの信号値がローレベルからハイレベルに変化した時にカウンタ回路１０６から供給されたカウント信号ＣＮＴを保持する。Ｎメモリ３０５ＡにはＦＤ２０３のリセットレベルの信号（以下、Ｎ信号）をＡＤ変換したデジタル信号が保持される。Ｓメモリ３０５Ｂには光電変換部２０１の信号をＦＤ２０３のＮ信号に重畳した信号（以下、Ｓ信号）をＡＤ変換したデジタル信号が保持される。

判定値メモリ３０５Ｃには、ランプ信号ＶＲＡＭＰにより生成された基準信号ＶＲＥＦと列アンプ３０１の出力とを比較器３０３で判定した結果（以下、Ｊ信号）が保持される。Ｊ信号はランプ信号切り替え回路３０４にも入力される。

Ｎメモリ３０５Ａ、Ｓメモリ３０５Ｂ、判定値メモリ３０５Ｃのそれぞれに保持された信号は、水平走査回路１０７からの制御信号によって水平出力線１０８を介して信号処理回路１０９へ出力される。そして、信号処理回路１０９においてＳ信号からＮ信号が差し引かれ、ノイズ成分が除去された信号が出力される。信号処理回路１０９の処理に関する詳細は後述する。

（画素信号読み出し動作）
図４に、本実施形態の光電変換装置の画素信号読み出し動作のタイミングチャートの一例を示す。各駆動パルスのタイミング、画素出力電圧、列アンプ出力電圧、ランプ信号を模式的に示している。

時刻ｔ４００に選択パルスＰＳＥＬをＨレベルとし、画素信号ＰＩＸＯＵＴを出力させる画素１０１の行を選択する。このときリセットパルスＰＲＥＳをＨレベルとし、ＦＤ２０３の電位をリセットしている。

時刻ｔ４０１に、リセットパルスＰＲＥＳをＬレベルとする。静定時に出力される画素信号ＰＩＸＯＵＴを画素基準信号と表記する。画素基準信号は画素１０１が有するノイズ成分を含む信号である。

時刻ｔ４０２に、Ｃ０リセットパルスＰＣ０ＲをＨレベルからＬレベルに変え、増幅器ＡＭＰ、入力容量Ｃ０のリセットを解除する。これにより、入力容量Ｃ０にはＣ０リセットパルスＰＣ０ＲをＬレベルとした時の画素基準信号の電位に基づく電荷が保持され、列アンプ３０１は列アンプ出力信号ＡＭＰＯＵＴを出力する。

時刻ｔ４０３に、比較器リセットパルスＣＯＭＰＲＥＳをＨレベルとし、その後Ｌレベルとする。比較器リセットパルスＣＯＭＰＲＥＳは比較器のリセットを行い初期化するためのものであり、タイミング生成部１１１から出力される。

時刻ｔ４０４から時刻ｔ４０６までの間、ランプ信号出力回路１０５は、ランプ信号ＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈのそれぞれの電位を時間に依存して初期値から上昇させていく。ランプ信号出力回路１０５の詳細な動作は後述する。なお、ランプ信号出力回路１０５は傾きの異なる複数のランプ信号を出力し、列回路１０４に入力することができる。傾きが小さいＶＲＡＭＰ＿Ｌ、傾きが大きいＶＲＡＭＰ＿Ｈ、さらに傾きが大きいＶＲＡＭＰ＿Ｊである。ここではＶＲＡＭＰ＿Ｌのみをランプ信号切り替え回路３０４を介して比較器３０３に入力する。ＶＲＡＭＰ＿Ｈよりも、単位時間当たりのランプ信号の電位変化量が小さいランプ信号ＶＲＡＭＰ＿Ｌを参照電圧として使用することで、分解能の高いＡＤ変換を行うことができる。これらの駆動はタイミング生成部１１１からランプ信号出力回路１０５及びランプ信号切り替え回路３０４に制御信号を送ることにより実現される。

時刻ｔ４０４にランプ信号ＶＲＡＭＰ＿Ｌの電位変化が開始するとともに、カウンタ回路１０６はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のＮメモリ３０５Ａに供給する。

時刻ｔ４０５に、信号ＶＲＡＭＰ＿Ｌの電圧が列アンプ出力信号ＡＭＰＯＵＴを上回り、比較器３０３が出力するＣＯＭＰＯＵＴの信号値が変化する。この時のカウント信号ＣＮＴの信号値をＮメモリ３０５Ａが保持する。Ｎメモリ３０５Ａが保持したこのカウント信号ＣＮＴの信号値が、Ｎ信号をＡＤ変換した値である。

時刻ｔ４０６に、ランプ信号ＶＲＡＭＰ＿Ｌ及びＶＲＡＭＰ＿Ｈの時間に依存した電位変化を停止し、時刻ｔ４００の状態にリセットする。カウンタ回路１０６はクロックパルス信号の計数を止め、カウント信号ＣＮＴを初期値に戻す。

時刻ｔ４０７で、転送パルスＰＴＸをＨｉにし、時刻ｔ４０８で転送パルスＰＴＸをＬｏとする。これにより、光電変換部２０１で入射光を光電変換して生成した信号電荷がＦＤ２０３に転送される。増幅ＭＯＳトランジスタ２０４は、ＦＤ２０３の電位に基づく信号を出力する。この増幅ＭＯＳトランジスタ２０４の出力信号が選択ＭＯＳトランジスタ２０５を介して垂直出力線１０２に出力される。このときの画素信号ＰＩＸＯＵＴを、画像信号と表記する。

列アンプ３０１は、画素基準信号と画素信号ＰＩＸＯＵＴとの差分の電位を反転増幅した列アンプ出力信号ＡＭＰＯＵＴを出力する。列アンプ出力信号ＡＭＰＯＵＴは比較器３０３の入力端子の一方に入力される。

時刻ｔ４０９から時刻ｔ４１１の期間に、比較器３０３の入力端子のもう一方にランプ信号ＶＲＡＭＰ＿Ｊが入力される。ランプ信号ＶＲＡＭＰ＿Ｊはランプ信号出力回路１０５によって生成され、ランプ信号切り替え回路３０４を介して比較器３０３に入力される。

時刻ｔ４０９から時刻ｔ４１０まで、ランプ信号出力回路１０５により、ランプ信号ＶＲＡＭＰ＿Ｊの電位を時間に依存して初期値から上昇させていく。

時刻ｔ４１０で、ランプ信号ＶＲＡＭＰ＿Ｊの電位変化を止める。時刻ｔ４１０でのランプ信号ＶＲＡＭＰ＿Ｊの電圧が基準電圧ＶＲＥＦ１となる。

時刻ｔ４１０から時刻ｔ４１１までの期間、比較器３０３は基準電圧ＶＲＥＦ１と列アンプ出力信号ＡＭＰＯＵＴを比較する。列アンプ出力信号ＡＭＰＯＵＴの電圧が基準電圧ＶＲＥＦ１よりも低い際には比較器３０３の出力であるＣＯＭＰＯＵＴがＨレベル（＝１）となる。出力ＣＯＭＰＯＵＴはランプ信号切り替え回路３０４にも入力されており、ランプ信号切り替え回路３０４はランプ信号ＶＲＡＭＰ＿Ｌを選択して比較器３０３の入力端子に入力する。

列アンプ出力信号ＡＭＰＯＵＴの電圧が基準電圧ＶＲＥＦよりも高い際には、比較器３０３の出力であるＣＯＭＰＯＵＴはＬレベル（＝０）となる。ランプ信号切り替え回路３０４はランプ信号ＶＲＡＭＰ＿Ｈを選択して比較器３０３の入力端子に入力する。

時刻ｔ４１０から時刻ｔ４１１までの期間、比較器３０３の出力の値を判定値Ｊとし、ランプ信号切り替え回路３０４に入力するとともに、判定値メモリ３０５Ｃにも保持する。

時刻ｔ４１１にランプ信号ＶＲＡＭＰ＿Ｈ及びＶＲＡＭＰ＿Ｌのどちらの信号をＳ信号ＡＤ変換期間に使用するかの判定を終了し、ランプ信号ＶＲＡＭＰ＿Ｊの電位をリセットする。

時刻ｔ４１２から時刻ｔ４１４まで、ランプ信号出力回路１０５は、ランプ信号ＶＲＡＭＰ＿Ｌ、及びＶＲＡＭＰ＿Ｈを時間に依存して電位を初期値から上昇させていく。各列回路１０４がＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈのどちらを比較器３０３に入力するかは、時刻ｔ４１０からｔ４１１の間のＣＯＭＰＯＵＴの値に応じて決定される。

図４の場合、時刻ｔ４１０から時刻ｔ４１１の間の列アンプ出力信号ＡＭＰＯＵＴは基準電圧ＶＲＥＦ１よりも大きいので、相対的に傾きの大きいランプ信号ＶＲＡＭＰ＿Ｈが選択されている。

時刻ｔ４１２のランプ信号ＶＲＡＭＰ＿Ｈの電位変化開始とともに、カウンタ回路１０６はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のＳメモリ３０５Ｂに供給する。

時刻ｔ４１３に、信号ＶＲＡＭＰ＿Ｈの電圧が列アンプ出力信号ＡＭＰＯＵＴを上回り、比較器３０３が出力するＣＯＭＰＯＵＴの信号値が変化する。この時のカウント信号ＣＮＴの信号値をＳメモリ３０５Ｂが保持する。この時にＳメモリ３０５Ｂが保持したカウント信号ＣＮＴの信号値が、Ｓ信号をＡＤ変換した値である。

時刻ｔ４１４に、ランプ信号ＶＲＡＭＰ＿Ｌ、ランプ信号ＶＲＡＭＰ＿Ｈの時間に依存した電位変化を停止し、時刻ｔ４００の状態にリセットする。カウンタ回路１０６はクロックパルス信号の計数を止め、そしてカウント信号ＣＮＴを初期値に戻す。

時刻ｔ４１５から、水平走査回路１０７により、列回路１０４を順次動作させる。これにより、Ｎメモリ３０５Ａ、Ｓメモリ３０５Ｂ、判定値メモリ３０５Ｃに保持された信号は水平出力線１０８を介して信号処理回路１０９に送られる。そして、演算処理が行われた後、光電変換装置の外部に出力される。

信号処理回路１０９では、Ｓ信号からＮ信号を差し引いた差動信号レベル（光成分）が算出される。なお、Ｓ信号―Ｎ信号演算の前に、Ｓ信号のＡＤ変換時に選択したランプ信号によって、ＡＤ変換結果の補正処理を行う。

ここで、ＡＤ変換結果の補正処理について説明する。例えば、ランプ信号ＶＲＡＭＰ＿Ｈの傾きがランプ信号ＶＲＡＭＰ＿Ｌの傾きの４倍である場合、カウント信号ＣＮＴ１カウントに対応する信号振幅はランプ信号ＶＲＡＭＰ＿Ｈが４倍広くなる。そこで、信号の電位レベルに対するデジタル出力を合わせるために、ランプ信号ＶＲＡＭＰ＿ＨにてＡＤ変換されたカウント値をデジタルゲインで４倍する処理を行う。信号処理回路１０９に入力されたＳ信号は、判定値Ｊ＝０であれば、ランプ信号ＶＲＡＭＰ＿Ｈが選択されたため、Ｓ信号を４倍する処理を行い、判定値Ｊ＝１であれば、ランプ信号ＶＲＡＭＰ＿Ｌが選択されたため、４倍する処理は行わない。

なお、判定値Ｊを求めるための基準電圧ＶＲＥＦ１のレベルは任意に設定可能であるが、例えば、ランプ信号ＶＲＡＭＰ＿Ｈの傾きがランプ信号ＶＲＡＭＰ＿Ｌの傾きの４倍である場合、ＡＤ変換したい出力信号振幅の１／４に設定すると良い。より具体的には、ＡＤ変換したい出力信号の振幅が１［Ｖ］であった場合、基準電圧ＶＲＥＦ１を振幅０．２５［Ｖ］相当に設定する。ＡＤ変換時のカウンタを１２ビットとし、４０９５までカウントする構成としたとき、ランプ信号ＶＲＡＭＰ＿Ｌは４０９５カウントで振幅０．２５［Ｖ］となるよう制御する。そして、ランプ信号ＶＲＡＭＰ＿Ｈは４０９５カウントで振幅１［Ｖ］となるよう制御する。このような構成でＡＤ変換を行った場合の補正処理後の結果は、０．２５［Ｖ］以下の小振幅である低輝度出力は０から４０９５まで１カウント刻みで出力結果が得られる。また、０．２５［Ｖ］より大きく１［Ｖ］以下の大振幅である高輝度の出力は４０９６から１６３８０まで４カウント刻みで出力結果が得られる。このように、高輝度出力の分解能は低輝度出力の分解能より粗くなるものの、１４ビット相当のカウントまで高速にＡＤ変換を行うことができる。図５はランプ信号出力回路１０５の回路構成の一例を示す回路図である。以下に回路を構成する各素子の機能と電気的な接続関係について説明する。

図５において、ランプ信号出力回路１０５は、電流源５００、カレントミラーＰＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」と記載する場合もある）５０１、５０２、５０３、５０４を有する。さらに、積分容量５０５、５０６、リセット用ＮＭＯＳトランジスタ５０７、５０８、ランプ電流供給スイッチ５０９、５１０、５１１を含んで構成される。

ランプ電流供給スイッチ５０９は制御パルスＰ＿ＲＡＭＰ＿ＥＮ＿ＬをＨレベルにするとオンになる。同様にランプ電流供給スイッチ５１０は制御パルスＰ＿ＲＡＭＰ＿ＥＮ＿Ｈで制御され、ランプ電流供給スイッチ５１１は制御パルスＰ＿ＲＡＭＰ＿ＥＮ＿Ｊで制御される。リセット用ＮＭＯＳトランジスタ５０７、５０８は共に制御パルスＰ＿ＲＡＭＰ＿ＲＥＳをＨレベルとするとオンになり、それぞれＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈの電位をリセットする。

ＰＭＯＳトランジスタ５０１は電流源５００から基準電流が供給される基準電流源トランジスタである。ＰＭＯＳトランジスタ５０２、５０３、５０４のそれぞれは、ＰＭＯＳトランジスタ５０１とのトランジスタサイズ比に比例した電流を出力する電流源トランジスタである。

本実施形態においては、ＰＭＯＳトランジスタ５０１、５０２、５０３、５０４のサイズ比は例えば１：１：４：８とする。ＰＭＯＳトランジスタ５０２が出力する電流をＩ＿ＲＡＭＰ＿Ｌ、ＰＭＯＳトランジスタ５０３が出力する電流をＩ＿ＲＡＭＰ＿Ｈ、ＰＭＯＳトランジスタ５０４が出力する電流をＩ＿ＲＡＭＰ＿Ｊとする。ランプ電流供給スイッチ５０９、５１０、５１１をオンすることで、ＰＭＯＳトランジスタ５０２、５０３、５０４が出力する電流が、積分容量５０５、５０６を充電し、時間に依存して電位が変化するランプ信号が発生する。つまり積分容量５０５、５０６が本実施形態に係るランプ信号生成部である。

ＰＭＯＳトランジスタ５０２が生成するランプ信号をＶＲＡＭＰ＿Ｌ、ＰＭＯＳトランジスタ５０３が生成するランプ信号をＶＲＡＭＰ＿Ｈ、ＰＭＯＳトランジスタ５０４が生成するランプ信号をＶＲＡＭＰ＿Ｊとする。積分容量５０５、５０６の容量が等しいとする。Ｉ＿ＲＡＭＰ＿Ｌ、Ｉ＿ＲＡＭＰＭ＿Ｈ、Ｉ＿ＲＡＭＰ＿Ｊの比が１：４：８のため、ＶＲＡＭＰ＿Ｈの単位時間当たりの電位変化量はＶＲＡＭＰ＿Ｌの４倍となり、ＶＲＡＭＰ＿Ｊの単位時間当たりの電位変化量はＶＲＡＭＰ＿Ｌの８倍となる。

ＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈは図４記載のタイミングチャートの時刻ｔ４０４～４０６、時刻ｔ４１２～ｔ４１５の期間、両方同時に発生させられる。時刻ｔ４０４～４０６の期間ではＰ＿ＲＡＭＰ＿ＲＥＳをＬレベルとし、Ｐ＿ＲＡＭＰ＿Ｌ＿ＥＮ、Ｐ＿ＲＡＭＰ＿Ｈ＿ＥＮをＨレベルとすることで、ランプ信号ＶＲＡＭＰ＿Ｌ、ランプ信号ＶＲＡＭＰ＿Ｈのそれぞれが発生する。このとき、ランプ信号ＶＲＡＭＰ＿Ｌを用いてＮ信号のＡＤ変換を行う。時刻ｔ４０６でＰ＿ＲＡＭＰ＿ＲＥＳをＨレベルとし、Ｐ＿ＲＡＭＰ＿Ｌ＿ＥＮ、Ｐ＿ＲＡＭＰ＿Ｈ＿ＥＮをＬレベルとすることで、ランプ信号ＶＲＡＭＰ＿Ｌの時間に依存した電位変化は停止する。時刻ｔ４１２～ｔ４１５の期間は時刻ｔ４１０から時刻ｔ４１１の判定結果に応じてＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈのどちらかの信号を用いてＳ信号のＡＤ変換を行う。具体的にはＰ＿ＲＡＭＰ＿Ｌ＿ＥＮ、Ｐ＿ＲＡＭＰ＿Ｈ＿ＥＮをＨレベルとすることで、ランプ信号ＶＲＡＭＰ＿Ｌ、及びＶＲＡＭＰ＿Ｈの電位を上昇させる。時刻ｔ４１４にＰ＿ＲＡＭＰ＿ＲＥＳをＨレベルとし、Ｐ＿ＲＡＭＰ＿Ｌ＿ＥＮ、Ｐ＿ＲＡＭＰ＿Ｈ＿ＥＮをＬレベルとすることで、ランプ信号ＶＲＡＭＰ＿Ｌ、ランプ信号ＶＲＡＭＰ＿Ｈの時間に依存した電位変化を停止させる。

単位時間当たりの電位変化量が大きいランプ信号ＶＲＡＭＰ＿ＨはＰＭＯＳトランジスタ５０３のゲートドレイン容量などを介してＰＭＯＳトランジスタ５０３のゲートに接続しているバイアス線Ｎ２の電位を変動させる。この変動がバイアス線Ｎ１にまで伝わると、バイアス線Ｎ１の電位が変動し、ＰＭＯＳトランジスタ５０２が出力する電流Ｉ＿ＲＡＭＰ＿Ｌが変動する。これによって精度が求められる低輝度信号のＡＤ変換に用いられるランプ信号ＶＲＡＭＰ＿Ｌのリニアリティが低下し、画質の低下が生じる。本実施形態ではバイアス線Ｎ１とバイアス線Ｎ２とを基準電流トランジスタ付近で分離させている。言い換えれば、基準電流源ＰＭＯＳトランジスタ５０１と電流源ＰＭＯＳトランジスタ５０２との間に、バイアス線Ｎ１とバイアス線Ｎ２とが分岐する分岐部（分岐点）５２７が存在する。そのため、バイアス線Ｎ２はＰＭＯＳトランジスタ５０２を介することなくＰＭＯＳトランジスタ５０３に接続される。このような構成では、バイアス線Ｎ２の電位が変動しても、寄生抵抗や規制容量によって変動が低減されることや電流源によって変動が抑えられることによって、バイアス線Ｎ１の電位変動を抑制することができる。よって従来技術と比べＰＭＯＳトランジスタ５０２が出力する電流Ｉ＿ＲＡＭＰ＿Ｌの変動を抑制することができ、ランプ信号ＶＲＡＭＰ＿Ｌのリニアリティを改善することができる。

ここまで比較器３０３での判定結果に基づきランプ信号切り替え回路３０４がランプ信号ＶＲＡＭＰ＿Ｌかランプ信号ＶＲＡＭＰ＿Ｈのどちらかを選択して比較器３０３に入力する動作の説明を行った。しかし、本実施形態は図６に示すように、列アンプ一つに対して２つの比較器を備え一方の比較器に一方のランプ信号を入力し、他方の比較器に他方のランプ信号を入力する構成であってもよい。

図６において、比較器３０３Ａの一方の入力端子にはランプ信号ＶＲＡＭＰ＿Ｌが入力され、他方の入力端子には列アンプ出力が入力される。比較器３０３Ａはランプ信号ＶＲＡＭＰ＿Ｌと列アンプ出力を比較し、前述のＡＤ変換動作と同様にＮ信号のデジタル値をＮ＿Ｌメモリ３０５Ｄに書き込み、Ｓ信号のデジタル値をＳ＿Ｌメモリ３０５Ｅに書き込む。比較器３０３Ｂの一方の入力端子にはランプ信号ＶＲＡＭＰ＿Ｈが入力され、他方の入力端子には列アンプ出力が入力される。比較器３０３Ｂはランプ信号ＶＲＡＭＰ＿Ｈと列アンプ出力を比較し、前述のＡＤ変換動作と同様にＮ信号のデジタル値をＮ＿Ｈメモリ３０５Ｆに書き込み、Ｓ信号のデジタル値をＳ＿Ｈメモリ３０５Ｇに書き込む。

Ｎ＿Ｌメモリ３０５Ｄ、Ｓ＿Ｌメモリ３０５Ｅ、Ｎ＿Ｈメモリ３０５Ｆ、Ｓ＿Ｈメモリ３０５Ｇに保持された信号は水平走査回路１０７からの制御信号によって水平出力線１０８を介して信号処理回路１０９へ出力される。信号処理回路１０９においてＳ＿Ｌ信号からＮ＿Ｌ信号を引き算し、差分Ｓ＿Ｌ信号を生成する。同様にＳ＿Ｈ信号からＮ＿Ｈ信号を引き算し、差分Ｓ＿Ｈ信号を生成する。ノイズ除去後の差分Ｓ＿Ｌ信号と差分Ｓ＿Ｈ信号を合成し、低ノイズの画像を得ることができる。各列に比較器やメモリが２つ必要なため、回路規模は大きくなるが、レベル判定動作は不要となり、ＡＤ変換の高速化を図ることも可能である。

また、ここまでの説明ではＶ＿ＲＡＭＰ＿Ｌ、Ｖ＿ＲＡＭＰ＿Ｈ、Ｖ＿ＲＡＭＰ＿Ｊの単位時間当たりの電位変化量がそれぞれ異なっている。しかし、例えばＰＭＯＳトランジスタ５０１、５０２、５０３、５０４のサイズを揃え、各ランプ信号の時間当たりの電位変化量を同じにした場合も、本実施形態によってバイアス線電圧の変動を低減し、ランプ信号のリニアリティを改善することができる。例えば、複数の列回路１０４のうちの一部の列回路１０４の比較器３０３に本実施形態で説明したランプ信号ＶＲＡＭＰ＿Ｌの配線を接続する。他の一部の列回路１０４の比較器３０３に本実施形態で説明したランプ信号ＶＲＡＭＰ＿Ｈの配線を接続する。この時、ランプ信号ＶＲＡＭＰ＿Ｌ，ＶＲＡＭＰ＿Ｈの傾きは前述したように同じである。このように接続することによって、ランプ信号出力回路１０５の駆動負荷（トランジスタ５０２、５０３、５０４の駆動負荷）を低減することができる。また、隣り合う列回路１０４の一方の比較器３０３にランプ信号ＶＲＡＭＰ＿Ｌの配線を接続し、他方の比較器３０３にランプ信号ＶＲＡＭＰ＿Ｈの配線を接続するようにしても良い。このように接続することによって、一方の比較器３０３から生じるノイズ（出力ＣＯＭＰＯＵＴの反転時に生じる貫通電流ノイズ等）が、他方の比較器３０３に伝搬することを低減することができる。

（第二の実施形態）
図７に本発明の第二の実施形態のランプ信号出力回路を示す。

図７において図５のランプ信号出力回路と共通する構成については同一の符号を付して詳細な説明は省略し、以下に図７の回路における図５の回路との違いを説明する。図７に示すランプ信号出力回路は電流源５１２、カレントミラーＰＭＯＳトランジスタ５１３を有する。

ＰＭＯＳトランジスタ５１３には電流源５１２から基準電流が供給され、ＰＭＯＳトランジスタ５０３のゲートとＰＭＯＳトランジスタ５１３のゲートはバイアス線Ｎ２で接続されている。ＰＭＯＳトランジスタ５１３はＰＭＯＳトランジスタ５０１とは別のカレントミラー回路を構成している。

本実施形態ではバイアス線Ｎ１とバイアス線Ｎ２は別々のカレントミラー回路で構成されており、共通インピーダンスが存在しない。そのため、ランプ信号ＶＲＡＭＰ＿Ｈによりバイアス線Ｎ２の電位が変動してもバイアス線Ｎ１の電位が変動せず、ＰＭＯＳトランジスタ５０２が出力する電流Ｉ＿ＲＡＭＰ＿Ｌの変動を抑制することができる。すなわち、ランプ信号ＶＲＡＭＰ＿Ｌのリニアリティを改善することができる。

（第三の実施形態）
図８に本発明の第三の実施形態のランプ信号出力回路を示す。

図８において図５のランプ信号出力回路と共通する構成については同一の符号を付して詳細な説明は省略し、以下に図８の回路における図５の回路との違いを説明する。

図８に示すランプ信号出力回路はサンプルホールド容量５１４、５１５、サンプルホールドスイッチ５１６、５１７を有する。

図５のランプ信号出力回路との違いはバイアス線Ｎ１がサンプルホールドスイッチ５１６とサンプルホールド容量５１４を有し、バイアス線Ｎ２がサンプルホールドスイッチ５１７とサンプルホールド容量５１５を有することである。各バイアス線でサンプルホールドスイッチをオフし、ホールド容量にバイアス電圧を保持することで、電流源５００及びＰＭＯＳトランジスタ５０１で発生するノイズがランプ信号に影響を与えなくなるため、低ノイズ化が可能となる。

バイアス線電位のホールドは毎行読み出し動作時に行っても良いし、１フレーム毎でも良い。

また、本実施形態ではバイアス線Ｎ１とバイアス線Ｎ２はサンプルホールドスイッチ５１６、５１７により切り離されており、ランプ信号ＶＲＡＭＰ＿Ｈによりバイアス線Ｎ２の電位が変動してもバイアス線Ｎ１の電位が変動しない。そのため、ＰＭＯＳトランジスタ５０２が出力する電流Ｉ＿ＲＡＭＰ＿Ｌの変動を抑制することができ、ランプ信号ＶＲＡＭＰ＿Ｌのリニアリティを改善することができる。

（第四の実施形態）
図９に本発明の第四の実施形態のランプ信号出力回路を示す。

図９において図８のランプ信号出力回路と共通する構成については同一の符号を付して詳細な説明は省略し、以下に図９の回路における図８の回路との違いを説明する。

図９に示すランプ信号出力回路はＰＭＯＳトランジスタ５１８、５１９、５２０、５２２、５２４、基準電流源５２１、５２３を有する。

図８のランプ信号出力回路との違いはＰＭＯＳトランジスタ５０２、５０３、５０４の出力側にゲート接地のＰＭＯＳトランジスタ（ゲート接地トランジスタ）５１８、５１９、５２０が配置されていることである。ＰＭＯＳトランジスタ５１８、５２０のゲートは共通のゲート接地線Ｎ３に接続されており、ゲート接地線Ｎ３の電位は基準電流源５２１とＰＭＯＳトランジスタ５２２により決められている。同様にＰＭＯＳトランジスタ５１９のゲート接地線Ｎ４の電位は基準電流源５２３とＰＭＯＳトランジスタ５２４により決められている。ゲート接地の電位はＰＭＯＳトランジスタ５０２、５０３、５０４が飽和領域で動作するように設定される。ランプ信号ＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｊの電圧が直接ＰＭＯＳトランジスタ５０２、５０３、５０４のドレイン電圧を変動させないようにする効果がある。

本実施形態ではゲート接地のＰＭＯＳトランジスタ５１９が配置されていることで、ＶＲＡＭＰ＿Ｈによるバイアス線Ｎ２の電位変動を抑えることができる。その代わりに単位時間当たりの電位変化量が大きいランプ信号ＶＲＡＭＰ＿ＨはＰＭＯＳトランジスタ５１９のゲートドレイン容量などを介してＰＭＯＳトランジスタ５１９のゲートに接続しているゲート接地線Ｎ４の電位を変動させる。この変動がゲート接地線Ｎ３にまで伝わると、ゲート接地線Ｎ３の電位が変動し、ＰＭＯＳトランジスタ５０２のドレイン電圧が変動する。ＰＭＯＳトランジスタ５０２は飽和領域で動作しているとしても、ドレイン電圧が変動すると、チャネル長変調などの影響により、多少の電流変動が生じる。ＰＭＯＳトランジスタ５０２が出力する電流Ｉ＿ＲＡＭＰ＿Ｌが変動すると、精度が求められる低輝度信号のＡＤ変換に用いられるランプ信号ＶＲＡＭＰ＿Ｌのリニアリティが低下し、画質の低下が生じる。

本実施形態ではゲート接地線Ｎ３とゲート接地線Ｎ４を独立配線することで、ゲート接地線Ｎ４の電位が変動してもゲート接地線Ｎ３の電位は変動しない。これにより、ＰＭＯＳトランジスタ５０２のドレイン電圧は一定が保たれるため、Ｉ＿ＲＡＭＰ＿Ｌが変動することはなく、ランプ信号ＶＲＡＭＰ＿Ｌ信号のリニアリティを改善することができる。

（第五の実施形態）
図１０に本発明の第五の実施形態のランプ信号出力回路を示す。

図１０において図９のランプ信号出力回路と共通する構成については同一の符号を付して詳細な説明は省略し、以下に図１０の回路における図９の回路との違いを説明する。

図１０に示すランプ信号出力回路は終端抵抗５２５、５２６を有する。

本実施形態のランプ信号出力回路は積分容量の代わりに終端抵抗５２５、５２６が配置されており、矢印を示したＰＭＯＳトランジスタサイズを可変とすることでランプ信号を出力する。破線で囲ったＰＭＯＳトランジスタ５０２、５０３、スイッチ５０９をランプ信号ＶＲＡＭＰ＿Ｌの生成箇所１０００とする。

図１１にランプ信号ＶＲＡＭＰ＿Ｌの生成箇所の詳細を示す。

本実施形態のランプ信号出力回路はＮ＋１個のスイッチ５０９によって電流を制御することができる。スイッチ５０９のゲートに入力する信号をＳＷ［Ｎ］とする。ランプ信号はＮ＋１個のＰＭＯＳトランジスタ５０２が出力する合計電流と終端抵抗５２５の抵抗値Ｒの積に従った値となる。

図１２にＳＷ［Ｎ］の駆動タイミングとランプ信号を示す。０番目のスイッチ５０９からＮ番目のスイッチ５０９まで順次、一定の間隔でスイッチをオンする制御をおこなうことで、一定の勾配で電位が変化するランプ信号を生成することができる。

ランプ信号生成方法は異なるが、本実施形態の効果は第四の実施形態と同じく、ゲート接地のＰＭＯＳトランジスタ５１９が配置されていることで、ランプ信号ＶＲＡＭＰ＿Ｈによるバイアス線Ｎ２の電位変動を抑えられることである。その代わりに単位時間当たりの電位変化量が大きいランプ信号ＶＲＡＭＰ＿Ｈは、ＰＭＯＳトランジスタ５１９のゲートドレイン容量などを介してＰＭＯＳトランジスタ５１９のゲートに接続しているゲート接地線Ｎ４の電位を変動させる。この変動がゲート接地線Ｎ３にまで伝わると、ゲート接地線Ｎ３の電位が変動し、ＰＭＯＳトランジスタ５０２のドレイン電圧が変動する。ＰＭＯＳトランジスタ５０２は飽和領域で動作しているとしても、ドレイン電圧が変動すると、チャネル長変調などの影響により、多少の電流変動が生じる。ＰＭＯＳトランジスタ５０２が出力する電流Ｉ＿ＲＡＭＰ＿Ｌが変動すると、精度が求められる低輝度信号のＡＤ変換に用いられるランプ信号ＶＲＡＭＰ＿Ｌのリニアリティが低下し、画質の低下が生じる。

本実施形態ではゲート接地線Ｎ３とゲート接地線Ｎ４を独立配線することで、ゲート接地線Ｎ４の電位が変動してもゲート接地線Ｎ３の電位は変動しない。これにより、ＰＭＯＳトランジスタ５０２のドレイン電圧は一定が保たれるため、電流Ｉ＿ＲＡＭＰ＿Ｌが変動することはなく、ランプ信号ＶＲＡＭＰ＿Ｌ信号のリニアリティを改善することができる。

以上、第一の実施形態から第五の実施形態までを、図１の光電変換装置の概略図等を用いて説明した。

本発明の各実施形態における回路は、一枚の半導体基板に形成しても、図１３に示す様に２つ以上の半導体基板に配置して、それらの基板を貼り合わせた積層構造にしてもよい。図１３には第１半導体基板２００１と第２半導体基板２００２の２枚の基板からなる積層構造を示したが、例えば回路を分割するか、回路や機能を追加するなどして３枚以上の基板からなる積層構造にしてもよい。

（第六の実施形態）
本実施形態による光電変換システムについて、図１４を用いて説明する。図１４は、本実施形態による光電変換システムの概略構成を示すブロック図である。

上記第一の実施形態から～第五の実施形態で述べた光電変換装置（撮像装置）は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１４に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を含む。さらにレンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置（撮像装置）であって、レンズ１００２により結像された光学像を電気信号に変換する。

光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

更に光電変換システムは、各種演算を行い、デジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。光電変換システムは、この画像データを用いて、画像を生成する。

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

（第七の実施形態）
本実施形態の光電変換システム及び移動体について、図１５を用いて説明する。図１５は、本実施形態の光電変換システム及び移動体の構成を示す図である。

図１５（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、光電変換システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）やＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御部ＥＣＵ３３０が接続されている。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御部ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム３００で撮像する。図１５（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置３２０が、光電変換システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記各実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。

また、図１４に示した第六実施形態と図１５に示した第七実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものである。本発明の光電変換装置を適用可能な光電変換システムは図１４及び図１５に示した構成に限定されるものではない。

なお、上記各実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

５００電流源
５０１基準電流源トランジスタ
５０２第一の電流源トランジスタ
５０３第二の電流源トランジスタ

Claims

電流源から電流が供給される第一の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第一の配線から第二の配線を分岐させる分岐点と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
第二の電流源トランジスタに接続された第二のランプ信号生成部と、
前記第一の配線の電圧を保持する第一のサンプルホールド容量と、
前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備え、
前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、
前記第二の配線は前記第二の電流源トランジスタのゲートと接続されることを特徴とする、ランプ信号出力回路。
電流源から電流が供給される第一の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第一の配線から第二の配線を分岐させる分岐点と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、
前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、
前記第二の配線は前記第二の電流源トランジスタのゲートと接続され、
前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする、ランプ信号出力回路。
第一の電流源からの電流が供給される第一の基準電流源トランジスタと、
第二の電流源からの電流が供給される第二の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第二の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、
前記第一の配線の電圧を保持する第一のサンプルホールド容量と、
前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備えることを特徴とする、ランプ信号出力回路。
第一の電流源からの電流が供給される第一の基準電流源トランジスタと、
第二の電流源からの電流が供給される第二の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第二の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、
前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする、ランプ信号出力回路。
前記第一の配線の電圧を保持する第一のサンプルホールド容量と、
前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備えることを特徴とする請求項２または請求項４に記載のランプ信号出力回路。
前記第二のランプ信号生成部が生成するランプ信号の単位時間当たりの電位変化量は、
前記第一のランプ信号生成部が生成するランプ信号の単位時間当たりの電位変化量より大きいことを特徴とする請求項１乃至請求項５のいずれか一項に記載のランプ信号出力回路。
前記第一の電流源トランジスタに接続された第一のゲート接地トランジスタと、
前記第二の電流源トランジスタに接続された第二のゲート接地トランジスタと、
前記第一のゲート接地トランジスタのゲートに接続する第一のゲート接地線と、
前記第二のゲート接地トランジスタのゲートに接続する第二のゲート接地線と、を備え、
前記第一の基準電流源トランジスタと前記第一の電流源トランジスタとの間で、前記第一のゲート接地線と前記第二のゲート接地線とのそれぞれが独立した配線を有することを特徴とする、請求項１乃至請求項６のいずれか一項に記載のランプ信号出力回路。
前記第一の電流源トランジスタのサイズと、
前記第二の電流源トランジスタのサイズと、が互いに異なることを特徴とする請求項１乃至請求項７のいずれか一項に記載のランプ信号出力回路。
前記第一の電流源トランジスタは複数のトランジスタを有し、
前記複数のトランジスタのうちオンされているトランジスタの数が変化することでトランジスタのサイズが変化することを特徴とする請求項１乃至請求項８のいずれか一項に記載のランプ信号出力回路。
第一のランプ信号と第二のランプ信号とを出力することを特徴とする請求項１乃至請求項９のいずれか一項に記載のランプ信号出力回路。
請求項１０記載のランプ信号出力回路と、
複数の画素と、
前記複数の画素から出力される信号と前記ランプ信号出力回路から出力されるランプ信号とを比較する比較器と、を備えることを特徴とする光電変換装置。
前記比較器は
前記第一のランプ信号が入力される第一の比較器と
前記第二のランプ信号が入力される第二の比較器と、を含むことを特徴とする請求項１１記載の光電変換装置。
前記複数の画素が配された第一の半導体基板と、前記ランプ信号出力回路が配された第二の半導体基板と、を含む複数の半導体基板を積層して構成されることを特徴とする、請求項１１又は請求項１２に記載の光電変換装置。
請求項１１乃至請求項１３のいずれか一項に記載の光電変換装置と、
前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
請求項１１乃至１３のいずれか１項に記載の光電変換装置を備える移動体であって、
前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
他の半導体基板に積層するための半導体基板であって、
電流源から電流が供給される第一の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第一の配線から第二の配線を分岐させる分岐点と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
第二の電流源トランジスタに接続された第二のランプ信号生成部と、
前記第一の配線の電圧を保持する第一のサンプルホールド容量と、
前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備え、
前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、
前記第二の配線は前記第二の電流源トランジスタのゲートと接続されることを特徴とする半導体基板。
他の半導体基板に積層するための半導体基板であって、
電流源から電流が供給される第一の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第一の配線から第二の配線を分岐させる分岐点と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、
前記分岐点は前記第一の基準電流源トランジスタの前記ゲートと前記第一の電流源トランジスタの前記ゲートとの間に位置し、
前記第二の配線は前記第二の電流源トランジスタのゲートと接続され、
前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする半導体基板。
他の半導体基板に積層するための半導体基板であって、
第一の電流源からの電流が供給される第一の基準電流源トランジスタと、
第二の電流源からの電流が供給される第二の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第二の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、
前記第一の配線の電圧を保持する第一のサンプルホールド容量と、
前記第二の配線の電圧を保持する第二のサンプルホールド容量と、を備えることを特徴とする半導体基板。
他の半導体基板に積層するための半導体基板であって、
第一の電流源からの電流が供給される第一の基準電流源トランジスタと、
第二の電流源からの電流が供給される第二の基準電流源トランジスタと、
前記第一の基準電流源トランジスタのゲートと第一の電流源トランジスタのゲートとを接続する第一の配線と、
前記第二の基準電流源トランジスタのゲートと第二の電流源トランジスタのゲートとを接続する第二の配線と、
前記第一の電流源トランジスタに接続された第一のランプ信号生成部と、
前記第二の電流源トランジスタに接続された第二のランプ信号生成部と、を備え、
前記第一の基準電流源トランジスタと前記第一の配線との接続関係を、前記第二の配線と独立して制御するスイッチを有することを特徴とする半導体基板。