[go: up one dir, main page]

WO2014174672A1 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2014174672A1
WO2014174672A1 PCT/JP2013/062423 JP2013062423W WO2014174672A1 WO 2014174672 A1 WO2014174672 A1 WO 2014174672A1 JP 2013062423 W JP2013062423 W JP 2013062423W WO 2014174672 A1 WO2014174672 A1 WO 2014174672A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
metal
fin
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/062423
Other languages
English (en)
French (fr)
Inventor
舛岡　富士雄
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Priority to PCT/JP2013/062423 priority Critical patent/WO2014174672A1/ja
Priority to JP2014521766A priority patent/JP5670603B1/ja
Publication of WO2014174672A1 publication Critical patent/WO2014174672A1/ja
Priority to US14/755,317 priority patent/US9768267B2/en
Anticipated expiration legal-status Critical
Priority to US15/672,549 priority patent/US9842902B1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Definitions

  • the present invention relates to a semiconductor device manufacturing method and a semiconductor device.
  • Semiconductor integrated circuits in particular, integrated circuits using MOS transistors, are becoming increasingly highly integrated.
  • MOS transistors used therein have been miniaturized to the nano region.
  • As the miniaturization of MOS transistors progresses there is a problem that it is difficult to suppress the leakage current, and the area occupied by the circuit cannot be easily reduced due to a request for securing a necessary amount of current.
  • SGT Surrounding Gate Transistor
  • the post-process after forming the metal gate must always be a manufacturing process that considers metal contamination by the metal gate.
  • Non-patent Document 1 a metal gate last process for creating a metal gate after a high temperature process is used in an actual product in order to achieve both a metal gate process and a high temperature process.
  • an interlayer insulating film is deposited, then the polysilicon gate is exposed by chemical mechanical polishing, and after etching the polysilicon gate, a metal is deposited. Therefore, also in SGT, in order to make a metal gate process and a high temperature process compatible, it is necessary to use the metal gate last process which produces a metal gate after a high temperature process. In SGT, since the upper part of the columnar silicon layer is higher than the gate, it is necessary to devise for using the metal gate last process.
  • a diffusion layer is formed by ion implantation.
  • SGT since the upper part of the columnar silicon layer is covered with the polysilicon gate, a device is required.
  • the density of silicon is 5 ⁇ 10 22 pieces / cm 3 , so that it becomes difficult for impurities to exist in the silicon pillar.
  • the sidewall of the LDD region is formed of polycrystalline silicon having the same conductivity type as that of the low concentration layer, and the surface carrier of the LDD region is induced by the work function difference, so that the oxide film sidewall LDD type MOS It has been shown that the impedance of the LDD region can be reduced as compared with a transistor (see, for example, Patent Document 5).
  • the polycrystalline silicon sidewall is shown to be electrically insulated from the gate electrode. In the figure, it is shown that the polysilicon side wall and the source / drain are insulated by an interlayer insulating film.
  • JP-A-2-71556 Japanese Patent Laid-Open No. 2-188966 Japanese Patent Laid-Open No. 3-145761 JP 2004-356314 A JP-A-11-297984
  • the present invention provides an SGT manufacturing method that is a gate-last process, and an SGT having a structure in which an upper portion of a columnar semiconductor layer functions as an n-type semiconductor layer or a p-type semiconductor layer by a work function difference between a metal and a semiconductor.
  • the purpose is to do.
  • a fin-shaped semiconductor layer is formed on a semiconductor substrate, a first insulating film is formed around the fin-shaped semiconductor layer, and a columnar semiconductor layer is formed on the fin-shaped semiconductor layer.
  • a diffusion layer is formed above the fin-like semiconductor layer and below the columnar silicon layer.
  • a fourth step of forming a metal and semiconductor compound on the diffusion layer above the fin-like semiconductor layer, and after the fourth step, an interlayer insulating film is formed.
  • a first resist for forming a fin-like semiconductor layer is formed on a semiconductor substrate, the semiconductor substrate is etched, the fin-like semiconductor layer is formed, and the first resist is formed. Removing, depositing a first insulating film around the fin-shaped semiconductor layer, etching back the first insulating film, exposing an upper portion of the fin-shaped semiconductor layer, and orthogonal to the fin-shaped semiconductor layer.
  • the second resist is formed, the fin-like semiconductor layer is etched, and the second resist is removed, so that the portion where the fin-like semiconductor layer and the second resist are orthogonal is the columnar silicon.
  • the columnar semiconductor layer is formed to be a layer.
  • the second step is formed on the fin-shaped semiconductor layer, a fin-shaped semiconductor layer formed on the semiconductor substrate, a first insulating film formed around the fin-shaped semiconductor layer, and the fin-shaped semiconductor layer.
  • a second insulating film is formed in a structure having a columnar semiconductor layer, polysilicon is deposited, and the upper surface of the polysilicon after planarizing the polysilicon is the second insulating film above the columnar semiconductor layer.
  • a second nitride film is deposited, the second nitride film is etched, remains in a sidewall shape, a second metal is deposited, and a compound of the metal and the semiconductor is formed into a fin shape. It is characterized by being formed above the diffusion layer above the semiconductor layer.
  • a third nitride film is deposited, an interlayer insulating film is deposited and planarized, a polysilicon gate electrode and a polysilicon gate wiring are exposed, and the exposed second nitride film and the first nitride film are exposed.
  • 3 is removed, the polysilicon gate electrode, the polysilicon gate wiring and the second insulating film are removed, a gate insulating film is deposited, and the polysilicon gate electrode and the polysilicon gate wiring are The first metal is buried in the portion, the first metal is etched, the gate insulating film above the columnar silicon layer is exposed, and a metal gate electrode and a metal gate wiring are formed.
  • the upper part of the columnar semiconductor layer is exposed, the third metal is deposited, the third metal is etched, and the columnar semiconductor layer upper sidewall is made of the third metal. A side wall is formed.
  • the semiconductor device of the present invention is formed on the fin-like semiconductor layer, the fin-like semiconductor layer formed on the semiconductor substrate, the first insulating film formed around the fin-like semiconductor layer, and the fin-like semiconductor layer.
  • a side wall made of a third metal, and the side wall made of the third metal and the upper surface of the columnar semiconductor layer are connected to each other.
  • the width of the columnar semiconductor layer is the same as the shorter width of the fin-shaped semiconductor layer.
  • a side wall made of the third metal is formed on the upper side wall of the columnar semiconductor layer via an insulating film.
  • the semiconductor layer is a silicon layer.
  • the diffusion layer is an n-type diffusion layer, and a work function of the third metal is between 4.0 eV and 4.2 eV.
  • the diffusion layer is a p-type diffusion layer, and the work function of the third metal is between 5.0 eV and 5.2 eV.
  • a side wall made of the third metal is formed on the upper side wall of the columnar semiconductor layer via an insulating film.
  • an SGT manufacturing method that is a gate last process, and an SGT having a structure in which an upper portion of a columnar semiconductor layer functions as an n-type semiconductor layer or a p-type semiconductor layer by a work function difference between a metal and a semiconductor. can do.
  • the metal gate last process is applied to SGT, the upper part of the columnar semiconductor layer is covered with the polysilicon gate, so that it is difficult to form a diffusion layer on the upper part of the columnar semiconductor layer. Therefore, a diffusion layer is formed on the columnar semiconductor layer before forming the polysilicon gate.
  • the diffusion layer is not formed on the upper part of the columnar semiconductor layer, and the upper part of the columnar semiconductor layer can function as an n-type semiconductor layer or a p-type semiconductor layer depending on a work function difference between the metal and the semiconductor. Therefore, it is possible to reduce the step of forming the diffusion layer on the columnar semiconductor layer.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • a first resist for forming a fin-shaped semiconductor layer is formed on a semiconductor substrate, the semiconductor substrate is etched, the fin-shaped semiconductor layer is formed, the first resist is removed, and the fin-shaped semiconductor layer is removed.
  • a first insulating film is deposited around the semiconductor layer, the first insulating film is etched back, an upper portion of the fin-like semiconductor layer is exposed, and a second resist is formed so as to be orthogonal to the fin-like semiconductor layer.
  • Forming the columnar silicon layer by etching the fin-like semiconductor layer and removing the second resist so that the portion where the fin-like semiconductor layer and the second resist are orthogonal to each other becomes the columnar silicon layer.
  • the 1st process of forming a semiconductor layer is shown. In this embodiment, silicon is used as the material for the semiconductor substrate, but a semiconductor material other than silicon can also be used.
  • a first resist 102 for forming a fin-like silicon layer is formed on the silicon substrate 101.
  • the silicon substrate 101 is etched to form a fin-like silicon layer 103.
  • the fin-like silicon layer is formed using a resist as a mask this time, a hard mask such as an oxide film or a nitride film may be used as the mask.
  • the first resist 102 is removed.
  • a first insulating film 104 is deposited around the fin-like silicon layer 103.
  • an oxide film formed by high-density plasma or an oxide film formed by low-pressure chemical vapor deposition may be used.
  • the first insulating film 104 is etched back to expose the upper portion of the fin-like silicon layer 103.
  • a second resist 105 is formed so as to be orthogonal to the fin-like silicon layer 103.
  • a portion where the fin-like silicon layer 103 and the resist 105 are orthogonal to each other is a portion that becomes a columnar silicon layer. Since a line-shaped resist can be used, the possibility that the resist falls after patterning is low, and the process is stable.
  • the fin-like silicon layer 103 is etched. A portion where the fin-like silicon layer 103 and the second resist 105 are orthogonally becomes the columnar silicon layer 106. Therefore, the width of the columnar silicon layer 106 is the same as the width of the fin-like silicon layer.
  • a columnar silicon layer 106 is formed on the fin-shaped silicon layer 103, and a first insulating film 104 is formed around the fin-shaped silicon layer 103.
  • the second resist 105 is removed.
  • the first resist for forming the fin-like semiconductor layer is formed on the semiconductor substrate, the semiconductor substrate is etched, the fin-like semiconductor layer is formed, the first resist is removed, and the fin A first insulating film is deposited around the semiconductor layer, the first insulating film is etched back, an upper portion of the fin-like semiconductor layer is exposed, and a second insulating film is perpendicular to the fin-like semiconductor layer.
  • the resist is formed, the fin-like semiconductor layer is etched, and the second resist is removed, so that the portion where the fin-like semiconductor layer and the second resist are orthogonal to each other becomes the columnar silicon layer.
  • the first step of forming the columnar semiconductor layer is shown.
  • a second insulating film is formed, polysilicon is deposited, and the upper surface of the polysilicon after planarizing the polysilicon is positioned higher than the second insulating film above the columnar semiconductor layer.
  • Planarizing depositing a first nitride film, forming a third resist for forming a polysilicon gate electrode and polysilicon gate wiring, etching the first nitride film, etching the polysilicon; 2 shows a second step of forming the polysilicon gate electrode and the polysilicon gate wiring, etching the second insulating film, and removing the third resist.
  • a second insulating film 113 is formed, and polysilicon 114 is deposited and planarized.
  • the upper surface of the planarized polysilicon is higher than the second insulating film 113 above the columnar silicon layer 106.
  • the second insulating film an oxide film or a thermal oxide film by deposition is preferable.
  • a first nitride film 115 is deposited.
  • the first nitride film 115 is a film that inhibits formation of silicide on the polysilicon gate electrode and the polysilicon gate wiring when the silicide is formed on the fin-like silicon layer.
  • a third resist 116 for forming a polysilicon gate electrode and a polysilicon gate wiring is formed. It is desirable that a portion to be a gate wiring is orthogonal to the fin-like silicon layer 103. This is because the parasitic capacitance between the gate wiring and the substrate is reduced.
  • the first nitride film 115 is etched.
  • the polysilicon 114 is etched to form a polysilicon gate electrode 114a and a polysilicon gate wiring 114b.
  • the second insulating film 113 is etched.
  • the third resist 116 is removed.
  • the second insulating film is formed, polysilicon is deposited, and the upper surface of the polysilicon after planarizing the polysilicon is positioned higher than the second insulating film above the columnar semiconductor layer.
  • Planarizing depositing a first nitride film, forming a third resist for forming a polysilicon gate electrode and polysilicon gate wiring, etching the first nitride film, etching the polysilicon;
  • the second step of forming the polysilicon gate electrode and the polysilicon gate wiring, etching the second insulating film, and removing the third resist is shown.
  • an impurity such as arsenic or phosphorus is implanted for nMOS and boron or BF2 is implanted for pMOS, and heat treatment is performed, so that a diffusion layer 112 is formed above fin-shaped silicon layer 103 and columnar silicon layer 106. Form. At this time, since the upper part of the columnar silicon layer 106 is covered with the polysilicon gate electrode, no diffusion layer is formed.
  • a second nitride film is deposited, the second nitride film is etched, remains in a sidewall shape, a second metal is deposited, and a metal-semiconductor compound is deposited on the upper portion of the fin-like semiconductor layer.
  • the 4th process formed in the upper part of a diffusion layer is shown.
  • a second nitride film 117 is deposited.
  • the second nitride film 117 is etched and left in a sidewall shape.
  • a second metal such as nickel or cobalt is deposited, and a compound of metal and semiconductor, that is, silicide 118 is formed on the diffusion layer 112 above the fin-like silicon layer 103.
  • the polysilicon gate electrode 114a and the polysilicon gate wiring 114b are covered with the second nitride film 117 and the first nitride film 115, and the upper part of the columnar silicon layer 106 is the second insulating film 113 and the polysilicon gate. Since it is covered with the electrode 114a and the polysilicon gate wiring 114b, no silicide is formed.
  • the second nitride film is deposited, the second nitride film is etched, remains in the sidewall shape, the second metal is deposited, and the compound of the metal and the semiconductor is deposited on the upper part of the fin-shaped semiconductor layer.
  • a fourth step of forming on the diffusion layer is shown.
  • a third nitride film is deposited, an interlayer insulating film is deposited and planarized, the polysilicon gate electrode and the polysilicon gate wiring are exposed, and the exposed second nitride film and third nitride film are exposed. Removing, removing the polysilicon gate electrode, the polysilicon gate wiring and the second insulating film, depositing a gate insulating film, and in the portion where the polysilicon gate electrode and the polysilicon gate wiring are present.
  • a fifth step of embedding the metal, etching the first metal, exposing the gate insulating film above the columnar silicon layer, and forming a metal gate electrode and a metal gate wiring is shown.
  • a third nitride film 119 is deposited to protect the silicide 118.
  • an interlayer insulating film 120 is deposited and planarized by chemical mechanical polishing.
  • the interlayer insulating film 120 is etched back to expose the second nitride film 115 and the third nitride film 119 covering the polysilicon gate electrode 114a and the polysilicon gate wiring 114b.
  • the exposed second nitride film 115 and third nitride film 119 are removed, and the polysilicon gate electrode 114a and the polysilicon gate wiring 114b are exposed.
  • the etching used for removing the second nitride film 115 and the third nitride film 119 is preferably isotropic etching or wet etching.
  • the exposed polysilicon gate electrode 114a and polysilicon gate wiring 114b are removed.
  • the etching at this time is also preferably isotropic etching or wet etching.
  • the second insulating film 113 is removed.
  • a gate insulating film 121 and a first metal 122 are deposited.
  • the first metal 122 is buried in the portion where the polysilicon gate electrode 114a and the polysilicon gate wiring 114b exist. It is preferable to use atomic layer deposition for this embedding.
  • As the gate insulating film 121 a film generally used in a semiconductor process such as an oxide film, an oxynitride film, and a high dielectric film can be used.
  • the first metal 122 may be any metal that is used in a semiconductor process and sets a threshold voltage of a transistor. At this time, when the work function of the first metal 112 is between 4.2 eV and 5.0 eV, the first metal 112 can operate as an enhancement type.
  • the first metal 122 is etched to expose the gate insulating film 121 on the columnar silicon layer 106. Thereby, the metal gate electrode 122a and the metal gate wiring 122b are formed.
  • the third nitride film is deposited, the interlayer insulating film is deposited and planarized, the polysilicon gate electrode and the polysilicon gate wiring are exposed, and the exposed second nitride film and third nitride film are removed. Removing, removing the polysilicon gate electrode, the polysilicon gate wiring and the second insulating film, depositing a gate insulating film, and in the portion where the polysilicon gate electrode and the polysilicon gate wiring are present.
  • the fifth step of embedding the metal, etching the first metal, exposing the gate insulating film above the columnar silicon layer, and forming the metal gate electrode and the metal gate wiring is shown.
  • an oxide film 123 is deposited.
  • the oxide film 123 is etched back and left on the upper surface of the metal gate electrode 122a.
  • the etching at this time is preferably isotropic etching.
  • the upper part of the columnar silicon layer 106 is exposed.
  • a third metal 124 is deposited.
  • the work function of the third metal 124 is between 4.0 eV and 4.2 eV, it is in the vicinity of the work function of n-type silicon 4.05 eV, so that the upper part of the columnar silicon layer 106 functions as n-type silicon. To do.
  • the third metal 124 at this time for example, a compound of tantalum and titanium (TaTi) or tantalum nitride (TaN) is preferable.
  • the work function of the third metal 124 is between 5.0 eV and 5.2 eV
  • the work function of the p-type silicon is in the vicinity of 5.15 eV, so that the upper part of the columnar silicon layer 106 functions as p-type silicon.
  • the third metal 124 at this time for example, ruthenium (Ru) or titanium nitride (TiN) is preferable.
  • the third metal 124 is etched to form a side wall made of the third metal 124 on the upper side wall of the columnar silicon layer 106.
  • a side wall made of the third metal 124 is formed on the upper side wall of the columnar silicon layer 106 with the insulating film 121 interposed therebetween.
  • the upper portion of the columnar semiconductor layer is exposed, the third metal is deposited, the third metal is etched, and a sidewall made of the third metal is formed on the upper sidewall of the columnar semiconductor layer.
  • a sixth step was indicated.
  • an interlayer insulating film 125 is deposited, planarized, and etched back to expose the upper surface of the columnar silicon layer 106 and the upper surface of the side wall made of the third metal 124.
  • a fourth resist 126 for forming a contact hole is formed on the metal gate wiring 122b and on the fin-like silicon layer 103.
  • the interlayer insulating films 120 and 125 and the oxide film 123 are etched to form contact holes 127 and 128.
  • the fourth resist 126 is removed.
  • the third nitride film 119 is etched to expose the silicide 118.
  • metal 129 is deposited. Thereby, the contacts 130 and 131 are formed. At this time, the sidewall made of the third metal 124 and the upper surface of the columnar silicon layer 106 are connected. Therefore, the same potential is applied to the upper part of the columnar silicon layer 106 and the sidewall made of the third metal 124. In the upper part of the columnar silicon layer 106, carriers are induced by the work function difference between the third metal 124 and silicon.
  • fifth resists 132, 133, and 134 for forming metal wiring are formed.
  • the metal 129 is etched to form metal wirings 135, 136, and 137.
  • the fifth resists 132, 133, and 134 are removed.
  • a gate insulating film 121 formed around the columnar silicon layer 106 a metal gate electrode 122a formed around the gate insulating film 121, and a metal gate wiring 122b connected to the metal gate electrode 112a
  • a side wall made of the third metal 124 formed on the upper side wall of the columnar silicon layer 106, A sidewall and the columnar silicon layer 106 top surface made of the third metal 124 is characterized in that it is connected.
  • the diffusion layer is not formed on the upper part of the columnar silicon layer 106, and the upper part of the columnar silicon layer 106 can function as an n-type semiconductor layer or a p-type semiconductor layer depending on a work function difference between the metal and the semiconductor. Therefore, it is possible to reduce the step of forming the diffusion layer on the columnar silicon layer 106.
  • the density of silicon is 5 ⁇ 10 22 pieces / cm 3 , so that it is difficult to make impurities exist in the silicon column. The problem can be avoided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ゲートラストプロセスであるＳＧＴの製造方法と、柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させる構造を持つＳＧＴとを提供することを課題とする。フィン状半導体層の周囲に第一の絶縁膜を形成し、前記フィン状半導体層の上部に柱状半導体層を形成し、第２の絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成し、ポリシリコンゲート電極は前記第２の絶縁膜を覆い、前記フィン状半導体層上部と前記柱状シリコン層下部に拡散層を形成し、前記フィン状半導体層上部の前記拡散層上部に金属と半導体の化合物を形成し、層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、第１の金属を堆積し、金属ゲート電極と金属ゲート配線とを形成し、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成し、前記第３の金属からなるサイドウォールと前記柱状半導体層上面は接続されていることを特徴とすることにより上記課題を解決する。

Description

半導体装置の製造方法及び半導体装置
　この発明は半導体装置の製造方法及び半導体装置に関するものである。
　半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
　ゲート電極にポリシリコンではなくメタルを用いることにより、空乏化を抑制できかつ、ゲート電極を低抵抗化できる。しかし、メタルゲートを形成した後工程は常にメタルゲートによるメタル汚染を考慮した製造工程にする必要がある。
　また、従来のＭＯＳトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献１)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためＳＧＴにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。ＳＧＴでは、柱状シリコン層の上部がゲートより高い位置にあるため、メタルゲートラストプロセスを用いるための工夫が必要である。
　メタルゲートラストプロセスでは、ポリシリコンゲートを形成後、イオン注入により拡散層を形成している。ＳＧＴでは、柱状シリコン層上部がポリシリコンゲートに覆われるため工夫が必要である。
　シリコン柱が細くなると、シリコンの密度は５×１０22個／ｃｍ3であるから、シリコン柱内に不純物を存在させることが難しくなってくる。
　従来のＳＧＴでは、チャネル濃度を１０17ｃｍ-3以下と低不純物濃度とし、ゲート材料の仕事関数を変えることによってしきい値電圧を決定することが提案されている（例えば、特許文献４を参照）。
　平面型ＭＯＳトランジスタにおいて、ＬＤＤ領域のサイドウォールが低濃度層と同一の導電型を有する多結晶シリコンにより形成され、ＬＤＤ領域の表面キャリアがその仕事関数差によって誘起され、酸化膜サイドウォールＬＤＤ型ＭＯＳトランジスタに比してＬＤＤ領域のインピーダンスが低減できることが示されている（例えば、特許文献５を参照）。その多結晶シリコンサイドウォールは電気的にゲート電極と絶縁されていることが示されている。また図中には多結晶シリコンサイドウォールとソース・ドレインとは層間絶縁膜により絶縁していることが示されている。
特開平２－７１５５６号公報 特開平２－１８８９６６号公報 特開平３－１４５７６１号公報 特開２００４－３５６３１４号公報 特開平１１－２９７９８４号公報
IEDM2007 K. Mistry et.al, pp 247-250 IEDM2010 CC. Wu, et. al, 27.1.1-27.1.4.
　そこで、本発明は、ゲートラストプロセスであるＳＧＴの製造方法と、柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させる構造を持つＳＧＴとを提供することを目的とする。
　本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第一の絶縁膜を形成し、前記フィン状半導体層の上部に柱状半導体層を形成する第１工程と、前記第１工程の後、第２の絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する第３工程と、ここで、前記第２の絶縁膜は前記柱状半導体層の周囲と上部を覆い、ポリシリコンゲート電極は前記第２の絶縁膜を覆うものであり、前記第２工程の後、前記フィン状半導体層上部と前記柱状シリコン層下部に拡散層を形成する第３の工程と、前記第３工程の後、前記フィン状半導体層上部の前記拡散層上部に金属と半導体の化合物を形成する第４工程と、前記第４工程の後、層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、第１の金属を堆積し、金属ゲート電極と金属ゲート配線とを形成する第５工程と、前記第５工程の後、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成する第６工程と、を有し、前記第３の金属からなるサイドウォールと前記柱状半導体層上面は接続されていることを特徴とする。
　また、前記第１工程は、半導体基板上にフィン状半導体層を形成するための第１のレジストを形成し、半導体基板をエッチングし、前記フィン状半導体層を形成し、前記第１のレジストを除去し、前記フィン状半導体層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状半導体層の上部を露出し、前記フィン状半導体層に直交するように第２のレジストを形成し、前記フィン状半導体層をエッチングし、前記第２のレジストを除去することにより、前記フィン状半導体層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状半導体層を形成することを特徴とする。
　また、前記第２工程は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層の上部に形成された柱状半導体層と、を有する構造に、第２の絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状半導体層上部の前記第２の絶縁膜より高い位置になるように平坦化し、第１の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第１の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記第２の絶縁膜をエッチングし、第３のレジストを除去することを特徴とする。
　また、前記第４工程は、第２の窒化膜を堆積し、前記第２の窒化膜をエッチングし、サイドウォール状に残存し、第２の金属を堆積し、金属と半導体の化合物をフィン状半導体層の上部の拡散層の上部に形成することを特徴とする。
　また、前記第５工程は、第３の窒化膜を堆積し、層間絶縁膜を堆積し平坦化し、ポリシリコンゲート電極及びポリシリコンゲート配線を露出し、露出した前記第２の窒化膜と前記第３の窒化膜を除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記第２の絶縁膜を除去し、ゲート絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に第１の金属を埋めこみ、前記第１の金属をエッチングし、柱状シリコン層上部のゲート絶縁膜を露出し、金属ゲート電極、金属ゲート配線を形成することを特徴とする。
　また、前記第６工程は、前記柱状半導体層の上部を露出し、前記第３の金属を堆積し、前記第３の金属をエッチングし、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成することを特徴とする。
　また、本発明の半導体装置は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層上に形成された柱状半導体層と、前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された拡散層と、前記フィン状半導体層の上部の拡散層の上部に形成された金属と半導体の化合物と、前記柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、前記金属ゲート電極に接続された金属ゲート配線と、前記柱状半導体層上部側壁に形成された第３の金属からなるサイドウォールと、を有し、前記第３の金属からなるサイドウォールと前記柱状半導体層上面は接続されていることを特徴とする。
　また、前記柱状半導体層の幅は、前記フィン状半導体層の短い方の幅と同じであることを特徴とする。
　また、前記柱状半導体層上部側壁に、絶縁膜を介して前記第３の金属からなるサイドウォールが形成されていることを特徴とする。
　また、前記半導体層は、シリコン層であることを特徴とする。
　また、前記拡散層がｎ型拡散層であって、前記第３の金属の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする。
　また、前記拡散層がｐ型拡散層であって、前記第３の金属の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする。
　また、前記柱状半導体層上部側壁に、絶縁膜を介して前記第３の金属からなるサイドウォールが形成されていることを特徴とする。
　本発明によれば、ゲートラストプロセスであるＳＧＴの製造方法と、柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させる構造を持つＳＧＴとを提供することができる。
　メタルゲートラストプロセスをＳＧＴに適用しようとすると、柱状半導体層上部がポリシリコンゲートに覆われるため、柱状半導体層上部に拡散層を形成することが難しい。従って、ポリシリコンゲート形成前に柱状半導体層上部に拡散層を形成することとなる。一方、本発明では、柱状半導体層上部に拡散層を形成せず、柱状半導体層上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させることができる。従って、柱状半導体層上部に拡散層を形成する工程を削減することができる。
（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。
　以下に、本発明の実施形態に係るＳＧＴの構造を形成するための製造工程を、図２～図４０を参照して説明する。
　まず、半導体基板上にフィン状半導体層を形成するための第１のレジストを形成し、半導体基板をエッチングし、前記フィン状半導体層を形成し、前記第１のレジストを除去し、前記フィン状半導体層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状半導体層の上部を露出し、前記フィン状半導体層に直交するように第２のレジストを形成し、前記フィン状半導体層をエッチングし、前記第２のレジストを除去することにより、前記フィン状半導体層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状半導体層を形成する第１工程を示す。本実施例では、半導体基板の材料としてシリコンを用いたが、シリコン以外の半導体材料を使用することもできる。
　図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。
　図３に示すように、シリコン基板１０１をエッチングし、フィン状シリコン層１０３を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、マスクとしては、酸化膜や窒化膜といったハードマスクを用いてもよい。
　図４に示すように、第１のレジスト１０２を除去する。
　図５に示すように、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４を堆積する。第１の絶縁膜としては、高密度プラズマによる酸化膜や低圧化学気相堆積による酸化膜を用いてもよい。
　図６に示すように、第１の絶縁膜１０４をエッチバックし、フィン状シリコン層１０３の上部を露出する。
　図７に示すように、フィン状シリコン層１０３に直交するように第２のレジスト１０５を形成する。フィン状シリコン層１０３とレジスト１０５とが直交する部分が柱状シリコン層となる部分である。ライン状のレジストを用いることができるため、パターン後にレジストが倒れる可能性が低く、安定したプロセスとなる。
　図８に示すように、フィン状シリコン層１０３をエッチングする。フィン状シリコン層１０３と第２のレジスト１０５とが直交する部分が柱状シリコン層１０６となる。従って、柱状シリコン層１０６の幅は、フィン状シリコン層の幅と同じとなる。フィン状シリコン層１０３の上部に柱状シリコン層１０６が形成され、フィン状シリコン層１０３の周囲には第１の絶縁膜１０４が形成された構造となる。
　図９に示すように、第２のレジスト１０５を除去する。
　以上により、半導体基板上にフィン状半導体層を形成するための第１のレジストを形成し、半導体基板をエッチングし、前記フィン状半導体層を形成し、前記第１のレジストを除去し、前記フィン状半導体層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状半導体層の上部を露出し、前記フィン状半導体層に直交するように第２のレジストを形成し、前記フィン状半導体層をエッチングし、前記第２のレジストを除去することにより、前記フィン状半導体層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状半導体層を形成する第１工程が示された。
　次に、第２の絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状半導体層上部の前記第２の絶縁膜より高い位置になるように平坦化し、第１の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第１の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記第２の絶縁膜をエッチングし、第３のレジストを除去する第２工程を示す。
　図１０に示すように、第２の絶縁膜１１３を形成し、ポリシリコン１１４を堆積し、平坦化する。平坦化後のポリシリコンの上面は、柱状シリコン層１０６上部の第２の絶縁膜１１３より高い位置とする。これにより、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲート電極及びポリシリコンゲート配線を露出したとき、化学機械研磨により柱状シリコン層上部が露出しないようになる。第２の絶縁膜としては、堆積による酸化膜もしくは熱酸化膜が好ましい。また、第１の窒化膜１１５を堆積する。この第１の窒化膜１１５は、シリサイドをフィン状シリコン層上部に形成するとき、ポリシリコンゲート電極及びポリシリコンゲート配線上部にシリサイドが形成されることを阻害する膜である。
　図１１に示すように、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジスト１１６を形成する。フィン状シリコン層１０３に対してゲート配線となる部分が直交することが望ましい。ゲート配線と基板間の寄生容量が低減するためである。
　図１２に示すように、第１の窒化膜１１５をエッチングする。
　図１３に示すように、ポリシリコン１１４をエッチングし、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂを形成する。
　図１４に示すように、第２の絶縁膜１１３をエッチングする。
　図１５に示すように、第３のレジスト１１６を除去する。
　以上により、第２の絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状半導体層上部の前記第２の絶縁膜より高い位置になるように平坦化し、第１の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第１の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記第２の絶縁膜をエッチングし、第３のレジストを除去する第２工程が示された。
　次に、前記フィン状半導体層上部と前記柱状シリコン層下部に拡散層を形成する第３の工程を示す。
　図１６に示すように、ｎＭＯＳであれば砒素やリン、ｐＭＯＳであればボロンやＢＦ２といった不純物を注入し、熱処理を行うことで、フィン状シリコン層１０３上部と柱状シリコン層１０６下部に拡散層１１２を形成する。このとき、柱状シリコン層１０６上部はポリシリコンゲート電極により覆われているため、拡散層は形成されない。
　以上により、前記フィン状半導体層上部と前記柱状シリコン層下部に拡散層を形成する第３工程が示された。
　次に、第２の窒化膜を堆積し、前記第２の窒化膜をエッチングし、サイドウォール状に残存し、第２の金属を堆積し、金属と半導体の化合物をフィン状半導体層の上部の拡散層の上部に形成する第４工程を示す。
　図１７に示すように、第２の窒化膜１１７を堆積する。
　図１８に示すように、第２の窒化膜１１７をエッチングし、サイドウォール状に残存させる。
　図１９に示すように、ニッケル、コバルトといった第２の金属を堆積し、金属と半導体の化合物すなわちシリサイド１１８をフィン状シリコン層１０３の上部の拡散層１１２の上部に形成する。このとき、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂは、第２の窒化膜１１７、第１の窒化膜１１５に覆われ、柱状シリコン層１０６上部は、第２の絶縁膜１１３とポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂに覆われているので、シリサイドが形成されない。
　以上により、第２の窒化膜を堆積し、前記第２の窒化膜をエッチングし、サイドウォール状に残存し、第２の金属を堆積し、金属と半導体の化合物をフィン状半導体層の上部の拡散層の上部に形成する第４工程が示された。
　次に、第３の窒化膜を堆積し、層間絶縁膜を堆積し平坦化し、ポリシリコンゲート電極及びポリシリコンゲート配線を露出し、露出した前記第２の窒化膜と前記第３の窒化膜を除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記第２の絶縁膜を除去し、ゲート絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に第１の金属を埋めこみ、前記第１の金属をエッチングし、柱状シリコン層上部のゲート絶縁膜を露出し、金属ゲート電極、金属ゲート配線を形成する第５工程を示す。
　図２０に示すように、シリサイド１１８を保護するために、第３の窒化膜１１９を堆積する。
　図２１に示すように、層間絶縁膜１２０を堆積し、化学機械研磨により平坦化する。
　図２２に示すように、層間絶縁膜１２０をエッチバックし、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂを覆う第２の窒化膜１１５と第３の窒化膜１１９を露出する。
　図２３に示すように、露出した第２の窒化膜１１５と第３の窒化膜１１９を除去し、ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂを露出する。第２の窒化膜１１５と第３の窒化膜１１９の除去に使用するエッチングは、等方性エッチングもしくはウエットエッチングが望ましい。
　図２４に示すように、露出したポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂを除去する。このときのエッチングも、等方性エッチングもしくはウエットエッチングが望ましい。
　図２５に示すように、第２の絶縁膜１１３を除去する。
　図２６に示すように、ゲート絶縁膜１２１と第１の金属１２２を堆積する。ポリシリコンゲート電極１１４ａ及びポリシリコンゲート配線１１４ｂがあった部分に第１の金属１２２を埋めこむ。この埋め込みには、原子層堆積を用いることが好ましい。ゲート絶縁膜１２１としては、酸化膜、酸窒化膜、高誘電体膜といった、半導体工程に一般的に用いられるものを使用することができる。第１の金属１２２は、半導体工程に用いられ、トランジスタのしきい値電圧を設定する金属であればよい。このとき、前記第１の金属１１２の仕事関数は４．２ｅＶから５．０ｅＶの間であると、エンハンスメント型として動作することができる。
　図２７に示すように、第１の金属１２２をエッチングし、柱状シリコン層１０６上部のゲート絶縁膜１２１を露出する。これにより、金属ゲート電極１２２ａ、金属ゲート配線１２２ｂが形成される。
　以上により、第３の窒化膜を堆積し、層間絶縁膜を堆積し平坦化し、ポリシリコンゲート電極及びポリシリコンゲート配線を露出し、露出した前記第２の窒化膜と前記第３の窒化膜を除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記第２の絶縁膜を除去し、ゲート絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に第１の金属を埋めこみ、前記第１の金属をエッチングし、柱状シリコン層上部のゲート絶縁膜を露出し、金属ゲート電極、金属ゲート配線を形成する第５工程が示された。
　次に、前記柱状半導体層の上部を露出し、前記第３の金属を堆積し、前記第３の金属をエッチングし、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成する第６工程を示す。
　図２８に示すように、酸化膜１２３を堆積する。
　図２９に示すように、酸化膜１２３をエッチバックし金属ゲート電極１２２ａ上面に残存させる。このときのエッチングは、等方性エッチングが好ましい。このとき、前記柱状シリコン層１０６の上部が露出する。
　図３０に示すように、第３の金属１２４を堆積する。
　前記第３の金属１２４の仕事関数が４．０ｅＶから４．２ｅＶの間であるとき、ｎ型シリコンの仕事関数４．０５ｅＶの近傍であるため、柱状シリコン層１０６上部は、ｎ型シリコンとして機能する。このときの第３の金属１２４としては、例えば、タンタルとチタンの化合物（ＴａＴｉ）や窒化タンタル（ＴａＮ）が好ましい。
　前記第３の金属１２４の仕事関数が５．０ｅＶから５．２ｅＶの間であるとき、ｐ型シリコンの仕事関数５．１５ｅＶの近傍であるため、柱状シリコン層１０６上部は、ｐ型シリコンとして機能する。このときの第３の金属１２４としては、例えば、ルテニウム（Ｒｕ）や窒化チタン（ＴｉＮ）が好ましい。
　図３１に示すように、第３の金属１２４をエッチングし、柱状シリコン層１０６上部側壁に、第３の金属１２４からなるサイドウォールを形成する。ゲート絶縁膜１２１が柱状シリコン層１０６側壁に残っている場合には、柱状シリコン層１０６上部側壁に、絶縁膜１２１を介して第３の金属１２４からなるサイドウォールが形成されることとなる。
　以上により、前記柱状半導体層の上部を露出し、前記第３の金属を堆積し、前記第３の金属をエッチングし、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成する第６工程が示された。
　次に、コンタクト及び金属配線を形成する工程を示す。
　図３２に示すように、層間絶縁膜１２５を堆積し、平坦化し、エッチバックし、柱状シリコン層１０６上面及び第３の金属１２４からなるサイドウォールの上面を露出する。
　図３３に示すように、金属ゲート配線１２２ｂ上、フィン状シリコン層１０３上にコンタクト孔を形成するための第４のレジスト１２６を形成する。
　図３４に示すように、層間絶縁膜１２０、１２５と酸化膜１２３をエッチングし、コンタクト孔１２７、１２８を形成する。
　図３５に示すように、第４のレジスト１２６を除去する。
　図３６に示すように、第３の窒化膜１１９をエッチングし、シリサイド１１８を露出する。
　図３７に示すように、金属１２９を堆積する。これにより、コンタクト１３０、１３１が形成される。このとき、第３の金属１２４からなるサイドウォールと前記柱状シリコン層１０６上面は接続される。従って、柱状シリコン層１０６上部と、第３の金属１２４からなるサイドウォールには同電位が印加される。柱状シリコン層１０６上部は、第３の金属１２４とシリコンとの仕事関数差によってキャリアが誘起されることとなる。
　図３８に示すように、金属配線を形成するための第５のレジスト１３２、１３３、１３４を形成する。
　図３９に示すように、金属１２９をエッチングし、金属配線１３５、１３６、１３７を形成する。
　図４０に示すように、第５のレジスト１３２、１３３、１３４を除去する。
　以上により、コンタクト及び金属配線を形成する工程が示された。
　上記製造方法の結果を図１に示す。
　シリコン基板１０１上に形成されたフィン状シリコン層１０３と、前記フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、前記フィン状シリコン層１０３上に形成された柱状シリコン層１０６と、前記フィン状シリコン層１０３の上部と前記柱状シリコン層１０６の下部に形成された拡散層１１２と、前記フィン状シリコン層１０３の上部の拡散層１１２の上部に形成された金属と半導体の化合物１１８と、前記柱状シリコン層１０６の周囲に形成されたゲート絶縁膜１２１と、前記ゲート絶縁膜１２１の周囲に形成された金属ゲート電極１２２ａと、前記金属ゲート電極１１２ａに接続された金属ゲート配線１２２ｂと、前記柱状シリコン層１０６上部側壁に形成された第３の金属１２４からなるサイドウォールと、を有し、前記第３の金属１２４からなるサイドウォールと前記柱状シリコン層１０６上面は接続されていることを特徴とする。
　柱状シリコン層１０６上部に拡散層を形成せず、柱状シリコン層１０６上部を金属と半導体との仕事関数差によってｎ型半導体層もしくはｐ型半導体層として機能させることができる。従って、柱状シリコン層１０６上部に拡散層を形成する工程を削減することができる。
　また、柱状シリコン層上部に拡散層を形成しないので、シリコン柱が細くなると、シリコンの密度は５×１０22個／ｃｍ3であるから、シリコン柱内に不純物を存在させることが難しくなってくる問題を回避することができる。
　以上により、本発明の実施形態に係るＳＧＴの構造を形成するための製造工程及び構造が示された。
　なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
１０１．シリコン基板
１０２．第１のレジスト
１０３．フィン状シリコン層
１０４．第１の絶縁膜
１０５．第２のレジスト
１０６．柱状シリコン層
１１２．拡散層
１１３．第２の絶縁膜
１１４．ポリシリコン
１１４ａ．ポリシリコンゲート電極
１１４ｂ．ポリシリコンゲート配線
１１５．第１の窒化膜
１１６．第３のレジスト
１１７．第２の窒化膜
１１８．シリサイド
１１９．第３の窒化膜
１２０．層間絶縁膜
１２１．ゲート絶縁膜
１２２．第１の金属
１２２ａ．金属ゲート電極
１２２ｂ．金属ゲート配線
１２３．酸化膜
１２４．第３の金属
１２５．層間絶縁膜
１２６．第４のレジスト
１２７．コンタクト孔
１２８．コンタクト孔
１２９．金属
１３０．コンタクト
１３１．コンタクト
１３２．第５のレジスト
１３３．第５のレジスト
１３４．第５のレジスト
１３５．金属配線
１３６．金属配線
１３７．金属配線

Claims (15)

  1. 　半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成し、前記フィン状半導体層の上部に柱状半導体層を形成する第１工程と、
    　前記第１工程の後に、第２の絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する第３工程と、ここで、前記第２の絶縁膜は前記柱状半導体層の周囲と上部を覆い、ポリシリコンゲート電極は前記第２の絶縁膜を覆うものであり、
    　前記第２工程の後に、前記フィン状半導体層上部と前記柱状シリコン層下部に拡散層を形成する第３工程と、
    　前記第３工程の後に、前記フィン状半導体層上部の前記拡散層上部に金属と半導体の化合物を形成する第４工程と、
    　前記第４工程の後に、層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、第１の金属を堆積し、金属ゲート電極と金属ゲート配線とを形成する第５工程と、
    　前記第５工程の後に、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成する第６工程と、を有し、
    　前記第３の金属からなるサイドウォールと前記柱状半導体層上面は接続されていることを特徴とする半導体装置の製造方法。
  2. 　前記拡散層がｎ型拡散層であって、前記第３の金属の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記拡散層がｐ型拡散層であって、前記第３の金属の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記第１工程は、
    　半導体基板上にフィン状半導体層を形成するための第１のレジストを形成し、半導体基板をエッチングし、前記フィン状半導体層を形成し、前記第１のレジストを除去し、
    　前記フィン状半導体層の周囲に第１の絶縁膜を堆積し、前記第１の絶縁膜をエッチバックし、前記フィン状半導体層の上部を露出し、前記フィン状半導体層に直交するように第２のレジストを形成し、前記フィン状半導体層をエッチングし、前記第２のレジストを除去することにより、前記フィン状半導体層と前記第２のレジストとが直交する部分が前記柱状シリコン層となるよう前記柱状半導体層を形成する、
    　ことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 　前記第２工程は、
    　半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層の上部に形成された柱状半導体層と、を有する構造に対し、
    　第２の絶縁膜を形成し、ポリシリコンを堆積し、前記ポリシリコンを平坦化後のポリシリコンの上面が前記柱状半導体層上部の前記第２の絶縁膜より高い位置になるように平坦化し、第１の窒化膜を堆積し、ポリシリコンゲート電極及びポリシリコンゲート配線を形成するための第３のレジストを形成し、前記第１の窒化膜をエッチングし、前記ポリシリコンをエッチングし、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を形成し、前記第２の絶縁膜をエッチングし、第３のレジストを除去する、
    　ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 　前記第４工程は、
    　第２の窒化膜を堆積し、前記第２の窒化膜をエッチングし、サイドウォール状に残存し、第２の金属を堆積し、金属と半導体の化合物をフィン状半導体層の上部の拡散層の上部に形成する、
    　ことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  7. 　前記第５工程は、
    　第３の窒化膜を堆積し、層間絶縁膜を堆積し平坦化し、ポリシリコンゲート電極及びポリシリコンゲート配線を露出し、露出した前記第２の窒化膜と前記第３の窒化膜を除去し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線と前記第２の絶縁膜を除去し、ゲート絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線があった部分に第１の金属を埋めこみ、前記第１の金属をエッチングし、柱状シリコン層上部のゲート絶縁膜を露出し、金属ゲート電極、金属ゲート配線を形成する、
    　ことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
  8. 　前記第６工程は、
    　前記柱状半導体層の上部を露出し、前記第３の金属を堆積し、前記第３の金属をエッチングし、前記柱状半導体層上部側壁に、第３の金属からなるサイドウォールを形成することを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
  9. 　半導体基板上に形成されたフィン状半導体層と、
    　前記フィン状半導体層の周囲に形成された第１の絶縁膜と、
    　前記フィン状半導体層上に形成された柱状半導体層と、
    　前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された拡散層と、
    　前記フィン状半導体層の上部の拡散層の上部に形成された金属と半導体の化合物と、
    　前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜の周囲に形成された金属ゲート電極と、
    　前記金属ゲート電極に接続された金属ゲート配線と、
    　前記柱状半導体層上部側壁に形成された第３の金属からなるサイドウォールと、を有し、
    　前記第３の金属からなるサイドウォールと前記柱状半導体層上面は接続されていることを特徴とする半導体装置。
  10. 　前記柱状半導体層の幅は、前記フィン状半導体層の短い方の幅と同じであることを特徴とする請求項９に記載の半導体装置。
  11. 　前記柱状半導体層上部側壁に、絶縁膜を介して前記第３の金属からなるサイドウォールが形成されていることを特徴とする請求項９又は１０に記載の半導体装置。
  12. 　前記半導体層は、シリコン層であることを特徴とする請求項９乃至１１のいずれか一項に記載の半導体装置。
  13. 　前記拡散層がｎ型拡散層であって、前記第３の金属の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする請求項９乃至１２のいずれか一項に記載の半導体装置。
  14. 　前記拡散層がｐ型拡散層であって、前記第３の金属の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする請求項９乃至１２のいずれか一項に記載の半導体装置。
  15. 　前記柱状半導体層上部側壁に、絶縁膜を介して前記第３の金属からなるサイドウォールが形成されていることを特徴とする請求項９乃至１４のいずれか一項に記載の半導体装置。
PCT/JP2013/062423 2013-04-26 2013-04-26 半導体装置の製造方法及び半導体装置 Ceased WO2014174672A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2013/062423 WO2014174672A1 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法及び半導体装置
JP2014521766A JP5670603B1 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法及び半導体装置
US14/755,317 US9768267B2 (en) 2013-04-26 2015-06-30 Surrounding gate semiconductor device
US15/672,549 US9842902B1 (en) 2013-04-26 2017-08-09 Method for producing surrounding gate semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/062423 WO2014174672A1 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/755,317 Continuation US9768267B2 (en) 2013-04-26 2015-06-30 Surrounding gate semiconductor device

Publications (1)

Publication Number Publication Date
WO2014174672A1 true WO2014174672A1 (ja) 2014-10-30

Family

ID=51791276

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/062423 Ceased WO2014174672A1 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (2) US9768267B2 (ja)
JP (1) JP5670603B1 (ja)
WO (1) WO2014174672A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020513160A (ja) * 2017-04-17 2020-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体構造体の寄生容量を低減する方法および寄生容量を低減する半導体構造体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798276B1 (ja) * 2014-06-16 2015-10-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2009110050A1 (ja) * 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
JPH11297984A (ja) 1998-04-07 1999-10-29 Seiko Epson Corp Ｌｄｄ型ｍｏｓトランジスタの構造および形成方法
US6891234B1 (en) 2004-01-07 2005-05-10 Acorn Technologies, Inc. Transistor with workfunction-induced charge layer
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
JP2005268418A (ja) * 2004-03-17 2005-09-29 Fujio Masuoka 半導体記憶装置及びその製造方法
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
JP2008066562A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体装置およびその製造方法
JP2008218514A (ja) * 2007-02-28 2008-09-18 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5466816B2 (ja) * 2007-08-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 縦型ｍｏｓトランジスタの製造方法
JP2009081163A (ja) * 2007-09-25 2009-04-16 Elpida Memory Inc 半導体装置およびその製造方法
US8163605B2 (en) 2008-02-15 2012-04-24 Unisantis Electronics Singapore Pte Ltd. Production method for semiconductor device
JP4487221B1 (ja) 2009-04-17 2010-06-23 日本ユニサンティスエレクトロニクス株式会社 半導体装置
US20160336400A1 (en) * 2011-11-09 2016-11-17 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8697511B2 (en) * 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8877578B2 (en) * 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5798276B1 (ja) * 2014-06-16 2015-10-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2016013087A1 (ja) * 2014-07-24 2016-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179132A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2009110050A1 (ja) * 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020513160A (ja) * 2017-04-17 2020-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体構造体の寄生容量を低減する方法および寄生容量を低減する半導体構造体
JP7062682B2 (ja) 2017-04-17 2022-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造体の寄生容量を低減する方法および寄生容量を低減する半導体構造体

Also Published As

Publication number Publication date
US20170338320A1 (en) 2017-11-23
JP5670603B1 (ja) 2015-02-18
US9842902B1 (en) 2017-12-12
US9768267B2 (en) 2017-09-19
US20150295057A1 (en) 2015-10-15
JPWO2014174672A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
US8772175B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP5695745B2 (ja) 半導体装置の製造方法及び半導体装置
US8916478B2 (en) Method for manufacturing semiconductor device and semiconductor device
WO2013093988A1 (ja) 半導体装置の製造方法と半導体装置
US10008595B2 (en) Method for producing semiconductor device and semiconductor device
WO2013080378A1 (ja) 半導体装置の製造方法と半導体装置
US20140203353A1 (en) Method for manufacturing semiconductor device and semiconductor device
WO2013171873A1 (ja) 半導体装置
JP5670603B1 (ja) 半導体装置の製造方法及び半導体装置
JP5740535B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6368836B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6143913B2 (ja) 半導体装置の製造方法及び半導体装置
JP5917673B2 (ja) 半導体装置の製造方法及び半導体装置
JP6329301B2 (ja) 半導体装置の製造方法及び半導体装置
JP6284585B2 (ja) 半導体装置の製造方法及び半導体装置
JP6326437B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5890053B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6156883B2 (ja) 半導体装置の製造方法及び半導体装置
JP6080989B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5869166B2 (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014521766

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13883307

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13883307

Country of ref document: EP

Kind code of ref document: A1