[go: up one dir, main page]

WO2013060550A1 - Verfahren zum durchtrennen eines halbleiterbauelementverbunds - Google Patents

Verfahren zum durchtrennen eines halbleiterbauelementverbunds Download PDF

Info

Publication number
WO2013060550A1
WO2013060550A1 PCT/EP2012/069129 EP2012069129W WO2013060550A1 WO 2013060550 A1 WO2013060550 A1 WO 2013060550A1 EP 2012069129 W EP2012069129 W EP 2012069129W WO 2013060550 A1 WO2013060550 A1 WO 2013060550A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
semiconductor
semiconductor layer
laser cut
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/069129
Other languages
English (en)
French (fr)
Inventor
Guido Weiss
Albert PERCHTALER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201280053116.0A priority Critical patent/CN103889643B/zh
Priority to US14/351,975 priority patent/US9263334B2/en
Publication of WO2013060550A1 publication Critical patent/WO2013060550A1/de
Anticipated expiration legal-status Critical
Priority to US14/987,910 priority patent/US9449879B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H10P54/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H10P52/00—
    • H10P72/74—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H10P72/7416—

Definitions

  • the present application relates to a method for the
  • Semiconductor wafer or wafer composite can be any semiconductor wafer or wafer composite.
  • Covering surfaces can cover. This material can lead to solder material being distributed over the separating surface during soldering of the semiconductor chip and causing damage to the semiconductor chip.
  • a task is a simple and reliable
  • a separation trench is formed in the semiconductor device by means of a first laser cut
  • Semiconductor component composite formed.
  • the separating trench cuts through the semiconductor component network in one
  • the semiconductor device composite is completely severed by means of a laser with a cut-through section.
  • the separation of the semiconductor component network into individual semiconductor chips thus takes place by means of at least two
  • slag in this context refers generally to the forming during a laser cut
  • this material comprises molten material or otherwise separated material of the layer to be separated. The irradiation of the laser radiation on the
  • Semiconductor component network preferably takes place from the side facing away from the carrier of the semiconductor layer sequence. An adjustment of the cutting direction relative to a structuring of the semiconductor layer sequence is simplified.
  • the metal layer is preferably provided for mounting and / or the electrical connection to a connection carrier, for example a housing or a printed circuit board.
  • the metal layer can support the carrier on the Cover completely facing away from semiconductor layer sequence in particular completely.
  • the metal layer may be single-layered or multi-layered.
  • a bottom surface of the separation trench is arranged in the vertical direction between the metal layer and the main surface before the severing cut. In other words, the metal layer is processed only with the last laser cut, ie the cut-through section.
  • the metal layer has a thickness that is substantially less than the thickness of the carrier.
  • the carrier is at least 5 times as thick as the
  • Metal layer more preferably at least 20 times as thick. The thinner the metal layer relative to the thickness of the
  • the carrier is, the lower the risk that the
  • Connecting layer may, for example, as a solder layer or one, in particular electrically conductive, adhesive layer may be formed.
  • the carrier is therefore of one
  • the first laser cut completely cuts through the bonding layer.
  • the first laser cut can extend into the carrier. The first laser cut thus cuts through at least all the layers that lie between the
  • the procedure can also be for a
  • Semiconductor component composite find application in which the carrier forms the growth substrate for the semiconductor layer sequence. In this case, between the
  • a second laser cut is made between the first laser cut and the cut-through cut along the dividing trench and only partially cuts through the carrier.
  • the second removes
  • the slag produced during the second laser cut thus essentially contains the material of the carrier.
  • For the wearer is particularly suitable
  • Semiconductor material for example germanium, silicon or gallium arsenide.
  • the semiconductor material may be doped.
  • a ceramic for example aluminum nitride or boron nitride contain or consist of such a material.
  • the slag produced during the second laser cut thus essentially contains an electrically insulating or
  • Trenngrabens which in the isolated semiconductor chips in each case the carrier of the semiconductor chip in lateral
  • Representing direction limiting side surfaces are so coated with at least partially with a layer that is electrically insulating or at least compared to a metal layer has a low electrical conductivity.
  • a third laser cut is made between the second laser cut and the cut-through cut along the dividing trench and only partially cuts through the carrier.
  • the third laser cut thus also takes place completely within the carrier material.
  • the third laser cut is in particular intended to minimize the thickness of the semiconductor component array to be cut through with the cut-through cut. The smaller this thickness, the lower the volume of the slag, in particular metal of the metal layer, containing in the
  • Cutting section be distributed over the side surfaces of the separation trench.
  • a gap is preferably formed, which completely cuts through the semiconductor layer sequence of the component regions.
  • the separating trenches extend between adjacent component regions, in particular in the region of
  • the first laser cut preferably does not cut through the material of the semiconductor layer sequence, but essentially only that between the semiconductor layer sequence
  • the device regions are formed after the removal of the growth substrate.
  • the semiconductor layer sequence is preferably fastened to the carrier by means of the connection layer before the structuring into component regions takes place.
  • the device regions may also be formed before the semiconductor layer sequence is attached to the carrier.
  • isolated semiconductor chips are so heavily coated with slag that during assembly of the semiconductor chips a
  • Fixing material such as a solder on the Side surface of the carrier can creep up to the semiconductor layer sequence. Even with a comparatively small
  • Carrier thickness can prevent this creep or at least sufficiently reduced.
  • the thickness of the carrier can be reduced.
  • the support has a thickness of at most 200 ym, more preferably of at most 150 ym.
  • the overall height of the semiconductor chip can be reduced without the risk of a mounting-related failure of the semiconductor chip is substantially increased.
  • FIGS. 1 to 5 show an exemplary embodiment of a method for cutting through a semiconductor component network by means of intermediate steps which are illustrated schematically in a sectional view.
  • FIGS. 1 to 5 a section of a semiconductor component system 1 is shown schematically in a sectional view. The method is described by way of example on the basis of a semiconductor component group, from which optoelectronic semiconductor chips, in particular LED chips, emerge during singulation.
  • the semiconductor component group 1 has a carrier 5 with a main surface 50. On the main surface is a
  • Semiconductor layer sequence has one for the production of
  • Semiconductor layer 22 is arranged. The first
  • Semiconductor layer 21 is disposed between the active region 20 and the carrier 5.
  • the semiconductor layer sequence, in particular the active region, is preferably based on a III-V compound semiconductor material, for example a nitridic, phosphidic or arsenide
  • the semiconductor layer sequence 2 is subdivided into component regions 23, which are provided in each case for a semiconductor chip. Between adjacent device areas is a
  • Gap 26 is formed.
  • the intermediate space divides the semiconductor layer sequence in the vertical direction, ie perpendicular to a main plane of extension of the semiconductor layer
  • the intermediate spaces 26 can be formed on the carrier 5 before or after the arrangement of the semiconductor layer sequence.
  • the semiconductor layer sequence 2 has a plurality of
  • the first semiconductor layer 21 is provided with a first one
  • Connection layer 31 is electrically conductively connected.
  • the second semiconductor layer 22 is electrically conductive in the region of the recesses 25 with a second connection layer 32
  • Terminal layer 32 extend in each case in regions between the carrier 5 and the semiconductor layer sequence 2.
  • an insulation layer 61 is formed between the second connection layer 32 and the first connection layer 31 and between the second connection layer and the first semiconductor layer 21 in the region of the recesses 25.
  • Semiconductor layer sequence 2 is a passivation 65
  • the semiconductor layer sequence 2 is by means of a
  • Connecting layer 34 for example, an electrically conductive adhesive layer or a solder layer attached to the carrier 5.
  • the carrier 5 is therefore different from a growth substrate for the semiconductor layer sequence 2.
  • the growth substrate is removed after the epitaxial deposition of the semiconductor layer sequence and therefore not shown in FIG.
  • Semiconductor layer sequence is preferably carried out after
  • a metal layer 7 is formed on the side facing away from the semiconductor body 2 of the carrier 5.
  • the metal layer completely covers the carrier.
  • the metal layer is provided in the singulated semiconductor chips in particular for fixing the semiconductor chips by means of a fixing layer, for example a solder, on the side of the metal layer to a connection carrier, for example a housing or a printed circuit board, and to be electrically conductive with it
  • a separating trench 4 is formed with a first laser cut.
  • the dividing trench runs in the lateral direction along the intermediate space 26.
  • the first laser cut does not cut through the semiconductor layers of the semiconductor layer sequence 2.
  • Laser radiation during the first laser cut is illustrated by means of an arrow 81. Furthermore, one is
  • the irradiation takes place from a side of the semiconductor layer sequence 2 facing away from the carrier 5 in the direction of the carrier. An alignment of the cutting direction along the gap 26 is thus simplified. In the illustrated embodiment, the first takes place
  • Terminal layer 31 and the second terminal layer 32 is severed.
  • a bottom surface 40 of the separation trench 4 thus extends between the main surface 50 and the metal layer 7.
  • the first laser cut is carried out so that it extends only slightly into the carrier 5, for example by 20 ym or less, preferably by 10 ym or less.
  • FIG. 3 the implementation of a second laser section is shown schematically, in turn, the irradiation of the laser is illustrated by an arrow 82.
  • a cutting width 92 of the second laser cut is preferably smaller than the cutting width of the first laser cut.
  • the slag produced during the second laser cut thus contains only a very small amount of residual metallic material of the layers arranged between the carrier 5 and the semiconductor layer sequence 2, in particular the connecting layer 34.
  • the second laser cut takes place in this embodiment such that the carrier 5 only partially, so not
  • FIG. 4 schematically shows a third laser cut, with an arrow 83 representing the laser irradiation.
  • Cutting width of the second laser cut to be or less than the cutting width of the second laser cut.
  • the third laser cut is preferably carried out in such a way that the carrier 5 in turn is not completely severed becomes. The resulting during the third laser cut
  • the semiconductor component group 1 is completely severed, so that mechanically separate semiconductor chips 1a, 1b are formed.
  • An arrow 84 illustrates the irradiation of the laser during the severing cut.
  • a cutting width 94 of the severing cut is preferably smaller than the cutting widths of the preceding laser cuts.
  • the laser cut preceding the severing cut is preferably designed such that the bottom surface 40 of the dividing trench 4 only has a comparatively small distance from the metal layer.
  • the distance is at most 20 ym, more preferably at most 10 ym. The smaller the distance to the metal layer, the lower the volume of the same throughput length
  • the carrier 5 is preferably substantially thicker than the
  • Metal layer 7 preferably at least 5 times as thick
  • the metal layer 7 preferably has a thickness of between 0.5 ⁇ m and 10 ⁇ m, preferably between
  • the metal layer can completely cover the carrier 5 on the side facing away from the semiconductor layer sequence.
  • Fastener over the side surface of the carrier 5 can be avoided even for relatively thin carrier.
  • a thickness of the carrier 5 is at most 200 ym, more preferably at most 150 ym. The height of the separated semiconductor chips 1a, 1b can thus be reduced.
  • the stepped configuration of the side surfaces 41 due to different cutting widths of the laser cuts is exaggerated in the figures. Rather, the side surfaces of the singulated semiconductor chips may be substantially planar.
  • one of four different numbers of laser cuts may also be expedient, for example two, three, five or six laser cuts. At least one laser cut preferably carries only material of the carrier 5.
  • the method described is generally suitable for the isolation of semiconductor component interconnections in
  • the semiconductor chips may also be formed such that the second semiconductor layer 22 of the side facing away from the carrier 5 of the Semiconductor layer sequence ago electrically contacted.
  • the recesses 25 and the second connection layer arranged between the semiconductor layer sequence 2 and the carrier 5 are not required.
  • connection layer 34 is thus arranged between the semiconductor layer sequence 2 and the carrier 5.
  • the method is largely independent of the arrangement of the external contacts of the semiconductor chip
  • Semiconductor layer sequence facing away from the carrier and a contact on the semiconductor layer sequence facing side of the carrier may be arranged.
  • two or more contacts may be arranged on the side facing away from the semiconductor layer sequence or on the side facing the semiconductor layer sequence.
  • Semiconductor chips for example, radiation receiver or semiconductor laser, or for electronic semiconductor chips application.
  • the method is suitable for singulating semiconductor component interconnections, in which at least one of each of the carriers 5 is provided on at least one main surface, in particular on two opposing main surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)

Abstract

Es wird ein Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds (1), der einen Träger (5) mit einer Hauptfläche (50) und eine auf der Hauptfläche angeordnete Halbleiterschichtenfolge (2) aufweist. Mittels eines ersten Laserschnitts wird ein Trenngraben (4) in dem Halbleiterbauelementverbund (1) ausgebildet, wobei der Trenngraben (4) den Halbleiterbauelementverbund (1) in einer senkrecht zur Hauptfläche (50) verlaufenden vertikalen Richtung nur teilweise durchtrennt. Der Halbleiterbauelementverbund (1) wird entlang des Trenngrabens (4) mittels eines Lasers mit einem Durchtrennungsschnitt vollständig durchtrennt.

Description

Beschreibung
Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds Die vorliegende Anmeldung betrifft ein Verfahren zum
Durchtrennen eines Halbleiterbauelementverbunds.
Zur Vereinzelung von Halbleiterchips aus einem
Halbleiterwafer oder Waferverbund kann ein
Lasertrennverfahren Anwendung finden. Es hat sich gezeigt, dass während des Verfahrens entstehende Schlacke die
Trennflächen bedecken kann. Dieses Material kann dazu führen, dass sich beim Löten der Halbleiterchip Lötmaterial über die Trennfläche verteilt und eine Schädigung des Halbleiterchips verursacht.
Eine Aufgabe ist es, ein einfaches und zuverlässiges
Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds anzugeben, bei dem die vereinzelten Halbleiterchips
zuverlässig lötbar sind.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
In einer Ausführungsform eines Verfahrens zum Durchtrennen eines Halbleiterbauelementverbunds, der einen Träger mit einer Hauptfläche und eine auf der Hauptfläche angeordnete Halbleiterschichtenfolge aufweist, wird mittels eines ersten Laserschnitts ein Trenngraben in dem
Halbleiterbauelementverbund ausgebildet. Der Trenngraben durchtrennt den Halbleiterbauelementverbund in einer
senkrecht zur Hauptfläche verlaufenden vertikalen Richtung nur teilweise. Entlang des Trenngrabens wird der Halbleiterbauelementverbund mittels eines Lasers mit einem Durchtrennungsschnitt vollständig durchtrennt. Die Vereinzelung des Halbleiterbauelementverbunds in einzelne Halbleiterchips erfolgt also mittels mindestens zweier
Laserschnitte, die in Aufsicht auf den
Halbleiterbauelementverbund entlang derselben lateralen
Richtung verlaufen. Je höher die Anzahl der Laserschnitte für die Vereinzelung ist, desto geringer kann das Volumen der Schlacke sein, die während der einzelnen Laserschnitte entsteht .
Der Begriff Schlacke bezeichnet in diesem Zusammenhang allgemein das sich während eines Laserschnitts bildende
Material. Dieses Material umfasst insbesondere geschmolzenes Material oder anderweitig abgetrenntes Material der zu trennenden Schicht. Die Einstrahlung der Laserstrahlung auf den
Halbleiterbauelementverbund erfolgt vorzugsweise von der dem Träger abgewandten Seite der Halbleiterschichtenfolge. Eine Justage der Schnittrichtung relativ zu einer Strukturierung der Halbleiterschichtenfolge ist so vereinfacht.
In einer bevorzugten Ausgestaltung weist der
Halbleiterbauelementverbund eine auf einer der
Halbleiterschichtenfolge abgewandten Seite des Trägers angeordnete Metallschicht auf. Im vereinzelten Halbleiterchip ist die Metallschicht vorzugsweise für die Montage und/oder die elektrische Verbindung mit einem Anschlussträger, beispielsweise einem Gehäuse oder einer Leiterplatte, vorgesehen. Die Metallschicht kann den Träger auf der der Halbleiterschichtenfolge abgewandten Seite insbesondere vollständig bedecken. Die Metallschicht kann einschichtig oder mehrschichtig ausgebildet sein. In einer bevorzugten Ausgestaltung ist eine Bodenfläche des Trenngrabens vor dem Durchtrennungsschnitt in vertikaler Richtung zwischen der Metallschicht und der Hauptfläche angeordnet. Mit anderen Worten wird die Metallschicht erst mit dem letzten Laserschnitt, also dem Durchtrennungsschnitt, bearbeitet.
Vorzugsweise weist die Metallschicht eine Dicke auf, die wesentlich geringer ist als die Dicke des Trägers. Bevorzugt ist der Träger mindestens 5-fach so dick wie die
Metallschicht, besonders bevorzugt mindestens 20-fach so dick. Je dünner die Metallschicht relativ zur Dicke des
Trägers ist, desto geringer ist die Gefahr, dass der
Durchtrennungsschnitt eine großflächige Bedeckung der
Seitenflächen des Trenngrabens, insbesondere in vertikaler Richtung bis zur Hauptfläche, mit metallischem Material der Metallschicht verursacht. Bei der Montage der vereinzelten Halbleiterchips kann so die Gefahr des Kriechens eines
Verbindungsmittels, beispielsweise eines Lots, über die
Seitenflächen der jeweiligen Träger der vereinzelten
Halbleiterchips, auf einfache und zuverlässige Weise
eliminiert oder zumindest weitgehend reduziert werden.
In einer bevorzugten Ausgestaltung ist die
Halbleiterschichtenfolge mittels einer Verbindungsschicht an dem Träger befestigt. Mit anderen Worten wird die
Halbleiterschichtenfolge mittels der Verbindungsschicht
Stoffschlüssig mit dem Träger verbunden. Die
Verbindungsschicht kann beispielsweise als eine Lotschicht oder eine, insbesondere elektrisch leitfähige, Klebeschicht ausgebildet sein. Der Träger ist also von einem
Aufwachssubstrat für die, vorzugsweise epitaktisch
abgeschiedene, Halbleiterschichtenfolge verschieden und stabilisiert die Halbleiterschichtenfolge mechanisch.
In einer bevorzugten Ausgestaltung durchtrennt der erste Laserschnitt die Verbindungsschicht vollständig. Insbesondere kann der erste Laserschnitt in den Träger hineinreichen. Der erste Laserschnitt durchtrennt also zumindest alle Schichten, die zwischen der
Halbleiterschichtenfolge und dem Träger angeordnet sind. Das Verfahren kann aber auch für einen
Halbleiterbauelementverbund Anwendung finden, bei dem der Träger das Aufwachssubstrat für die Halbleiterschichtenfolge bildet. In diesem Fall ist zwischen der
Halbleiterschichtenfolge und dem Träger keine
Verbindungsschicht vorhanden.
In einer bevorzugten Ausgestaltung erfolgt zwischen dem ersten Laserschnitt und dem Durchtrennungsschnitt entlang des Trenngrabens ein zweiter Laserschnitt, der den Träger nur teilweise durchtrennt. Vorzugsweise entfernt der zweite
Laserschnitt ausschließlich Material des Trägers, also insbesondere kein Material der Verbindungsschicht und kein Material der Metallschicht. Die beim zweiten Laserschnitt entstehende Schlacke enthält also im Wesentlichen das Material des Trägers. Für den Träger eignet sich insbesondere ein
Halbleitermaterial, beispielsweise Germanium, Silizium oder Galliumarsenid . Zur Erhöhung der elektrischen Leitfähigkeit kann das Halbleitermaterial dotiert sein. Alternativ oder ergänzend kann für den Träger eine Keramik, beispielsweise Aluminiumnitrid oder Bornitrid enthalten oder aus einem solchen Material bestehen.
Die beim zweiten Laserschnitt entstehende Schlacke enthält also im Wesentlichen ein elektrisch isolierendes oder
zumindest ein verglichen mit einem Metall nur schlecht elektrisch leitendes Material. Die Seitenflächen des
Trenngrabens, die bei den vereinzelten Halbleiterchips jeweils die den Träger des Halbleiterchips in lateraler
Richtung begrenzenden Seitenflächen darstellen, werden so mit zumindest bereichsweise mit einer Schicht überzogen, die elektrisch isolierend ist oder zumindest im Vergleich zu einer Metallschicht eine geringe elektrische Leitfähigkeit aufweist .
In einer bevorzugten Weiterbildung erfolgt zwischen dem zweiten Laserschnitt und dem Durchtrennungsschnitt entlang des Trenngrabens ein dritter Laserschnitt, der den Träger nur teilweise durchtrennt. Der dritte Laserschnitt erfolgt also ebenfalls vollständig innerhalb des Trägermaterials. Der dritte Laserschnitt ist insbesondere dafür vorgesehen, die mit dem Durchtrennungsschnitt zu durchtrennende Dicke des Halbleiterbauelementverbunds zu minimieren. Je geringer diese Dicke ist, desto geringer ist das Volumen der, insbesondere Metall der Metallschicht enthaltenden Schlacke, die in dem
Durchtrennungsschnitt über die Seitenflächen des Trenngrabens verteilt werden. In einer bevorzugten Ausgestaltung ist die
Halbleiterschichtenfolge vor dem ersten Laserschnitt in
Bauelementbereiche strukturiert. Zwischen den benachbarten Bauelementen ist vorzugsweise ein Zwischenraum ausgebildet, der die Halbleiterschichtenfolge der Bauelementbereiche vollständig durchtrennt.
Bevorzugt verlaufen die Trenngräben zwischen benachbarten Bauelementbereichen, insbesondere im Bereich der
Zwischenräume. Der erste Laserschnitt durchtrennt also vorzugsweise nicht das Material der Halbleiterschichtenfolge, sondern im Wesentlichen lediglich das zwischen der
Halbleiterschichtenfolge und dem Träger angeordnete Material und Material des Trägers.
In einer weiteren bevorzugten Ausgestaltung wird die
Halbleiterschichtenfolge epitaktisch auf einem
Aufwachssubstrat abgeschieden und das Aufwachssubstrat wird entfernt. Weiterhin bevorzugt werden die Bauelementbereiche nach dem Entfernen des Aufwachssubstrats ausgebildet. In diesem Fall wird die Halbleiterschichtenfolge vorzugsweise mittels der Verbindungsschicht an dem Träger befestigt, bevor die Strukturierung in Bauelementbereiche erfolgt. Alternativ können die Bauelementbereiche aber auch ausgebildet werden, bevor die Halbleiterschichtenfolge an dem Träger befestigt wird .
Es hat sich gezeigt, dass durch die beschriebene mehrstufige Durchtrennung mittels einer Mehrzahl von Laserschnitten vermieden werden kann, dass die Seitenflächen der
vereinzelten Halbleiterchips so stark mit Schlacke belegt sind, dass bei der Montage der Halbleiterchips ein
Befestigungsmaterial, beispielsweise ein Lot, über die Seitenfläche des Trägers bis zur Halbleiterschichtenfolge kriechen kann. Auch bei einer vergleichsweise geringen
Trägerdicke kann dieses Kriechen verhindert oder zumindest ausreichend stark reduziert werden. Die Dicke des Trägers kann so verringert werden.
Bevorzugt weist der Träger eine Dicke von höchstens 200 ym auf, besonders bevorzugt von höchstens 150 ym. Die Bauhöhe des Halbleiterchips kann so verringet werden, ohne dass die Gefahr für einen montagebedingten Ausfall des Halbleiterchips wesentlich erhöht wird.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung eines
Ausführungsbeispiels in Verbindung mit den Figuren.
Es zeigen:
Die Figur 1 bis 5 ein Ausführungsbeispiel für ein Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds anhand von jeweils schematisch in Schnittansicht dargestellten Zwischenschritten.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren
Verständnis übertrieben groß dargestellt sein. In den Figuren 1 bis 5 ist jeweils ein Ausschnitt eines Halbleiterbauelementverbunds 1 schematisch in Schnittansicht dargestellt. Das Verfahren wird exemplarisch anhand eines Halbleiterbauelementverbunds beschrieben, aus dem bei der Vereinzelung optoelektronische Halbleiterchips, insbesondere Lumineszenzdiodenchips hervorgehen .
Der Halbleiterbauelementverbund 1 weist einen Träger 5 mit einer Hauptfläche 50 auf. Auf der Hauptfläche ist eine
Halbleiterschichtenfolge 2 angeordnet. Die
Halbleiterschichtenfolge weist einen zur Erzeugung von
Strahlung vorgesehenen aktiven Bereich 20 auf, der zwischen einer ersten Halbleiterschicht 21 und einer zweiten
Halbleiterschicht 22 angeordnet ist. Die erste
Halbleiterschicht 21 ist zwischen dem aktiven Bereich 20 und dem Träger 5 angeordnet. Die Halbleiterschichtenfolge, insbesondere der aktive Bereich, basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, beispielsweise ein nitridisches, phosphidisches oder arsenidisches
Verbindungshalbleitermaterial .
Die Halbleiterschichtenfolge 2 ist in Bauelementbereiche 23 unterteilt, die für jeweils einen Halbleiterchip vorgesehen sind. Zwischen benachbarten Bauelementbereichen ist ein
Zwischenraum 26 ausgebildet. Der Zwischenraum durchtrennt die Halbleiterschichtenfolge in vertikaler Richtung, also senkrecht zu einer Haupterstreckungsebene der
Halbleiterschichten der Halbleiterschichtenfolge,
vorzugsweise vollständig. Die Zwischenräume 26 können vor oder nach dem Anordnen der Halbleiterschichtenfolge auf dem Träger 5 ausgebildet werden. Die Halbleiterschichtenfolge 2 weist eine Mehrzahl von
Ausnehmungen 25 auf, die sich von dem Träger 5 her durch die erste Halbleiterschicht 21 und den aktiven Bereich 20 hindurch in die zweite Halbleiterschicht erstrecken. Die erste Halbleiterschicht 21 ist mit einer ersten
Anschlussschicht 31 elektrisch leitend verbunden. Die zweite Halbleiterschicht 22 ist im Bereich der Ausnehmungen 25 mit einer zweiten Anschlussschicht 32 elektrisch leitend
verbunden. Die erste Anschlussschicht 31 und die zweite
Anschlussschicht 32 verlaufen jeweils bereichsweise zwischen dem Träger 5 und der Halbleiterschichtenfolge 2. Zur
Vermeidung eines elektrischen Kurzschlusses ist zwischen der zweiten Anschlussschicht 32 und der ersten Anschlussschicht 31 sowie zwischen der zweiten Anschlussschicht und der ersten Halbleiterschicht 21 im Bereich der Ausnehmungen 25 eine Isolationsschicht 61 ausgebildet.
Auf einer dem Träger 5 abgewandten Seite der
Halbleiterschichtenfolge 2 ist eine Passivierung 65
ausgebildet, die im Bereich des Zwischenraums 26 auch die Seitenflächen der Halbleiterschichtenfolge bedeckt.
Die Halbleiterschichtenfolge 2 ist mittels einer
Verbindungsschicht 34, beispielsweise einer elektrisch leitfähigen Klebeschicht oder einer Lotschicht an dem Träger 5 befestigt. Der Träger 5 ist also von einem Aufwachssubstrat für die Halbleiterschichtenfolge 2 verschieden. Das
Aufwachssubstrat ist nach der epitaktischen Abscheidung der Halbleiterschichtenfolge entfernt und in der Figur 1 daher nicht dargestellt. Die Ausbildung der Zwischenräume 26 zur Bildung der einzelnen Bauelementbereiche 23 der
Halbleiterschichtenfolge erfolgt vorzugsweise nach dem
Entfernen des Aufwachssubstrats . Auf der dem Halbleiterkörper 2 abgewandten Seite des Trägers 5 ist eine Metallschicht 7 ausgebildet. Die Metallschicht bedeckt den Träger vollständig. Die Metallschicht ist in den vereinzelten Halbleiterchips insbesondere dafür vorgesehen, die Halbleiterchips mittels einer Befestigungsschicht, beispielsweise einem Lot, seitens der Metallschicht an einem Anschlussträger, etwa einem Gehäuse, oder einer Leiterplatte, zu befestigen und mit diesem elektrisch leitend zu
kontaktieren .
Zum Durchtrennen des Halbleiterbauelementverbunds 1 wird, wie in Figur 2 dargestellt, mit einem ersten Laserschnitt ein Trenngraben 4 ausgebildet. Der Trenngraben verläuft in lateraler Richtung entlang des Zwischenraums 26. Der erste Laserschnitt durchtrennt also nicht die Halbleiterschichten der Halbleiterschichtenfolge 2. Die Einstrahlung der
Laserstrahlung während des ersten Laserschnitts ist mittels eines Pfeils 81 veranschaulicht. Weiterhin ist eine
Schnittbreite 91 des ersten Laserschnitts schematisch
gezeigt. Die Einstrahlung erfolgt von einer dem Träger 5 abgewandten Seite der Halbleiterschichtenfolge 2 in Richtung des Trägers. Eine Ausrichtung der Schnittrichtung entlang des Zwischenraums 26 wird so vereinfacht. In dem dargestellten Ausführungsbeispiel erfolgt der erste
Laserschnitt derart, dass sich der Laserschnitt in den Träger 5 hinein erstreckt. Mittels des ersten Laserschnitts werden also alle Schichten zwischen der Halbleiterschichtenfolge 2 und dem Träger 5 durchtrennt, insbesondere die
Verbindungsschicht 34. Weiterhin werden auch die erste
Anschlussschicht 31 und die zweite Anschlussschicht 32 durchtrennt. Eine Bodenfläche 40 des Trenngrabens 4 verläuft also zwischen der Hauptfläche 50 und der Metallschicht 7. Vorzugsweise wird der erste Laserschnitt so ausgeführt, dass er sich nur geringfügig in den Träger 5 hinein erstreckt, beispielsweise um 20 ym oder weniger, bevorzugt um 10 ym oder weniger .
In Figur 3 ist schematisch die Durchführung eines zweiten Laserschnitts dargestellt, wobei wiederum die Einstrahlung des Lasers durch einen Pfeil 82 veranschaulicht ist. Eine Schnittbreite 92 des zweiten Laserschnitts ist vorzugsweise kleiner als die Schnittbreite des ersten Laserschnitts. So kann erzielt werden, dass bei dem zweiten Laserschnitt im Wesentlichen ausschließlich Material des Trägers 5 abgetragen wird. Die sich beim Abtragen bildende Schlacke weist also im Wesentlichen das Trägermaterial 5 auf, sodass die
Seitenflächen 41 des Trenngrabens 4 im Wesentlichen mit dem Trägermaterial belegt werden. Die beim zweiten Laserschnitt entstehende Schlacke enthält also nur zu einem sehr geringen Restanteil metallisches Material der zwischen dem Träger 5 und der Halbleiterschichtenfolge 2 angeordneten Schichten, insbesondere der Verbindungsschicht 34.
Der zweite Laserschnitt erfolgt in diesem Ausführungsbeispiel derart, dass der Träger 5 nur teilweise, also nicht
vollständig, durchtrennt wird.
In Figur 4 ist schematisch ein dritter Laserschnitt gezeigt, wobei ein Pfeil 83 die Lasereinstrahlung darstellt. Eine Schnittbreite 93 des dritten Laserschnitts kann der
Schnittbreite des zweiten Laserschnitts entsprechen oder geringer als die Schnittbreite des zweiten Laserschnitts sein. Der dritte Laserschnitt erfolgt vorzugsweise derart, dass der Träger 5 wiederum nicht vollständig durchtrennt wird. Die während des dritten Laserschnitts entstehende
Schlacke ist somit frei von Material der Metallschicht 7.
In einem nachfolgenden Durchtrennungsschritt wird, wie in Figur 5 dargestellt, der Halbleiterbauelementverbund 1 vollständig durchtrennt, sodass mechanisch voneinander getrennte Halbleiterchips la, lb entstehen.
Ein Pfeil 84 veranschaulicht die Einstrahlung des Lasers während des Durchtrennungsschnitts. Eine Schnittbreite 94 des Durchtrennungsschnitts ist vorzugsweise geringer als die Schnittbreiten der vorangegangenen Laserschnitte.
Vorzugsweise wird der dem Durchtrennungsschnitt vorangehende Laserschnitt, in dem gezeigten Ausführungsbeispiel also der dritte Laserschnitt, derart ausgeführt, dass die Bodenfläche 40 des Trenngrabens 4 nur noch einen vergleichsweise geringen Abstand zur Metallschicht aufweist. Bevorzugt beträgt der Abstand höchstens 20 ym, besonders bevorzugt höchstens 10 ym. Je geringer der Abstand zur Metallschicht ist, desto geringer ist das Volumen der bei gleicher Durchtrennungslänge beim
Durchtrennungsschnitt entstehenden Schlacke. Die Gefahr, dass die Schlacke mit Material der Metallschicht 7 die
Seitenfläche 51 des Trägers 5 großflächig, insbesondere in vertikaler Richtung bis zu der Hauptfläche 50, bedeckt, kann so minimiert werden.
Der Träger 5 ist vorzugsweise wesentlich dicker als die
Metallschicht 7, bevorzugt mindestens 5-fach so dick,
besonders bevorzugt mindestens 20-fach so dick. Die Gefahr, dass sich eine Schlackebelegung entlang der Seitenfläche 51 bis zur Hauptfläche 50 erstreckt, kann so weitergehend vermieden werden. Die Metallschicht 7 weist vorzugsweise eine Dicke zwischen einschließlich 0,5 ym und 10 ym, bevorzugt zwischen
einschließlich 1 ym und 5 ym auf. Die Metallschicht kann den Träger 5 auf der der Halbleiterschichtenfolge abgewandten Seite vollständig bedecken. Eine Strukturierung der
Metallschicht vor dem Durchtrennungsschnitt ist also nicht erforderlich .
Mit dem beschriebenen Verfahren kann ein Kriechen des
Befestigungsmittels über die Seitenfläche des Trägers 5 auch für vergleichsweise dünne Träger vermieden werden.
Vorzugsweise beträgt eine Dicke des Trägers 5 höchstens 200 ym, besonders bevorzugt höchstens 150 ym. Die Höhe der vereinzelten Halbleiterchips la, lb kann so verringert werden.
Die stufenförmige Ausgestaltung der Seitenflächen 41 bedingt durch unterschiedliche Schnittbreiten der Laserschnitte ist in den Figuren übertrieben dargestellt. Die Seitenflächen der vereinzelten Halbleiterchips können vielmehr im Wesentlichen eben sein.
Von dem beschriebenen Ausführungsbeispiel abweichend kann auch eine von vier verschiedene Anzahl von Laserschnitten zweckmäßig sein, beispielsweise zwei, drei, fünf oder sechs Laserschnitte. Bevorzugt trägt zumindest ein Laserschnitt lediglich Material des Trägers 5 ab.
Das beschriebene Verfahren eignet sich allgemein für die Vereinzelung von Halbleiterbauelementverbunden in
Halbleiterchips. Insbesondere können die Halbleiterchips auch so ausgebildet sein, dass die zweite Halbleiterschicht 22 von der dem Träger 5 abgewandten Seite der Halbleiterschichtenfolge her elektrisch kontaktierbar ist. In diesem Fall sind die Ausnehmungen 25 und die zwischen der Halbleiterschichtenfolge 2 und dem Träger 5 angeordnete zweite Anschlussschicht nicht erforderlich. Weiterhin kann der Halbleiterbauelementverbund von dem beschriebenen
Ausführungsbeispiel abweichend auch eine
Halbleiterschichtenfolge 2 aufweisen, bei der der Träger 5 das Aufwachssubstrat darstellt. In diesem Fall ist zwischen der Halbleiterschichtenfolge 2 und dem Träger 5 also keine Verbindungsschicht 34 angeordnet.
Weiterhin ist das Verfahren weitgehend unabhängig von der Anordnung der externen Kontakte des Halbleiterchips
anwendbar. Beispielsweise kann ein Kontakt auf der der
Halbleiterschichtenfolge abgewandten Seite des Trägers und ein Kontakt auf der der Halbleiterschichtenfolge zugewandten Seite des Trägers angeordnet sein. Es können aber auch zwei oder mehr Kontakte auf der der Halbleiterschichtenfolge abgewandten Seite oder auf der der Halbleiterschichtenfolge zugewandten Seite angeordnet sein.
Selbstverständlich kann das Verfahren auch für andere
optoelektronische Halbleiterbauelemente, insbesondere
Halbleiterchips, beispielsweise Strahlungsempfänger oder Halbleiterlaser, oder auch für elektronische Halbleiterchips Anwendung finden.
Insbesondere eignet sich das Verfahren für die Vereinzelung von Halbleiterbauelementverbunden, bei denen auf zumindest einer Hauptfläche, insbesondere auf zwei gegenüberliegenden Hauptflächen, des Trägers 5 jeweils zumindest eine
Metallschicht angeordnet ist und beim Vereinzeln durchtrennt werden soll. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 054 891.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Verfahren zum Durchtrennen eines
Halbleiterbauelementverbunds (1), der einen Träger (5) mit einer Hauptfläche (50) und eine auf der Hauptfläche (50) angeordnete Halbleiterschichtenfolge (2) aufweist, wobei
- mittels eines ersten Laserschnitts ein Trenngraben (4) in dem Halbleiterbauelementverbund (1) ausgebildet wird, wobei der Trenngraben (4) den Halbleiterbauelementverbund (1) in einer senkrecht zur Hauptfläche (50) verlaufenden vertikalen Richtung nur teilweise durchtrennt; und
- der Halbleiterbauelementverbund (1) entlang des
Trenngrabens (4) mittels eines Lasers mit einem
Durchtrennungsschnitt vollständig durchtrennt wird.
2. Verfahren nach Anspruch 1,
bei dem der Halbleiterbauelementverbund eine auf einer der Halbleiterschichtenfolge abgewandten Seite des Trägers angeordnete Metallschicht (7) aufweist.
3. Verfahren nach Anspruch 2,
bei dem eine Bodenfläche (40) des Trenngrabens vor dem
Durchtrennungsschnitt in vertikaler Richtung zwischen der Metallschicht und der Hauptfläche angeordnet ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge mittels einer
Verbindungsschicht (34) an dem Träger befestigt ist und der erste Laserschnitt die Verbindungsschicht vollständig durchtrennt.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Laserschnitt in den Träger hinein reicht.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen dem ersten Laserschnitt und dem
Durchtrennungsschnitt entlang des Trenngrabens ein zweiter Laserschnitt erfolgt, der den Träger nur teilweise
durchtrennt.
7. Verfahren nach Anspruch 6,
wobei zwischen dem zweiten Laserschnitt und dem
Durchtrennungsschnitt entlang des Trenngrabens ein dritter Laserschnitt erfolgt, der den Träger nur teilweise
durchtrennt .
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschichtenfolge vor dem ersten
Laserschnitt in Bauelementbereiche (23) strukturiert wird.
9. Verfahren nach Anspruch 8,
bei dem die Trenngräben zwischen benachbarten
Bauelementbereichen verlaufen.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschichtenfolge epitaktisch auf einem Aufwachssubstrat abgeschieden wird und das Aufwachssubstrat entfernt wird.
11. Verfahren nach Anspruch 10 unter Rückbezug auf Anspruch 8 oder 9,
bei dem die Bauelementbereiche nach dem Entfernen des
Aufwachssubstrats ausgebildet werden.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Träger auf einem Halbleitermaterial basiert.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Träger eine Dicke von höchstens 200 ym aufweist.
14. Verfahren nach Anspruch 1,
bei dem
- die Halbleiterschichtenfolge mittels einer
Verbindungsschicht (34) an dem Träger befestigt wird;
- der erste Laserschnitt in den Träger hinein reicht;
- der Halbleiterbauelementverbund eine auf einer der
Halbleiterschichtenfolge abgewandten Seite des Trägers angeordnete Metallschicht (7) aufweist; und
- eine Bodenfläche (40) des Trenngrabens vor dem
Durchtrennungsschnitt in vertikaler Richtung zwischen der Metallschicht und der Hauptfläche angeordnet ist.
PCT/EP2012/069129 2011-10-28 2012-09-27 Verfahren zum durchtrennen eines halbleiterbauelementverbunds Ceased WO2013060550A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280053116.0A CN103889643B (zh) 2011-10-28 2012-09-27 用于分割半导体器件复合件的方法
US14/351,975 US9263334B2 (en) 2011-10-28 2012-09-27 Method of severing a semiconductor device composite
US14/987,910 US9449879B2 (en) 2011-10-28 2016-01-05 Method of severing a semiconductor device composite

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011054891.2A DE102011054891B4 (de) 2011-10-28 2011-10-28 Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
DE102011054891.2 2011-10-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/351,975 A-371-Of-International US9263334B2 (en) 2011-10-28 2012-09-27 Method of severing a semiconductor device composite
US14/987,910 Continuation US9449879B2 (en) 2011-10-28 2016-01-05 Method of severing a semiconductor device composite

Publications (1)

Publication Number Publication Date
WO2013060550A1 true WO2013060550A1 (de) 2013-05-02

Family

ID=47040688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/069129 Ceased WO2013060550A1 (de) 2011-10-28 2012-09-27 Verfahren zum durchtrennen eines halbleiterbauelementverbunds

Country Status (4)

Country Link
US (2) US9263334B2 (de)
CN (1) CN103889643B (de)
DE (1) DE102011054891B4 (de)
WO (1) WO2013060550A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014048539A1 (de) * 2012-09-28 2014-04-03 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Verfahren und vorrichtung zum dampfdruck-abtragschneiden eines metallischen werkstücks

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107971A1 (de) * 2013-07-25 2015-01-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
JP2016030277A (ja) * 2014-07-29 2016-03-07 株式会社ディスコ パッケージ基板の加工方法
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2016139951A1 (ja) 2015-03-05 2016-09-09 Ｊｆｅスチール株式会社 抵抗スポット溶接方法および溶接継手
JP6570910B2 (ja) * 2015-07-24 2019-09-04 株式会社ディスコ ウエーハの加工方法
CN105336686B (zh) * 2015-09-30 2019-10-25 中国电子科技集团公司第五十五研究所 一种复合结构SiC衬底器件的切割方法
CN107546300B (zh) * 2016-06-29 2020-10-30 晶能光电（江西）有限公司 一种led芯片的切割及劈裂方法
CN106653689B (zh) * 2016-12-26 2019-09-10 中国电子科技集团公司第五十五研究所 一种双脉冲频率激光分离复合SiC的方法
DE102017113949A1 (de) 2017-06-23 2018-12-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN110808310B (zh) * 2018-08-06 2021-08-10 德运创鑫(北京)科技有限公司 降低太阳能电池芯片切割效率损耗的方法及光伏组件
CN110828615A (zh) * 2019-11-20 2020-02-21 苏州沃特维自动化系统有限公司 叠瓦电池串的制作方法
JP2024048066A (ja) * 2022-09-27 2024-04-08 株式会社ディスコ デバイスウェーハの加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003002289A1 (en) * 2001-06-28 2003-01-09 Electro Scientific Industries, Inc. Multistep laser processing of wafers supporting surface device layers
US20050045090A1 (en) * 2003-09-01 2005-03-03 Hiroshi Ikegami Apparatus for laser beam machining, machining mask, method for laser beam machining, method for manufacturing a semiconductor device and semiconductor device
US20060169680A1 (en) * 2005-02-03 2006-08-03 Stats Chippac Ltd. Integrated, integrated circuit singulation system
DE102008050538A1 (de) * 2008-06-06 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20100120228A1 (en) * 2008-11-10 2010-05-13 Stanley Electric Co., Ltd. Semicondutor manufacturing method
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
KR100659931B1 (ko) * 2001-02-19 2006-12-21 삼성전자주식회사 레이저를 이용한 기판 절단 장치 및 그 방법
EP1497851B1 (de) * 2002-04-19 2006-01-25 Xsil Technology Limited Laser-behandlung
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
WO2005081319A1 (de) * 2004-02-20 2005-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
JP5284651B2 (ja) * 2008-01-29 2013-09-11 株式会社ディスコ ウエーハの加工方法
JP2010166022A (ja) * 2008-09-26 2010-07-29 Sanyo Electric Co Ltd 半導体レーザ装置および表示装置
US8383984B2 (en) * 2010-04-02 2013-02-26 Electro Scientific Industries, Inc. Method and apparatus for laser singulation of brittle materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003002289A1 (en) * 2001-06-28 2003-01-09 Electro Scientific Industries, Inc. Multistep laser processing of wafers supporting surface device layers
US20050045090A1 (en) * 2003-09-01 2005-03-03 Hiroshi Ikegami Apparatus for laser beam machining, machining mask, method for laser beam machining, method for manufacturing a semiconductor device and semiconductor device
US20060169680A1 (en) * 2005-02-03 2006-08-03 Stats Chippac Ltd. Integrated, integrated circuit singulation system
DE102008050538A1 (de) * 2008-06-06 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20100120228A1 (en) * 2008-11-10 2010-05-13 Stanley Electric Co., Ltd. Semicondutor manufacturing method
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014048539A1 (de) * 2012-09-28 2014-04-03 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Verfahren und vorrichtung zum dampfdruck-abtragschneiden eines metallischen werkstücks

Also Published As

Publication number Publication date
US20140248758A1 (en) 2014-09-04
US20160133520A1 (en) 2016-05-12
CN103889643A (zh) 2014-06-25
US9263334B2 (en) 2016-02-16
US9449879B2 (en) 2016-09-20
CN103889643B (zh) 2015-12-23
DE102011054891A1 (de) 2013-05-02
DE102011054891B4 (de) 2017-10-19

Similar Documents

Publication Publication Date Title
DE102011054891B4 (de) Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102010025320B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2011003907A1 (de) Optoelektronisches bauelement
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102011051822A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Metallisierungsschicht
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
WO2015049079A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung von strahlungsemittierenden halbleiterchips
DE102011015725A1 (de) Verfahren zum Vereinzeln eines Bauelementverbunds
DE102009022966A1 (de) Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
WO2014044592A1 (de) Optoelektronischer halbleiterchip und verfahren zur seiner herstellung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112014002623B4 (de) Optoelektronisches Bauteil und Herstellungsverfahren hierfür
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
WO2016016098A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips
EP1536466A2 (de) Trägerschicht für eine Halbleiterschichtenfolge und Verfahren zur Herstellung von Halbleiterchips
WO2015011205A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur herstellung von halbleiterchips
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE102013108583A1 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12773279

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14351975

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12773279

Country of ref document: EP

Kind code of ref document: A1