[go: up one dir, main page]

WO2012168040A1 - Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement - Google Patents

Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement Download PDF

Info

Publication number
WO2012168040A1
WO2012168040A1 PCT/EP2012/058921 EP2012058921W WO2012168040A1 WO 2012168040 A1 WO2012168040 A1 WO 2012168040A1 EP 2012058921 W EP2012058921 W EP 2012058921W WO 2012168040 A1 WO2012168040 A1 WO 2012168040A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier substrate
recess
semiconductor chip
insulating layer
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/058921
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US14/122,513 priority Critical patent/US9281425B2/en
Priority to DE201211002368 priority patent/DE112012002368A5/de
Priority to CN201280027636.4A priority patent/CN103563110B/zh
Publication of WO2012168040A1 publication Critical patent/WO2012168040A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W70/09—
    • H10W70/60—
    • H10W72/0198—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H10W70/093—
    • H10W72/073—
    • H10W72/9413—
    • H10W90/00—
    • H10W90/10—

Definitions

  • A2) providing a carrier substrate having at least one mounting region for the semiconductor chip and at least one first recess, which in the mounting region of the
  • the method steps AI) and A2) can be carried out in parallel or in succession. Subsequently, the process steps B) to E) take place in the claimed
  • the electrically conductive layer preferably completely fills the second recess of the electrically insulating layer.
  • the first recess of the carrier substrate is thus filled with the electrically insulating layer and the second recess is completely filled with the electrically conductive layer, so that the carrier substrate has a planar and planar main surface that includes the mounting area.
  • the semiconductor device is an optoelectronic
  • the active layer of the semiconductor chip preferably contains a pn junction, a double heterostructure, a
  • Single quantum well structure SQW, Single quantum well
  • MQW multiple quantum well structure
  • the semiconductor chip is preferably made of a
  • the semiconductor layers of the semiconductor layer sequence preferably contain a III / V semiconductor material.
  • I I / V semiconductor materials are for
  • the semiconductor chip may include a growth substrate on which the semiconductor layer sequence in the manufacturing process
  • Recess is formed in a region adjacent to a vertical direction to one of the two contact areas.
  • One of the electrical contact regions of the semiconductor chip is accordingly arranged in the vertical direction over the first and second recesses. As a result of the recesses, a through-contact of the electrically conductive layer can be guided to this contact region of the semiconductor chip.
  • the second contact region of the semiconductor chip may, for example, be electrically contacted via the carrier substrate, which is completely electrically separated from the electrically conductive layer by means of the electrically insulating layer. Alternatively, the second contact region may also be electrically powered by a via through the carrier
  • the one-sided contacting on the side facing the carrier substrate side of the semiconductor chip may be generated for example by means of an annular contact.
  • annular isolation between a p- and an n-contact region of the
  • a diameter of the second recess is formed smaller than a
  • the second recess is selectively opened, so that only a small central region of the first recess not with the
  • electrically insulating layer is filled and so on
  • Insulating layer can also benefit the
  • Recess has a diameter of at least 70 ym and
  • the second recesses have a diameter of at least 10 ym and at most 30 ym.
  • Recess is thus more than twice as large as the first recess.
  • the second recess is formed as small as possible, so that the greatest possible mechanical support of the semiconductor chip is ensured by the carrier.
  • the second recess is formed so large that a sufficient electrically conductive connection of the
  • electrically conductive layer is generated to one of the contact regions of the semiconductor chip.
  • the electrically conductive layer in each first recess and the electrically conductive layer in each second recess are formed as a via.
  • the electrically conductive layer is structured in such a way that the plated-through holes are electrically insulated from one another by means of the structuring.
  • this includes
  • the converter layer is preferably suitable for converting a radiation emitted by the semiconductor chip radiation into radiation of a different wavelength. According to at least one embodiment is in the
  • the carrier substrate has a plurality of mounting areas for the semiconductor chips and a plurality of first recesses.
  • Process step B) is arranged in each case one of the semiconductor chips on each one of the mounting areas.
  • Process step D) is a plurality of second
  • Carrier substrate are formed.
  • a semiconductor component which comprises a plurality of semiconductor chips which can be electrically conductively connected by means of plated-through holes through the carrier substrate.
  • Each of the semiconductor chips is underlaid for mechanical chip support by means of the electrically insulating layer.
  • a semiconductor chip module in particular a module is considered, which comprises a plurality of semiconductor chips, which are, for example, series-connected with each other.
  • the recesses in the carrier substrate and / or in the electrically insulating layer are produced, for example, by means of a controlled laser.
  • this includes
  • Optoelectronic semiconductor device at least one
  • Semiconductor chip has a suitable for generating radiation active layer.
  • the carrier substrate has at least one mounting region for the semiconductor chip and at least one first recess, which is formed in the mounting region.
  • the semiconductor chip is on the mounting area of the
  • Carrier substrate arranged. On the side remote from the semiconductor chip side of the carrier substrate, an electrically insulating layer is applied, which fills the first recess of the carrier substrate. A second recess is in the electrically insulating layer in the region of the first
  • An electrically conductive layer is on top of the carrier substrate
  • the semiconductor chip of the component thus has a
  • the carrier substrate has at least two first recesses, which are each arranged below one of the contact regions of the semiconductor chip.
  • the electrically insulating layer has
  • two second recesses which are each arranged in one of the first recesses.
  • Recesses are each completely filled with material of the electrically conductive layer.
  • Semiconductor chip may in particular without prior cleaning and / or removal of the electrically insulating material the carrier substrate are mounted.
  • the semiconductor chip is in direct contact with the carrier substrate.
  • the carrier substrate is a metal foil or a foil made of ceramic.
  • a metal foil for example, a molybdenum foil can be used.
  • the carrier substrate is preferably coated on the back with the electrically insulating layer, wherein the
  • the electrically insulating layer is a plastic layer, preferably a plastic film.
  • Carrier substrate the electrically insulating layer and / or the electrically conductive layer in each case as a film
  • second recesses are selectively opened with a laser, so that in each case one chip contact region is exposed. In this case, only the area is opened indirectly below the chip contact area, so that the remaining area of the first
  • Recess of the carrier substrate is further filled with the electrically insulating layer and thus serves for mechanical support of the semiconductor chip.
  • Semiconductor component according to the invention which has a plurality of semiconductor chips, as a screen backlight or as a series-connected module for side coupling into
  • FIGS. 1A to 1K each show a schematic cross-section of an embodiment of an inventive device
  • Figures 2A to 2C each cutouts of a
  • Ingredients such as layers, structures, components and areas for better representability
  • FIGS. 1A to 1K each show cross sections of a semiconductor component in the production method.
  • a substrate 11 is provided, on which a plurality of semiconductor chips 1 are arranged.
  • the substrate 11 is preferably formed as a film.
  • Semiconductor chips 1 each have an active layer 1a suitable for generating radiation.
  • the semiconductor chips 1 are for example LEDs and preferably have a one-sided contact. This means that the semiconductor chips 1 each have both contact areas on the same side.
  • the contact regions of the semiconductor chips 1 are arranged on the side facing the substrate 11. In this case, the side of the semiconductor chips 1 facing away from the substrate 11 has no contact areas. This page is therefore suitable for radiation decoupling, wherein
  • Carrier substrate 2 has at least one mounting region 2a for at least one semiconductor chip 1. In addition, this indicates
  • Support substrate 2 two first recesses 2b, which in
  • the carrier substrate 2 preferably has a material which is thermally adapted to the material of the semiconductor chip.
  • the support substrate 2 is a molybdenum foil or a C 1 -C 4 ceramic substrate. This is preferred
  • Carrier substrate 2 is formed as a film. The first
  • Recesses 2b in the carrier substrate 2 are produced, for example, by means of a laser boring, etching or by means of a stamping process. On the carrier substrate 2 is in the subsequent
  • solder layer 3 wherein the first recesses 2b are also recessed (see Figure IC).
  • the solder layer 3 has, for example, as a material, a metal or a metal alloy, for a
  • Soldering process is suitable.
  • the semiconductor chip 1 is detached from the substrate 11 and applied to the mounting region of the carrier substrate 2.
  • the semiconductor chip 1 is soldered on the mounting region of the carrier substrate 2.
  • the first recesses 2b are arranged vertically below the semiconductor chip 1. In particular, in each case a first recess 2b in each case a contact region of the
  • the transferring of the semiconductor chip 1 from the substrate 11 to the carrier substrate 2 takes place, for example, by means of a pick-and-place method.
  • an electrically insulating layer 4 is subsequently applied to the side of the carrier substrate 2 facing away from the semiconductor chip 1.
  • the electrically insulating layer is applied in such a way that the first recesses 2b of the carrier substrate 2 are completely filled with material of the electrically insulating layer 4.
  • the carrier substrate 2 and the electrically insulating layer 4 accordingly form a planar main surface on the side facing the semiconductor chip 1. In the region of the first recesses 2b the electrically insulating borders Layer 4 therefore directly to the contact regions of the semiconductor chip 1 at.
  • two second recesses 4a are subsequently formed in the electrically insulating layer 4, wherein the second recesses are each formed in a region of a respective first recess of the carrier substrate.
  • the second recesses 4a are accordingly each in the first recess of the carrier substrate
  • the second recesses are selectively formed so that only the contact region of the semiconductor chip appears in each case.
  • the opening is done, for example, with a controlled laser, which advantageously only the area immediately below the
  • Semiconductor chip 1 facing side of the carrier substrate 2 are generated.
  • the electrically insulating layer 4 is then in the first recess of the

Landscapes

  • Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements angegeben, bei dem ein Trägersubstrat (2) bereitgestellt wird, das einen Montagebereich (2a) und eine Aussparung (2b) aufweist, die im Montagebereich (2a) des Trägersubstrats (2) ausgebildet ist. Nach Montage eines Halbleiterchips (1) wird eine elektrisch isolierende Schicht (4) auf dem Trägersubstrat (2) derart aufgebracht, dass die elektrisch isolierende Schicht (4) die erste Aussparung (2b) des Trägersubstrats (2) vollständig ausfüllt. Eine zweite Aussparung (4a) wird in der elektrisch isolierenden Schicht (4) ausgebildet. Anschließend wird eine elektrisch leitende Schicht (5) auf der elektrisch isolierenden Schicht (4) derart aufgebracht, dass die zweite Aussparung (4a) als Durchkontaktierung mit der elektrisch leitenden Schicht (5) ausgefüllt ist. Weiter wird ein derart hergestelltes Halbleiterbauelement angegeben.

Description

Beschreibung
Verfahren zum Herstellen eines optoelektronischen
Halbleiterbauelements und derartiges Halbleiterbauelement
Die Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Bauelements, das ein Trägersubstrat und einen Halbleiterchip umfasst. Weiter betrifft die vorliegende Erfindung ein derartiges optoelektronisches
Halbleiterbauelement.
Bei der Herstellung von Halbleiterbauelementen mit dünnen Halbleiterchips, die unter anderem eine einseitige
elektrische Kontaktierung aufweisen, sind exakte
Justageprozesse notwendig, um die Halbleiterchips auf
Trägersubstraten zu montieren. Dabei ist beispielsweise bei einem Halbleiterchip, der eine ringförmige Isolation zwischen p- und n-Kontaktbereich des Halbleiterchips aufweist, der ringförmige Bereich freistehend und mechanisch von dem
Trägersubstrat nicht unterstützt. Ein derartiger mechanisch nicht unterstützter Bereich zur Kontakttrennung der
einseitigen elektrischen Kontaktierung führt nachteilig zu einer geringeren mechanischen Stabilität und somit zur
Anfälligkeit von Beschädigungen durch externe mechanische Einflüsse.
Es ist Aufgabe der vorliegenden Erfindung, ein
Herstellungsverfahren anzugeben, das die oben genannten
Nachteile vermeidet, wodurch sich vorteilhafterweise ein mechanisch stabiles Halbleiterbauelement ergibt, wobei im Herstellungsverfahren gleichzeitig eine vereinfachte
Chipjustage ermöglicht wird. Diese Aufgabe wird durch ein Herstellungsverfahren mit den Merkmalen des Anspruchs 1 gelöst. Weiter wird diese Aufgabe durch ein optoelektronisches Halbleiterbauelement mit den Merkmalen des Anspruchs 12 gelöst. Vorteilhafte
Weiterbildungen des Herstellungsverfahrens und des
Halbleiterbauelements sind Gegenstand der abhängigen
Ansprüche .
In einer Ausführungsform umfasst das Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements folgende
Verfahrensschritte :
AI) Bereitstellen zumindest eines Halbleiterchips, der eine zur Strahlungserzeugung geeignete aktive Schicht aufweist,
A2) Bereitstellen eines Trägersubstrats, das zumindest einen Montagebereich für den Halbleiterchip und zumindest eine erste Aussparung aufweist, die im Montagebereich des
Trägersubstrats ausgebildet ist,
B) Montieren des Halbleiterchips auf dem Montagebereich des Trägersubstrats ,
C) Aufbringen einer elektrisch isolierenden Schicht auf der von dem Halbleiterchip abgewandten Seite des Trägersubstrats derart, dass die elektrisch isolierende Schicht die erste Aussparung des Trägersubstrats vollständig ausfüllt,
D) Ausbilden zumindest einer zweiten Aussparung in der elektrisch isolierenden Schicht, wobei die zweite Aussparung im Bereich der ersten Aussparung des Trägersubstrats
ausgebildet wird, und E) Aufbringen einer elektrisch leitenden Schicht auf der von dem Trägersubstrat abgewandten Seite der elektrisch
isolierenden Schicht derart, dass die elektrisch leitende Schicht die zweite Aussparung der elektrisch isolierenden Schicht als Durchkontaktierung ausfüllt.
Das Herstellungsverfahren ermöglicht vorteilhafterweise eine vereinfachte Chipjustage und eine mechanisch ganzflächige Unterstützung des Halbleiterchips durch das Trägersubstrat und der elektrisch isolierenden Schicht. Insbesondere wird die erste Aussparung des Trägersubstrats mit der elektrisch isolierenden Schicht gefüllt und dient so zur mechanischen Unterstützung des Halbleiterchips. Zum Herstellen eines elektrisch leitenden Kontakts durch die elektrisch
isolierende Schicht findet die zweite Aussparung Verwendung, durch die die elektrisch leitende Schicht geführt ist.
Vorteilhafterweise können die Genauigkeitsanforderungen bei der Chipjustage, also bei der Anordnung des Halbleiterchips auf dem Montagebereich des Trägersubstrats, reduziert werden, da die Kontaktdurchführung durch das Trägersubstrat
vollständig mit der elektrisch isolierenden Schicht unterlegt ist. Für einen derartigen Herstellungsprozess können
vorteilhafterweise größere Substrate als herkömmlicherweise verwendet werden, die vorzugsweise zudem aus einem
kostengünstigen Material gebildet sein können. Aufgrund der elektrisch isolierenden Schicht ist weiter eine gute externe thermische Ankopplung des Halbleiterbauelements möglich.
Die Verfahrensschritte AI) und A2) können parallel oder nacheinander durchgeführt werden. Anschließend erfolgen die Verfahrensschritte B) bis E) in der beanspruchten
Reihenfolge . Nach Durchlaufen der Verfahrensschritte A) bis E) ist der Halbleiterchip auf einem Träger angeordnet, der gebildet wird durch das Trägersubstrat, durch die elektrisch isolierende Schicht und durch die elektrisch leitende Schicht.
Insbesondere erstreckt sich die elektrisch isolierende
Schicht auf der von dem Halbleiterchip abgewandten Seite des Trägersubstrats in lateraler Richtung. Ebenso erstreckt sich die elektrisch leitende Schicht auf der von dem
Trägersubstrat abgewandten Seite der elektrisch isolierenden Schicht in lateraler Richtung. Der Träger wird somit durch einen Mehrschichtenaufbau gebildet, wobei die Schichten jeweils mit Aussparungen und Durchkontaktierungen in
vertikaler Richtung durchzogen sind.
Der Halbleiterchip wird auf den Montagebereich des
Trägersubstrats insbesondere vor dem Aufbringen der
elektrisch isolierenden Schicht in die erste Aussparung montiert. Weiter erfolgt die Montage des Halbleiterchips auf den Montagebereich des Trägersubstrats insbesondere vor dem Ausbilden der zweiten Aussparung in die elektrisch
isolierende Schicht. Mit anderen Worten kann der
Halbleiterchip mit dem Montagebereich und/oder der
Durchkontaktierung des Trägersubstrats zumindest stellenweise im direkten Kontakt stehen, wobei der Montagebereich des Trägersubstrats frei von der elektrisch isolierenden Schicht und der elektrisch leitenden Schicht ist.
Die elektrisch leitende Schicht füllt vorzugsweise die zweite Aussparung der elektrisch isolierenden Schicht vollständig aus. Die erste Aussparung des Trägersubstrats ist somit mit der elektrisch isolierenden Schicht und die zweite Aussparung vollständig mit der elektrisch leitenden Schicht gefüllt, sodass das Trägersubstrat eine ebene und planare Hauptfläche aufweist, die den Montagebereich umfasst.
Das Halbleiterbauelement ist ein optoelektronisches
Bauelement, das die Umwandlung von elektrisch erzeugten Daten oder Energien in Lichtemission ermöglicht oder umgekehrt. Beispielsweise ist der optoelektronische Halbleiterchip ein strahlungsemittierender Halbleiterchip, beispielsweise eine LED.
Die aktive Schicht des Halbleiterchips enthält vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine
Einfachquantentopfstruktur (SQW, Single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der
Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede
Kombination dieser Strukturen.
Der Halbleiterchip setzt sich vorzugsweise aus einer
epitaktisch aufgewachsenen Halbleiterschichtenfolge zusammen, die die aktive Schicht enthält. Die Halbleiterschichten der Halbleiterschichtenfolge enthalten vorzugsweise ein III/V- Halbleitermaterial. I I I /V-Halbleitermaterialien sind zur
Strahlungserzeugung im ultravioletten, über den sichtbaren bis in den infraroten Spektralbereich besonders geeignet. Der Halbleiterchip kann ein Aufwachssubstrat umfassen, auf dem die Halbleiterschichtenfolge im Herstellungsverfahren
aufgewachsen worden ist.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip auf der dem Trägersubstrat zugewandten Seite zwei voneinander elektrisch isolierte elektrische Kontaktbereiche auf, wobei die erste und die zweite
Aussparung in einem in einer vertikalen Richtung benachbarten Bereich zu einem der zwei Kontaktbereiche ausgebildet wird.
Einer der elektrischen Kontaktbereiche des Halbleiterchips ist demnach in vertikaler Richtung über der ersten und zweiten Aussparung angeordnet. Durch die Aussparungen kann so eine Durchkontaktierung der elektrisch leitenden Schicht zu diesem Kontaktbereich des Halbleiterchips geführt sein. Der zweite Kontaktbereich des Halbleiterchips kann beispielsweise über das Trägersubstrat elektrisch kontaktiert sein, das von der elektrisch leitenden Schicht mittels der elektrisch isolierenden Schicht vollständig elektrisch getrennt ist. Alternativ kann der zweite Kontaktbereich ebenfalls mittels einer Durchkontaktierung durch den Träger elektrisch
kontaktierbar sein.
Der Halbleiterchip weist somit eine einseitige Kontaktierung auf. Die von dem Trägersubstrat abgewandte Seite des
Halbleiterchips weist damit keinen elektrischen
Kontaktbereich auf, sodass durch diese Seite eine effiziente Strahlungsauskopplung erzielt wird, wobei so mit Vorteil keine Abschattungs- oder Absorptionseffekte auftreten.
Die einseitige Kontaktierung auf der dem Trägersubstrat zugewandten Seite des Halbleiterchips kann beispielsweise mittels eines ringförmigen Kontakts erzeugt sein.
Beispielsweise findet hierbei eine ringförmige Isolation zwischen einem p- und einem n-Kontaktbereich des
Halbleiterchips Verwendung. Gemäß zumindest einer Ausführungsform wird ein Durchmesser der zweiten Aussparung kleiner ausgebildet als ein
Durchmesser der ersten Aussparung. Durch die kleinere
Ausgestaltung der ersten Aussparung kann eine verbesserte mechanische, ganzflächige Unterstützung des Halbleiterchips durch den Träger gewährleistet werden. Die zweite Aussparung ist dabei punktuell geöffnet, sodass lediglich ein geringer zentraler Bereich der ersten Aussparung nicht mit der
elektrisch isolierenden Schicht ausgefüllt ist und so
lediglich ein kleiner Bereich nicht zur mechanischen
Unterstützung des Halbleiterchips beiträgt. Durch die
Unterlegung der ersten Aussparung mit der elektrisch
isolierenden Schicht können mit Vorteil zudem die
Genauigkeitsanforderungen bei der Chipjustage reduziert werden.
Gemäß zumindest einer Ausführungsform weisen die erste
Aussparung einen Durchmesser von wenigstens 70 ym und
höchstens 90 ym und die zweite Aussparungen einen Durchmesser von wenigstens 10 ym und höchstens 30 ym auf. Die erste
Aussparung ist somit mehr als doppelt so groß wie die erste Aussparung .
Gemäß zumindest einer Ausführungsform wird die zweite
Aussparung zumindest teilweise in der ersten Aussparung ausgebildet. Die zweite Aussparung führt demnach zumindest teilweise durch die erste Aussparung. So kann eine
Durchkontaktierung aus Material der elektrisch leitenden Schicht von der von dem Halbleiterchip abgewandten Seite des Trägersubstrats zum Kontaktbereich des Halbleiterchips erzeugt werden. Gemäß zumindest einer Ausführungsform wird die
Durchkontaktierung punktförmig ausgebildet. Insbesondere wird die zweite Aussparung so klein wie möglich ausgebildet, sodass eine möglichst große mechanische Unterstützung des Halbleiterchips durch den Träger gewährleistet wird. Die zweite Aussparung ist dabei derart groß ausgebildet, dass eine ausreichende elektrisch leitende Verbindung der
elektrisch leitenden Schicht zu einem der Kontaktbereiche des Halbleiterchips erzeugt wird.
Gemäß zumindest einer Ausführungsform wird nach dem
Verfahrensschritt E) die elektrisch leitende Schicht
strukturiert. Beispielsweise ist unter jedem der
Kontaktbereiche des Halbleiterchips eine erste und eine zweite Aussparung angeordnet, wobei die elektrisch
isolierende Schicht in jeder ersten Aussparung und die elektrisch leitende Schicht in jeder zweiten Aussparung als Durchkontaktierung ausgebildet sind. In diesem Fall wird die elektrisch leitende Schicht derart strukturiert, dass die Durchkontaktierungen mittels der Strukturierung elektrisch voneinander isoliert sind.
Gemäß zumindest einer Ausführungsform umfasst das
Herstellungsverfahren nach dem Verfahrensschritt E) einen oder mehrere der weiteren Verfahrensschritte:
- Aufrauen einer Auskoppelfläche des Halbleiterchips, die dem Trägersubstrat gegenüberliegt,
- Aufbringen einer Konverterschicht und/oder einer
Passivierungsschicht auf der dem Trägersubstrat
gegenüberliegenden Seite des Halbleiterchips, und/oder
- Dünnen oder vollständiges Ablösen eines Aufwachssubstrats des Halbleiterchips. Die Konverterschicht ist dabei vorzugsweise dazu geeignet, eine von dem Halbleiterchip emittierte Strahlung in Strahlung einer anderen Wellenlänge umzuwandeln. Gemäß zumindest einer Ausführungsform wird in den
Verfahrensschritten AI) und A2) eine Mehrzahl von
Halbleiterchips bereitgestellt, wobei das Trägersubstrat eine Mehrzahl von Montagebereichen für die Halbleiterchips und eine Mehrzahl von ersten Aussparungen aufweist. Im
Verfahrensschritt B) wird jeweils einer der Halbleiterchips auf jeweils einem der Montagebereiche angeordnet. Im
Verfahrensschritt D) wird eine Mehrzahl von zweiten
Aussparungen in der elektrisch isolierenden Schicht
ausgebildet, wobei jeweils eine der zweiten Aussparungen im Bereich jeweils einer der ersten Aussparungen des
Trägersubstrats ausgebildet werden.
Vorliegend wird somit ein Halbleiterbauelement hergestellt, das eine Mehrzahl von Halbleiterchips umfasst, die mittels Durchkontaktierungen durch das Trägersubstrat elektrisch leitend verbindbar sind. Jeder der Halbleiterchips wird dabei zur mechanischen Chipunterstützung mittels der elektrisch isolierenden Schicht unterlegt. Gemäß zumindest einer Ausführungsform wird nach dem
Verfahrensschritt E) anschließend das Halbleiterbauelement zu einzelnen Halbleiterchips und/oder zu Halbleiterchip-Modulen vereinzelt. Als Halbleiterchip-Modul wird insbesondere ein Modul angesehen, das eine Mehrzahl von Halbleiterchips umfasst, die beispielsweise serienverschaltet miteinander sind . Gemäß zumindest einer Ausführungsform werden im
Verfahrensschritt B) die Halbleiterchips mit einem Pick-and- Place-Verfahren auf den Montagebereichen des Trägersubstrats aufgebracht. Durch die Unterlegung der ersten Aussparung mit der elektrisch isolierenden Schicht sind dabei mit Vorteil geringere Genauigkeitsanforderungen bei der Chipjustage notwendig .
Die Aussparungen im Trägersubstrat und/oder in der elektrisch isolierenden Schicht werden beispielsweise mittels eines gesteuerten Lasers erzeugt. Zum Ausbilden der
Durchkontaktierung in der zweiten Aussparung wird
beispielsweise die elektrisch isolierende Schicht mit einer Metallschicht hinterlegt, wobei die Durchkontaktierungen galvanisch mit den Kontaktbereichen des Halbleiterchips hergestellt werden.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Halbleiterbauelement zumindest einen
Halbleiterchip und ein Trägersubstrat, wobei der
Halbleiterchip eine zur Strahlungserzeugung geeignete aktive Schicht aufweist. Das Trägersubstrat weist zumindest einen Montagebereich für den Halbleiterchip und zumindest eine erste Aussparung auf, die im Montagebereich ausgebildet ist. Der Halbleiterchip ist auf dem Montagebereich des
Trägersubstrats angeordnet. Auf der von dem Halbleiterchip abgewandten Seite des Trägersubstrats ist eine elektrisch isolierende Schicht aufgebracht, die die erste Aussparung des Trägersubstrats ausfüllt. Eine zweite Aussparung ist in der elektrisch isolierenden Schicht im Bereich der ersten
Aussparung des Trägersubstrats ausgebildet. Eine elektrisch leitende Schicht ist auf der von dem Trägersubstrat
abgewandten Seite der elektrisch isolierenden Schicht angeordnet, wobei die elektrisch leitende Schicht die zweite Aussparung der elektrisch isolierenden Schicht als
Durchkontaktierung ausfüllt. Der Halbleiterchip des Bauelements weist somit eine
einseitige Chipkontaktierung auf, die dem Trägersubstrat zugewandt ist. Die Durchkontaktierungen durch das
Trägersubstrat und die elektrisch isolierende Schicht
ermöglichen dabei die elektrische Kontaktierung des
Halbleiterchips. Vorzugsweise weist das Trägersubstrat zumindest zwei erste Aussparungen auf, die jeweils unter einem der Kontaktbereiche des Halbleiterchips angeordnet sind. Die elektrisch isolierende Schicht weist dabei
vorzugsweise zwei zweite Aussparungen auf, die jeweils in einer der ersten Aussparungen angeordnet sind. Die zweiten
Aussparungen sind dabei jeweils vollständig mit Material der elektrisch leitenden Schicht ausgefüllt.
Die in Verbindung mit dem Herstellungsverfahren angeführten Merkmale finden auch im Zusammenhang mit dem
Halbleiterbauelement Verwendung und umgekehrt.
Gemäß zumindest einer Ausführungsform ist die dem
Halbleiterchip zugewandte Seite des Trägersubstrats frei von der elektrisch isolierenden Schicht. Auf der dem
Halbleiterchip zugewandten Seite des Trägersubstrats ist dann kein Material der elektrisch isolierenden Schicht angeordnet. Die dem Halbleiterchip zugewandten Seite des Trägersubstrats ist also weder durch das Material der elektrisch isolierenden Schicht verunreinigt, bedeckt oder weist Spuren des
elektrisch isolierenden Materials auf. Das heißt, der
Halbleiterchip kann insbesondere ohne vorhergehende Reinigung und/oder Entfernung des elektrisch isolierenden Materials auf das Trägersubstrat montiert werden. Der Halbleiterchip steht mit dem Trägersubstrat im direkten Kontakt.
Gemäß zumindest einer Ausführungsform ist das Trägersubstrat eine Metallfolie oder eine Folie aus Keramik. Als Metallfolie kann beispielsweise eine Molybdänfolie Verwendung finden.
Das Trägersubstrat wird vorzugsweise rückseitig mit der elektrisch isolierenden Schicht überzogen, wobei die
elektrisch isolierende Schicht dabei die ersten Aussparungen des Trägersubstrats vollständig auskleiden, sodass der
Halbleiterchip mit seiner ganzen Fläche mechanisch
unterstützt ist. Gemäß zumindest einer Ausführungsform ist die elektrisch isolierende Schicht eine Kunststoffschicht , vorzugsweise eine Kunststofffolie .
Gemäß zumindest einer Ausführungsform sind das
Trägersubstrat, die elektrisch isolierende Schicht und/oder die elektrisch leitende Schicht jeweils als Folie
ausgebildet .
In der elektrisch isolierenden Schicht werden beispielsweise mit einem Laser punktuell zweite Aussparungen geöffnet, sodass jeweils ein Chipkontaktbereich offen liegt. Dabei wird nur der Bereich mittelbar unter dem Chipkontaktbereich geöffnet, sodass der verbleibende Bereich der ersten
Aussparung des Trägersubstrats weiterhin mit der elektrisch isolierenden Schicht ausgefüllt ist und so zur mechanischen Unterstützung des Halbleiterchips dient. Die
Durchkontaktierung der elektrisch leitenden Schicht gewährleistet die externe elektrische Kontaktierung des Bauelements .
Gemäß zumindest einer Ausführungsform wird ein
erfindungsgemäßes Halbleiterbauelement, das eine Mehrzahl von Halbleiterchips aufweist, als Bildschirmhinterleuchtung oder als serienverschaltetes Modul zur Seiteneinkopplung in
Lichtverteilungsplatten verwendet . Weitere Vorteile und vorteilhafte Weiterbildungen der
Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 und 2 beschriebenen Ausführungsbeispielen. Es zeigen : Figuren 1A bis 1K jeweils einen schematischen Querschnitt eines Ausführungsbeispiels eines erfindungsgemäßen
Halbleiterbauelements im Herstellungsverfahren,
Figuren 2A bis 2C jeweils Ausschnitte aus einem
erfindungsgemäßen Halbleiterbauelement im
Herstellungsverfahren .
In den Figuren können gleiche oder gleich wirkende
Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren
Größenverhältnisse untereinander sind nicht als
maßstabsgerecht anzusehen. Vielmehr können einzelne
Bestandteile, wie beispielsweise Schichten, Strukturen, Komponenten und Bereiche zur besseren Darstellbarkeit
und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein. In den Figuren 1A bis 1K sind jeweils Querschnitte eines Halbleiterbauelements im Herstellungsverfahren dargestellt. In Figur 1A ist ein Substrat 11 bereitgestellt, auf dem eine Mehrzahl von Halbleiterchips 1 angeordnet sind. Das Substrat 11 ist vorzugsweise als Folie ausgebildet. Die
Halbleiterchips 1 weisen jeweils eine zur Strahlungserzeugung geeignete aktive Schicht la auf. Die Halbleiterchips 1 sind beispielsweise LEDs und weisen vorzugsweise eine einseitige Kontaktierung auf. Das bedeutet, dass die Halbleiterchips 1 jeweils beide Kontaktbereiche auf derselben Seite aufweisen. Beispielsweise sind die Kontaktbereiche der Halbleiterchips 1 auf der dem Substrat 11 zugewandten Seite angeordnet. In diesem Fall weist die von dem Substrat 11 abgewandte Seite der Halbleiterchips 1 keine Kontaktbereiche auf. Diese Seite ist demnach zur Strahlungsauskopplung geeignet, wobei
Absorptionsverluste in beispielsweise den Kontaktbereichen auf dieser Seite so vermieden werden können.
Parallel oder nachfolgend wird ein Trägersubstrat 2
bereitgestellt, wie in Figur 1B dargestellt. Das
Trägersubstrat 2 weist zumindest einen Montagebereich 2a für zumindest einen Halbleiterchip 1 auf. Zudem weist das
Trägersubstrat 2 zwei erste Aussparungen 2b auf, die im
Montagebereich 2a des Trägersubstrats 2 ausgebildet sind. Das Trägersubstrat 2 weist vorzugsweise ein thermisch an das Material des Halbleiterchips angepasstes Material auf.
Beispielsweise ist das Trägersubstrat 2 eine Molybdänfolie oder ein A^C^-Keramiksubstrat . Bevorzugt ist das
Trägersubstrat 2 als Folie ausgebildet. Die ersten
Aussparungen 2b im Trägersubstrat 2 werden beispielsweise mittels einer Laseraufbohrung, Ätzung oder mittels eines Stanzprozesses hergestellt. Auf das Trägersubstrat 2 wird im anschließenden
Verfahrensschritt eine Lotschicht 3 aufgebracht, wobei die ersten Aussparungen 2b ebenfalls ausgespart werden (siehe Figur IC) . Die Lotschicht 3 weist beispielsweise als Material ein Metall oder eine Metalllegierung auf, das für einen
Lötprozess geeignet ist.
Im anschließenden Verfahrensschritt wird, wie in Figur 1D dargestellt, der Halbleiterchip 1 von dem Substrat 11 abgelöst und auf den Montagebereich des Trägersubstrats 2 aufgebracht. Zum Montieren des Halbleiterchips 1 wird dieser auf dem Montagebereich des Trägersubstrats 2 aufgelötet. Die ersten Aussparungen 2b sind dabei vertikal unterhalb des Halbleiterchips 1 angeordnet. Insbesondere ist jeweils eine erste Aussparung 2b in jeweils einem Kontaktbereich des
Halbleiterchips 1 ausgebildet. Unterhalb bedeutet
insbesondere, dass die erste Aussparung 2b jeweils in
vertikaler Richtung benachbart zum Halbleiterchip 1
ausgebildet ist. Das Übertragen des Halbleiterchips 1 von dem Substrat 11 auf das Trägersubstrat 2 erfolgt beispielsweise mittels eines Pick-and-Place-Verfahrens .
Wie in Figur IE dargestellt wird anschließend auf der von dem Halbleiterchip 1 abgewandten Seite des Trägersubstrats 2 eine elektrisch isolierende Schicht 4 aufgebracht. Die elektrisch isolierende Schicht wird dabei so aufgebracht, dass die ersten Aussparungen 2b des Trägersubstrats 2 vollständig mit Material der elektrisch isolierenden Schicht 4 ausgefüllt sind. Das Trägersubstrat 2 und die elektrisch isolierende Schicht 4 bilden demnach auf der dem Halbleiterchip 1 zugewandten Seite eine ebene Hauptfläche aus. Im Bereich der ersten Aussparungen 2b grenzt die elektrisch isolierende Schicht 4 demnach direkt an die Kontaktbereiche des Halbleiterchips 1 an.
Die elektrisch isolierende Schicht 4 ist vorzugsweise eine Kunststofffolie, beispielsweise eine Schicht aufweisend
Parylen oder Polymer oder ein RCC-Material . Die elektrisch isolierende Schicht wird beispielsweise mittels eines
Vakuumlaminierprozesses auf dem Trägersubstrat 2 aufgebracht. Wie in Figur 1F dargestellt werden anschließend zwei zweite Aussparungen 4a in der elektrisch isolierenden Schicht 4 ausgebildet, wobei die zweiten Aussparungen jeweils in einem Bereich jeweils einer ersten Aussparung des Trägersubstrats ausgebildet werden. Die zweiten Aussparungen 4a sind demnach jeweils in der ersten Aussparung des Trägersubstrats
ausgebildet. Die zweiten Aussparungen 4a führen dabei
vollständig durch die elektrisch isolierende Schicht 4 im Bereich der ersten Aussparung, sodass jeweils die
Kontaktbereiche des Halbleiterchips 1 von der elektrisch isolierenden Schicht zumindest teilweise freigelegt sind. In der elektrisch isolierenden Schicht werden punktuell die zweiten Aussparungen so ausgebildet, dass nur jeweils der Kontaktbereich des Halbleiterchips zum Vorschein kommt. Das Öffnen erfolgt beispielsweise mit einem gesteuerten Laser, womit mit Vorteil nur der Bereich unmittelbar unter dem
Halbleiterchipkontaktbereich geöffnet werden kann. Der verbleibende Bereich der ersten Aussparung bleibt weiterhin mit dem Material der elektrisch isolierenden Schicht 4 ausgefüllt und dient so vorteilhafterweise weiter zur
mechanischen Unterstützung des Halbleiterchips. Ein Durchmesser der zweiten Aussparung 4a ist dabei jeweils kleiner ausgebildet als ein Durchmesser der ersten Aussparung des Trägersubstrats. Das Aufbringen der elektrisch isolierenden Schicht und das Ausbilden der zweiten Aussparungen in der elektrisch
isolierenden Schicht sind in Zusammenhang mit den Figuren 2A bis 2C näher erläutert.
Im nächsten Verfahrensschritt wird, wie in dem
Ausführungsbeispiel der Figur IG dargestellt, eine elektrisch leitende Schicht 5 auf der von dem Trägersubstrat 2
abgewandten Seite der elektrisch isolierenden Schicht 4 aufgebracht. Die elektrisch leitende Schicht 5 wird dabei so aufgebracht, dass in den zweiten Aussparungen der elektrisch isolierenden Schicht 4 Durchkontaktierungen 5b aus Material der elektrisch leitenden Schicht 5 ausgebildet sind.
Vorzugsweise sind die zweiten Aussparungen vollständig mit Material der elektrisch leitenden Schicht 5 ausgefüllt.
Dadurch kann wiederum eine ebene Fläche der dem
Halbleiterchip 1 zugewandten Seite des Trägersubstrats 2 erzeugt werden.
Das Trägersubstrat 2, die elektrisch isolierende Schicht 4 und die elektrisch leitende Schicht 5 bilden zusammen einen Träger für den Halbleiterchip 1 aus. Die verschiedenen
Schichten 2, 4, 5 des Trägers können dabei jeweils als Folie ausgebildet sein. Beispielsweise wird die elektrisch leitende Schicht 5 aus einem Metallseedlayer gebildet, wobei die
Durchkontaktierungen 5b galvanisch hergestellt werden und so einen elektrischen Kontakt zu den Kontaktbereichen des
Halbleiterchips 1 ermöglichen. Die elektrisch leitende Schicht 5 ist beispielsweise eine Kupferschicht, vorzugsweise eine Kupferfolie.
Im anschließenden Verfahrensschritt wird, wie in Figur 1H dargestellt, die elektrisch leitende Schicht 5 strukturiert. Insbesondere wird die elektrisch leitende Schicht 5 in zwei Bereiche unterteilt, die durch einen Abstand voneinander räumlich und elektrisch getrennt sind. Jeder Bereich weist dabei eine Durchkontaktierung auf, sodass die Kontaktbereiche des Halbleiterchips 1 getrennt voneinander elektrisch
kontaktierbar sind und dabei elektrisch voneinander isoliert sind. Die Bereiche sind durch die Strukturierung 5a getrennt, die als Aussparung oder Loch ausgebildet ist. Zudem wird im Verfahrensschritt der Figur 1H ein
Aufwachssubstrat , auf dem die Halbleiterschichtenfolge des Halbleiterchips 1 aufgewachsen worden ist und das auf der von dem Trägersubstrat 2 abgewandten Seite des Halbleiterchips 1 aufgebracht ist, vollständig abgelöst. Der Halbleiterchip 1 ist somit ein Dünnfilmhalbleiterchip. Alternativ kann
lediglich ein Teil des Aufwachssubstrats abgedünnt werden.
In dem Verfahrensschritt zu Figur II wird anschließend die von dem Trägersubstrat 2 abgewandten Seite des
Halbleiterchips 1 aufgeraut. Durch diese Aufrauung kann vorteilhafterweise die Strahlungsauskoppeleffizienz des
Halbleiterchips erhöht werden.
Anschließend wird auf die aufgeraute Oberfläche des
Halbleiterchips 1 eine Passivierungsschicht 6 aufgebracht, wie in Figur 1J dargestellt. Die Passivierungsschicht 6 ermöglicht eine planare Auskoppelfläche des Halbleiterchips 1. Anschließend kann eine Konverterschicht 7 auf dem Trägersubstrat 2 und auf dem Halbleiterchip 1 auf der
gegenüberliegenden Seite des Trägersubstrats 2 aufgebracht werden. Die Konverterschicht 7 wird beispielsweise auf das Trägersubstrat und den Halbleiterchip auflaminiert . Die
Konverterschicht 7 ist insbesondere geeignet, zumindest einen Teil der von dem Halbleiterchip 1 im Betrieb emittierten Strahlung in Strahlung eines anderen Wellenlängenbereichs zu konvertieren.
Die Verfahrensschritte der Figuren 1A bis 1J können auch für eine Mehrzahl von Halbleiterchips 1 gleichzeitig durchgeführt werden, wie in Figur 1K angedeutet. Dabei werden eine
Mehrzahl von Montagebereichen und eine Mehrzahl von ersten Aussparungen im Verfahrensschritt der Figuren 1B und IC am Trägersubstrat bereitgestellt. Anschließend wird im
Verfahrensschritt zu Figur 1D jeweils ein Halbleiterchip auf jeweils einem Montagebereich angeordnet. Jeweils unterhalb eines Halbleiterchips sind jeweils zwei erste Aussparungen ausgebildet. Anschließend werden nach Aufbringen der
elektrisch isolierenden Schicht 4 (wie in Figur IE gezeigt) jeweils unter jedem Halbleiterchip 2 zweite Aussparungen ausgebildet, wie in Figur 1F exemplarisch für einen
Halbleiterchip dargestellt. Anschließend werden eine Mehrzahl von zweiten Aussparungen in der elektrisch isolierenden
Schicht ausgebildet, die als Durchkontaktierungen mittels der elektrisch leitenden Schicht 5 ausgefüllt werden, sodass jeweils ein Halbleiterchip von extern elektrisch
kontaktierbar ist.
Der Verbund aus Halbleiterbauelementen, wie in Figur 1K dargestellt, kann anschließend zu einzelnen Halbleiterchips oder zu Halbleiterchip-Modulen vereinzelt werden. Derart hergestellte Halbleiterbauelemente finden beispielsweise Verwendung als Bildschirmhinterleuchtung oder als
serienverschaltetes Modul zur Seiteneinkopplung in
Lichtverteilungsplatten.
In den Figuren 2A bis 2C sind die Verfahrensschritte des Aufbringens der elektrisch isolierenden Schicht und das Ausbilden der zweiten Aussparung in der elektrisch
isolierenden Schicht 4 näher dargestellt. Hierbei weist der Halbleiterchip 1 eine ringförmige Kontaktierung auf der dem Trägersubstrat 2 zugewandten Seite auf. Dabei ist ein
Kontaktbereich lb des Halbleiterchips 1 von einem zweiten Kontaktbereich lc ringförmig umschlossen, wobei zwischen dem ersten Kontaktbereich lb und dem zweiten Kontaktbereich lc ein ringförmig ausgebildeter Abstand ausgebildet ist. Die erste Aussparung 2b des Trägersubstrats 2 ist in vertikaler Richtung direkt unterhalb des ersten Kontaktbereichs lb und der ringförmigen Aussparung ausgebildet. Beispielsweise weist die erste Aussparung 2b einen Durchmesser D2 von wenigstens 70 ym und höchstens 90 ym auf, wie in Figur 2A dargestellt.
Wie in Figur 2B dargestellt wird anschließend die elektrisch isolierende Schicht 4 in der ersten Aussparung des
Trägersubstrats 2 angeordnet. Das Material der elektrisch isolierenden Schicht 4 füllt dabei zudem die ringförmige Aussparung zwischen den Kontaktbereichen des Halbleiterchips 1 aus. Die zweite Aussparung in der elektrisch isolierenden Schicht 4 ist in vertikaler Richtung direkt unterhalb des ersten Kontaktbereichs lb des Halbleiterchips 1 ausgebildet. Dabei ist der Durchmesser D4 der zweiten Aussparung 4a beispielsweise an die Ausdehnung des ersten Kontaktbereichs lb des Halbleiterchips 1 anpasst. Beispielsweise weist die zweite Aussparung 4a einen Durchmesser D4 von wenigstens 10 ym und höchstens 30 ym auf. Die zweite Aussparung ist demnach kleiner als die erste Aussparung des Trägersubstrats und in der ersten Aussparung angeordnet.
Anschließend wird in der zweiten Aussparung 4a die
Durchkontaktierung mittels des Materials der elektrisch leitenden Schicht ausgebildet (nicht dargestellt) . In Figur 2C ist eine Unteransicht auf den Halbleiterchip des Ausführungsbeispiels der Figur 2B dargestellt. Der erste Kontaktbereich lb des Halbleiterchips wird von dem Material der elektrisch isolierenden Schicht 4 ringförmig umgeben. Die elektrisch isolierende Schicht 4 wird wiederum von dem zweiten Kontaktbereich lc des Halbleiterchips umgeben, sodass die elektrisch isolierende Schicht 4 den ersten
Kontaktbereich lb und den zweiten Kontaktbereich lc räumlich und elektrisch voneinander trennt. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den
Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombinationen selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben sind.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102011103412.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements mit den folgenden
Verfahrensschritten :
AI) Bereitstellen zumindest eines Halbleiterchips (1), der eine zur Strahlungserzeugung geeignete aktive Schicht (la) aufweist,
A2) Bereitstellen eines Trägersubstrats (2), das
zumindest einen Montagebereich (2a) für den
Halbleiterchip (1) und zumindest eine erste
Aussparung (2b) aufweist, die im Montagebereich (2a) des Trägersubstrats (2) ausgebildet ist,
B) Montieren des Halbleiterchips (1) auf dem
Montagebereich (2a) des Trägersubstrats (2),
C) Aufbringen einer elektrisch isolierenden Schicht
(4) auf der von dem Halbleiterchip (1) abgewandten Seite des Trägersubstrats (2) derart, dass die elektrisch isolierende Schicht (4) die erste
Aussparung (2b) des Trägersubstrats (2) vollständig ausfüllt,
D) Ausbilden zumindest einer zweiten Aussparung (4a) in der elektrisch isolierenden Schicht (4), wobei die zweite Aussparung (4a) im Bereich der ersten Aussparung (2b) des Trägersubstrats (2) ausbildet wird, und
E) Aufbringen einer elektrisch leitenden Schicht (5) auf der von dem Trägersubstrat (2) abgewandten Seite der elektrisch isolierenden Schicht (4) derart, dass die elektrisch leitende Schicht (5) die zweite Aussparung (4a) der elektrisch isolierenden Schicht (4) als Durchkontaktierung (5b) ausfüllt.
2. Verfahren nach Anspruch 1, wobei
der Halbleiterchip (1) auf der dem Trägersubstrat (2) zugewandten Seite zwei voneinander elektrisch isolierte elektrische Kontaktbereiche (lb, lc) aufweist, wobei die erste und zweite Aussparung (2b, 4a) in einem in
vertikaler Richtung benachbarten Bereich zu einem der zwei Kontaktbereiche (lb, lc) ausgebildet wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei
ein Durchmesser (D4) der zweiten Aussparung (4a) kleiner ausgebildet wird als ein Durchmesser (D2) der ersten Aussparung (2b) .
4. Verfahren nach Anspruch 3, wobei
die erste Aussparung (2b) einen Durchmesser (D2) von wenigstens 70 μιη und höchstens 90 μιη und die zweite
Aussparung (4a) einen Durchmesser (D4) von wenigstens 10 μιη und höchstens 30 μιη aufweisen.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei
die zweite Aussparung (4a) zumindest teilweise in der ersten Aussparung (2b) ausgebildet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei
die Durchkontaktierung (5b) punktförmig ausgebildet wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Verfahrensschritt E) die elektrisch leitende Schicht (5) strukturiert wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei
nach dem Verfahrensschritt E)
- eine Auskoppelfläche des Halbleiterchips (1), die dem Trägersubstrat (2) gegenüberliegt, aufgeraut wird,
- eine Konverterschicht (7) und/oder eine
Passivierungsschicht (6) auf der dem Trägersubstrat (2) gegenüberliegenden Seite des Halbleiterchips (1)
aufgebracht wird, und/oder
- ein Aufwachssubstrat des Halbleiterchips (1) gedünnt oder vollständig abgelöst wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei
in den Verfahrensschritten AI) und A2)
- eine Mehrzahl von Halbleiterchips (1) bereitgestellt wird, und
- das Trägersubstrat (2) eine Mehrzahl von
Montagebereichen (2a) für die Halbleiterchips (1) und eine Mehrzahl von ersten Aussparungen (2b) aufweist, im Verfahrensschritt B)
- jeweils einer der Halbleiterchips (1) auf jeweils einem der Montagebereichen (2a) angeordnet wird, und
im Verfahrensschritt D)
- eine Mehrzahl von zweiten Aussparungen (4a) in der elektrisch isolierenden Schicht (4) ausgebildet wird, wobei jeweils eine der zweiten Aussparungen (4a) im
Bereich jeweils einer der ersten Aussparungen (2b) des Trägersubstrats (2) ausbildet werden.
10. Verfahren nach Anspruch 9, wobei
nach dem Verfahrensschritt E) das Halbleiterbauelement zu einzelnen Halbleiterchips (1) und/oder zu Halbleiterchip- Modulen vereinzelt wird.
11. Verfahren nach Anspruch 9 oder 10, wobei
im Verfahrensschritt B) die Halbleiterchips (1) mit einem Pick-and-Place-Verfahren auf den Montagebereichen (2a) des Trägersubstrats (2) aufgebracht werden.
12. Optoelektronisches Halbleiterbauelement, das
zumindest einen Halbleiterchip (1) und ein Trägersubstrat (2) umfasst, wobei
- der Halbleiterchip (1) eine zur Strahlungserzeugung geeignete aktive Schicht (la) aufweist,
- das Trägersubstrat (2) zumindest einen Montagebereich (2a) für den Halbleiterchip (1) und zumindest eine erste Aussparung (2b) aufweist, die im Montagebereich (2a) des Trägersubstrats (2) ausgebildet ist,
- der Halbleiterchip (1) auf dem Montagebereich (2a) des
Trägersubstrats (2) angeordnet ist,
- auf der von dem Halbleiterchip (1) abgewandten Seite des Trägersubstrats (2) eine elektrisch isolierende
Schicht (4) aufgebracht ist, die die erste Aussparung (2b) des Trägersubstrats (2) ausfüllt,
- eine zweite Aussparung (4a) in der elektrisch
isolierenden Schicht (4) im Bereich der ersten Aussparung (2b) des Trägersubstrats (2) ausgebildet ist, und
- eine elektrisch leitende Schicht (5) auf der von dem Trägersubstrat (2) abgewandten Seite der elektrisch isolierenden Schicht (4) angeordnet ist, die die zweite Aussparung (4a) der elektrisch isolierenden Schicht (2) als Durchkontaktierung (5b) ausfüllt.
13. Halbleiterbauelement nach Anspruch 12, wobei
die dem Halbleiterchip (1) zugewandte Seite des
Trägersubstrats (2) frei von der elektrisch isolierenden Schicht (4) ist.
14. Halbleiterbauelement nach Anspruch 12, wobei
das Trägersubstrat (2) eine Metallfolie oder eine Folie aus Keramik ist.
15. Halbleiterbauelement nach Anspruch 12 oder 13, wobei die elektrisch isolierende Schicht (4) eine
KunststoffSchicht ist.
PCT/EP2012/058921 2011-06-06 2012-05-14 Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement Ceased WO2012168040A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/122,513 US9281425B2 (en) 2011-06-06 2012-05-14 Method for producing an optoelectronic semiconductor component and such a semiconductor component
DE201211002368 DE112012002368A5 (de) 2011-06-06 2012-05-14 Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
CN201280027636.4A CN103563110B (zh) 2011-06-06 2012-05-14 用于制造光电子半导体器件的方法和这样的半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201110103412 DE102011103412A1 (de) 2011-06-06 2011-06-06 Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
DE102011103412.2 2011-06-06

Publications (1)

Publication Number Publication Date
WO2012168040A1 true WO2012168040A1 (de) 2012-12-13

Family

ID=46085046

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/058921 Ceased WO2012168040A1 (de) 2011-06-06 2012-05-14 Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement

Country Status (4)

Country Link
US (1) US9281425B2 (de)
CN (1) CN103563110B (de)
DE (2) DE102011103412A1 (de)
WO (1) WO2012168040A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8602745B2 (en) 2004-08-26 2013-12-10 Pentair Water Pool And Spa, Inc. Anti-entrapment and anti-dead head function
DE102013114107A1 (de) * 2013-12-16 2015-07-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014103828A1 (de) * 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
TWI568026B (zh) * 2014-11-04 2017-01-21 錼創科技股份有限公司 發光裝置
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016100320A1 (de) 2016-01-11 2017-07-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE112017008271T5 (de) * 2017-12-14 2020-09-10 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Trägerelements für ein Halbleiterbauelement
DE102019131502A1 (de) 2019-08-29 2021-03-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
US11824126B2 (en) 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006404A1 (en) * 2004-06-30 2006-01-12 James Ibbetson Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20090121249A1 (en) * 2007-11-14 2009-05-14 Advanced Optoelectronic Technology Inc. Package structure of a light emitting diode device and method of fabricating the same
US20090189179A1 (en) * 2008-01-28 2009-07-30 Fong-Yuan Wen Method for manufacturing light emitting diode package
EP2219241A1 (de) * 2009-02-17 2010-08-18 LG Innotek Co., Ltd. Gehäuse für lichtemittierende Vorrichtung
WO2011003907A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
US20110006322A1 (en) * 2009-07-07 2011-01-13 China Wafer Level Csp Ltd. Wafer-level package structure of light emitting diode and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7276724B2 (en) * 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US8193632B2 (en) * 2008-08-06 2012-06-05 Industrial Technology Research Institute Three-dimensional conducting structure and method of fabricating the same
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
US8441020B2 (en) * 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features
CN201804913U (zh) * 2010-09-30 2011-04-20 江阴长电先进封装有限公司 圆片级led封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006404A1 (en) * 2004-06-30 2006-01-12 James Ibbetson Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20090121249A1 (en) * 2007-11-14 2009-05-14 Advanced Optoelectronic Technology Inc. Package structure of a light emitting diode device and method of fabricating the same
US20090189179A1 (en) * 2008-01-28 2009-07-30 Fong-Yuan Wen Method for manufacturing light emitting diode package
EP2219241A1 (de) * 2009-02-17 2010-08-18 LG Innotek Co., Ltd. Gehäuse für lichtemittierende Vorrichtung
US20110006322A1 (en) * 2009-07-07 2011-01-13 China Wafer Level Csp Ltd. Wafer-level package structure of light emitting diode and manufacturing method thereof
WO2011003907A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement

Also Published As

Publication number Publication date
DE102011103412A1 (de) 2012-12-06
CN103563110A (zh) 2014-02-05
DE112012002368A5 (de) 2014-02-20
US9281425B2 (en) 2016-03-08
US20140151724A1 (en) 2014-06-05
CN103563110B (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
WO2012168040A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement
DE112016003199B4 (de) Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008049188A1 (de) Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
EP2617071A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
WO2015063034A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102009042205A1 (de) Optoelektronisches Modul
WO2007025521A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
WO2016188702A1 (de) Verfahren zur herstellung eines elektronischen bauelements mit einem trägerelement und elektronisches bauelement mit einem trägerelement
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
WO2016087360A1 (de) Verfahren zur herstellung von optoelektronischen modulen und anordnung mit einem solchen modul
DE102013218268A1 (de) Träger und Leuchtvorrichtung
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
EP2474049B1 (de) Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
DE102015100001A1 (de) Chipanordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12720879

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112012002368

Country of ref document: DE

Ref document number: 1120120023684

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 14122513

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112012002368

Country of ref document: DE

Effective date: 20140220

122 Ep: pct application non-entry in european phase

Ref document number: 12720879

Country of ref document: EP

Kind code of ref document: A1