[go: up one dir, main page]

WO2012055661A1 - Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung - Google Patents

Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2012055661A1
WO2012055661A1 PCT/EP2011/066767 EP2011066767W WO2012055661A1 WO 2012055661 A1 WO2012055661 A1 WO 2012055661A1 EP 2011066767 W EP2011066767 W EP 2011066767W WO 2012055661 A1 WO2012055661 A1 WO 2012055661A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
carrier substrate
semiconductor chip
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/066767
Other languages
English (en)
French (fr)
Inventor
Magnus Ahlstedt
Johann Ramchen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US13/880,768 priority Critical patent/US9029902B2/en
Priority to CN2011800526914A priority patent/CN103190010A/zh
Publication of WO2012055661A1 publication Critical patent/WO2012055661A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device having a semiconductor chip, a carrier substrate and a film according to claim 1. Furthermore, the invention relates to a method for producing such a
  • a gold wire use that of a
  • Carrier substrate is guided.
  • contacts by means of a bonding wire for example a gold wire, have the disadvantage that such components are designed to be large in height.
  • CPHF Compact Planar High Flux
  • Such a contacting has conductor tracks which are arranged on an electrically insulating material, wherein the conductor tracks are guided from a contact surface of the component to a contact track of the carrier substrate.
  • Conductors can be applied to the electrically insulating material by means of, for example, a galvanic process, a sputtering process, a shadow mask and / or a lift-off process be applied so that a
  • galvanic contact allows. In CPHF contacting technology, however, contaminations may occur in the areas of the contact surfaces of the component and of the conductor tracks of the carrier substrate.
  • the invention is based on the object
  • Specify semiconductor device which is characterized by a flat design, a reduced risk of contamination and at the same time by a flexible electrical interconnection of individual component components. Further, the invention is based on the object, a flexible
  • the carrier substrate has on a top side a first electrically conductive contact track and a second electrically conductive contact track.
  • Semiconductor chip is arranged on top of the carrier substrate.
  • the film is arranged at least in regions on a side facing away from the carrier substrate radiation exit side of the semiconductor chip and on the upper side of the carrier substrate. At least in regions, the film has at least one electrically conductive first conductor track on an upper side facing away from the carrier substrate.
  • the film has at least a first opening and a second
  • An optoelectronic component is in particular a
  • the optoelectronic component is a
  • the present electrical contacting of the semiconductor chip thus takes place via the first conductor track, which is arranged on the side of the foil facing away from the chip.
  • a conventionally used bonding wire is not necessary, whereby the height of the device does not depend on the bonding wire and can be formed reduced. So
  • the semiconductor chip at least
  • the semiconductor chip can be protected with advantage mechanical Umweiteinflüssen. This k with advantage the risk of contamination of the semiconductor chip
  • Carrier substrate can be reduced.
  • semiconductor components or the carrier substrate.
  • semiconductor components for example
  • Resistors, sensors, silicon chip driver or ESD diodes application find.
  • the tracks on the film may be formed according to the intended application. This can be done with
  • the film and the electrical guide are formed on the film depending on the desired and intended application, so that a flexible combination of
  • Semiconductor chip emitted radiation at least partially transparent or permeable.
  • the film is for the emitted radiation from the semiconductor chip to 90%, more preferably 99% transparent.
  • the foil may be impermeable to the radiation emitted by the semiconductor chip.
  • shading of the radiation emitted by the semiconductor chip to the outside takes place in the arrangement region of the film.
  • the semiconductor chip in particular the active layer, contains a III / V semiconductor material, for example a material from the
  • III / V semiconductor materials are used for generating radiation in the ultraviolet (In x GayAl ] __ x _yN), above the visible
  • the semiconductor chip is preferably an LED.
  • the semiconductor chip is a thin-film LED.
  • a thin-film LED is considered in the context of the application, an LED, during its production, the growth substrate on the one
  • the active layer of the chip preferably has a pn junction, a double heterostructure, a
  • SQW Single quantum well structure
  • MQW multiple quantum well structure
  • Quantum well structure unfolds here no meaning with regard to the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the semiconductor chip is formed, for example, with a two-sided electrical contact. In this case, the semiconductor chip on the carrier substrate side facing a first contact surface and on the of the Carrier substrate side facing away from a second contact surface. It is sufficient for electrical contacting of the chip, if only a first conductor track is arranged on the film. The second contacting of the chip takes place from the chip underside via a contact path of the chip
  • the contact tracks of the carrier substrate are electrically insulated from one another, for example by means of a distance, an electrically insulating layer or the foil, which is designed to be electrically insulating.
  • the semiconductor chip may be a one-sided
  • both contact surfaces of the chip are arranged on the side facing away from the carrier substrate. Between carrier substrate and chip thus no direct electrical connection takes place.
  • the electrical contacting takes place in each case at the radiation exit side of the chip.
  • On the film at least two conductor tracks are arranged, which are electrically isolated from each other by means of, for example, a distance.
  • a contact surface of the chip is by means of a conductor track with a contact track of the carrier substrate
  • the film is by means of a
  • Adhesive layer attached to the semiconductor chip and the carrier substrate.
  • the adhesive layer is preferably on one
  • Chip / carrier substrate and foil Preferably, the
  • Adhesive layer formed as thin as possible in order to prevent possible contamination of the contact surfaces of the chip and the
  • the adhesive layer has a thickness in a range between 5 ⁇ inclusive and 10 ⁇ on.
  • the breakthroughs of the film pass completely through the film. In the field of breakthroughs of the film so holes are formed. For electrical contact of the
  • the openings in the film have a diameter of at least 100 ⁇ . Due to the relatively large openings in the film, the contact surfaces on the semiconductor chip and the contact paths on the carrier substrate advantageously before possible
  • the openings break through the first conductor at least in places.
  • Breakthroughs formed in the first trace The first interconnect thus in turn has openings which are formed in the region of the apertures of the film.
  • the breakthroughs of the film are the first with the material
  • Conductor is preferably in the field of Contact surface of the semiconductor chip arranged.
  • the second opening of the film and the second opening of the first conductor are preferably in a region of the first
  • Conductor leads from the first breakthrough of the film to the second breakthrough of the film.
  • the chip is designed as a one-sided semiconductor chip, a corresponding electrical contacting takes place on the second contact surface of the semiconductor chip.
  • the film is a multilayer film which has a plurality of electrically insulating film layers and further electrically conductive conductor tracks arranged therebetween.
  • the film is thus composed of multilayer film layers, which are preferably transparent, being integrated in the film
  • the diameter of the openings decreases from the top side of the film in the direction of the carrier substrate in the vertical direction.
  • the layers facing the semiconductor chip accordingly have a smaller diameter of the openings than layers further away from the semiconductor chip. So that can
  • the carrier substrate has a
  • the chip Recess on, in which the chip is arranged. As a result, the chip can advantageously be protected against mechanical environmental influences.
  • the height of the recess corresponds at least to the height of the semiconductor chip.
  • the semiconductor chip is completely enclosed laterally by the carrier substrate. This ensures the best possible protection against mechanical environmental influences. In addition, so can the
  • Film can be arranged planar on the upper side of the carrier substrate and the radiation exit side of the semiconductor chip.
  • the radiation exit surface of the chip is thus free of foil material.
  • the radiation exit surface need not necessarily with the
  • Radiation exit side of the semiconductor chip coincide.
  • the radiation exit surface covers only a portion of the radiation exit side.
  • the radiation exit surface is in particular the surface of the semiconductor chip, from which the largest possible
  • a converter material is applied in the further breakdown on the radiation exit surface.
  • a converter material includes, for example
  • Potting material in which at least one conversion element is embedded.
  • the conversion element is preferably uniformly distributed in the potting material.
  • Conversion element is suitable, at least partially, the radiation emitted by the semiconductor chip in radiation to convert a different wavelength, so the
  • Component emitted mixed radiation of converted radiation and emitted from the semiconductor chip radiation This makes it possible, for example, a device that emits by conversion white, green or red radiation.
  • the carrier substrate is, for example, a carbon fiber substrate, a fiberglass substrate, a ceramic substrate
  • Epoxy substrate or a printed circuit board such as a PCB (Printed Circuit Board).
  • PCB Print Circuit Board
  • the film preferably contains epoxy, silicone, or
  • highly reflective films such as
  • a metal or a metal alloy containing, for example, copper, silver, aluminum and / or gold is used as the material of the strip conductors and contact strips
  • the contact material is, for example, a contact drop of an electrically conductive material, such as a solder paste of Sn or an electrically conductive adhesive.
  • the contact material is thereby by means of a
  • Dispensing process a screen print process or a jet process introduced into the breakthroughs of the film.
  • the breakthroughs in the film are introduced, for example, by means of a stamping process or a laser process.
  • the converter material is introduced in the further breakthrough of the film, for example by means of a dispensing process or a layerattach process.
  • Carrier substrate wherein the film has at least partially on an upper side facing away from the carrier substrate top at least one electrically conductive first conductor, a first opening and a second opening, and
  • the electrical contacting of the semiconductor chip can be formed on two sides. In this case, the
  • Contact surface of the chip is by means of the openings on the first conductor of the film to the first contact path of the
  • the contact track of the carrier substrate electrically conductively connects.
  • the contact materials are with the first trace
  • the contact surfaces of the chip are arranged on the upper side and electrically contacted.
  • the openings in the film are formed by means of stamping or lasers.
  • the conductor tracks are applied to the surface of the film
  • the electrical contact is formed by means of contact drops, each in each case a breakthrough of the film are introduced.
  • the contact drops are introduced into the openings by means of a dispensing process, a screen print process or a jet process.
  • the film is laminated in one piece. Subsequently, the components can be separated.
  • a reflector layer which is designed to apply the radiation emitted by the semiconductor chips in the direction of the radiation exit side, can be applied to the common carrier substrate
  • Semiconductor device is the trace at the
  • Carrier substrate facing away from the top of the film made of a different material than the contact drop.
  • Contact material is therefore of the material of the conductor track
  • the materials of the contact track and the track may be different from each other.
  • the openings in the conductor track are free of a material of the conductor track.
  • Semiconductor device is one of the openings, seen in plan view, over the semiconductor chip and one of the openings in the lateral direction adjacent to the semiconductor chip. In particular by means of one of the contact drops and the
  • the conductor track and the contact track are electrically connected to one another.
  • Figure 1 is a schematic cross section of a
  • FIGS. 2A, 2B, 3 each show a schematic cross section of an exemplary embodiment of a film for a component according to the invention
  • Figures 4A to 41 are each schematic views of a
  • Figures 5A to 5D are schematic views of a
  • FIGS. 6A to 6E are schematic views of another embodiment of a
  • Figure 1 is a cross section of an optoelectronic
  • Semiconductor device 100 having a semiconductor chip 1, a carrier substrate 2 and a film 3 is shown.
  • the carrier substrate 2 has a recess 22 in which the semiconductor chip 1 is arranged.
  • the size of the recess 22 is the size of the semiconductor chip. 1
  • the base surface of the recess 22 is formed such that the semiconductor chip 1 is arranged completely in the recess 22.
  • the height of the recess 22 is preferably equal to or greater than the height of the semiconductor chip 1. In the embodiment of Figure 1, the height of the recess 22 corresponds to the height of the
  • the semiconductor chip 1 does not project beyond the carrier substrate 2 in the vertical direction. As a result, protection of the semiconductor chip 1 against mechanical damage by the carrier substrate 2 is advantageously made possible.
  • the carrier substrate 2 has on a top side 20 a first electrically conductive contact track and a second electrically conductive contact track for electrical contacting of the semiconductor chip 1 (not shown). For example arranged the first electrically conductive contact path in the recess 22 and the second electrically conductive
  • Recess 22 may be arranged.
  • Contact tracks on the carrier substrate 2 are in particular dependent on the intended electrical contacting of the semiconductor chip 1, in particular whether the semiconductor chip 1 is a one-sided or two-sided electrical contacting
  • the carrier substrate 2 is for example a
  • Carbon fiber substrate an epoxy substrate, a ceramic substrate, a printed circuit board (PCB) or a
  • the semiconductor chip 1 is preferably a light emitting diode (LED).
  • LED light emitting diode
  • the semiconductor chip is a
  • the semiconductor chip 1 is particularly suitable for generating radiation during operation due to an active layer arranged in the chip.
  • the radiation generated in the semiconductor chip 1 in operation is at a
  • Radiation exit side coupled via a radiation exit surface.
  • Radiation exit surface at the radiation exit side 10 of the semiconductor chip 1 decoupled.
  • Carrier 2 attached.
  • the semiconductor chip 1 is mechanically connected to the carrier substrate 1 by means of an adhesive layer or a solder layer. Does the semiconductor chip 1 a two-sided contact, so contacting by means of a contact surface on the radiation exit side 10 and a second
  • the semiconductor chip 1 is mechanically and electrically connected by means of an electrically conductive layer with the carrier substrate 2.
  • the carrier substrate 2 for example, has the carrier substrate 2 in the recess 22, the first electrically conductive contact path on which the
  • Semiconductor chip 1 is arranged and connected to this electrically conductive.
  • the semiconductor chip 1 may be a one-sided
  • a film 3 is arranged on the radiation exit side 10 of the semiconductor chip 1 and on the upper side 20 of the carrier substrate 2.
  • the film 3 is electrically insulating
  • the film on epoxy, silicone, or PC.
  • the film may be a glass plate.
  • the film 3 preferably has transparent properties for the radiation emitted by the semiconductor chip 1.
  • the film is in this spectral range to 80%, preferably to 90%, particularly preferably to 99%
  • the film 3 can be radiopaque
  • the film 3 is a highly reflective film, such as a
  • the film is preferably arranged completely on the radiation exit side 10 and the upper side 20 of the carrier substrate 2, except for apertures 32a introduced in the film.
  • the film 3 thus advantageously provides additional protection against mechanical environmental influences of the semiconductor chip 1.
  • top 30 of the film is at least one electrically
  • the electrical interconnect 31a is used for electrical contacting of the semiconductor chip 1.
  • the number of printed conductors applied on the upper side 30 are dependent on the electrical contacting of the semiconductor chip 1, so whether the
  • Semiconductor chip 1 a one-sided or two-sided
  • the contact paths of the carrier 2 and the conductor tracks of the film 3 preferably have copper, aluminum or gold.
  • the film 3 has at least a first opening 32a and a second opening 32b.
  • the breakthroughs of the film are to be understood as recesses of the film, which completely break through the film. Thus, no film material is arranged in the region of the openings.
  • the openings in the film 3 are arranged so that the semiconductor chip 1 is electrically contacted. In particular, the openings are arranged such that the semiconductor chip can be electrically conductively connected to the first contact track of the carrier substrate via the first conductor track 31a of the film 3.
  • the first breakdown 32a is arranged in the region of a first contact surface of the semiconductor chip 1. In the first breakthrough 32a is an electrically conductive
  • Material for example, a contact drop 5, arranged.
  • the contact drop 5 fills the breakthrough of the film completely.
  • the height of the contact drop 5 is greater than the height of the opening of the film 3.
  • the first breakthrough 32a of the film 3 breaks through
  • the first conductor 31a surrounds the opening 32a at the top while annular.
  • the contact drop 5 is arranged in regions on the conductor track 31a, in particular in the edge region of the opening.
  • the second opening is formed in accordance with the first opening, wherein the second opening is arranged in regions above a contact track of the carrier substrate 2.
  • a contact drop is also arranged, which is an electrical contact of the first
  • Carrier substrate allows.
  • the second breakthrough and the second contact drop are not shown in Figure 1 for the sake of clarity.
  • the semiconductor chip 1 formed as a one-sided semiconductor chip, in which both contact surfaces on the
  • Radiation exit side 10 are arranged, the second contact surface of the semiconductor chip according to a second contact path of the carrier substrate by means of two
  • the contact drop 5 is, for example, an Sn solder paste or an electrically conductive adhesive.
  • the contact drop 5 or the contact drops 5 are introduced into the openings by means of a dispensing process of a screen print process or a jet process.
  • the film 3 is by means of an adhesive layer on the
  • the adhesive layer has a thickness in a range between 5 ⁇ inclusive and 10 ⁇ on. Due to the thinness of the adhesive layer, preferably on the
  • Support substrate 2 can be reduced in the region of the openings. A further reduction of the risk of contamination can be ensured by means of breakthroughs with a diameter of greater than 100 ⁇ .
  • Resistors, sensors or silicon chip driver can be achieved.
  • a flat semiconductor component is ensured due to the electrical contacting.
  • the traces can be on the slide depending on the corresponding and
  • Dispensing process can be applied, so that the film
  • the electrically insulating film is, for example, an electrically conductive paste which is introduced by means of an Ink etreaes in the opening 32a of the film 3.
  • Such a film with introduced contact drops 5 can be used, for example, for a component of the embodiment of FIG.
  • the film 3 of FIGS. 2A and 2B is a multilayer film composed of a plurality of electrically insulating layers
  • the electrically conductive layers are, for example
  • the contact drop 5 connects
  • the opening 32a extends through the first
  • Diameter of the opening thereby decreases from the top 30th the film 3 in the direction of the carrier substrate 2 in vertical
  • the diameter decreases step-by-step from layer to layer.
  • FIG. 3 shows a further exemplary embodiment of a film 3 with a contact drop 5 introduced in the openings 32a, 32b.
  • a trained film can be
  • the film of Figure 3 is compared to the film of Figure 2B by a further plurality of film layers 33 and electrically conductive traces 31c together.
  • Openings 32a, 32b in the individual film layers 33, 31c, 31a thereby decrease from the upper side 30 of the film toward the lower side.
  • the embodiment of Figure 3 is consistent with the embodiment of Figure 2B.
  • FIGS. 4A to 4I show a component according to the invention in the production process, the individual ones being shown in FIG.
  • FIG. 4A shows a carrier 2 which has on a top side a first contact track 21a and a second contact track 21b
  • a recess 22 is formed whose size is formed as a function of a semiconductor chip 1 to be used.
  • the carrier substrate 2 is electric
  • the contact paths of the carrier substrate 2 are arranged outside the recess 22.
  • Semiconductor chip 1 is in the recess 22 in such a way
  • the height of the recess 22 is approximately equal to the height of the
  • the semiconductor chip 1 is a chip which can be contacted on one side and which has a first and second contact surface on the radiation exit side which faces away from the carrier 2.
  • the film 3 has on a
  • Top 30 first traces 31a and second traces 31b.
  • the first interconnects 31 a each have two openings, which also lead through the film 3.
  • the material of the first conductor 31a surrounds the
  • Breakthroughs annular The openings are arranged in particular at two opposite ends of the first conductor track 31a.
  • the second interconnects 31b have corresponding openings which lead through the film 3.
  • the second interconnects 31b are respectively at corner edges of the film 3 and thus of the Component arranged.
  • the second interconnects 31b are used, for example, for interconnecting the semiconductor chip 1 with other semiconductor components. Because of the corner-like
  • Arrangement of the second interconnects 31b is a flexible interconnection of the semiconductor chip 1 with other components possible.
  • a further breakthrough in the film 3 is formed.
  • the further breakthrough is formed by the size such that the radiation exit surface of the chip 1 is completely free of foil material.
  • the first interconnects 31a of the film 3 can protrude into the further breakthrough.
  • the first conductive traces 31a are
  • the first interconnect 31a projects into the further breakthrough 32c, wherein the first breakthrough 32a is arranged in the further breakthrough 32c.
  • the first opening 32a and the further opening 32c are by means of
  • FIG. 4E shows in more detail the first conductive structure of the component of FIG. 4D, in particular the detail shown in FIG. 4D by means of a circle.
  • the first conductive pattern 31a leads on the film from the first contact surface of the semiconductor chip 1 to the first contact track of the carrier substrate 2.
  • the first opening 32a and the second opening 32b are arranged, wherein the edges of the openings of the first conductive pattern 31a are surrounded.
  • Carrier substrate 2 are electrically connected by means of the apertures 32a, 32b via the first conductor 31a.
  • the second interconnects 31b can be used for electrical interconnection of the semiconductor chip 1 with further electrical components or components.
  • each contact drop 5 is introduced into the individual openings.
  • the contact drops 5 project beyond the height of the apertures, so that the contact drops 5 protrude out of the apertures in such a way that they are at least partially in direct mechanical and electrical contact with the conductor tracks of the film.
  • the contact drops 5 preferably complete the openings in each case completely, so that an electrical contact
  • Breakthroughs of the first interconnect 31a is one each
  • Semiconductor chips 1 are arranged.
  • the contact drops protrude in these areas accordingly through the openings through to the contact surfaces, so that an electrically conductive connection can be ensured.
  • a converter material 4 is applied in the further breakdown, which is arranged above the radiation exit area of the semiconductor chip 1.
  • the converter material can, for example, by means of a
  • Dispensrea or Layerattachgrines be applied.
  • the converter material is preferably a
  • Conversion element arranged, which converts the radiation emitted by the semiconductor chip at least partially into radiation of a different wavelength.
  • a different wavelength For example, a
  • Component can be realized, which emits white radiation.
  • the converter material 4 is such
  • Converter material 4 are recessed.
  • the converter material 4 thus has recesses in the region of the contact drops 5.
  • the radiation exit surface of the semiconductor chip is completely downstream of the converter material, so that a uniform radiation emission of the device can be achieved.
  • FIGS. 5A to 5D show method steps for
  • a carrier substrate 2 is provided which may be endless.
  • the contact tracks are preferably metal tracks, which by means of a
  • LEDs 1 of different size or type can then be applied to this endless carrier substrate 2, wherein the LEDs 1 are directly applied with a bottom side on the second contact track 21b of the carrier and mechanically and electrically connected thereto.
  • a reflective layer can optionally be applied to the top side of the carrier substrate 2. This serves to radiation emitted during operation in the direction
  • the film 3 is laminated onto the upper side of the carrier substrate 2 and the LEDs 1, wherein the film 3 is also endless, so that the carrier substrate 2 can be completely covered with the film 3.
  • the film has on the upper side electrically conductive conductor tracks 31a, 31b, which are suitable for electrical contacting of the LEDs.
  • the conductor tracks are metallic tracks or metal alloys. The conductor tracks can be applied to the film before the film on the
  • Carrier substrate and the LEDs is laminated.
  • the wiring pattern may be formed after the film has been deposited on the support substrate and the LEDs.
  • the interconnects by means of a
  • Embodiment of Figure 5 is designed as described in Figures 1 to 4, wherein the film with the conductor track structures for a plurality of
  • Radiation exit surface of the semiconductor chips can be any radiation exit surface of the semiconductor chips.
  • converter material are applied (not shown).
  • the plurality of components becomes, as in FIG. 5C
  • the band has a plurality of columns and rows, in which the LEDs are arranged.
  • the LEDs are thus arranged like a matrix on the carrier substrate.
  • the band may be formed as a single strip on the lateral side
  • Component thereby have a plurality of semiconductor chips or only a semiconductor chip.
  • the finished as shown in Figure 5 components have essentially the features of the components of
  • FIGS. 6A to 6E show method steps for
  • FIG. 6A shows one-sided contactable LED chips 1, which in particular have a contact surface on the
  • a carrier is provided which has first contact tracks 21a and second contact tracks 21b.
  • the contact paths of the carrier are so
  • Carriers are arranged in particular electrically insulating each other by means of a distance.
  • one LED chip 1 each is applied to a second contact track 21b of the carrier substrate and electrically and mechanically connected to it from the underside.
  • a film 3 is laminated onto the plurality of LEDs and the carrier substrate, wherein the film 3 has a plurality of openings 32a, 32b and a plurality of conductor tracks 31a, 31b.
  • a first interconnect 31a and a second interconnect 31b are provided for each one LED chip 1.
  • a converter layer such as a phosphor layer, are applied, which is adapted to at least partially convert the radiation emitted by the LED chips 1 radiation in another wavelength.
  • a converter layer such as a phosphor layer
  • FIG. 6 substantially corresponds to the embodiment of FIG.
  • the invention is not limited by the description based on the embodiments of these, but includes each new feature and any combination of features, which in particular any combination of features in the

Landscapes

  • Led Device Packages (AREA)

Abstract

Es ist ein Halbleiterbauelement (100) mit einem strahlungsemittierenden Halbleiterchip (1), einem Trägersubstrat (2) und einer Folie (3) vorgesehen. Das Trägersubstrat (2) weist auf einer Oberseite (20) elektrisch leitfähige Kontaktbahnen (21a, 21b) auf. Die Folie (3) ist auf einer vom Trägersubstrat (2) abgewandten Strahlungsaustrittsseite (10) des Chips (1) und auf der Oberseite (20) des Trägersubstrats (2) angeordnet und weist elektrisch leitfähige erste Leiterbahnen (31a) auf. Zudem weist die Folie (3) Durchbrüche (32a, 32b) auf, die derart angeordnet sind, dass der Halbleiterchip (1) über die erste Leiterbahn (31a) der Folie (3) mit der ersten Kontaktbahn (21a) des Trägersubstrats (2) elektrisch kontaktierbar ist. Weiter ist ein Verfahren zur Herstellung eines derartigen Bauelements angegeben.

Description

Beschreibung
Optoelektronisches Halbleiterbauelement mit einem
Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie gemäß Anspruch 1. Weiter betrifft die Erfindung ein Verfahren zum Herstellen eines derartigen
Halbleiterbauelements gemäß Patentanspruch 12.
Herkömmliche optoelektronische Bauelemente werden meist zur elektrischen Kontaktierung und mechanischen Stabilisierung auf einem Trägersubstrat angeordnet. Dabei besteht die
Möglichkeit einer Einzelmontage derartiger Bauelemente auf beispielsweise einer Platine oder einer Leiterplatte. Zur elektrischen Kontaktierung der Bauelemente findet
beispielsweise ein Golddraht Verwendung, der von einer
Kontaktfläche des Bauelements zu einer Kontaktbahn des
Trägersubstrats geführt ist. Kontaktierungen mittels eines Bonddrahtes, beispielsweise eines Golddrahtes, haben jedoch den Nachteil, dass derartige Bauelemente in ihrer Höhe groß ausgebildet sind.
Als alternative elektrische Kontaktierungstechnik findet die CPHF-Technologie Anwendung (CPHF: Compact Planar High Flux) . Eine derartige Kontaktierung weist Leiterbahnen auf, die auf einem elektrisch isolierenden Material angeordnet sind, wobei die Leiterbahnen von einer Kontaktfläche des Bauelements zu einer Kontaktbahn des Trägersubstrats geführt sind. Die
Leiterbahnen können dabei auf das elektrisch isolierende Material mittels beispielsweise eines galvanischen Prozesses, eines Sputterprozesses , einer Schattenmaske und/oder eines lift-off-Prozesses aufgebracht sein, sodass sich ein
galvanischer Kontakt ermöglicht. Bei der CPHF- Kontaktierungstechnologie kann es jedoch in den Bereichen der Kontaktflächen des Bauelements und der Leiterbahnen des Trägersubstrats nachteilig zu Kontaminierungen kommen.
Die oben beschriebenen Möglichkeiten zur elektrischen
Kontaktierung von optoelektronischen Bauelementen weisen unter anderem zudem den Nachteil auf, dass die Bauelemente nur mit den für die jeweilige Kontaktiertechnik vorgesehenen Trägersubstraten kombinierbar sind.
Der Erfindung liegt die Aufgabe zugrunde, ein
Halbleiterbauelement anzugeben, das sich durch ein flaches Design, eine reduzierte Gefahr hinsichtlich Kontaminierungen und gleichzeitig durch eine flexible elektrische Verschaltung einzelner Bauelementkomponenten auszeichnet. Weiter liegt der Erfindung die Aufgabe zugrunde, ein flexibles
Herstellungsverfahren für ein derartiges Bauelement
anzugeben .
Diese Aufgabe wird unter anderem durch ein Bauelement mit den Merkmalen des Anspruchs 1 und ein Verfahren zu dessen
Herstellung mit den Merkmalen des Anspruchs 12 gelöst.
Vorteilhafte Weiterbildungen des Bauelements und dessen
Herstellungsverfahren sind Gegenstand der abhängigen
Ansprüche .
In einer Weiterbildung ist ein optoelektronisches
Halbleiterbauelement mit einem Halbleiterchip, einem
Trägersubstrat und einer Folie vorgesehen, bei dem der
Halbleiterchip eine zur Strahlungserzeugung vorgesehene aktive Schicht aufweist. Das Trägersubstrat weist auf einer Oberseite eine erste elektrisch leitfähige Kontaktbahn und eine zweite elektrisch leitfähige Kontaktbahn auf. Der
Halbleiterchip ist auf der Oberseite des Trägersubstrats angeordnet. Die Folie ist zumindest bereichsweise auf einer von dem Trägersubstrat abgewandten Strahlungsaustrittsseite des Halbleiterchips und auf der Oberseite des Trägersubstrats angeordnet. Die Folie weist zumindest bereichsweise auf einer von dem Trägersubstrat abgewandten Oberseite zumindest eine elektrisch leitfähige erste Leiterbahn auf. Die Folie weist zumindest einen ersten Durchbruch und einen zweiten
Durchbruch auf, die derart angeordnet sind, dass der
Halbleiterchip über die erste Leiterbahn der Folie mit der ersten Kontaktbahn des Trägersubstrats elektrisch
kontaktierbar ist.
Ein optoelektronisches Bauelement ist insbesondere ein
Bauelement, das die Umwandlung von elektrischen Energien in Strahlungsemission ermöglicht, oder umgekehrt. Beispielsweise ist das optoelektronische Bauelement ein
Strahlungsemittierendes Bauelement .
Die vorliegende elektrische Kontaktierung des Halbleiterchips erfolgt somit über die erste Leiterbahn, die auf der von dem Chip abgewandten Seite der Folie angeordnet ist. Dadurch ist ein herkömmlicherweise verwendeter Bonddraht nicht notwendig, wodurch die Höhe des Bauelements nicht von dem Bonddraht abhängt und so reduziert ausgebildet werden kann. So
ermöglichen sich mit Vorteil flache Bauelemente.
Durch die Folie, die den Halbleiterchip zumindest
bereichsweise umgibt , kann der Halbleiterchip mit Vorteil mechanischen Umweiteinflüssen geschützt werden. Dadurch k mit Vorteil die Gefahr einer Kontaminierung der
Kontaktflächen des Chips oder der Kontaktbahnen des
Trägersubstrats reduziert werden. Zudem ermöglicht sich durch eine Kombination des
Trägersubstrats mit darauf angeordneten Kontaktbahnen und der Folie mit darauf angeordneten Leiterbahnen und Durchbrüchen eine flexible Verschaltung der Chips mit anderen
Halbleiterkomponenten beziehungsweise dem Trägersubstrat. Als andere Halbleiterkomponenten können beispielsweise
Widerstände, Sensoren, Siliziumchiptreiber oder ESD-Dioden Anwendung finden.
Die Leiterbahnen auf der Folie können entsprechend der vorgesehenen Anwendung ausgebildet sein. Dadurch kann mit
Vorteil die Folie und die elektrische Führung auf der Folie je nach gewünschter und vorgesehener Applikation ausgebildet werden, sodass sich eine flexible Kombination der
Bauelementkomponenten ermöglicht .
In einer Weiterbildung ist die Folie für die vom
Halbleiterchip emittierte Strahlung zumindest teilweise transparent beziehungsweise durchlässig. Vorzugsweise ist die Folie für die vom Halbleiterchip emittierte Strahlung zu 90 %, besonders bevorzugt zu 99 % durchlässig.
Alternativ kann die Folie für die von dem Halbleiterchip emittierte Strahlung undurchlässig sein. In diesem Fall findet im Anordnungsbereich der Folie eine Abschattung der von dem Halbleiterchip emittierte Strahlung nach außen hin statt . In einer Weiterbildung enthält der Halbleiterchip, insbesondere die aktive Schicht, ein III/V- Halbleitermaterial , etwa ein Material aus den
Materialsystemen InxGayAl]__x_yP, InxGayAl]__x_yN oder
InxGayAl]__x_yAs, jeweils mit 0 < x, y < 1 und x + y ^ 1.
III/V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten ( InxGayAl]__x_yN) , über den sichtbaren
( InxGayAl]__x_yN, insbesondere für blaue bis grüne Strahlung, oder InxGayAl]__x_yP, insbesondere für gelbe bis rote
Strahlung) bis in den infraroten ( InxGayAl]__x_yAs )
Spektralbereich besonders geeignet.
Der Halbleiterchip ist vorzugsweise eine LED. Bevorzugt ist der Halbleiterchip eine Dünnfilm-LED. Als Dünnfilm-LED wird im Rahmen der Anmeldung eine LED angesehen, während dessen Herstellung das Aufwachssubstrat, auf den eine
Halbleiterschichtenfolge des Chips beispielsweise epitaktisch aufgewachsen wurde, abgelöst worden ist. Die aktive Schicht des Chips weist vorzugsweise einen pn- Übergang, eine Doppelheterostruktur, eine
Einfachquantentopfstruktur (SQW, Single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung auf. Die Bezeichnung
Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen. Der Halbleiterchip ist beispielsweise mit einer zweiseitigen elektrischen Kontaktierung ausgebildet. In diesem Fall weist der Halbleiterchip auf der dem Trägersubstrat zugewandten Seite eine erste Kontaktfläche und auf der von dem Trägersubstrat abgewandten Seite eine zweite Kontaktfläche auf. Dabei reicht es zur elektrischen Kontaktierung des Chips aus, wenn lediglich eine erste Leiterbahn auf der Folie angeordnet ist. Die zweite Kontaktierung des Chips erfolgt von der Chipunterseite über eine Kontaktbahn des
Trägersubstrats, auf die der Halbleiterchip mit seiner
Unterseite direkt befestigt und elektrisch kontaktiert sein kann. Die Kontaktbahnen des Trägersubstrats sind voneinander elektrisch isoliert, beispielsweise mittels eines Abstandes, einer elektrisch isolierenden Schicht oder der Folie, die elektrisch isolierend ausgebildet ist.
Alternativ kann der Halbleiterchip eine einseitige
elektrische Kontaktierung aufweisen. In diesem Fall sind beide Kontaktflächen des Chips auf der von dem Trägersubstrat abgewandten Seite angeordnet. Zwischen Trägersubstrat und Chip findet somit keine direkte elektrische Anbindung statt. Die elektrische Kontaktierung erfolgt dabei jeweils an der Strahlungsaustrittsseite des Chips. Auf der Folie sind zumindest zwei Leiterbahnen angeordnet, die voneinander mittels beispielsweise eines Abstandes elektrisch isoliert sind. Jeweils eine Kontaktfläche des Chips ist mittels einer Leiterbahn mit einer Kontaktbahn des Trägersubstrats
elektrisch leitend verbunden.
In einer Weiterbildung ist die Folie mittels einer
Klebeschicht auf dem Halbleiterchip und dem Trägersubstrat befestigt. Die Klebeschicht ist vorzugsweise auf einer
Folienunterseite angeordnet, also direkt zwischen
Chip/Trägersubstrat und Folie. Vorzugsweise ist die
Klebeschicht möglichst dünn ausgebildet, um eine mögliche Kontaminierung der Kontaktflächen des Chips und der
Kontaktbahnen des Trägersubstrats zu vermeiden. In einer Weiterbildung weist die Klebeschicht eine Dicke in einem Bereich zwischen einschließlich 5 μπι und einschließlich 10 μπι auf.
Die Durchbrüche der Folie führen vollständig durch die Folie hindurch. Im Bereich der Durchbrüche der Folie sind also Löcher ausgebildet. Zur elektrischen Kontaktierung des
Halbleiterchips ist im Bereich der Durchbrüche jeweils ein Kontaktmaterial eingebracht, das elektrisch leitfähig ist.
In einer Weiterbildung weisen die Durchbrüche in der Folie einen Durchmesser von wenigstens 100 μπι auf. Durch die verhältnismäßig großen Durchbrüche in der Folie werden die Kontaktflächen am Halbleiterchip und die Kontaktbahnen auf dem Trägersubstrat vorteilhafterweise vor möglichen
Kontaminierungen geschützt.
In einer Weiterbildung durchbrechen die Durchbrüche die erste Leiterbahn zumindest stellenweise. Vorzugsweise sind zwei
Durchbrüche in der ersten Leiterbahn ausgebildet. Die erste Leiterbahn weist also an sich wiederum Durchbrüche auf, die im Bereich der Durchbrüche der Folie ausgebildet sind. Die Durchbrüche der Folie sind mit dem Material der ersten
Leiterbahn ringförmig umrandet.
In die Durchbrüche der Folie und in die Durchbrüche der ersten Leiterbahn ist jeweils ein Kontaktmaterial
eingebracht, sodass eine zuverlässige elektrische
Kontaktierung von einer Kontaktfläche des Halbleiterchips zu einer Kontaktbahn des Trägersubstrats gewährleistet wird. Der erste Durchbruch der Folie und der erste Durchbruch der
Leiterbahn ist dabei vorzugsweise im Bereich der Kontaktfläche des Halbleiterchips angeordnet. Der zweite Durchbruch der Folie und der zweite Durchbruch der ersten Leiterbahn ist vorzugsweise in einem Bereich der ersten
Kontaktbahn des Trägersubstrats angeordnet. Die erste
Leiterbahn führt dabei von dem ersten Durchbruch der Folie zu dem zweiten Durchbruch der Folie.
Ist der Chip als einseitiger Halbleiterchip ausgebildet, so findet an der zweiten Kontaktfläche des Halbleiterchips eine entsprechende elektrische Kontaktierung statt.
In einer Weiterbildung ist die Folie eine Multischichtfolie, die eine Mehrzahl von elektrisch isolierenden Folienschichten und dazwischen angeordnete, weitere elektrisch leitfähige Leiterbahnen aufweist. Die Folie setzt sich somit aus mehrlagigen Folienschichten zusammen, die vorzugsweise transparent sind, wobei in der Folie integriert
strukturierte, vorzugsweise metallische Leiterbahnen zur Realisierung einer mehrlagigen Verschaltungsebene ausgebildet sind. Die einzelnen Leiterbahnschichten können dabei
nachträglich miteinander verschaltet werden, womit sich eine universale Verschaltung ermöglicht.
In einer Weiterbildung nimmt der Durchmesser der Durchbrüche von der Oberseite der Folie in Richtung Trägersubstrat in vertikaler Richtung ab. Bei einer Multischichtfolie weisen die dem Halbleiterchip zugewandten Schichten demnach einen geringeren Durchmesser der Durchbrüche auf als weiter von dem Halbleiterchip entferntere Schichten. Damit kann
gewährleistet werden, dass alle Lagen der Multischichtfolie mittels des Kontaktmaterials elektrisch leitend verbunden werden . In einer Weiterbildung weist das Trägersubstrat eine
Ausnehmung auf, in der der Chip angeordnet ist. Dadurch kann mit Vorteil der Chip vor mechanischen Umwelteinflüssen geschützt werden.
In einer Weiterbildung entspricht die Höhe der Ausnehmung zumindest der Höhe des Halbleiterchips. Der Halbleiterchip wird lateral von dem Trägersubstrat vollständig umschlossen. Dadurch kann ein bestmöglichster Schutz vor mechanischen Umwelteinflüssen gewährleistet werden. Zudem kann so die
Folie planar auf die Oberseite des Trägersubstrats und die Strahlungsaustrittsseite des Halbleiterchips angeordnet sein.
In einer Weiterbildung weist die Folie im Bereich einer
Strahlungsaustrittsfläche des Halbleiterchips einen weiteren Durchbruch auf. Die Strahlungsaustrittsfläche des Chips ist somit frei von Folienmaterial. Die Strahlungsaustrittsfläche muss dabei nicht notwendigerweise mit der
Strahlungsaustrittsseite des Halbleiterchips übereinstimmen. Beispielsweise überdeckt die Strahlungsaustrittsfläche lediglich einen Teilbereich der Strahlungsaustrittsseite. Die Strahlungsaustrittsfläche ist insbesondere die Fläche des Halbleiterchips, aus die die größtmöglichste
Strahlungsemission aus dem Chip austritt.
In einer Weiterbildung ist in dem weiteren Durchbruch auf der Strahlungsaustrittsfläche ein Konvertermaterial aufgebracht. Ein Konvertermaterial weist beispielsweise ein
Vergussmaterial auf, in dem zumindest ein Konversionselement eingebettet ist. Das Konversionselement ist dabei in dem Vergussmaterial vorzugsweise gleichmäßig verteilt. Das
Konversionselement ist dabei geeignet, zumindest teilweise die von dem Halbleiterchip emittierte Strahlung in Strahlung einer anderen Wellenlänge zu konvertieren, sodass das
Bauelement Mischstrahlung aus konvertierter Strahlung und von dem Halbleiterchip emittierter Strahlung emittiert. Damit ermöglicht sich beispielsweise ein Bauelement, das mittels Konversion weiße, grüne oder rote Strahlung emittiert.
Das Trägersubstrat ist beispielsweise ein Kohlefasersubstrat, ein Fiberglassubstrat, ein Keramiksubstrat, ein
Epoxidsubstrat oder eine Leiterplatte, beispielsweise ein PCB (Printed Circuit Board) .
Die Folie enthält vorzugsweise Epoxid, Silikon, oder
Polycarbonat . Als nicht transparente Folien finden
beispielsweise hochreflektive Folien wie zum Beispiel
aluminiumbedampfte Folien, Ti02_gefüllte Folien oder
Captonfolien Verwendung.
Als Material der Leiterbahnen und Kontaktbahnen findet insbesondere ein Metall oder eine Metalllegierung enthaltend beispielsweise Kupfer, Silber, Aluminium und/oder Gold
Verwendung .
Das Kontaktmaterial ist beispielsweise ein Kontakttropfen eines elektrisch leitfähigen Materials, wie beispielsweise eine Lötpaste aus Sn oder ein elektrisch leitfähiger Kleber. Das Kontaktmaterial wird dabei mittels eines
Dispensprozesses, eines Screen Print-Prozesses oder eines Jetprozesses in die Durchbrüche der Folie eingebracht. Die Durchbrüche in der Folie werden beispielsweise mittels eines Stanzprozesses oder eines Laserprozesses eingebracht. Das Konvertermaterial ist in dem weiteren Durchbruch der Folie beispielsweise mittels eines Dispensprozesses oder eines Layerattachprozesses eingebracht. In einem Verfahren zum Herstellen eines optoelektronischen Bauelements, dass ein Halbleiterchip ein Trägersubstrat und eine Folie aufweist, findet folgende Verfahrensschritte
Anwendung :
- Bereitstellen des Trägersubstrats, das auf einer Oberseite eine erste elektrisch leitfähige Kontaktbahn und eine zweite elektrisch leitfähige Kontaktbahn aufweist,
- Anordnen des Halbleiterchips auf der Oberseite des
Trägersubstrats,
- Auflaminieren der Folie zumindest bereichsweise auf einer von dem Trägersubstrat abgewandten Strahlungsaustrittsseite des Halbleiterchips und auf der Oberseite des
Trägersubstrats, wobei die Folie zumindest bereichsweise auf einer von dem Trägersubstrat abgewandten Oberseite zumindest eine elektrisch leitfähige erste Leiterbahn, einen ersten Durchbruch und einen zweiten Durchbruch aufweist, und
- elektrisches Kontaktieren des Halbleiterchips mittels der Durchbrüche über die erste Leiterbahn der Folie mit zumindest der ersten Kontaktbahn des Trägersubstrats. Vorteilhafte Weiterbildungen des Verfahrens ergeben sich analog zu den vorteilhaften Weiterbildungen des Bauelements und umgekehrt.
Aufgrund der elektrischen Kontaktierung des Chips über die Folie ermöglicht sich insbesondere eine flexible Verschaltung des Chips mit beispielsweise anderen Halbleiterkomponenten, die auf dem Trägersubstrat angeordnet sind, wie beispielsweise ESD-Dioden, Widerstände, Sensoren und/oder Siliziumchiptreiber .
Die elektrische Kontaktierung des Halbleiterchips kann dabei zweiseitig ausgebildet sein. In diesem Fall ist der
Halbleiterchip mit einer unterseitigen Kontaktfläche direkt auf der zweiten Kontaktbahn des Trägers befestigt und mit dieser elektrisch leitend verbunden. Die oberseitige
Kontaktfläche des Chips ist mittels der Durchbrüche über die erste Leiterbahn der Folie zur ersten Kontaktbahn des
Trägersubstrats geführt. In den Durchbrüchen ist dabei jeweils ein elektrisch leitfähiges Kontaktmaterial
angeordnet, das die oberseitige Kontaktfläche des Chips mit der ersten Leiterbahn der Folie elektrisch leitend verbindet. Ein weiteres Kontaktmaterial ist in dem zweiten Durchbruch angeordnet, das die erste Leiterbahn mit der ersten
Kontaktbahn des Trägersubstrats elektrisch leitend verbindet. Die Kontaktmaterialien sind mit der ersten Leiterbahn
elektrisch leitend verbunden.
Ist der Halbleiterchip als einseitig kontaktierbarer
Halbleiterchip ausgebildet, sind die Kontaktflächen des Chips oberseitig angeordnet und elektrisch kontaktiert. In einer Weiterbildung werden die Durchbrüche in der Folie mittels Stanzen oder Lasern ausgebildet. Vorzugsweise werden zuerst die Leiterbahnen auf die Oberfläche der Folie
aufgebracht, beispielsweise mittels eines Dispensprozesses, wobei anschließend die Durchbrüche durch die Folie und teilweise durch die erste Leiterbahn ausgebildet werden.
In einer Weiterbildung wird die elektrische Kontaktierung mittels Kontakttropfen ausgebildet, die jeweils in jeweils einem Durchbruch der Folie eingebracht werden. Beispielsweise werden die Kontakttropfen mittels eines Dispensprozesses, eines Screen Print-Prozesses oder eines Jetprozesses in die Durchbrüche eingebracht.
In einer Weiterbildung wird eine Mehrzahl von
optoelektronischen Bauelementen in einem gemeinsamen
Verfahren hergestellt. Dabei wird die Mehrzahl von
Halbleiterchips auf einem gemeinsamen Trägersubstrat
angeordnet. Anschließend wird die Folie in einem Stück auflaminiert . Anschließend können die Bauelemente vereinze werden .
Auf dem gemeinsamen Trägersubstrat kann vor Aufbringen der Halbleiterchips eine Reflektorschicht aufgebracht werden, die dazu ausgebildet ist, die von den Halbleiterchips emittierte Strahlung in Richtung Strahlungsaustrittsseite zu
reflektieren .
Gemäß zumindest einer Aus führungs form des
Halbleiterbauelements ist die Leiterbahn an der dem
Trägersubstrat abgewandten Oberseite der der Folie aus einem anderen Material gefertigt als der Kontakttropfen. Das
Kontaktmaterial ist also vom Material der Leiterbahn
verschieden. Ebenso können die Materialien der Kontaktbahn und der Leiterbahn voneinander verschieden sein.
Gemäß zumindest einer Aus führungs form sind die Durchbrüche in der Leiterbahn frei von einem Material der Leiterbahn.
Insbesondere an Wänden der Durchbrüche ist dann kein Material der Leiterbahnen oder der Kontaktbahnen angebracht. Gemäß zumindest einer Aus führungs form des
Halbleiterbauelements befindet sich einer der Durchbrüche, in Draufsicht gesehen, über dem Halbleiterchip und einer der Durchbrüche in lateraler Richtung neben dem Halbleiterchip. Insbesondere mittels einem der Kontakttropfen und des
Durchbruchs über dem Halbleiterchip und ist dieser mit der Leiterbahn kontaktiert. Mittels des Durchbruchs neben dem Halbleiterchip und einem der Kontakttropfen sind insbesondere die Leiterbahn und die Kontaktbahn elektrisch miteinander verbunden.
Weitere Merkmale, Vorteile, Weiterbildungen und
Zweckmäßigkeiten des Bauelements und dessen
Herstellungsverfahren ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 6 erläuterten
Ausführungsbeispielen. Es zeigen:
Figur 1 einen schematischen Querschnitt eines
Ausführungsbeispiels eines erfindungsgemäßen
Bauelements ,
Figuren 2A, 2B, 3 jeweils einen schematischen Querschnitt eines Ausführungsbeispiels einer Folie für ein erfindungsgemäßes Bauelement,
Figuren 4A bis 41 jeweils schematische Ansichten eines
Ausführungsbeispiels eines erfindungsgemäßen
Bauelements im Herstellungsverfahren, Figuren 5A bis 5D jeweils schematische Ansichten eines
weiteren Ausführungsbeispiels eines
erfindungsgemäßen Bauelements im
Herstellungsverfahren, und Figuren 6A bis 6E jeweils schematische Ansichten eines weiteren Ausführungsbeispiels eines
erfindungsgemäßen Bauelements im
Herstellungsverfahren.
Gleiche oder gleich wirkende Bestandteile sind jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten
Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
In Figur 1 ist ein Querschnitt eines optoelektronischen
Halbleiterbauelements 100 gezeigt, das einen Halbleiterchip 1, ein Trägersubstrat 2 und eine Folie 3 aufweist.
Das Trägersubstrat 2 weist eine Ausnehmung 22 auf, in der der Halbleiterchip 1 angeordnet ist. Vorzugsweise ist die Größe der Ausnehmung 22 an die Größe des Halbleiterchips 1
angepasst. Beispielsweise ist die Grundfläche der Ausnehmung 22 derart ausgebildet, dass der Halbleiterchip 1 vollständig in der Ausnehmung 22 angeordnet ist. Die Höhe der Ausnehmung 22 ist vorzugsweise gleich groß oder größer als die Höhe des Halbleiterchips 1. Im Ausführungsbeispiel der Figur 1 entspricht die Höhe der Ausnehmung 22 der Höhe des
Halbleiterchips 1. Der Halbleiterchip 1 überragt demnach das Trägersubstrat 2 in vertikaler Richtung nicht. Dadurch wird mit Vorteil ein Schutz des Halbleiterchips 1 vor mechanischen Beschädigungen durch das Trägersubstrat 2 ermöglicht. Das Trägersubstrat 2 weist auf einer Oberseite 20 eine erste elektrisch leitfähige Kontaktbahn und eine zweite elektrisch leitfähige Kontaktbahn zur elektrischen Kontaktierung des Halbleiterchips 1 auf (nicht dargestellt) . Beispielsweise ist die erste elektrisch leitfähige Kontaktbahn in der Ausnehmung 22 angeordnet und die zweite elektrisch leitfähige
Kontaktbahn außerhalb der Ausnehmung 22. Alternativ können beide Kontaktbahnen des Trägersubstrats 2 außerhalb der
Ausnehmung 22 angeordnet sein. Die Anordnung der
Kontaktbahnen auf dem Trägersubstrat 2 sind insbesondere abhängig von der vorgesehenen elektrischen Kontaktierung des Halbleiterchips 1, insbesondere ob der Halbleiterchip 1 eine einseitige oder zweiseitige elektrische Kontaktierung
aufweist.
Das Trägersubstrat 2 ist beispielsweise ein
Kohlefasersubstrat, ein Epoxidsubstrat , ein Keramiksubstrat, eine Leiterplatte (PCB: printed circuit board) oder ein
Fiberglassubstrat.
Der Halbleiterchip 1 ist vorzugsweise eine Licht emittierende Diode (LED) . Bevorzugt ist der Halbleiterchip ein
Dünnfilmchip. Der Halbleiterchip 1 ist insbesondere dazu geeignet, im Betrieb Strahlung zu erzeugen aufgrund einer im Chip angeordneten aktiven Schicht. Die im Halbleiterchip 1 im Betrieb erzeugte Strahlung wird an einer
Strahlungsaustrittsseite über eine Strahlungsaustrittsfläche ausgekoppelt. Dabei wird vorzugsweise der größte Anteil der im Chip erzeugten Strahlung durch die
Strahlungsaustrittsfläche an der Strahlungsaustrittsseite 10 des Halbleiterchips 1 ausgekoppelt.
Mit einer von der Strahlungsaustrittsseite 10
gegenüberliegenden Seite ist der Halbleiterchip 1 auf dem
Träger 2 befestigt. Beispielsweise ist der Halbleiterchip 1 mittels einer Klebeschicht oder einer Lotschicht mechanisch mit dem Trägersubstrat 1 verbunden. Weist der Halbleiterchip 1 eine zweiseitige Kontaktierung auf, also eine Kontaktierung mittels einer Kontaktfläche an der Strahlungsaustrittsseite 10 und einer zweiten
Kontaktfläche an der von der Strahlungsaustrittsseite 10 gegenüberliegenden Seite, ist der Halbleiterchip 1 mittels einer elektrisch leitfähigen Schicht mit dem Trägersubstrat 2 mechanisch und elektrisch verbunden. Beispielsweise weist hierzu das Trägersubstrat 2 in der Ausnehmung 22 die erste elektrisch leitfähige Kontaktbahn auf, auf der der
Halbleiterchip 1 angeordnet und mit dieser elektrisch leitend verbunden ist.
Alternativ kann der Halbleiterchip 1 eine einseitige
elektrische Kontaktierung aufweisen. In diesem Fall sind die erste Kontaktfläche und die zweite Kontaktfläche des
Halbleiterchips 1 auf derselben Seite des Chips angeordnet, beispielsweise auf der von dem Trägersubstrat 2 abgewandten Seite. Mit der von der Strahlungsaustrittsseite 10
abgewandten Seite des Halbleiterchips 1 ist dieser in diesem Fall nicht elektrisch, sondern lediglich mechanisch mit dem Trägersubstrat 2 verbunden.
Auf der Strahlungsaustrittsseite 10 des Halbleiterchips 1 und auf der Oberseite 20 des Trägersubstrats 2 ist eine Folie 3 angeordnet. Die Folie 3 ist elektrisch isolierend
ausgebildet. Beispielsweise weist die Folie Epoxid, Silikon, oder PC auf. Alternativ kann die Folie eine Glasplatte sein. Die Folie 3 weist vorzugsweise transparente Eigenschaften für die von dem Halbleiterchip 1 emittierte Strahlung auf.
Vorzugsweise ist die Folie in diesem Spektralbereich zu 80 %, bevorzugt zu 90 %, besonders bevorzugt zu 99 %
strahlungsdurchlässig . Alternativ kann die Folie 3 strahlungsundurchlässige
Eigenschaften aufweisen. Beispielsweise ist die Folie 3 eine hochreflektive Folie, wie beispielsweise eine
aluminiumbedampfte Folie, eine Ti02_gefüllte Folie oder eine Captonfolie .
Die Folie ist vorzugsweise bis auf in der Folie eingebrachte Durchbrüche 32a vollständig auf der Strahlungsaustrittsseite 10 und der Oberseite 20 des Trägersubstrats 2 angeordnet. Die Folie 3 bietet so vorteilhafterweise zusätzlichen Schutz vor mechanischen Umwelteinflüssen des Halbleiterchips 1.
Bereichsweise auf einer von dem Trägersubstrat 2 abgewandten Oberseite 30 der Folie ist zumindest eine elektrisch
leitfähige erste Leiterbahn 31a aufgebracht. Die elektrische Leiterbahn 31a dient zur elektrischen Kontaktierung des Halbleiterchips 1. Die Anzahl der auf der Oberseite 30 aufgebrachten Leiterbahnen sind abhängig von der elektrischen Kontaktierung des Halbleiterchips 1, also ob der
Halbleiterchip 1 eine einseitige oder zweiseitige
Kontaktierung aufweist.
Die Kontaktbahnen des Trägers 2 und die Leiterbahnen der Folie 3 weisen vorzugsweise Kupfer, Aluminium oder Gold auf.
Die Folie 3 weist zumindest einen ersten Durchbruch 32a und einen zweiten Durchbruch 32b auf. Die Durchbrüche der Folie sind dabei als Ausnehmungen der Folie zu verstehen, die die Folie vollständig durchbrechen. Im Bereich der Durchbrüche ist somit kein Folienmaterial angeordnet. Die Durchbrüche in der Folie 3 sind so angeordnet, dass der Halbleiterchip 1 elektrisch kontaktierbar ist. Insbesondere sind die Durchbrüche so angeordnet, dass der Halbleiterchip über die erste Leiterbahn 31a der Folie 3 mit der ersten Kontaktbahn des Trägersubstrats elektrisch leitend verbindbar ist. Beispielsweise ist der erste Durchbruch 32a im Bereich einer ersten Kontaktfläche des Halbleiterchips 1 angeordnet. Im ersten Durchbruch 32a ist ein elektrisch leitfähiges
Material, beispielsweise ein Kontakttropfen 5, angeordnet. Der Kontakttropfen 5 füllt dabei den Durchbruch der Folie komplett aus. Insbesondere ist die Höhe des Kontakttropfens 5 größer als die Höhe des Durchbruchs der Folie 3.
Der erste Durchbruch 32a der Folie 3 durchbricht
bereichsweise die erste Leiterbahn 31a. Der erste Durchbruch 32a führt demnach durch die Folie und durch die erste
Leiterbahn zur ersten Kontaktfläche des Chips 1. Die erste Leiterbahn 31a umschließt den Durchbruch 32a oberseitig dabei ringförmig. Der Kontakttropfen 5 ist bereichsweise auf der Leiterbahn 31a angeordnet, insbesondere im Randbereich des Durchbruchs .
Der zweite Durchbruch ist entsprechend dem ersten Durchbruch ausgebildet, wobei der zweite Durchbruch bereichsweise oberhalb einer Kontaktbahn des Trägersubstrats 2 angeordnet ist. Im zweiten Durchbruch ist ebenfalls ein Kontakttropfen angeordnet, der einen elektrischen Kontakt der ersten
Leiterbahn der Folie mit der ersten Kontaktbahn des
Trägersubstrats ermöglicht. Der zweite Durchbruch sowie der zweite Kontakttropfen sind in Figur 1 der Übersicht halber nicht dargestellt. Ist der Halbleiterchip 1 als einseitiger Halbleiterchip ausgebildet, bei dem beide Kontaktflächen auf der
Strahlungsaustrittsseite 10 angeordnet sind, ist die zweite Kontaktfläche des Halbleiterchips entsprechend mit einer zweiten Kontaktbahn des Trägersubstrats mittels zweier
Durchbrüche und darin angeordneten Kontakttropfen sowie mittels einer zweiten Leiterbahn auf der Folie 3 elektrisch leitend verbunden. Der Kontakttropfen 5 ist beispielsweise eine Sn-Lötpaste oder ein elektrisch leitfähiger Kleber. Beispielsweise wird der Kontakttropfen 5 oder die Kontakttropfen 5 in die Durchbrüche mittels eines Dispensprozesses eines Screen Print-Prozesses oder eines Jetprozesses eingebracht.
Der erste und zweite Durchbruch in der Folie 3 werden
beispielsweise mittels eines Laserprozesses oder eines
Stanzprozesses ausgebildet. Die Folie 3 ist mittels einer Klebeschicht auf dem
Halbleiterchip 1 und dem Trägersubstrat 2 befestigt. Die Klebeschicht weist dabei eine Dicke in einem Bereich zwischen einschließlich 5 μπι und einschließlich 10 μπι auf. Aufgrund der Dünne der Klebeschicht, vorzugsweise auf der
Folienunterseite, kann die Gefahr einer Kontaminierung der Kontaktflächen des Chips 1 und der Kontaktbahnen des
Trägersubstrats 2 im Bereich der Durchbrüche reduziert werden. Eine weitere Reduzierung einer Kontaminierungsgefahr kann mittels Durchbrüche mit Durchmesser von größer als 100 μπι gewährleistet werden.
Durch eine Kombination der Folie mit darauf angeordneten Leiterbahnen und Durchbrüchen sowie mit dem Trägersubstrat mit darauf angeordneten Kontaktbahnen kann eine flexible Verschaltung des Halbleiterchips mit beispielsweise anderen Halbleiterkomponenten wie beispielsweise ESD-Dioden,
Widerstände, Sensoren oder Siliziumchiptreiber erzielt werden. Zudem ist aufgrund der elektrischen Kontaktierung ein flaches Halbleiterbauelement gewährleistet. Die Leiterbahnen können dabei auf der Folie je nach entsprechender und
vorgesehener Anforderung beispielsweise mittels eines
Dispensprozesses aufgebracht werden, sodass die Folie
flexibel einsetzbar ist.
In den Figuren 2A und 2B ist das Einbringen des
Kontakttropfens 5 in den Durchbruch der elektrisch
isolierenden Folie 3 dargestellt. Die elektrisch isolierende Folie ist dabei beispielsweise eine elektrisch leitfähige Paste, die mittels eines Ink etprozesses in den Durchbruch 32a der Folie 3 eingebracht wird. Eine derartige Folie mit eingebrachten Kontakttropfen 5 ist beispielsweise für ein Bauelement des Ausführungsbeispiels der Figur 1 verwendbar.
Die Folie 3 der Figuren 2A und 2B ist eine Multischichtfolie, die sich aus einer Mehrzahl von elektrisch isolierenden
Folienschichten 33 und dazwischen angeordneten weiteren elektrisch leitfähigen Leiterbahnen 31c zusammensetzt. Die elektrisch leitfähigen Schichten sind beispielsweise
Kupferschichten. Der Kontakttropfen 5 verbindet dabei
elektrisch eine zwischen den Folienschichten 33 angeordnete Kupferschicht 31c mit der ersten Leiterbahn 31a auf der
Oberseite 30 der Folie 3.
Der Durchbruch 32a erstreckt sich dabei durch die erste
Leiterbahn 31a und die oberste Folienschicht 33. Der
Durchmesser des Durchbruchs nimmt dabei von der Oberseite 30 der Folie 3 in Richtung Trägersubstrat 2 in vertikaler
Richtung ab. Insbesondere ist der Durchbruch der ersten
Leiterbahn 31a in der lateralen Ausdehnung größer als der Durchbruch der untersten Folienschicht 33. So kann
gewährleistet werden, dass alle Lagen der Folie mittels eines Kontakttropfens verbunden sind. Beispielsweise nimmt der Durchmesser von Schicht zu Schicht stufenförmig ab.
In Figur 3 ist ein weiteres Ausführungsbeispiel einer Folie 3 mit eingebrachtem Kontakttropfen 5 in den Durchbrüchen 32a, 32b gezeigt. Eine derartig ausgebildete Folie kann
beispielsweise Verwendung finden in dem Bauelement nach den Ausführungsbeispiel der Figur 1. Die Folie der Figur 3 setzt sich im Vergleich zu der Folie aus Figur 2B durch eine weitere Mehrzahl von Folienschichten 33 und elektrisch leitfähigen Leiterbahnen 31c zusammen.
Zudem weist die Multischichtfolie 3 im weiteren Unterschied zwei Durchbrüche 32a, 32b auf, in die jeweils ein
Kontakttropfen 5 eingebracht ist. Die Durchmesser der
Durchbrüche 32a, 32b in den einzelnen Folienschichten 33, 31c, 31a nehmen dabei von der Oberseite 30 der Folie zur Unterseite hin ab. Im Übrigen stimmt das Ausführungsbeispiel der Figur 3 mit dem Ausführungsbeispiel der Figur 2B überein.
In den Figuren 4A bis 41 ist ein erfindungsgemäßes Bauelement im Herstellungsprozess dargestellt, wobei die einzelnen
Figuren einzelne Verfahrensschritte darstellen. Die
Bauelemente sind dabei perspektivisch dargestellt. Figur 4A zeigt einen Träger 2, der auf einer Oberseite eine erste Kontaktbahn 21a und eine zweite Kontaktbahn 21b
aufweist. Mittig ist eine Ausnehmung 22 ausgebildet, deren Größe abhängig von einem zu verwendenden Halbleiterchip 1 ausgebildet ist. Das Trägersubstrat 2 ist elektrisch
isolierend ausgebildet. Die Kontaktbahnen des Trägersubstrats 2 sind außerhalb der Ausnehmung 22 angeordnet. Der
Halbleiterchip 1 wird in die Ausnehmung 22 derart
eingebracht, dass das Trägersubstrat 2 den Halbleiterchip 1 lateral vollständig umgibt. Insbesondere ist vorzugsweise die Höhe der Ausnehmung 22 etwa gleich der Höhe des
Halbleiterchips 1.
Der Halbleiterchip 1 ist im vorliegenden Ausführungsbeispiel ein einseitig kontaktierbarer Chip, der eine erste und zweite Kontaktfläche auf der Strahlungsaustrittsseite aufweist, die vom Träger 2 abgewandt ist.
Nach Anordnen des Halbleiterchips 1 in der Ausnehmung 22 des Trägersubstrats 2 wird eine Folie 3 auf die Oberseite des
Trägersubstrats 2 und den Halbleiterchip 1 aufgebracht, wie in Figur 4B dargestellt. Die Folie 3 weist auf einer
Oberseite 30 erste Leiterbahnen 31a und zweite Leiterbahnen 31b auf. Die ersten Leiterbahnen 31a weisen jeweils zwei Durchbrüche auf, die ebenfalls durch die Folie 3 führen.
Dabei umgibt das Material der ersten Leiterbahn 31a die
Durchbrüche ringförmig. Die Durchbrüche sind insbesondere an zwei gegenüberliegenden Enden der ersten Leiterbahn 31a angeordnet .
Die zweiten Leiterbahnen 31b weisen entsprechende Durchbrüche auf, die durch die Folie 3 führen. Die zweiten Leiterbahnen 31b sind jeweils an Eckkanten der Folie 3 und somit des Bauelements angeordnet. Die zweiten Leiterbahnen 31b dienen beispielsweise zur Verschaltung des Halbleiterchips 1 mit anderen Halbleiterkomponenten. Aufgrund der eckartigen
Anordnung der zweiten Leiterbahnen 31b ist eine flexible Verschaltung des Halbleiterchips 1 mit anderen Komponenten möglich .
Im Bereich einer Strahlungsaustrittsfläche des
Halbleiterchips 1 ist ein weiterer Durchbruch in der Folie 3 ausgebildet. Der weitere Durchbruch ist dabei von der Größe derart ausgebildet, dass die Strahlungsaustrittsfläche des Chips 1 vollständig frei von Folienmaterial ist. Die ersten Leiterbahnen 31a der Folie 3 können dabei in den weiteren Durchbruch ragen. Die ersten Leiterbahnen 31a sind
insbesondere an gegenüberliegenden Ecken des weiteren
Durchbruchs angeordnet.
Eine vergrößerte Ansicht des in Figur 4B mittels eines
Kreises dargestellten Ausschnittes ist in Figur 4C
dargestellt. Die erste Leiterbahn 31a ragt in den weiteren Durchbruch 32c, wobei der erste Durchbruch 32a dabei in dem weiteren Durchbruch 32c angeordnet ist. Der erste Durchbruch 32a und der weitere Durchbruch 32c sind dabei mittels
Folienmaterial und darauf aufgebrachter erste Leitstruktur 31a räumlich voneinander getrennt.
In Figur 4D ist die Folie 3 mit darauf aufgebrachten
Leiterbahnstrukturen und Durchbrüchen auf der Oberseite des Trägersubstrats und den Halbleiterchip 1 aufgebracht. Dabei ist der weitere Durchbruch über der Strahlungsaustrittsfläche des Halbleiterchips 1 angeordnet. Der erste Durchbruch 32a ist oberhalb der ersten Kontaktfläche des Halbleiterchips 1 angeordnet, wobei der zweite Durchbruch 32b oberhalb einer Kontaktbahn des Trägersubstrats angeordnet ist. Der erste Durchbruch 32a und der zweite Durchbruch 32b sind mit der ersten Leitstruktur 31a verbunden. In Figur 4E ist die erste Leitstruktur des Bauelements der Figur 4D näher dargestellt, insbesondere der in Figur 4D mittels eines Kreises dargestellte Ausschnitt. Die erste Leitstruktur 31a führt dabei auf der Folie von der ersten Kontaktfläche des Halbleiterchips 1 zur ersten Kontaktbahn des Trägersubstrats 2. In der ersten Leitstruktur 31a sind der erste Durchbruch 32a und der zweite Durchbruch 32b angeordnet, wobei die Ränder der Durchbrüche von der ersten Leitstruktur 31a umgeben sind. Die erste Kontaktfläche des Halbleiterchips 1 und die erste Kontaktbahn des
Trägersubstrats 2 sind mittels der Durchbrüche 32a, 32b über die erste Leiterbahn 31a elektrisch verbindbar. Die zweiten Leiterbahnen 31b können zur elektrischen Verschaltung des Halbleiterchips 1 mit weiteren elektrischen Bauelementen oder Komponenten Verwendung finden.
In Figur 4F werden anschließend in die einzelnen Durchbrüche jeweils ein Kontakttropfen 5 eingebracht. Die Kontakttropfen 5 überragen dabei jeweils die Höhe der Durchbrüche, sodass die Kontakttropfen 5 derart aus den Durchbrüchen herausragen, dass sie zumindest teilweise auf den Leiterbahnen der Folie in direktem mechanischen und elektrischen Kontakt stehen. Die Kontakttropfen 5 füllen vorzugsweise die Durchbrüche jeweils vollständig aus, sodass ein elektrischer Kontakt
beispielsweise von den Kontaktflächen des Halbleiterchips zu der ersten elektrischen Leiterbahn der Folie über den dort eingebrachten Kontakttropfen erzielt werden kann. Der weitere Durchbruch oberhalb der Strahlungsaustrittsfläche bleibt dabei frei von Kontakttropfenmaterial. In Figur 4G ist der in Figur 4F mittels eines Kreises
dargestellte Ausschnitt vergrößert gezeigt. In den
Durchbrüchen der ersten Leiterbahn 31a ist jeweils ein
Kontakttropfen 5 eingebracht, wobei der Kontakttropfen 5 in vertikaler Richtung über den Kontaktflächen des
Halbleiterchips 1 angeordnet sind. Die Kontakttropfen ragen in diesen Bereichen demnach durch die Durchbrüche hindurch bis zu den Kontaktflächen, sodass eine elektrisch leitende Verbindung gewährleistet werden kann.
In Figur 4H wird abschließend in dem weiteren Durchbruch, der oberhalb der Strahlungsaustrittsfläche des Halbleiterchips 1 angeordnet ist, ein Konvertermaterial 4 aufgebracht. Das Konvertermaterial kann beispielsweise mittels eines
Dispensprozesses oder Layerattachprozesses aufgebracht werden. In dem Konvertermaterial ist vorzugsweise ein
Konversionselement angeordnet, das die von dem Halbleiterchip emittierte Strahlung zumindest teilweise in Strahlung einer anderen Wellenlänge umwandelt. So kann beispielsweise ein
Bauelement realisiert werden, das weiße Strahlung emittiert.
In Figur 41 ist der in Figur 4H mittels eines Kreises
dargestellte Ausschnitt des Bauelements vergrößert
dargestellt. Das Konvertermaterial 4 ist dabei derart
angeordnet, dass die Kontakttropfen 5 von dem
Konvertermaterial 4 ausgespart sind. Das Konvertermaterial 4 weist somit Ausnehmungen im Bereich der Kontakttropfen 5 auf. Der Strahlungsaustrittsfläche des Halbleiterchips ist dabei vollständig das Konvertermaterial nachgeordnet, sodass eine gleichmäßige Strahlungsemission des Bauelements erzielt werden kann. In den Figuren 5A bis 5D sind Verfahrensschritte zum
Herstellen einer Mehrzahl von optoelektronischen Bauelementen in einem gemeinsamen Verfahren dargestellt. So wird, wie in Figur 5A dargestellt, ein Trägersubstrat 2 bereitgestellt, das endlos sein kann. Auf dem Trägersubstrat 2 sind eine Mehrzahl von ersten Kontaktbahnen 21a und zweiten
Kontaktbahnen 21b periodisch angeordnet. Die Kontaktbahnen sind vorzugsweise Metallbahnen, die mittels eines
galvanischen Prozesses aufgebracht sind.
Auf dieses endlose Trägersubstrat 2 können anschließend, wie in Figur 5B dargestellt, LEDs 1 verschiedener Größe oder Typs aufgebracht werden, wobei die LEDs 1 mit einer Unterseite auf der zweiten Kontaktbahn 21b des Trägers direkt aufgebracht und mit diesem mechanisch und elektrisch verbunden werden.
Bevor die LEDs auf das Trägersubstrat 2 aufgebracht werden, kann optional eine reflektierende Schicht auf die Oberseite des Trägersubstrats 2 aufgebracht werden. Diese dient dazu, die im Betrieb emittierte Strahlung in Richtung
Strahlungsaustrittsseite zu reflektieren.
Anschließend wird auf die Oberseite des Trägersubstrats 2 und der LEDs 1 die Folie 3 auflaminiert , wobei die Folie 3 ebenfalls endlos ist, sodass das Trägersubstrat 2 vollständig mit der Folie 3 überdeckt werden kann. Die Folie weist auf der Oberseite elektrisch leitfähige Leiterbahnen 31a, 31b auf, die zur elektrischen Kontaktierung der LEDs geeignet sind. Vorzugsweise sind die Leiterbahnen metallische Bahnen oder Metalllegierungen. Die Leiterbahnen können dabei auf die Folie aufgebracht werden, bevor die Folie auf dem
Trägersubstrat und den LEDs auflaminiert wird. Alternativ kann die Leiterbahnstruktur ausgebildet werden, nachdem die Folie auf dem Trägersubstrat und den LEDs aufgebracht worden ist .
Beispielsweise werden die Leiterbahnen mittels eines
Sputterprozesses mit anschließender Strukturierung
aufgebracht. Die Leiterbahnen und die Folie des
Ausführungsbeispiels der Figur 5 ist dabei so ausgebildet, wie in den Figuren 1 bis 4 beschrieben, wobei die Folie mit den Leiterbahnstrukturen für eine Mehrzahl von
Halbleiterchips vorgesehen ist. Auf der
Strahlungsaustrittsfläche der Halbleiterchips kann
anschließend Konvertermaterial aufgebracht werden (nicht dargestellt) .
Die Mehrzahl von Bauelementen wird, wie in Figur 5C
dargestellt, in einem endlosen Band hergestellt. Dabei weist das Band eine Mehrzahl von Spalten und Zeilen auf, in die die LEDs angeordnet sind. Die LEDs sind also matrizenartig auf dem Trägersubstrat angeordnet.
Alternativ kann, wie in Figur 5D dargestellt, das Band als einzelne Streifen ausgebildet sein, auf dem lateral
nebeneinander eine Mehrzahl von LEDs aufgebracht ist.
Je nach gewünschter Anwendung können die Bauelemente
entsprechend anschließend vereinzelt werden. Abhängig von der vorgesehenen Applikation kann ein fertig hergestelltes
Bauelement dabei eine Mehrzahl von Halbleiterchips oder lediglich einen Halbleiterchip aufweisen. Die wie in Figur 5 fertig hergestellten Bauelemente weisen im Wesentlichen die Merkmale der Bauelemente der
Ausführungsbeispiele der Figuren 1 bis 4 auf. In den Figuren 6A bis 6E sind Verfahrensschritte zur
Herstellung einer Mehrzahl von weiteren Bauelementen
dargestellt .
In Figur 6A sind einseitig kontaktierbare LED-Chips 1 dargestellt, die insbesondere eine Kontaktfläche auf der
Strahlungsaustrittsseite und eine Kontaktfläche auf der von der Strahlungsaustrittsseite gegenüberliegenden Seite
aufweisen . Wie in Figur 6B dargestellt, wird ein Träger bereitgestellt, der erste Kontaktbahnen 21a und zweite Kontaktbahnen 21b aufweist. Die Kontaktbahnen des Trägers sind dabei so
ausgebildet, dass eine der Kontaktbahnen zum mechanischen und elektrischen Kontaktieren des Halbleiterchips von seiner Unterseite geeignet ist. die einzelnen Kontaktbahnen des
Trägers sind insbesondere voneinander elektrisch isolierend mittels eines Abstandes angeordnet.
Wie in Figur 6C dargestellt, werden je ein LED-Chip 1 auf einer zweiten Kontaktbahn 21b des Trägersubstrats aufgebracht und elektrisch und mechanisch von der Unterseite mit diesem verbunden. Anschließend wird eine Folie 3 auf die Mehrzahl von LEDs und das Trägersubstrat auflaminiert , wobei die Folie 3 eine Mehrzahl von Durchbrüchen 32a, 32b und eine Mehrzahl von Leiterbahnen 31a, 31b aufweist. Insbesondere ist jeweils eine erste Leiterbahn 31a und eine zweite Leiterbahn 31b für jeweils einen LED-Chip 1 vorgesehen. Jede Leiterbahn weist wiederum je zwei Durchbrüche 32a, 32b zur elektrischen
Kontaktierung des LED-Chips 1 auf.
Wie in Figur 6E dargestellt, kann anschließend auf die
Oberseite der Folie eine Konverterschicht, beispielsweise eine Phosphorschicht, aufgebracht werden, die geeignet ist, die von den LED-Chips 1 emittierte Strahlung zumindest teilweise in Strahlung einer anderen Wellenlänge umzuwandeln. So können Bauelemente realisiert werden, die weißes Licht emittieren .
Die wie in den Figuren 5 und 6 beschriebenen
Herstellungsverfahren eignen sich insbesondere zur
Herstellung der erfindungsgemäßen Bauelemente zur
Massenproduktion .
Im Übrigen stimmt das Ausführungsbeispiel der Figur 6 im Wesentlichen mit dem Ausführungsbeispiel der Figur 5 überein.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den
Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 049 961.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauelement (100) mit einem Halbleiterchip (1), einem Trägersubstrat (2) und einer Folie (3), wobei
- der Halbleiterchip (1) eine zur Strahlungserzeugung vorgesehene aktive Schicht aufweist,
- das Trägersubstrat (2) auf einer Oberseite (20) eine erste elektrisch leitfähige Kontaktbahn (21a) und eine zweite elektrisch leitfähige Kontaktbahn (21b) aufweist,
- der Halbleiterchip (1) auf der Oberseite (20) des Trägersubstrats (2) angeordnet ist,
- die Folie (3) zumindest bereichsweise auf einer von dem Trägersubstrat (2) abgewandten Strahlungsaustrittsseite (10) des Halbleiterchips (1) und auf der Oberseite (20) des Trägersubstrats (2) angeordnet ist,
- die Folie (3) zumindest bereichsweise auf einer von dem Trägersubstrat (2) abgewandten Oberseite (30) zumindest eine elektrisch leitfähige erste Leiterbahn (31a) aufweist, und
- die Folie (3) zumindest einen ersten Durchbruch (32a) und einen zweiten Durchbruch (32b) aufweist, die derart angeordnet sind, dass der Halbleiterchip (1) über die erste Leiterbahn (31a) der Folie (3) mit der ersten Kontaktbahn (21a) des Trägersubstrats (2) elektrisch kontaktierbar ist.
2. Halbleiterbauelement nach Anspruch 1, wobei
die Folie (3) mittels einer Klebeschicht auf dem
Halbleiterchip (1) und dem Trägersubstrat (2) befestigt ist .
3. Halbleiterbauelement nach Anspruch 2, wobei die Klebeschicht eine Dicke in einem Bereich zwischen einschließlich 5 μπι und einschließlich 10 μπι aufweist.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
die Durchbrüche (32a, 32b) in der Folie (3) einen
Durchmesser von mindestens 100 μπι aufweisen.
5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
die Durchbrüche (32a, 32b) die erste Leiterbahn (31a) zumindest stellenweise durchbrechen und die Durchbrüche die erste Leiterbahn (31a) vollständig durchdringen.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
die Folie (3) eine Multischichtfolie ist, die eine
Mehrzahl von elektrisch isolierenden Folienschichten (33) und dazwischen angeordnete, weitere elektrisch leitfähige Leiterbahnen (31c) aufweist.
7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
der Durchmesser der Durchbrüche (32a, 32b) von der
Oberseite (30) der Folie (3) in Richtung Trägersubstrat (2) in vertikaler Richtung abnimmt.
8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
das Trägersubstrat (2) eine Ausnehmung (22) aufweist, in der der Halbleiterchip (1) angeordnet ist.
9. Halbleiterbauelement nach den Ansprüchen 5, 6 und 8, wobei
die Höhe der Ausnehmung (22) zumindest der Höhe des
Halbleiterchips (1) entspricht.
10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
die Folie (3) im Bereich einer Strahlungsaustrittsfläche (11) des Halbleiterchips (1) einen weiteren Durchbruch (32c) aufweist.
11. Halbleiterbauelement nach Anspruch 10, wobei
in dem weiteren Durchbruch (32c) ein Konvertermaterial (4) aufgebracht ist.
12. Verfahren zum Herstellen eines optoelektronischen Bauelements (100), das einen Halbleiterchip (1), ein Trägersubstrat (2) und eine Folie (3) umfasst, mit folgenden Verfahrensschritten:
- Bereitstellen des Trägersubstrats (2), das auf einer Oberseite (20) eine erste elektrisch leitfähige
Kontaktbahn (21a) und eine zweite elektrisch leitfähige Kontaktbahn (21b) aufweist,
- Anordnen des Halbleiterchips (2) auf der Oberseite (20) des Trägersubstrats (2),
- Auflaminieren der Folie (3) zumindest bereichsweise auf einer von dem Trägersubstrat (2) abgewandten
Strahlungsaustrittsseite (10) des Halbleiterchips (1) und auf der Oberseite (20) des Trägersubstrats (2), wobei die Folie (3) zumindest bereichsweise auf einer von dem
Trägersubstrat (2) abgewandten Oberseite (20) zumindest eine elektrisch leitfähige erste Leiterbahn (31a), einen ersten Durchbruch (32a) und einen zweiten Durchbruch (32b) aufweist, und
- Elektrisches Kontaktieren des Halbleiterchips (1) mittels der Durchbrüche (32a, 32b) über die erste
Leiterbahn (31a) der Folie (3) mit zumindest der ersten Kontaktbahn (21a) des Trägersubstrats (2) .
13. Verfahren nach Anspruch 12, wobei
die Durchbrüche (32a, 32b, 32c) in der Folie (3) mittels Stanzen oder Lasern ausgebildet werden.
14. Verfahren nach einem der Ansprüche 12 oder 13, wobei die elektrische Kontaktierung mittels Kontakttropfen (5) ausgebildet wird, die jeweils in jeweils einen Durchbruch der Folie eingebracht werden.
15. Verfahren nach einem der Ansprüche 12 bis 14, wobei eine Mehrzahl von optoelektronischen Bauelementen (100) in einem gemeinsamen Verfahren hergestellt wird, wobei
- auf dem Trägersubstrat (2) die Mehrzahl von
Halbleiterchips (1) angeordnet wird,
- die Folie (3) in einem Stück auflaminiert wird, und
- die Bauelemente (100) vereinzelt werden.
PCT/EP2011/066767 2010-10-28 2011-09-27 Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung Ceased WO2012055661A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/880,768 US9029902B2 (en) 2010-10-28 2011-09-27 Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
CN2011800526914A CN103190010A (zh) 2010-10-28 2011-09-27 具有半导体芯片、承载衬底和膜的光电子半导体器件和用于制造所述光电子半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010049961A DE102010049961A1 (de) 2010-10-28 2010-10-28 Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102010049961.7 2010-10-28

Publications (1)

Publication Number Publication Date
WO2012055661A1 true WO2012055661A1 (de) 2012-05-03

Family

ID=44675602

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/066767 Ceased WO2012055661A1 (de) 2010-10-28 2011-09-27 Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung

Country Status (5)

Country Link
US (1) US9029902B2 (de)
CN (1) CN103190010A (de)
DE (1) DE102010049961A1 (de)
TW (1) TW201241942A (de)
WO (1) WO2012055661A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351960A (zh) * 2018-04-03 2019-10-18 赛米控电子股份有限公司 开关装置和制造开关装置的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
CN103453924A (zh) * 2013-09-18 2013-12-18 镇江艾科半导体有限公司 半导体芯片测试底板
TWI646706B (zh) 2015-09-21 2019-01-01 隆達電子股份有限公司 發光二極體晶片封裝體
DE102015116968A1 (de) 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Halbleiterlaser und Halbleiterlaseranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004017A2 (de) * 2002-06-26 2004-01-08 Osram Opto Semiconductors Gmbh Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
US20090278139A1 (en) * 2008-05-12 2009-11-12 Occam Portfolio Llc Light-emitting diode package assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US9070850B2 (en) * 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7411225B2 (en) * 2005-03-21 2008-08-12 Lg Electronics Inc. Light source apparatus
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
DE102006015115A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
TW200843135A (en) * 2007-04-23 2008-11-01 Augux Co Ltd Method of packaging light emitting diode with high heat-dissipating efficiency and the structure thereof
KR20100056156A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 위상 동기 루프 회로, 위상 동기 루프 회로의 동작 방법, 및 위상 동기 루프 회로를 포함하는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004017A2 (de) * 2002-06-26 2004-01-08 Osram Opto Semiconductors Gmbh Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
US20090278139A1 (en) * 2008-05-12 2009-11-12 Occam Portfolio Llc Light-emitting diode package assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110351960A (zh) * 2018-04-03 2019-10-18 赛米控电子股份有限公司 开关装置和制造开关装置的方法

Also Published As

Publication number Publication date
US20130256740A1 (en) 2013-10-03
CN103190010A (zh) 2013-07-03
TW201241942A (en) 2012-10-16
DE102010049961A1 (de) 2012-05-03
US9029902B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
EP2057681B1 (de) Leuchtdiodenanordnung und verfahren zur herstellung einer solchen
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE19603444C2 (de) LED-Vorrichtung mit mindestens zwei LEDs
EP2223354B1 (de) Optoelektronisches bauelement
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
EP2888745B1 (de) Elektrische bauelementanordnung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
DE102010035490A1 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
WO2017148685A1 (de) Anschlussträger, optoelektronisches bauteil und verfahren zur herstellung eines anschlussträgers oder eines optoelektronischen bauteils
DE102016103552A1 (de) Modul für eine Leuchte
WO2016087360A1 (de) Verfahren zur herstellung von optoelektronischen modulen und anordnung mit einem solchen modul
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
DE102008054235A1 (de) Optoelektronisches Bauteil
DE102013201327A1 (de) Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile
DE102016115224A1 (de) Elektronische Vorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11760795

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13880768

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11760795

Country of ref document: EP

Kind code of ref document: A1