[go: up one dir, main page]

WO2012077527A1 - 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 - Google Patents

半導体装置および半導体装置の製造方法、ならびに液晶表示装置 Download PDF

Info

Publication number
WO2012077527A1
WO2012077527A1 PCT/JP2011/077493 JP2011077493W WO2012077527A1 WO 2012077527 A1 WO2012077527 A1 WO 2012077527A1 JP 2011077493 W JP2011077493 W JP 2011077493W WO 2012077527 A1 WO2012077527 A1 WO 2012077527A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
layer
light shielding
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/077493
Other languages
English (en)
French (fr)
Inventor
村井　淳人
幸伸 中田
慎吾 川島
西村　淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201180059588.2A priority Critical patent/CN103261959B/zh
Priority to US13/992,440 priority patent/US9030619B2/en
Priority to JP2012547790A priority patent/JP5336005B2/ja
Priority to KR1020137015344A priority patent/KR20130126639A/ko
Publication of WO2012077527A1 publication Critical patent/WO2012077527A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Definitions

  • the present invention relates to a semiconductor device having a thin film transistor (TFT) including an oxide semiconductor layer, a method for manufacturing such a semiconductor device, and a liquid crystal display device.
  • TFT thin film transistor
  • a TFT having an oxide semiconductor layer containing In (indium), Zn (zinc), Ga (gallium), or the like has been actively developed (for example, Patent Document 1).
  • a TFT having an oxide semiconductor layer (hereinafter referred to as an oxide semiconductor TFT) has a characteristic of high mobility.
  • Patent Document 1 discloses a liquid crystal display device in which a light-shielding layer having a function of attenuating visible light intensity is formed so as to cover an oxide semiconductor layer, and the operating characteristics of the oxide semiconductor TFT are stabilized. Yes. Further, Patent Document 1 also discloses a liquid crystal display device in which the above-described light shielding layer is formed in part of an interlayer film.
  • Patent Documents 2 and 3 disclose a liquid crystal display device in which a black matrix (BM) is formed on an array substrate and an aperture ratio is increased.
  • BM black matrix
  • the shape of the light shielding layer disturbs the orientation of the liquid crystal molecules in the liquid crystal layer and causes a display defect. There is.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device in which the characteristics of TFT due to light do not easily change and display quality does not deteriorate, a method for manufacturing such a semiconductor device, and a liquid crystal display device. It is to be.
  • a semiconductor device includes a substrate, a thin film transistor having a source electrode, a drain electrode, and an oxide semiconductor layer supported by the substrate, a first insulating layer formed on the thin film transistor, and the first A second insulating layer having a first opening or a first recess formed on the insulating layer, and a first light-shielding layer formed to overlap the oxide semiconductor layer when viewed from the normal direction of the substrate.
  • the first light shielding layer is formed in the first opening or the first recess, the upper surface of the first light shielding layer has a convex curved surface, and the upper surface of the second insulating layer Is on the substrate side with respect to the upper surface of the first light shielding layer.
  • the distance between the upper surface of the second insulating layer and the topmost portion of the upper surface of the first light shielding layer is more than 0 nm and not more than 1500 nm.
  • the first light shielding layer is made of a black resin.
  • the semiconductor device includes a source wiring electrically connected to the source electrode, and a second light shielding layer formed so as to overlap the source wiring when viewed from the normal direction of the substrate.
  • the second insulating layer further includes a second opening or a second recess, and the second light shielding layer is formed in the second opening or the second recess, and the second light shielding
  • the upper surface of the layer has a convex curved surface, and the upper surface of the second insulating layer is closer to the substrate than the upper surface of the second light shielding layer.
  • the distance between the upper surface of the second insulating layer and the topmost portion of the upper surface of the second light shielding layer is greater than 0 nm and not greater than 1500 nm.
  • the second light shielding layer is made of a black resin.
  • the semiconductor device includes a conductive layer formed on the second insulating layer, and the second insulating layer and the first light shielding layer are in contact with each other to form a first interface.
  • the second insulating layer and the second light shielding layer are in contact with each other to form a second interface, and at least a part of the first interface or the second interface is below the conductive layer.
  • the above-described semiconductor device has a drain wiring electrically connected to the drain electrode, and the source is formed on a layer formed of the same material as that of the oxide semiconductor layer.
  • the wiring and the drain wiring are formed.
  • the oxide semiconductor layer contains In, Ga, and Zn.
  • the second insulating layer has oil repellency.
  • a liquid crystal display device includes the above-described semiconductor device.
  • the above-described liquid crystal display device is a liquid crystal display device having a vertical alignment type liquid crystal layer, and the pixel region of the liquid crystal display device has a liquid crystal molecule in the first direction when a voltage is applied.
  • the first direction, the second direction, the third direction, and the fourth direction are four directions in which a difference between any two directions is substantially equal to an integral multiple of 90 °, and the first liquid crystal
  • the domain, the second liquid crystal domain, the third liquid crystal domain, and the fourth liquid crystal domain are respectively adjacent to other liquid crystal domains and arranged in a matrix of 2 rows and 2 columns, and the first liquid crystal domain, the second liquid crystal domain, Liquid crystal domain, third liquid crystal
  • the third light shielding layer is formed so that each of the main and fourth liquid crystal domains selectively shields at least a part of the boundary region adjacent to the other liquid crystal domains, and the second insulating layer is formed by the third insulating layer.
  • the third light shielding layer is formed in the third opening or the third recess, an upper surface of the third light shielding layer has a convex curved surface, and The upper surface of the second insulating layer is closer to the substrate than the upper surface of the third light shielding layer.
  • the distance between the upper surface of the second insulating layer and the topmost portion of the upper surface of the third light shielding layer is greater than 0 nm and not more than 1500 nm.
  • the third light shielding layer is made of a black resin.
  • the liquid crystal display device includes a conductive layer formed on the second insulating layer, and the third light shielding layer and the second insulating layer are in contact with each other to form a third interface. And at least a portion of the third interface is below the conductive layer.
  • a method for manufacturing a semiconductor device is a method for manufacturing the semiconductor device described above, and includes a step of forming the second insulating layer from an organic material having oil repellency.
  • the above-described method for manufacturing a semiconductor device includes a step (A) of forming the second insulating layer, and a plasma treatment using a fluorine-based gas after the step (A). And (B) providing oil repellency to the two insulating layers.
  • the present invention it is possible to provide a semiconductor device in which TFT characteristics are hardly changed by light and display quality is not deteriorated, a method for manufacturing such a semiconductor device, and a liquid crystal display device.
  • FIG. 14C is a schematic cross-sectional view of the semiconductor device 100A taken along the line A2-A2 ′ in FIG. It is a typical sectional view of a modification of semiconductor device 100A corresponding to Drawing 1 (b).
  • 10 is a graph showing the relationship between the amount of change in threshold voltage ( ⁇ Vth) and drive time of each of semiconductor device 100A and semiconductor device 200.
  • FIG. 4C is a plan view illustrating a conductive layer of the semiconductor device 100B. It is a top view explaining the relationship between the structure of the conductive layer of the semiconductor device 100B, and the orientation state of the liquid crystal molecule of the liquid crystal layer at the time of voltage application.
  • (A) to (d) are schematic views for explaining a method of manufacturing the semiconductor device 100A.
  • (A) to (d) are schematic views for explaining a method of manufacturing the semiconductor device 100A.
  • (A)-(c) is a schematic diagram explaining the manufacturing method of the semiconductor device 100B.
  • the semiconductor device in this embodiment is a semiconductor device (TFT substrate) used for a liquid crystal display device, for example.
  • TFT substrate a semiconductor device used for a liquid crystal display device
  • the present invention is not limited to the illustrated embodiment.
  • FIG. 1A is a schematic plan view of a semiconductor device 100A according to an embodiment of the present invention.
  • FIG. 1B is a schematic cross-sectional view of the semiconductor device 100A taken along line A1-A1 'of FIG.
  • FIG. 1C is a schematic cross-sectional view of the semiconductor device 100A along the line A2-A2 'of FIG.
  • FIG. 2 is a schematic cross-sectional view of a modified example of the semiconductor device 100A corresponding to FIG.
  • the semiconductor device 100A includes a substrate (for example, a glass substrate) 1 and a TFT 10 supported on the substrate 1.
  • the TFT 10 includes a source electrode 6, a drain electrode 7, and an oxide semiconductor layer 5.
  • the TFT 10 is formed for each pixel, for example.
  • the semiconductor device 100 ⁇ / b> A is viewed from the normal direction of the substrate 1 and the first insulating layer 9 formed on the TFT 10, the second insulating layer 11 having the opening 21 a formed on the first insulating layer 9, and the substrate 1.
  • the light-shielding layer 12 a is formed so as to overlap with the oxide semiconductor layer 5.
  • the light shielding layer 12a is formed in the opening 21a.
  • the upper surface of the light shielding layer 12a has a curved surface, and the upper surface of the second insulating layer 11 is closer to the substrate 1 than the upper surface of the light shielding layer 12a. That is, the upper surface of the light shielding layer 12 a is convex upward with respect to the upper surface of the second insulating layer 11.
  • the opening part 21a illustrated here is a through-hole, you may form a recessed part instead of the opening part 21a. However, the opening 21a is preferably a through hole. Although details will be described later, oxygen contained in the light shielding layer 12a is easily supplied to the oxide semiconductor layer 5.
  • the semiconductor device 100A includes a source wiring 6 ′ extending in the column direction and a source wiring 6 when viewed from the normal direction of the first substrate. And a light shielding layer 12 b formed so as to overlap with “.
  • the source line 6 ′ is electrically connected to the source electrode 6 of the TFT 10.
  • the second insulating layer 11 further has an opening 21b.
  • the light shielding layer 12b is formed in the opening 21b.
  • the upper surface of the light shielding layer 12b has a curved surface, and the upper surface of the second insulating layer 11 is closer to the substrate 1 than the upper surface of the light shielding layer 12b.
  • the light shielding layer 12b functions as, for example, a black matrix (BM).
  • BM black matrix
  • the BM When a BM is formed on the semiconductor device 100A, which is a TFT substrate, when a liquid crystal display device is manufactured using the semiconductor device 100A, the BM need not be formed on the color filter substrate facing the semiconductor device 100A. Since the positional deviation between BM and BM can be reduced and the BM does not have to be made too large, the aperture ratio of the pixel becomes larger.
  • the opening part 21b illustrated here is a through-hole, you may form a recessed part instead of the opening part 21b.
  • the liquid crystal on the TFT 10 is applied when a voltage is applied. It is possible to prevent the orientation of liquid crystal molecules in the layer (not shown) from being disturbed from the desired orientation.
  • the liquid crystal display device having the semiconductor device 100A is a vertical alignment type liquid crystal display device, the above-described effect is remarkably exhibited.
  • the upper surfaces of the light shielding layers 12a and 12b have curved surfaces and the upper surface of the second insulating layer 11 is closer to the substrate 1 than the upper surfaces of the light shielding layers 12a and 12b, defects due to the rubbing process occur. It becomes difficult to do.
  • the light shielding layers 12a and 12b are preferably formed of a black resin.
  • the black resin is formed from an acrylic resin containing, for example, a titanium black pigment or a carbon black pigment.
  • the light shielding layers 12a and 12b absorb light applied to the oxide semiconductor layer 5 of the TFT 10, and thus the characteristics of the TFT 10 are prevented from being changed by light. be able to. Further, as will be described later, the light shielding layers 12a and 12b are easily formed by an ink jet method, leading to a reduction in manufacturing cost.
  • the light shielding layers 12a and 12b are formed by the ink jet method, the light shielding layers 12a and 12b are formed only in desired regions, so that defects caused by the formation of the light shielding layers 12a and 12b are less likely to occur. Further, the black resin can supply oxygen to the oxide semiconductor layer 5 and suppress oxygen vacancies in the oxide semiconductor layer 5.
  • the second insulating layer 11 preferably has oil repellency (a property of repelling oil and not repelling water) or a liquid repellency (a property of repelling water and oil) with respect to the material forming the light shielding layers 12a and 12b.
  • oil repellency a property of repelling oil and not repelling water
  • liquid repellency a property of repelling water and oil
  • the upper surfaces of the light shielding layers 12a and 12b are formed to have curved surfaces, and the upper surface of the second insulating layer 11 is the upper surface of the light shielding layers 12a and 12b. It is formed so as to be on the substrate 1 side.
  • the semiconductor device 100 ⁇ / b> A further includes a conductive layer 13 on the second insulating layer 11.
  • the conductive layer 13 is, for example, a pixel electrode layer.
  • the light shielding layer 12a and the second insulating layer 11 are in contact with each other to form an interface.
  • the light shielding layer 12b and the second insulating layer 11 are in contact with each other to form an interface. It is preferable that at least a part of the interface between the light shielding layers 12 a and 12 b and the second insulating layer 11 is under the conductive layer 13.
  • the interface between the light shielding layers 12 a and 12 b and the second insulating layer 11 is below the conductive layer 13, for example, moisture contained in the liquid crystal layer enters from the gap between the light shielding layers 12 a and 12 b and the second insulating layer 11. And it can prevent that the characteristic of TFT10 changes.
  • the distance L between the topmost portions of the upper surfaces of the light shielding layers 12a and 12b and the upper surface of the second insulating layer 11 is preferably independently greater than 0 nm and not greater than 1500 nm.
  • the distance L is within this range, particularly when the semiconductor device 100A is used in a liquid crystal display device having a vertical alignment type liquid crystal layer, the light shielding layers 12a and 12b define the tilt direction of the liquid crystal molecules when a voltage is applied. Therefore, the liquid crystal molecules in the liquid crystal layer on the TFT 10 are likely to have a desired orientation.
  • the semiconductor device shown in FIG. 1A and FIG. 2 includes a source wiring 6 ′ electrically connected to the source electrode 6 of the TFT 10 and a drain wiring 7 ′ electrically connected to the drain electrode 7 of the TFT 10. Have.
  • the source wiring 6 ′ and the drain wiring 7 ′ are formed on a layer formed from the same material as that for forming the oxide semiconductor layer 5.
  • the semiconductor device shown in FIG. 2 can be manufactured by a method for manufacturing a semiconductor device in which the number of photomasks is reduced.
  • a method for manufacturing a semiconductor device in which the number of photomasks is reduced is disclosed, for example, in Patent Document 4.
  • Patent Document 4 the entire disclosure of Patent Document 4 is incorporated herein by reference.
  • the oxide semiconductor layer 5 is an amorphous oxide semiconductor layer (a-IGZO layer) having, for example, In (indium), Ga (gallium), and Zn (zinc).
  • the oxide semiconductor layer 5 is, for example, an amorphous oxide semiconductor (a-IZO) layer that contains In and Zn and does not contain Ga, or an amorphous oxide semiconductor that contains Zn and does not contain In and Ga. It may be an (a-ZnO) layer.
  • the semiconductor layer of the TFT 10 may be, for example, an amorphous silicon (a-Si) layer instead of the oxide semiconductor layer 5.
  • the semiconductor device 100A includes a TFT 10 and an auxiliary capacitance electrode 8 supported on the substrate 1, and a conductive layer electrically connected to the drain wiring 7 ′ of the TFT 10.
  • Layer (in this embodiment, a pixel electrode layer) 13 The TFT 10 is an oxide semiconductor TFT.
  • the TFT 10 includes a gate electrode 2, a first gate insulating film 3 formed on the gate electrode 2, a second gate insulating film 4 formed on the first gate insulating film 3, and the second gate insulating film 4. And the source electrode 6 and the drain electrode 7 formed on the oxide semiconductor layer 5.
  • the semiconductor device 100 ⁇ / b> A includes a first insulating layer 9 formed on the TFT 10 and a second insulating layer 11 formed on the first insulating layer 9.
  • the conductive layer 13 is formed on the second insulating layer 11, and a part of the conductive layer 13 is in contact with the light shielding layers 12a and 12b. However, the conductive layer 13 is formed so that a part of the conductive layer 13 and the channel region of the oxide semiconductor layer 5 do not overlap.
  • the semiconductor device 100 ⁇ / b> A includes a source wiring 6 ′ electrically connected to the source electrode 6 and a drain wiring 7 ′ electrically connected to the drain electrode 7.
  • the gate electrode 2 and the auxiliary capacitance electrode 8 have a laminated structure containing, for example, Ti (titanium) / Al (aluminum) / Ti.
  • the gate electrode 2 and the auxiliary capacitance electrode 8 may be Cu (copper) instead of Al.
  • the thicknesses of the gate electrode 2 and the auxiliary capacitance electrode 8 are each 250 nm, for example.
  • the source electrode 6 and the source wiring 6 ′, and the drain electrode 7 and the drain wiring 7 ′ have a laminated structure containing, for example, MoN (molybdenum nitride) / Al (aluminum) / MoN.
  • the source electrode 6 and the source wiring 6 ′, and the drain electrode 7 and the drain wiring 7 ′ may be Cu instead of Al.
  • the thicknesses of the source electrode 6 and the source wiring 6 ', and the drain electrode 7 and the drain wiring 7' are, for example, 250 nm.
  • the first gate insulating film 3 is made of, for example, SiN (silicon nitride).
  • the thickness of the first gate insulating film 3 is, for example, 325 nm.
  • the second gate insulating film 4 is made of, for example, SiO 2 (silicon dioxide).
  • the thickness of the second gate insulating film 4 is, for example, 50 nm.
  • the oxide semiconductor layer 5 contains, for example, In, Ga, and Zn.
  • the thickness of the oxide semiconductor layer 5 is, for example, 50 nm.
  • the first insulating layer 9 is made of, for example, SiO 2 .
  • the thickness of the first insulating layer 9 is, for example, 250 nm.
  • the second insulating layer 11 is made of, for example, a photosensitive organic material.
  • the thickness of the second insulating layer 11 is, for example, 2000 nm to 4000 nm.
  • the conductive layer 13 is made of, for example, ITO (Indium Tin Oxide).
  • the thickness of the conductive layer 13 is, for example, 50 nm to 200 nm.
  • FIG. 3 shows the threshold voltage variation ( ⁇ Vth) and driving time (unit: hours) of the semiconductor device 100A (example) and the semiconductor device 200 (comparative example) that does not have the light shielding layer 12a of the semiconductor device 100A. It is a graph showing the relationship.
  • the semiconductor device 200 includes a substrate (for example, a glass substrate) 1 and a TFT 10 supported on the substrate 1.
  • the TFT 10 includes a gate electrode 2, a first gate insulating film 3 formed on the gate electrode 2, a second gate insulating film 4 formed on the first gate insulating film 3, and the second gate insulating film 4.
  • the source electrode 6 and the drain electrode 7 formed on the oxide semiconductor layer 5.
  • the semiconductor device 200 includes a first insulating layer 9 formed on the TFT 10 and a second insulating layer 11 formed on the first insulating layer 9.
  • the semiconductor device 200 does not have the light shielding layer 12a and the opening 21a.
  • Each semiconductor device is driven on an LED (Light Emitting Diode) backlight.
  • the brightness of the LED backlight is 2000 cd / m 2 .
  • ⁇ Vth is the threshold voltage (Vth 0 ) of each of the semiconductor devices 100A and 200 when the LED backlight is not irradiated, and the environment in which the semiconductor devices 100A and 200 are irradiated with the light from the LED backlight.
  • the difference ( ⁇ Vth Vth 0 ⁇ Vth t ) from the respective threshold voltages (Vth t ) of the semiconductor devices 100A and 200 during a predetermined driving time.
  • ⁇ Vth greatly changes with the driving time.
  • the change in ⁇ Vth is smaller in the semiconductor device 100A than in the semiconductor device 200. This is considered that light from the LED backlight is irradiated on the oxide semiconductor layer of the semiconductor device 200 and the threshold voltage is changed.
  • the semiconductor device 100A since the light shielding layer 12a absorbs light that can be irradiated to the oxide semiconductor layer 5, it is considered that the threshold voltage does not change significantly.
  • the CV characteristic capacitortance bias voltage characteristic
  • the change in the CV characteristic of the TFT becomes small, and the CV characteristic. Is stable.
  • the formation of the light shielding layer 12a stabilizes the electrical characteristics of the TFT, and as a result, for example, the display quality of the liquid crystal display device is stabilized.
  • FIGS. 1-10 a semiconductor device 100B according to another embodiment of the present invention will be described with reference to FIGS. Note that components common to the semiconductor device 100A are denoted by the same reference numerals, and redundant description is avoided.
  • FIG. 4A is a schematic plan view of the semiconductor device 100B.
  • FIG. 4B is a schematic cross-sectional view of the semiconductor device 100B along the line B-B ′ of FIG.
  • FIG. 4C is a schematic plan view of the conductive layer 13.
  • the semiconductor device 100B includes a conductive layer (for example, pixel electrode layer) 13 of the semiconductor device 100A, for example, a structure of a pixel electrode disclosed in Patent Document 5. Further, for example, a semiconductor device having a cross-shaped light shielding layer 12c in the approximate center of the pixel.
  • a conductive layer for example, pixel electrode layer 13 of the semiconductor device 100A
  • a structure of a pixel electrode disclosed in Patent Document 5 for example, a semiconductor device having a cross-shaped light shielding layer 12c in the approximate center of the pixel.
  • the conductive layer (for example, the pixel electrode layer) 13 is located on the first fringe portion 13a side, the first fringe portion 13a and the second fringe portion 13b extending in the first direction, A plurality of first branch portions 13aa extending in a second direction different from the first direction, a plurality of second branch portions 13bb positioned on the second fringe portion 13b side and extending in the second direction, and the first fringe portion 13a side A plurality of third branch portions 13ab extending in a third direction different from the first direction and the second direction, and a plurality of fourth branch portions 13ba positioned on the second fringe portion 13b side and extending in the fourth direction. And have.
  • the widths of the first branch portion 13aa, the second branch portion 13bb, the third branch portion 13ab, and the fourth branch portion 13ba are, for example, not less than 1.4 ⁇ m and not more than 8.0 ⁇ m.
  • the width between the first branch portion 13aa and the third branch portion 13ab and the width w1 between the second branch portion 13bb and the fourth branch portion 13ba are, for example, not less than 1.4 ⁇ m and not more than 3.2 ⁇ m, respectively. is there.
  • the width w2 between the first branch portions 13aa, between the second branch portions 13bb, between the third branch portions 13ab and between the fourth branch portions 13ba is, for example, not less than 1.4 ⁇ m and not more than 3.2 ⁇ m.
  • the width between the first branch portion 13aa and the fourth branch portion 13ba and the width w3 between the second branch portion 13bb and the third branch portion 13ab are, for example, not less than 1.4 ⁇ m and not more than 3.2 ⁇ m, respectively.
  • the conductive layer 13 of the semiconductor device 100B may have the same structure as the pixel electrode disclosed in Patent Document 5 or Patent Document 6.
  • the entire disclosure of Patent Documents 5 and 6 is incorporated herein by reference.
  • the semiconductor devices 100A and 100B are used independently for a liquid crystal display device.
  • the semiconductor device 100B is used in a liquid crystal display device (for example, MVA (Multi-domain Vertical Alignment) type liquid crystal display device) having a vertical alignment (VA (Vertical Alignment) type) liquid crystal layer.
  • MVA Multi-domain Vertical Alignment
  • VA Vertical Alignment
  • FIG. 5 is a plan view for explaining the relationship between the structure of the pixel electrode layer of the liquid crystal display device 500B having the semiconductor device 100B and the orientation of the liquid crystal molecules 70 when a voltage is applied.
  • the pixel region of the VA liquid crystal display device 500B includes a first liquid crystal domain 71 in which liquid crystal molecules in the liquid crystal layer are aligned along a first direction and a second liquid crystal domain 72 in which the liquid crystal molecules are aligned along a second direction when a voltage is applied.
  • the third liquid crystal domain 73 is aligned along the third direction
  • the fourth liquid crystal domain 74 is aligned along the fourth direction.
  • the first direction, the second direction, the third direction, and the fourth direction are four directions in which the difference between any two directions is substantially equal to an integral multiple of 90 °.
  • the first liquid crystal domain 71, the second liquid crystal domain 72, the third liquid crystal domain 73, and the fourth liquid crystal domain 74 are adjacent to the other liquid crystal domains and are arranged in a matrix of 2 rows and 2 columns.
  • the conductive layer 13 shown in FIG. 4C has a structure in which the liquid crystal molecules 70 have such an orientation when a voltage is applied.
  • the light shielding layer so that each of the first liquid crystal domain 71, the second liquid crystal domain 72, the third liquid crystal domain 73, and the fourth liquid crystal domain 74 selectively shields at least a part of the boundary region adjacent to the other liquid crystal domains. 12c is formed.
  • the light shielding layer 12 c is formed in the opening 21 c formed in the second insulating layer 11.
  • the upper surface of the light shielding layer 12c has a curved surface, and the upper surface of the second insulating layer 11 is closer to the substrate 1 than the upper surface of the light shielding layer 12c.
  • the opening 21c is a through hole, but a recess may be formed instead of the opening 21c.
  • the liquid crystal molecules in the liquid crystal layer are shielded from light by the light shielding layer 12c in areas where the liquid crystal molecules are not in the desired orientation (bright line areas), thereby improving the display quality of the liquid crystal display device.
  • the display quality of the liquid crystal display device when viewed from an oblique direction is improved.
  • the light shielding layer 12c absorbs internally reflected light generated in the liquid crystal panel, the display quality of the liquid crystal display device is improved.
  • the width of the light shielding layer 12c is preferably 2 ⁇ m or more and 5 ⁇ m or less. When the width of the light shielding layer 12c is in such a range, the bright line region can be sufficiently shielded, and the aperture ratio of the pixel is not lowered so much.
  • the light shielding layer 12c is made of a black resin.
  • the black resin is formed from an acrylic resin containing, for example, a titanium black pigment or a carbon black pigment.
  • the light shielding layer 12c and the second insulating layer 11 are in contact with each other to form an interface. At least one of the interfaces between the light shielding layer 12 c and the second insulating layer 11 is below the conductive layer 13.
  • the conductive layer 13 is formed in this manner, for example, moisture contained in the liquid crystal layer can be prevented from entering from the gap between the light shielding layer 12c and the second insulating layer 11 and the characteristics of the TFT 10 being changed.
  • the distance L ′ (not shown) between the top of the upper surface of the light shielding layer 12c and the upper surface of the second insulating layer 11 is preferably more than 0 nm and 1500 nm or less.
  • the light shielding layer 12 c defines the tilt direction of the liquid crystal molecules when a voltage is applied, so that the liquid crystal molecules on the light shielding layer 12 c are likely to have a desired orientation.
  • FIGS. 6 (a) to 6 (d) and FIGS. 7 (a) to 7 (d) are schematic views for explaining a method for manufacturing the semiconductor device 100A.
  • FIG. 8A to FIG. 8C are schematic views for explaining a method for manufacturing the semiconductor device 100B. Note that since the semiconductor device 100B is a semiconductor device in which the light shielding layer 12c is formed on the semiconductor device 100A, the description will be made together with the semiconductor device 100A, and a duplicate description will be avoided.
  • a TFT 10 having, for example, an oxide semiconductor layer 5 is formed on a substrate (for example, a glass substrate) 1 by a known method. Further, as shown in FIG. 7A, a source wiring 6 ′ is formed on the substrate 1.
  • the formed second insulating layer 11 is formed.
  • the second insulating layer 11 preferably has a low dielectric constant (for example, a dielectric constant of 2.0 or more and 4.0 or less). Further, the second insulating layer 11 may have liquid repellency.
  • the second insulating layer 11 is obtained, for example, by patterning a film formed using a resist containing a photosensitive novolac resin to form the opening 21a and the opening 21b. As shown in FIG. 8A, an opening 21c is also formed in the semiconductor device 100B.
  • a contact hole 22 that electrically connects the drain electrode 7 and the conductive layer 13 to be formed later is also formed (FIG. 6B).
  • the first insulating layer 9 and the second insulating layer 11 are each formed by a known method. Instead of the openings 21a to 21c, recesses may be formed.
  • the light shielding droplets 12a ′ and 12b ′ are respectively applied to the opening 21a and the opening 21b by using, for example, an ink jet method using a solution containing a black resin. Form.
  • the light-shielding drops 12a ′ and 12b ′ are formed by the inkjet method, the light-shielding drops 12a ′ and 12b ′ are easily formed only in a desired region.
  • the light shielding droplet 12c ′ is also formed in the opening 21c.
  • the solution containing the black resin for example, a solution in which an acrylic resin containing a titanium black pigment is dispersed in PGMEA (propylene glycol monomethyl ether acetate) is used.
  • the light-shielding droplets 12a ′ are placed in the respective openings 21a to 21c so that the volume of the solid component contained in each of the light-shielding droplets 12a ′ to 12c ′ becomes the volume of the light-shielding layers 12a to 12c to be formed.
  • the shape of the solution is a square, the volume of the solution containing black resin dropped on a side of 10 ⁇ m, a bottom area of 100 ⁇ m 2 , and a height of 2 ⁇ m is about 1600 fL (femtoliter).
  • the volume of the solution containing the black resin dropped into 21c (for example, when the width of the bottom of the opening 21c is 5 ⁇ m, the length is 100 ⁇ m, the bottom area is 500 ⁇ m 2 , and the height is 2 ⁇ m) is about 8 pL (picoliter) ).
  • the solvent contained in the light-shielding droplets 12a ′ and 12b ′ is evaporated, for example, by drying under reduced pressure, and then baked under conditions of, for example, 220 ° C. for 1 hour. Then, the light shielding drops 12a 'and 12b' are cured to form the light shielding layer 12a and the light shielding layer 12b. As shown in FIG. 8C, in the semiconductor device 100B, similarly, the light shielding droplet 12c 'is cured under the above-described conditions to form the light shielding layer 12c.
  • the second insulating layer 11 is formed of an organic material having oil repellency (or liquid repellency) (for example, a fluororesin having photosensitivity (for example, trade name: Optoace (manufactured by Daikin Industries, Ltd.))), light shielding
  • organic material having oil repellency for example, a fluororesin having photosensitivity (for example, trade name: Optoace (manufactured by Daikin Industries, Ltd.)
  • light shielding The upper surfaces of the layers 12a to 12c have a curved surface, and the upper surface of the second insulating layer 11 is located closer to the substrate 1 than the upper surfaces of the light shielding layers 12a to 12c.
  • the contact hole is penetrated to the drain wiring 7 'by a known method, and then the conductive layer 13 is formed to manufacture the semiconductor device 100A.
  • the semiconductor device 100B is manufactured (see FIG. 4).
  • the conductive layer 13 is preferably formed so that a part of the conductive layer 13 is on the interface between the light shielding layer 12 a and / or the light shielding layer 12 b and the second insulating layer 11.
  • the conductive layer 13 When the conductive layer 13 is formed so that a part of the conductive layer 13 is on the interface between the light shielding layer 12a and / or the light shielding layer 12b and the second insulating layer 11, the light shielding layer 12a or / In addition, the interface between the light shielding layer 12 b and the second insulating layer 11 can be covered with a part of the conductive layer 13. Similarly, it is preferable to form the conductive layer 13 so that a part of the conductive layer 13 is on the interface between the light shielding layer 12 c and the second insulating layer 11.
  • the conductive layer 13 When the conductive layer 13 is formed such that a part of the conductive layer 13 is on the interface between the light shielding layer 12c and the second insulating layer 11, the light shielding layer 12c and the second insulating layer 11 can be formed without increasing the number of manufacturing steps.
  • the interface can be covered with a part of the conductive layer 13.
  • the organic material having oil repellency for forming the second insulating layer 11 is expensive. Therefore, instead of using this organic material, the semiconductor device 100A can be manufactured at low cost by the method described below.
  • a manufacturing method in another embodiment of the semiconductor device 100A will be described again with reference to FIG. Although description is omitted, the semiconductor device 100B can also be manufactured by the manufacturing method described below.
  • the layers up to the second insulating layer 11 are formed by the method described above.
  • the material forming the second insulating layer 11 may not have oil repellency (or liquid repellency).
  • the second insulating layer 11 is formed from, for example, a photosensitive resist containing a novolac resin.
  • the second insulating layer 11 is patterned by a known method to form the above-described opening 21a and opening 21b.
  • a contact hole 22 that electrically connects the drain electrode 7 and the conductive layer 13 to be formed later is also formed.
  • a vacuum pressure dry etching apparatus is used, and introduced gases are CF 4 (carbon tetrafluoride): 150 sccm to 300 sccm and He (helium): 0 sccm to 500 sccm.
  • the gas pressure is 50 mTorr or more and 150 mTorr or less (about 6.7 Pa or more and about 20 Pa or less)
  • the power consumption is 200 W or more and 300 W or less
  • the treatment time is 20 seconds or more and 90 seconds or less
  • the treatment temperature is 40 ° C. It went on condition of.
  • the portion of the second insulating layer 11 subjected to such a treatment has oil repellency (or liquid repellency).
  • a direct type atmospheric pressure plasma apparatus is used, and the introduced gas is CF 4 : 5.0 slm to 15 slm, and N 2 (nitrogen): 20 slm to 50 slm.
  • the gas pressure is set to 300 mTorr to 800 mTorr (about 40 Pa to about 107 Pa), the transfer speed is set to 0.5 m / min to 3.0 m / min, and the processing temperature is set to 25 ° C. to 35 m. It carried out on the conditions below °C.
  • SF 6 sulfur hexafluoride
  • CHF 3 fluoroform
  • C 2 F 6 ethane hexafluoride
  • an inert gas such as He or N 2 may be mixed with the fluorine-based gas.
  • oil repellency (or liquid repellency) is imparted to the treated second insulating layer 11.
  • the light shielding layer 12a and the opening 21a and the opening 21b are formed by the method described above.
  • the light shielding layer 12b is formed.
  • the upper surface of the light shielding layer 12a and the light shielding layer 12b has a curved surface, and the upper surface of the second insulating layer 11 is closer to the substrate 1 than the upper surfaces of the light shielding layer 12a and the light shielding layer 12b.
  • the contact hole is penetrated to the drain wiring 7 'by a known method, and then the conductive layer 13 is formed to manufacture the semiconductor device 100A.
  • a semiconductor device in which a change in TFT characteristics due to light does not easily occur and display quality does not deteriorate, a method for manufacturing such a semiconductor device, and a liquid crystal display device.
  • the applicable range of the present invention is extremely wide, and it can be applied to a semiconductor device provided with a TFT or an electronic device in any field having such a semiconductor device.
  • a semiconductor device provided with a TFT or an electronic device in any field having such a semiconductor device.
  • it can be used for an active matrix liquid crystal display device or an organic EL display device.
  • Such a display device can be used for a display screen of a mobile phone or a portable game machine, a monitor of a digital camera, or the like. Therefore, the present invention can be applied to all electronic devices in which a liquid crystal display device or an organic EL display device is incorporated.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本発明による半導体装置（１００Ａ）は、薄膜トランジスタ（１０）と、薄膜トランジスタ（１０）上に形成された第１絶縁層（９）と、第１絶縁層（９）上に形成された開口部（２１ａ）を有する第２絶縁層（１１）と、基板（１）の法線方向から見たとき、酸化物半導体層（５）と重なるように形成された遮光層（１２ａ）とを有する。遮光層（１２ａ）は、開口部（２１ａ）に形成され、遮光層（１２ａ）の上面は凸状の曲面を有し、かつ、第２絶縁層（１１）の上面は遮光層（１２ａ）の上面よりも基板（１）側にある。

Description

半導体装置および半導体装置の製造方法、ならびに液晶表示装置
　本発明は、酸化物半導体層を備える薄膜トランジスタ（Thin Film Transistor:ＴＦＴ）を有する半導体装置およびそのような半導体装置の製造方法、ならびに液晶表示装置に関する。
　近年、Ｉｎ（インジウム）、Ｚｎ（亜鉛）またはＧａ（ガリウム）などを含有する酸化物半導体層を有するＴＦＴの開発が盛んに行われている（例えば特許文献１）。酸化物半導体層を有するＴＦＴ（以下、酸化物半導体ＴＦＴという）は、移動度が高いという特性を有する。
　特許文献１には、酸化物半導体層を覆うように可視光の光強度を減衰させる機能を有する遮光層を形成し、酸化物半導体ＴＦＴの動作特性を安定させている液晶表示装置が開示されている。さらに、特許文献１は、層間膜の一部に上述の遮光層が形成されている液晶表示装置も開示している。
　また、ブラックマトリクス（ＢＭ）をアレイ基板に形成し、開口率を増大させた液晶表示装置が特許文献２および３に開示されている。
特開２０１０－１５６９６０号公報 特開２００１－３３８１６号公報 特開平１０－１８６４０８号公報 特開２００３－１４０１８９号公報 特開２００９－１５１２０４号公報 特開２０１０－１８１８３８号公報
　しかしながら、特許文献１に開示されている層間膜の一部に遮光層が形成されている液晶表示装置において、遮光層の形状によって、液晶層の液晶分子の配向が乱れ、表示不良が生じるという問題がある。
　本発明は上記課題に鑑みたものであり、その目的は、光によるＴＦＴの特性の変化が生じにくく、表示品位が低下しない半導体装置およびそのような半導体装置の製造方法、ならびに液晶表示装置を提供することである。
　本発明による実施形態における半導体装置は、基板と、前記基板に支持されたソース電極、ドレイン電極および酸化物半導体層を有する薄膜トランジスタと、前記薄膜トランジスタ上に形成された第１絶縁層と、前記第１絶縁層上に形成された第１開口部または第１凹部を有する第２絶縁層と、前記基板の法線方向から見たとき、前記酸化物半導体層と重なるように形成された第１遮光層とを有し、前記第１遮光層は、前記第１開口部または第１凹部に形成され、前記第１遮光層の上面は凸状の曲面を有し、かつ、前記第２絶縁層の上面は前記第１遮光層の上面よりも前記基板側にある。
　ある実施形態において、前記第２絶縁層の上面と前記第１遮光層の上面の最頂部との距離は、０ｎｍ超１５００ｎｍ以下である。
　ある実施形態において、前記第１遮光層は、黒色樹脂から形成されている。
　ある実施形態において、上述の半導体装置は、前記ソース電極に電気的に接続されたソース配線と、前記基板の法線方向から見たとき、前記ソース配線と重なるように形成された第２遮光層をさらに有し、前記第２絶縁層は、第２開口部または第２凹部をさらに有し、前記第２遮光層は、前記第２開口部または前記第２凹部に形成され、前記第２遮光層の上面は凸状の曲面を有し、かつ、前記第２絶縁層の上面は前記第２遮光層の上面よりも前記基板側にある。
　ある実施形態において、前記第２絶縁層の上面と前記第２遮光層の上面の最頂部との距離は、０ｎｍ超１５００ｎｍ以下である。
　ある実施形態において、前記第２遮光層は、黒色樹脂から形成されている。
　ある実施形態において、上述の半導体装置は、前記第２絶縁層上に形成された導電層を有し、前記第２絶縁層と前記第１遮光層とは互いに接して第１界面を形成しており、前記第２絶縁層と前記第２遮光層とは互いに接して第２界面を形成しており、前記第１界面または前記第２界面の少なくとも１部は、前記導電層の下にある。
　ある実施形態において、上述の半導体装置は、前記ドレイン電極に電気的に接続されたドレイン配線を有し、前記酸化物半導体層を形成する材料と同一の材料から形成された層上に、前記ソース配線および前記ドレイン配線は形成されている。
　ある実施形態において、前記酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含む。
　ある実施形態において、前記第２絶縁層は、撥油性を有する。
　本発明による実施形態における液晶表示装置は、上述の半導体装置を有する。
　ある実施形態において、上述の液晶表示装置は、垂直配向型の液晶層を有する液晶表示装置であって、前記液晶表示装置の画素領域は、電圧印加時に前記液晶層の液晶分子が、第１方向に沿って配向する第１液晶ドメインと、第２方向に沿って配向する第２液晶ドメインと、第３方向に沿って配向する第３液晶ドメインと、第４方向に沿って配向する第４液晶ドメインとを有し、前記第１方向、第２方向、第３方向および第４方向は、任意の２つの方向の差が９０°の整数倍に略等しい４つの方向であり、前記第１液晶ドメイン、第２液晶ドメイン、第３液晶ドメインおよび第４液晶ドメインは、それぞれ他の液晶ドメインと隣接し、かつ、２行２列のマトリクス状に配置されており、前記第１液晶ドメイン、第２液晶ドメイン、第３液晶ドメインおよび第４液晶ドメインのそれぞれが他の液晶ドメインと隣接する境界領域の少なくとも一部を選択的に遮光するように第３遮光層は、形成されており、前記第２絶縁層は、第３開口部または第３凹部をさらに有し、前記第３遮光層は、前記第３開口部または前記第３凹部に形成され、前記第３遮光層の上面は凸状の曲面を有し、かつ、前記第２絶縁層の上面は前記第３遮光層の上面よりも前記基板側にある。
　ある実施形態において、前記第２絶縁層の上面と前記第３遮光層の上面の最頂部との距離は、０ｎｍ超１５００ｎｍ以下である。
　ある実施形態において、前記第３遮光層は、黒色樹脂から形成されている。
　ある実施形態において、上述の液晶表示装置は、前記第２絶縁層上に形成された導電層を有し、前記第３遮光層と前記第２絶縁層とは互いに接して第３界面を形成しており、前記第３界面の少なくとも１部は、前記導電層の下にある。
　本発明による実施形態における半導体装置の製造方法は、上述の半導体装置の製造方法であって、前記第２絶縁層を、撥油性を有する有機材料から形成する工程を包含する。
　ある実施形態において、上述の半導体装置の製造方法は、前記第２絶縁層を形成する工程（Ａ）と、前記工程（Ａ）の後に、フッ素系のガスを用いてプラズマ処理を行い、前記第２絶縁層に撥油性を付与する工程（Ｂ）とを包含する。
　本発明によると、光によるＴＦＴの特性の変化が生じにくく、表示品位が低下しない半導体装置およびそのような半導体装置の製造方法、ならびに液晶表示装置が提供される。
（ａ）は、本発明による実施形態における半導体装置１００Ａの模式的な平面図であり、（ｂ）は、（ａ）のＡ１－Ａ１’線に沿った半導体装置１００Ａの模式的な断面図であり、（ｃ）は、（ａ）のＡ２－Ａ２’線に沿った半導体装置１００Ａの模式的な断面図である。 図１（ｂ）に対応する半導体装置１００Ａの改変例の模式的な断面図である。 半導体装置１００Ａおよび半導体装置２００のそれぞれの閾値電圧の変化量（ΔＶｔｈ）と駆動時間との関係を表すグラフである。 （ａ）は、本発明による他の実施形態における半導体装置１００Ｂの模式的な平面図であり、（ｂ）は、（ａ）のＢ－Ｂ’線に沿った半導体装置１００Ｂの模式的な断面図であり、（ｃ）は、半導体装置１００Ｂの導電層を説明する平面図である。 半導体装置１００Ｂの導電層の構造と電圧印加時における液晶層の液晶分子の配向状態との関係を説明する平面図である。 （ａ）～（ｄ）は、半導体装置１００Ａの製造方法を説明する模式的な図である。 （ａ）～（ｄ）は、半導体装置１００Ａの製造方法を説明する模式的な図である。 （ａ）～（ｃ）は、半導体装置１００Ｂの製造方法を説明する模式的な図である。
　図面を参照して本発明による実施形態における半導体装置を説明する。本実施形態における半導体装置は、例えば液晶表示装置に用いられる半導体装置（ＴＦＴ基板）である。ただし、本発明は、例示する実施形態に限定されない。
　図１（ａ）は、本発明による実施形態における半導体装置１００Ａの模式的な平面図である。図１（ｂ）は、図１（ａ）のＡ１－Ａ１’線に沿った半導体装置１００Ａの模式的な断面図である。図１（ｃ）は、図１（ａ）のＡ２－Ａ２’線に沿った半導体装置１００Ａの模式的な断面図である。図２は、図１（ｂ）に対応する半導体装置１００Ａの改変例の模式的な断面図である。
　図１（ａ）および図１（ｂ）に示すように、半導体装置１００Ａは、基板（例えばガラス基板）１と、基板１に支持されたＴＦＴ１０を有する。ＴＦＴ１０は、ソース電極６とドレイン電極７と酸化物半導体層５とを有する。ＴＦＴ１０は、例えば画素ごとに形成されている。さらに、半導体装置１００Ａは、ＴＦＴ１０上に形成された第１絶縁層９と第１絶縁層９上に形成された開口部２１ａを有する第２絶縁層１１と、基板１の法線方向から見たとき、酸化物半導体層５と重なるように形成された遮光層１２ａとを有する。遮光層１２ａは、開口部２１ａに形成されている。遮光層１２ａの上面は曲面を有し、かつ、第２絶縁層１１の上面は遮光層１２ａの上面よりも基板１側にある。すなわち、遮光層１２ａの上面は、第２絶縁層１１の上面に対して上に凸になっている。なお、ここで例示する開口部２１ａは貫通孔であるが、開口部２１ａの代わりに凹部を形成してもよい。ただし、開口部２１ａは、貫通孔の方が好ましい。詳細は、後述するが、遮光層１２ａに含まれる酸素が酸化物半導体層５に供給されやすくなるからである。
　さらに、図１（ａ）および図１（ｃ）に示すように、半導体装置１００Ａは、列方向に延設するソース配線６’と、第１基板の法線方向から見たとき、ソース配線６’と重なるように形成された遮光層１２ｂとを有している。ソース配線６’は、ＴＦＴ１０のソース電極６に電気的に接続している。第２絶縁層１１は、さらに開口部２１ｂを有している。遮光層１２ｂは、開口部２１ｂに形成されている。遮光層１２ｂの上面は曲面を有し、かつ、第２絶縁層１１の上面は遮光層１２ｂの上面よりも基板１側にある。遮光層１２ｂは、例えばブラックマトリクス（ＢＭ）として機能する。ＴＦＴ基板である半導体装置１００Ａ上にＢＭを形成すると、半導体装置１００Ａを用いて液晶表示装置を製造した場合、半導体装置１００Ａに対向するカラーフィルタ基板にＢＭを形成しなくてもよく、さらに、ＴＦＴ１０とＢＭとの位置ずれを小さくでき、ＢＭをあまり大きくしなくてもよいので、画素の開口率がより大きくなる。なお、ここで例示する開口部２１ｂは貫通孔であるが、開口部２１ｂの代わりに凹部を形成してもよい。
　遮光層１２ａ、１２ｂの上面が曲面を有し、かつ、第２絶縁層１１の上面がそれぞれ遮光層１２ａ、１２ｂの上面よりも基板１側にあると、例えば電圧印加時において、ＴＦＴ１０上の液晶層（不図示）の液晶分子の配向が所望の配向から乱れることを防ぐことができる。特に、半導体装置１００Ａを有する液晶表示装置が、垂直配向型の液晶表示装置である場合、上述の効果は顕著に表れる。さらに、遮光層１２ａ、１２ｂの上面が曲面を有し、かつ、第２絶縁層１１の上面がそれぞれ遮光層１２ａ、１２ｂの上面よりも基板１側にあると、ラビング処理に起因する不良が発生しにくくなる。
　遮光層１２ａ、１２ｂは、黒色樹脂から形成されることが好ましい。黒色樹脂は、例えばチタンブラック顔料またはカーボンブラック顔料などを含有したアクリル樹脂から形成される。遮光層１２ａ、１２ｂが、黒色樹脂から形成されると、遮光層１２ａ、１２ｂが、ＴＦＴ１０の酸化物半導体層５に照射される光を吸収するので、ＴＦＴ１０の特性が光により変化することを防ぐことができる。また、後述するが、遮光層１２ａ、１２ｂはインクジェット法にて容易に形成され、製造コスト削減につながる。インクジェット法で遮光層１２ａ、１２ｂを形成すると、所望の領域にのみ遮光層１２ａ、１２ｂが形成されるので、遮光層１２ａ、１２ｂの形成に起因する不良が発生しにくくなる。さらに、黒色樹脂が酸化物半導体層５へ酸素を供給し、酸化物半導体層５の酸素欠損を抑制し得る。
　第２絶縁層１１は、遮光層１２ａ、１２ｂを形成する材料に対して撥油性（油をはじき、水をはじかない性質）または撥液性（水および油をはじく性質）を有することが好ましい。第２絶縁層１１が、撥油性または撥液性を有すると、遮光層１２ａ、１２ｂの上面が曲面を有するように形成され、かつ、第２絶縁層１１の上面が遮光層１２ａ、１２ｂの上面よりも基板１側にあるように形成される。
　半導体装置１００Ａは、第２絶縁層１１上に導電層１３をさらに有している。本実施形態において、導電層１３は、例えば画素電極層である。また、遮光層１２ａと第２絶縁層１１とは互いに接触して、界面を形成している。同様に、遮光層１２ｂと第２絶縁層１１とは互いに接触して、界面を形成している。遮光層１２ａ、１２ｂと第２絶縁層１１との界面の少なくとも一部は、導電層１３の下にあることが好ましい。遮光層１２ａ、１２ｂと第２絶縁層１１との界面が導電層１３の下にあると、例えば、液晶層に含まれる水分が、遮光層１２ａ、１２ｂと第２絶縁層１１との隙間から侵入し、ＴＦＴ１０の特性が変化することを防ぐことができる。
　遮光層１２ａ、１２ｂの上面のそれぞれの最頂部と第２絶縁層１１の上面との距離Ｌは、それぞれ独立に０ｎｍ超１５００ｎｍ以下が好ましい。距離Ｌがこの範囲にあると、特に、半導体装置１００Ａを垂直配向型の液晶層を有する液晶表示装置に用いた場合、電圧印加時において、遮光層１２ａ、１２ｂが液晶分子の傾斜方向を規定するので、ＴＦＴ１０上の液晶層の液晶分子が所望の配向となりやすい。
　図１（ａ）および図２に示す半導体装置は、ＴＦＴ１０のソース電極６に電気的に接続されたソース配線６’と、ＴＦＴ１０のドレイン電極７に電気的に接続されたドレイン配線７’とを有する。ソース配線６’は、列方向に延設している。ソース配線６’およびドレイン配線７’は、酸化物半導体層５を形成する材料と同一の材料から形成された層上に形成されている。このような構造を有すると、フォトマスクの数が削減された半導体装置の製造方法で図２に示した半導体装置が製造され得る。フォトマスクの数が削減された半導体装置の製造方法は、例えば特許文献４に開示されている。参考までに、特許文献４の開示内容の全てを本明細書に援用する。
　本実施形態において酸化物半導体層５は、例えば、Ｉｎ（インジウム）、Ｇａ（ガリウム）およびＺｎ（亜鉛）を有するアモルファス酸化物半導体層（ａ－ＩＧＺＯ層）である。また、酸化物半導体層５は、例えば、ＩｎおよびＺｎを有し、Ｇａを有しないアモルファス酸化物半導体（ａ－ＩＺＯ）層、または、Ｚｎを有し、ＩｎおよびＧａを有しないアモルファス酸化物半導体（ａ－ＺｎＯ）層でもよい。なお、ＴＦＴ１０の半導体層として、酸化物半導体層５の代わりに、例えばアモルファスシリコン（ａ－Ｓｉ）層であってもよい。
　次に、半導体装置１００Ａを詳細に説明する。
　図１（ａ）～図１（ｃ）に示すように、半導体装置１００Ａは、基板１上に支持されたＴＦＴ１０および補助容量電極８と、ＴＦＴ１０のドレイン配線７’に電気的に接続された導電層（本実施形態において、画素電極層）１３とを有する。ＴＦＴ１０は、酸化物半導体ＴＦＴである。ＴＦＴ１０は、ゲート電極２と、ゲート電極２上に形成された第１ゲート絶縁膜３と、第１ゲート絶縁膜３上に形成された第２ゲート絶縁膜４と、第２ゲート絶縁膜４上に形成された酸化物半導体層５と、酸化物半導体層５上に形成されたソース電極６およびドレイン電極７とを有する。さらに、半導体装置１００Ａは、ＴＦＴ１０上に形成された第１絶縁層９と、第１絶縁層９上に形成された第２絶縁層１１とを有する。導電層１３は、第２絶縁層１１上に形成され、導電層１３の一部は、遮光層１２ａ、１２ｂに接触している。ただし、導電層１３は、導電層１３の一部と酸化物半導体層５のチャネル領域とが重ならないように形成されている。さらに、半導体装置１００Ａは、ソース電極６に電気的に接続されたソース配線６’と、ドレイン電極７に電気的に接続されたドレイン配線７’とを有する。
　ゲート電極２および補助容量電極８は、例えば、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉを含有する積層構造を有する。ゲート電極２および補助容量電極８は、Ａｌの代わりに、Ｃｕ（銅）でもよい。ゲート電極２および補助容量電極８の厚さは、それぞれ例えば２５０ｎｍである。
　ソース電極６およびソース配線６’、ならびにドレイン電極７およびドレイン配線７’は、例えば、ＭｏＮ（窒化モリブデン）／Ａｌ（アルミニウム）／ＭｏＮを含有する積層構造を有する。ソース電極６およびソース配線６’、ならびにドレイン電極７およびドレイン配線７’は、Ａｌの代わりにＣｕでもよい。ソース電極６およびソース配線６’、ならびにドレイン電極７およびドレイン配線７’の厚さは、例えば２５０ｎｍである。
　第１ゲート絶縁膜３は、例えば、ＳｉＮ（窒化シリコン）から形成されている。第１ゲート絶縁膜３の厚さは、例えば３２５ｎｍである。
　第２ゲート絶縁膜４は、例えば、ＳｉＯ2（二酸化シリコン）から形成されている。第２ゲート絶縁膜４の厚さは、例えば５０ｎｍである。
　酸化物半導体層５は、例えばＩｎ、ＧａおよびＺｎを含有する。酸化物半導体層５の厚さは、例えば５０ｎｍである。
　第１絶縁層９は、例えばＳｉＯ2から形成されている。第１絶縁層９の厚さは、例えば２５０ｎｍである。
　第２絶縁層１１は、例えば感光性の有機材料から形成されている。第２絶縁層１１の厚さは、例えば２０００ｎｍ～４０００ｎｍである。
　導電層１３は、例えばＩＴＯ（Indium Tin Oxide）から形成される。導電層１３の厚さは、例えば、５０ｎｍ～２００ｎｍである。
　次に、発明者が検討した光照射実験について説明する。
　図３は、半導体装置１００Ａ（実施例）、および、半導体装置１００Ａの遮光層１２ａを有しない半導体装置２００（比較例）のそれぞれの閾値電圧の変化量（ΔＶｔｈ）と駆動時間（単位：時間）との関係を表すグラフである。具体的には、半導体装置２００（不図示）は、基板（例えばガラス基板）１と、基板１に支持されたＴＦＴ１０を有する。ＴＦＴ１０は、ゲート電極２と、ゲート電極２上に形成された第１ゲート絶縁膜３と、第１ゲート絶縁膜３上に形成された第２ゲート絶縁膜４と、第２ゲート絶縁膜４上に形成された酸化物半導体層５と、酸化物半導体層５上に形成されたソース電極６およびドレイン電極７とを有する。さらに、半導体装置２００は、ＴＦＴ１０上に形成された第１絶縁層９と、第１絶縁層９上に形成された第２絶縁層１１とを有する。半導体装置２００は、遮光層１２ａおよび開口部２１ａを有しない。各半導体装置は、ＬＥＤ（Light Emitting Diode）バックライト上で駆動させる。また、ＬＥＤバックライトの輝度は、２０００ｃｄ／ｍ2である。ΔＶｔｈは、ＬＥＤバックライトの光が照射されていないときの半導体装置１００Ａおよび２００のそれぞれの閾値電圧（Ｖｔｈ0）と、ＬＥＤバックライトからの光が半導体装置１００Ａおよび２００に照射されている環境下において、所定の駆動時間における半導体装置１００Ａおよび２００のそれぞれの閾値電圧（Ｖｔｈt）との差（ΔＶｔｈ＝Ｖｔｈ0－Ｖｔｈt）である。
　図３から分かるように、遮光層１２ａを有しない半導体装置２００では、駆動時間とともにΔＶｔｈが大きく変化する。しかしながら、半導体装置１００Ａでは、半導体装置２００よりもΔＶｔｈの変化は小さい。これは、ＬＥＤバックライトからの光が、半導体装置２００の酸化物半導体層に照射され閾値電圧が変化していると考えられる。半導体装置１００Ａでは、酸化物半導体層５に照射され得る光を遮光層１２ａが吸収するので、閾値電圧は大きく変化しないと考えられる。また、酸化物半導体層５に光が照射されるとＴＦＴのＣＶ特性（静電容量バイアス電圧特性）も変化するが、遮光層１２ａを形成すると、ＴＦＴのＣＶ特性の変化は小さくなり、ＣＶ特性が安定する。
　このように、遮光層１２ａの形成によりＴＦＴの電気特性が安定し、その結果、例えば液晶表示装置の表示品位が安定することが分かった。
　次に、図４および図５を参照して、本発明による他の実施形態における半導体装置１００Ｂを説明する。なお、半導体装置１００Ａと共通する構成要素は同じ参照符号を付し、重複する説明を避ける。
　図４（ａ）は、半導体装置１００Ｂの模式的な平面図である。図４（ｂ）は、図４（ａ）のＢ－Ｂ’線に沿った半導体装置１００Ｂの模式的な断面図である。図４（ｃ）は、導電層１３の模式的な平面図である。
　図４（ａ）および図４（ｂ）に示すように、半導体装置１００Ｂは、半導体装置１００Ａの導電層（例えば、画素電極層）１３が、例えば特許文献５に開示されている画素電極の構造とほぼ同じ構造を有し、さらに、例えば画素の略中央に十字状の遮光層１２ｃを有している半導体装置である。
　図４（ｃ）に示すように、導電層（例えば、画素電極層）１３は、第１方向に延びる第１フリンジ部１３ａおよび第２フリンジ部１３ｂと、第１フリンジ部１３ａ側に位置し、第１方向とは異なる第２方向に延びる複数の第１枝部１３ａａと、第２フリンジ部１３ｂ側に位置し、第２方向に延びる複数の第２枝部１３ｂｂと、第１フリンジ部１３ａ側に位置し、第１方向および第２方向とは異なる第３方向に延びる複数の第３枝部１３ａｂと、第２フリンジ部１３ｂ側に位置し、第４方向に延びる複数の第４枝部１３ｂａとを有する。第１枝部１３ａａ、第２枝部１３ｂｂ、第３枝部１３ａｂおよび第４枝部１３ｂａのそれぞれの幅は、例えば１．４μｍ以上８．０μｍ以下である。また、第１枝部１３ａａと第３枝部１３ａｂとの間の幅、および第２枝部１３ｂｂと第４枝部１３ｂａとの間の幅ｗ１は、それぞれ例えば１．４μｍ以上３．２μｍ以下である。第１枝部１３ａａ間、第２枝部１３ｂｂ間、第３枝部１３ａｂ間および第４枝部１３ｂａ間のそれぞれの幅ｗ２は、例えば１．４μｍ以上３．２μｍ以下である。第１枝部１３ａａと第４枝部１３ｂａとの間の幅および第２枝部１３ｂｂと第３枝部１３ａｂとの間の幅ｗ３は、それぞれ例えば１．４μｍ以上３．２μｍ以下である。
　なお、半導体装置１００Ｂの導電層１３は、特許文献５または特許文献６に開示されている画素電極と同じ構造を有してもよい。参考のために、特許文献５および６の開示内容の全てを本明細書に援用する。
　半導体装置１００Ａおよび１００Ｂは、それぞれ独立に液晶表示装置に用いられる。特に、半導体装置１００Ｂは、垂直配向（ＶＡ（Vertical Alignment））型の液晶層を有する液晶表示装置（例えば、ＭＶＡ（Multi-domain Vertical Alignment）型液晶表示装置）に用いられる。
　図５は、半導体装置１００Ｂを有する液晶表示装置５００Ｂの画素電極層の構造と電圧印加時における液晶分子７０の配向との関係を説明するための平面図である。
　ＶＡ型液晶表示装置５００Ｂの画素領域は、電圧印加時に液晶層の液晶分子が、第１方向に沿って配向する第１液晶ドメイン７１と、第２方向に沿って配向する第２液晶ドメイン７２と、第３方向に沿って配向する第３液晶ドメイン７３と、第４方向に沿って配向する第４液晶ドメイン７４とを有する。第１方向、第２方向、第３方向および第４方向は、任意の２つの方向の差が９０°の整数倍に略等しい４つの方向である。第１液晶ドメイン７１、第２液晶ドメイン７２、第３液晶ドメイン７３および第４液晶ドメイン７４は、それぞれ他の液晶ドメインと隣接し、かつ、２行２列のマトリクス状に配置されている。図４（ｃ）に示した導電層１３は、電圧印加時に液晶分子７０がこのような配向となるような構造を有している。
　第１液晶ドメイン７１、第２液晶ドメイン７２、第３液晶ドメイン７３および第４液晶ドメイン７４のそれぞれが他の液晶ドメインと隣接する境界領域の少なくとも一部を選択的に遮光するように、遮光層１２ｃは形成されている。遮光層１２ｃは、第２絶縁層１１に形成された開口部２１ｃに形成されている。遮光層１２ｃの上面は曲面を有し、かつ、第２絶縁層１１の上面は遮光層１２ｃの上面よりも基板１側にある。上述したように開口部２１ｃは貫通孔であるが、開口部２１ｃの代わりに凹部を形成してもよい。
　遮光層１２ｃがこのように形成されていると、液晶層の液晶分子が所望の配向をしていない領域（輝線領域）を遮光層１２ｃにより遮光するので、液晶表示装置の表示品位が向上する。特に、斜め方向から見たときの液晶表示装置の表示品位が向上する。また、液晶パネル内で生じる内部反射光を遮光層１２ｃが吸収するので、液晶表示装置の表示品位が向上する。
　遮光層１２ｃの幅は、２μｍ以上５μｍ以下が好ましい。遮光層１２ｃの幅が、このような範囲にあると輝線領域を十分に遮光でき、画素の開口率があまり低下しない。
　遮光層１２ｃは、黒色樹脂から形成されている。具体的には、黒色樹脂は、例えばチタンブラック顔料またはカーボンブラック顔料などを含有したアクリル樹脂から形成される。
　遮光層１２ｃと第２絶縁層１１とは、互いに接触して界面を形成している。遮光層１２ｃと第２絶縁層１１との界面の少なくとも１つは、導電層１３の下にある。このように導電層１３を形成すると、例えば液晶層に含まれる水分が、遮光層１２ｃと第２絶縁層１１との隙間から侵入し、ＴＦＴ１０の特性が変化することを防ぐことができる。
　上述したように、遮光層１２ｃにおいても、遮光層１２ｃの上面の最頂部と第２絶縁層１１の上面との距離Ｌ’（不図示）は、０ｎｍ超１５００ｎｍ以下が好ましい。距離Ｌ’がこの範囲にあると、電圧印加時において、遮光層１２ｃが液晶分子の傾斜方向を規定するので、遮光層１２ｃ上の液晶分子が所望の配向となりやすい。
　次に、半導体装置１００Ａおよび１００Ｂの製造方法について、図６～図８を参照しながら説明する。図６（ａ）～図６（ｄ）および図７（ａ）～図７（ｄ）は、半導体装置１００Ａの製造方法を説明する模式的な図である。図８（ａ）～図８（ｃ）は、半導体装置１００Ｂの製造方法を説明する模式的な図である。なお、半導体装置１００Ｂは、半導体装置１００Ａに遮光層１２ｃが形成された半導体装置であるので、半導体装置１００Ａと併せて説明し、重複する説明を避ける。
　図６（ａ）に示すように、公知の方法で、例えば酸化物半導体層５を有するＴＦＴ１０を基板（例えばガラス基板）１上に形成する。また、図７（ａ）に示すように、ソース配線６’が基板１上に形成される。
　次に、図６（ｂ）および図７（ｂ）に示すように、ＴＦＴ１０上に、第１絶縁層９を形成した後、第１絶縁層９上に撥油性および感光性を有する有機材料から形成された第２絶縁層１１を形成する。第２絶縁層１１は、低誘電率（例えば、誘電率２．０以上４．０以下）を有することが好ましい。また、第２絶縁層１１は、撥液性を有してもよい。第２絶縁層１１は、例えば感光性のノボラック樹脂を含有するレジストを用いて形成された膜をパターニングし、開口部２１ａおよび開口部２１ｂを形成することによって得られる。なお、図８（ａ）に示すように、半導体装置１００Ｂにおいては、開口部２１ｃも形成される。同時に、ドレイン電極７と後に形成される導電層１３とを電気的に接続するコンタクトホール２２も形成される（図６（ｂ））。第１絶縁層９および第２絶縁層１１は、それぞれ公知の方法で形成される。開口部２１ａ～開口部２１ｃの代わりに、それぞれ凹部を形成してもよい。
　次に、図６（ｃ）および図７（ｃ）に示すように、黒色樹脂を含む溶液を用いて、例えばインクジェット法により、開口部２１ａおよび開口部２１ｂに、それぞれ遮光滴１２ａ’、１２ｂ’を形成する。インクジェット法により、遮光滴１２ａ’、１２ｂ’を形成すると、所望の領域のみに遮光滴１２ａ’、１２ｂ’を形成しやすい。なお、図８（ｂ）に示すように、半導体装置１００Ｂにおいては、開口部２１ｃに遮光滴１２ｃ’も形成される。本実施形態において、黒色樹脂を含む溶液として、例えば、チタンブラック顔料を含有したアクリル樹脂をＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）に分散させた溶液を用いた。また、本実施形態において、それぞれの遮光滴１２ａ’～１２ｃ’に含まれる固形成分の体積が、形成したい遮光層１２ａ～１２ｃの体積となるようにそれぞれの開口部２１ａ～２１ｃに遮光滴１２ａ’～１２ｃ’を形成する。具体的には、例えば、黒色樹脂を含む溶液の固形成分濃度が２０％であり、Ｌ＝１５００ｎｍ（図１（ｂ）参照）の場合、１つの開口部２１ａ（例えば、開口部２１ａの底面の形状は正方形であり、１辺が１０μｍ、底面積が１００μｍ2、高さが２μｍの場合）に滴下される黒色樹脂を含む溶液の体積は、約１６００ｆＬ（フェムトリットル）であり、１つの開口部２１ｃ（例えば、開口部２１ｃの底面の幅が５μｍ、長さが１００μｍ、底面積が５００μｍ2、高さが２μｍの場合）に滴下される黒色樹脂を含む溶液の体積は、約８ｐＬ（ピコリットル）である。
　次に、図６（ｄ）および図７（ｄ）に示すように、例えば減圧乾燥により遮光滴１２ａ’および１２ｂ’に含まれる溶媒を蒸発させ、その後、例えば２２０℃、１時間の条件でベークし、遮光滴１２ａ’および１２ｂ’を硬化させて、遮光層１２ａおよび遮光層１２ｂを形成する。なお、図８（ｃ）に示すように、半導体装置１００Ｂにおいては、同様に遮光滴１２ｃ’を上述の条件で硬化させて、遮光層１２ｃを形成する。
　第２絶縁層１１を撥油性（または、撥液性）（例えば、感光性を有するフッ素樹脂（例えば、商品名：オプトエース（ダイキン工業株式会社製）））を有する有機材料から形成すると、遮光層１２ａ～１２ｃの上面が曲面を有し、第２絶縁層１１の上面が遮光層１２ａ～１２ｃの上面よりも基板１側にある構造となる。
　その後、図１に示したように、公知の方法で、コンタクトホールをドレイン配線７’まで貫通させた後、導電層１３を形成し、半導体装置１００Ａを製造する。同様に、半導体装置１００Ｂを製造する（図４参照）。遮光層１２ａまたは／および遮光層１２ｂと第２絶縁層１１との界面上に導電層１３の一部があるように導電層１３を形成することが好ましい。遮光層１２ａまたは／および遮光層１２ｂと第２絶縁層１１との界面上に導電層１３の一部があるように導電層１３を形成すると、製造工程を増大させることなく、遮光層１２ａまたは／および遮光層１２ｂと第２絶縁層１１との界面を導電層１３の一部で覆うことができる。同様に、遮光層１２ｃと第２絶縁層１１との界面上に導電層１３の一部があるように導電層１３を形成することが好ましい。遮光層１２ｃと第２絶縁層１１との界面上に導電層１３の一部があるように導電層１３を形成すると、製造工程を増大させることなく、遮光層１２ｃと第２絶縁層１１との界面を導電層１３の一部で覆うことができる。
　上述の第２絶縁層１１を形成する撥油性を有する有機材料は高価である。従って、この有機材料を用いる代わりに、以下に説明する方法で、半導体装置１００Ａを製造すると安価に製造し得る。
　半導体装置１００Ａの他の実施形態における製造方法について、再び図６を参照しながら説明する。なお、説明は省略するが、半導体装置１００Ｂも以下に説明する製造方法で製造し得る。
　図６（ｂ）および図７（ｂ）に示したように、上述した方法で、第２絶縁層１１までを形成する。ただし、第２絶縁層１１を形成する材料は、撥油性（または、撥液性）を有しなくてもよい。第２絶縁層１１は、例えばノボラック樹脂を含有する感光性レジストから形成される。
　次に、公知の方法で、第２絶縁層１１をパターニングし、上述の開口部２１ａおよび開口部２１ｂを形成する。同時に、ドレイン電極７と後に形成される導電層１３とを電気的に接続するコンタクトホール２２も形成される。なお、開口部２１ａおよび開口部２１ｂの代わりに、それぞれ凹部を形成してもよい。
　次に、開口部２１ａおよび開口部２１ｂの第２絶縁層１１の側面および開口部２１ａおよび開口部２１ｂ付近の第２絶縁層１１の上面に撥油性（または、撥液性）を付与する処理を行う。具体的には、フッ素ガスを用いてプラズマ処理を行う。
　本実施形態において、フッ素ガスを用いたプラズマ処理として、真空圧ドライエッチング装置を用い、導入ガスをＣＦ4（四フッ化炭素）：１５０ｓｃｃｍ以上３００ｓｃｃｍ以下およびＨｅ（ヘリウム）：０ｓｃｃｍ以上５００ｓｃｃｍ以下の条件とし、ガス圧力を５０ｍＴｏｒｒ以上１５０ｍＴｏｒｒ以下（約６．７Ｐａ以上約２０Ｐａ以下）の条件とし、使用電力を２００Ｗ以上３００Ｗ以下の条件とし、処理時間を２０ｓｅｃ以上９０ｓｅｃ以下の条件とし、処理温度を４０℃の条件で行った。このような処理が施された部分の第２絶縁層１１は、撥油性（または撥液性）を有する。
　さらに、フッ素ガスを用いたプラズマ処理の他の処理方法として、ダイレクトタイプの大気圧プラズマ装置を用い、導入ガスをＣＦ4：５．０ｓｌｍ以上１５ｓｌｍ以下、および、Ｎ2（窒素）：２０ｓｌｍ以上５０ｓｌｍ以下の条件とし、ガス圧力を３００ｍＴｏｒｒ以上８００ｍＴｏｒｒ以下（約４０Ｐａ以上約１０７Ｐａ以下）の条件とし、搬送速度を０．５ｍ／ｍｉｎ以上３．０ｍ／ｍｉｎ以下の条件とし、処理温度を２５℃以上３５℃以下の条件で行った。なお、プラズマ処理に用いるガスとしては、ＣＦ4の他、例えばＳＦ6（六フッ化硫黄）、ＣＨＦ3（フルオロホルム）、または、Ｃ2Ｆ6（六フッ化エタン）を用いてもよい。また、フッ素系ガスにＨｅやＮ2などの不活性ガスが混合されていてもよい。
　このような処理を行うと、処理された部分の第２絶縁層１１に撥油性（または、撥液性）が付与される。
　次に、図６（ｃ）ならびに図６（ｄ）、および図７（ｃ）ならびに図７（ｄ）に示したように、上述した方法で、開口部２１ａおよび開口部２１ｂに遮光層１２ａおよび遮光層１２ｂを形成する。
　このような方法によっても、遮光層１２ａおよび遮光層１２ｂの上面が曲面を有し、第２絶縁層１１の上面が遮光層１２ａおよび遮光層１２ｂの上面よりも基板１側にある構造となる。
　その後、図１に示したように、公知の方法で、コンタクトホールをドレイン配線７’まで貫通させた後、導電層１３を形成し、半導体装置１００Ａを製造する。
　以上、本発明の実施形態により、光によるＴＦＴの特性の変化が生じにくく、表示品位が低下しない半導体装置およびそのような半導体装置の製造方法、ならびに液晶表示装置が提供される。
　本発明の適用範囲は極めて広く、ＴＦＴを備えた半導体装置、あるいは、そのような半導体装置を有するあらゆる分野の電子機器に適用することが可能である。例えば、アクティブマトリクス型液晶表示装置や有機ＥＬ表示装置に用いることができる。このような表示装置は、例えば携帯電話や携帯ゲーム機の表示画面や、デジタルカメラのモニタ一等に利用され得る。従って、液晶表示装置や有機ＥＬ表示装置が組み込まれた電子機器全てに本発明を適用できる。
　１　　　基板
　２　　　ゲート電極
　３、４　　　ゲート絶縁膜
　５　　　酸化物半導体層
　６　　　ソース電極
　６’　　　ソース配線
　７　　　ドレイン電極
　７’　　　ドレイン配線
　８　　　補助容量電極
　９　　　第１絶縁層
　１０　　　ＴＦＴ
　１１　　　第２絶縁層
　１２ａ、１２ｂ　　　遮光層
　１３　　　導電層
　２１ａ、２１ｂ　　　開口部
　１００Ａ　　　半導体装置

Claims (17)

  1. 　基板と、
    　前記基板に支持されたソース電極、ドレイン電極および酸化物半導体層を有する薄膜トランジスタと、
    　前記薄膜トランジスタ上に形成された第１絶縁層と、
    　前記第１絶縁層上に形成された第１開口部または第１凹部を有する第２絶縁層と、
    　前記基板の法線方向から見たとき、前記酸化物半導体層と重なるように形成された第１遮光層とを有し、
    　前記第１遮光層は、前記第１開口部または第１凹部に形成され、
    　前記第１遮光層の上面は凸状の曲面を有し、かつ、前記第２絶縁層の上面は前記第１遮光層の上面よりも前記基板側にある、半導体装置。
  2. 　前記第２絶縁層の上面と前記第１遮光層の上面の最頂部との距離は、０ｎｍ超１５００ｎｍ以下である、請求項１に記載の半導体装置。
  3. 　前記第１遮光層は、黒色樹脂から形成されている、請求項１または２に記載の半導体装置。
  4. 　前記ソース電極に電気的に接続されたソース配線と、
    　前記基板の法線方向から見たとき、前記ソース配線と重なるように形成された第２遮光層をさらに有し、
    　前記第２絶縁層は、第２開口部または第２凹部をさらに有し、
    　前記第２遮光層は、前記第２開口部または前記第２凹部に形成され、
    　前記第２遮光層の上面は凸状の曲面を有し、かつ、前記第２絶縁層の上面は前記第２遮光層の上面よりも前記基板側にある、請求項１から３のいずれかに記載の半導体装置。
  5. 　前記第２絶縁層の上面と前記第２遮光層の上面の最頂部との距離は、０ｎｍ超１５００ｎｍ以下である、請求項４に記載の半導体装置。
  6. 　前記第２遮光層は、黒色樹脂から形成されている、請求項４または５に記載の半導体装置。
  7. 　前記第２絶縁層上に形成された導電層を有し、
    　前記第２絶縁層と前記第１遮光層とは互いに接して第１界面を形成しており、
    　前記第２絶縁層と前記第２遮光層とは互いに接して第２界面を形成しており、
    　前記第１界面または前記第２界面の少なくとも１部は、前記導電層の下にある、請求項１から６のいずれかに記載の半導体装置。
  8. 　前記ドレイン電極に電気的に接続されたドレイン配線を有し、
    　前記酸化物半導体層を形成する材料と同一の材料から形成された層上に、前記ソース配線および前記ドレイン配線は形成されている、請求項４から７のいずれかに記載の半導体装置。
  9. 　前記酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含む、請求項１から８のいずれかに記載の半導体装置。
  10. 　前記第２絶縁層は、撥油性を有する、請求項１から９のいずれかに記載の半導体装置。
  11. 　請求項１から１０のいずれかに記載の半導体装置を有する、液晶表示装置。
  12. 　垂直配向型の液晶層を有する液晶表示装置であって、
    　前記液晶表示装置の画素領域は、電圧印加時に前記液晶層の液晶分子が、第１方向に沿って配向する第１液晶ドメインと、第２方向に沿って配向する第２液晶ドメインと、第３方向に沿って配向する第３液晶ドメインと、第４方向に沿って配向する第４液晶ドメインとを有し、
    　前記第１方向、第２方向、第３方向および第４方向は、任意の２つの方向の差が９０°の整数倍に略等しい４つの方向であり、
    　前記第１液晶ドメイン、第２液晶ドメイン、第３液晶ドメインおよび第４液晶ドメインは、それぞれ他の液晶ドメインと隣接し、かつ、２行２列のマトリクス状に配置されており、
    　前記第１液晶ドメイン、第２液晶ドメイン、第３液晶ドメインおよび第４液晶ドメインのそれぞれが他の液晶ドメインと隣接する境界領域の少なくとも一部を選択的に遮光するように第３遮光層は、形成されており、
    　前記第２絶縁層は、第３開口部または第３凹部をさらに有し、
    　前記第３遮光層は、前記第３開口部または前記第３凹部に形成され、
    　前記第３遮光層の上面は凸状の曲面を有し、かつ、前記第２絶縁層の上面は前記第３遮光層の上面よりも前記基板側にある、請求項１１に記載の液晶表示装置。
  13. 　前記第２絶縁層の上面と前記第３遮光層の上面の最頂部との距離は、０ｎｍ超１５００ｎｍ以下である、請求項１２に記載の液晶表示装置。
  14. 　前記第３遮光層は、黒色樹脂から形成されている、請求項１３に記載の液晶表示装置。
  15. 　前記第２絶縁層上に形成された導電層を有し、
    　前記第３遮光層と前記第２絶縁層とは互いに接して第３界面を形成しており、
    　前記第３界面の少なくとも１部は、前記導電層の下にある、請求項１２から１４のいずれかに記載の液晶表示装置。
  16. 　請求項１０に記載の半導体装置の製造方法であって、
    　前記第２絶縁層を、撥油性を有する有機材料から形成する工程を包含する、半導体装置の製造方法。
  17. 　請求項１０に記載の半導体装置の製造方法であって、
    　前記第２絶縁層を形成する工程（Ａ）と、
    　前記工程（Ａ）の後に、フッ素系のガスを用いてプラズマ処理を行い、前記第２絶縁層に撥油性を付与する工程（Ｂ）とを包含する、半導体装置の製造方法。
PCT/JP2011/077493 2010-12-10 2011-11-29 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 Ceased WO2012077527A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201180059588.2A CN103261959B (zh) 2010-12-10 2011-11-29 半导体装置和半导体装置的制造方法以及液晶显示装置
US13/992,440 US9030619B2 (en) 2010-12-10 2011-11-29 Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device
JP2012547790A JP5336005B2 (ja) 2010-12-10 2011-11-29 半導体装置および半導体装置の製造方法、ならびに液晶表示装置
KR1020137015344A KR20130126639A (ko) 2010-12-10 2011-11-29 반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010275885 2010-12-10
JP2010-275885 2010-12-10

Publications (1)

Publication Number Publication Date
WO2012077527A1 true WO2012077527A1 (ja) 2012-06-14

Family

ID=46207018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/077493 Ceased WO2012077527A1 (ja) 2010-12-10 2011-11-29 半導体装置および半導体装置の製造方法、ならびに液晶表示装置

Country Status (5)

Country Link
US (1) US9030619B2 (ja)
JP (1) JP5336005B2 (ja)
KR (1) KR20130126639A (ja)
CN (1) CN103261959B (ja)
WO (1) WO2012077527A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034786A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2015002204A1 (ja) * 2013-07-05 2015-01-08 旭硝子株式会社 有機トランジスタ素子の製造方法
EP3614384A1 (en) 2014-07-28 2020-02-26 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals
JP2022066258A (ja) * 2013-12-02 2022-04-28 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
JP6698289B2 (ja) 2014-07-31 2020-05-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
US10386670B2 (en) * 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Display device
CN105116657A (zh) * 2015-09-23 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板以及液晶显示面板
CN106125430A (zh) * 2016-08-26 2016-11-16 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN106972032B (zh) * 2017-05-22 2020-08-25 上海天马有机发光显示技术有限公司 阵列基板及包含其的显示面板
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法
CN107968110B (zh) 2017-11-21 2020-05-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置及其制作方法
CN113703231B (zh) * 2021-08-30 2022-12-23 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342123U (ja) * 1989-09-01 1991-04-22
JPH03227062A (ja) * 1990-01-31 1991-10-08 Matsushita Electron Corp 薄膜トランジスタアレイ
JPH0815670A (ja) * 1994-06-28 1996-01-19 Nec Corp アクティブマトリクス型液晶表示装置
JP2003149647A (ja) * 2001-08-31 2003-05-21 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP2010156960A (ja) * 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728088A (ja) * 1993-06-24 1995-01-31 Toshiba Corp 液晶表示装置およびその製造方法
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
WO1999048339A1 (en) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrate for patterning thin film and surface treatment thereof
JP3391304B2 (ja) 1999-07-19 2003-03-31 松下電器産業株式会社 液晶画像表示装置と画像表示装置用半導体装置の製造方法
KR100391157B1 (ko) 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100978950B1 (ko) * 2003-12-01 2010-08-31 엘지디스플레이 주식회사 액정표시장치
JP5144055B2 (ja) * 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
KR20090024383A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
JP2009151204A (ja) 2007-12-21 2009-07-09 Sharp Corp 液晶表示装置
KR101490478B1 (ko) * 2008-07-10 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101492538B1 (ko) * 2008-09-12 2015-02-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20110175870A1 (en) * 2008-10-20 2011-07-21 Sharp Kabushiki Kaisha Display panel substrate, display panel, and method for manufacturing display panel substrate
TWI654754B (zh) * 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2010181838A (ja) 2009-02-09 2010-08-19 Sharp Corp 液晶表示装置
KR101566430B1 (ko) * 2009-03-31 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치
US8547503B2 (en) * 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342123U (ja) * 1989-09-01 1991-04-22
JPH03227062A (ja) * 1990-01-31 1991-10-08 Matsushita Electron Corp 薄膜トランジスタアレイ
JPH0815670A (ja) * 1994-06-28 1996-01-19 Nec Corp アクティブマトリクス型液晶表示装置
JP2003149647A (ja) * 2001-08-31 2003-05-21 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP2010156960A (ja) * 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034786A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2015002204A1 (ja) * 2013-07-05 2015-01-08 旭硝子株式会社 有機トランジスタ素子の製造方法
JP2022066258A (ja) * 2013-12-02 2022-04-28 株式会社半導体エネルギー研究所 液晶表示装置
JP7289948B2 (ja) 2013-12-02 2023-06-12 株式会社半導体エネルギー研究所 液晶表示装置
EP3614384A1 (en) 2014-07-28 2020-02-26 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals

Also Published As

Publication number Publication date
US9030619B2 (en) 2015-05-12
CN103261959B (zh) 2015-11-25
KR20130126639A (ko) 2013-11-20
JPWO2012077527A1 (ja) 2014-05-19
JP5336005B2 (ja) 2013-11-06
CN103261959A (zh) 2013-08-21
US20140009713A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5336005B2 (ja) 半導体装置および半導体装置の製造方法、ならびに液晶表示装置
KR101345535B1 (ko) 반도체 장치 및 표시 장치
US8908116B2 (en) Liquid crystal display device
JPWO2012086513A1 (ja) 半導体装置および表示装置
KR20130049104A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US20180083047A1 (en) Tft substrate and manufacture method thereof
TWI608624B (zh) 顯示面板之薄膜電晶體及其製作方法
JP6678830B1 (ja) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
US9897845B2 (en) Display
US8421079B2 (en) Pixel structure
JP2019047026A (ja) 表示装置
JP6138501B2 (ja) 液晶表示装置の製造方法および液晶表示装置
JP2015055767A (ja) 液晶表示パネル
US20200044090A1 (en) Thin film transistor substrate and method for manufacturing same
US12164204B2 (en) Display device
JP2016048706A (ja) アレイ基板およびその製造方法
US7411213B2 (en) Pixel structure, thin film transistor array substrate and liquid crystal display panel
US20210280610A1 (en) Semiconductor device and display device
CN101055879A (zh) 像素结构、薄膜晶体管阵列基板以及液晶显示面板
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
KR20090023109A (ko) 박막 트랜지스터, 그 제조방법, 및 표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11846224

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012547790

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137015344

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13992440

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11846224

Country of ref document: EP

Kind code of ref document: A1