CN101055879A - 像素结构、薄膜晶体管阵列基板以及液晶显示面板 - Google Patents
像素结构、薄膜晶体管阵列基板以及液晶显示面板 Download PDFInfo
- Publication number
- CN101055879A CN101055879A CN 200610066761 CN200610066761A CN101055879A CN 101055879 A CN101055879 A CN 101055879A CN 200610066761 CN200610066761 CN 200610066761 CN 200610066761 A CN200610066761 A CN 200610066761A CN 101055879 A CN101055879 A CN 101055879A
- Authority
- CN
- China
- Prior art keywords
- extension
- dielectric layer
- layer
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 description 117
- 150000002500 ions Chemical class 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000001914 filtration Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种像素结构，适于由基板上的扫描线与数据线而驱动，此像素结构包括薄膜晶体管与像素电极。薄膜晶体管包括栅极、第一介电层、半导体层、源极与漏极、以及第二介电层。栅极与扫描线电连接。第一介电层覆盖栅极与扫描线。半导体层设置于栅极上方之第一介电层上，其中半导体层具有主体部以及与主体部连接的至少一个延伸部。源极与漏极设置于半导体层上，而源极与数据线电连接，并且延伸部自位于源极与漏极之间的主体部边缘突出。第二介电层覆盖源极与漏极，而第二介电层中设置有至少一个接触窗开口，暴露出延伸部和漏极。像素电极与薄膜晶体管的漏极电连接。
Description
技术领域
本发明涉及一种像素结构(pixel structure)，且特别涉及一种能有效地提高开启/关闭电流比(Ion/Ioff)之像素结构。
背景技术
现今社会多媒体技术相当发达，多半受益于半导体元件或显示装置的进步。就显示装置而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性之薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)已逐渐成为市场之主流。
一般的薄膜晶体管液晶显示器主要是由薄膜晶体管阵列基板(ThinFilm Transistor array substrate，TFT array substrate)、彩色滤光基板(ColorFilter substrate)以及设置于上述二基板之间的液晶层(Liquid Crystal layer)所构成。其中，薄膜晶体管阵列基板主要是由基板、阵列排列于基板上之薄膜晶体管与像素电极(pixel electrode)，以及扫描线(scan line)与数据线(data line)所构成。一般而言，扫描线与数据线可将信号传输至对应之薄膜晶体管，以达到显示之目的。
在高分辨率(high resolution)与高垂直扫描频率(vertical scanfrequency)的液晶显示器中，薄膜晶体管阵列(TFT array)需满足较大的开启/关闭电流比(Ion/Ioff)。一般而言，当开启/关闭电流比(Ion/Ioff)大于等于五个级数(105)时，才能使薄膜晶体管液晶显示器提供较佳的显示效果。
承上所述，在公知技术中提高开启/关闭电流比(Ion/Ioff)的方式有两种：(1)增加开启电流(Ion)。(2)降低关闭电流(Ioff)。其中，第一种方式是利用调整薄膜晶体管的通道宽长比(W/L of channel)而设定其开启电流。但是，若一味的加大薄膜晶体管的通道宽度(width ofchannel)，将会造成较大的栅漏寄生电容(Cgd)与回踢电压值(kick-backvoltage)。因此，将导致闪烁(flicker)的问题并影响显示效果。
然而，第二种方式是透过降低关闭电流，其不具有上述之缺点。意即，其能减少薄膜晶体管中所产生的漏电流现象，并有效地提高开启/关闭电流比(Ion/Ioff)，却不会造成较大的栅漏寄生电容(Cgd)与回踢电压值(kick-back voltage)。值得一提的是，上述漏电流的现象主要是由半导体层中未蚀刻完全的欧姆接触层所引起的。
图1为一种公知的像素结构的俯视示意图。图1A为沿图1中的A-A’线的剖面示意图。请共同参照图1与图1A，此像素结构300包括薄膜晶体管100与像素电极200，并利用基板160上的扫描线170与数据线180驱动薄膜晶体管100。其中，薄膜晶体管100包括栅极110、栅绝缘层120、半导体层130、源极140a、漏极140b与保护层150。栅极110是与扫描线170电连接。栅绝缘层120覆盖栅极110与扫描线170。半导体层130设置于栅极110上方之栅绝缘层120上，其是由通道层130a与欧姆接触层130b所组成。源极140a与漏极140b设置于半导体层130上，而源极140a与数据线180电连接。保护层150覆盖源极140a与漏极140b，而保护层150中设置有接触窗开口150a暴露出漏极140b。而像素电极200则是与薄膜晶体管100的漏极140b电连接。
请再参照图1A，在一般的薄膜晶体管制造工艺中会利用光刻胶层(图中未表示)以及源极140a与漏极140b作为蚀刻掩膜，将栅极110上方的欧姆接触层130b移除，也就是会进行背通道蚀刻(Back Channel Etching，BCE)而完成薄膜晶体管100的制作。然而，此种方式在大面积面板的制作中，由于整体的蚀刻速率均匀度会有所差异，所以在如图1或图1A所表示的区域190附近将残留有部分的欧姆接触层130b。由于欧姆接触层130b具有良好的导电性质，所以漏电流将沿着图1中所表示的路径A发生。因此，像素电极200将无法保持施加在其上的数据电压(data voltage)，而产生闪烁(flicker)和串影(cross talk)等显示不良的现象。
公知减少上述漏电流现象的作法有以下三种。第一种方式是增加半导体层130以及源极140a与漏极140b之间的层间距离。请参照图2，第二种方式是增加源极140a与漏极140b之间的半导体层130的缺口195的宽度w，使漏电流不易在路径B内流通。但是，上述两种方法会增加线路的负载电容(load capacitance)以及减少像素结构300的开口率(apertureratio)，所以会造成驱动信号的失真和闪烁等现象。
请参照图3，第三种方法是增加源极140a与漏极140b在边缘位置的距离，其披露在美国专利公开号US2005/0041169A1中。如图3所示，源极140a与漏极140b之间的距离为L1(即通道长度)，且源极140a与漏极140b的边缘之间距离为L2。也就是说，源极140a与漏极140b之间在边缘位置的距离增加了ΔL、宽度变化了Δw。因此，在不减少开启电流的情况下，此设计将可以减少漏电流的产生。但是此设计不能减少因欧姆接触层130b的干蚀刻不均匀所引起之漏电流现象，并且其开启/关闭电流比(Ion/Ioff)也未能提高到所需要的标准。
发明内容
本发明之目的是提供一种像素结构，可以有效地减少因欧姆接触层的干蚀刻不均匀所引起之漏电流，进而提高其开启/关闭电流比(Ion/Ioff)。
本发明之另一目的是提供一种薄膜晶体管阵列基板，其具有上述之像素结构，而能够有效地减少因欧姆接触层的干蚀刻不均匀所引起之漏电流，进而提高其开启/关闭电流比(Ion/Ioff)。
本发明的又一目的是提供一种液晶显示面板，其具有上述之薄膜晶体管阵列基板，而能够减少闪烁(flicker)和串影(cross talk)等显示不良的现象。
为达到上述或是其它目的，本发明提出一种像素结构，其适于由基板上的扫描线与数据线而驱动，像素结构包括薄膜晶体管与像素电极。薄膜晶体管包括栅极、第一介电层、半导体层、源极与漏极、以及第二介电层。栅极与扫描线电连接。第一介电层覆盖栅极与扫描线。半导体层设置于栅极上方之第一介电层上，其中半导体层具有主体部以及与主体部连接的至少一个延伸部。源极与漏极设置于半导体层上，而源极与数据线电连接，并且延伸部自位于源极与漏极之间的主体部边缘突出。第二介电层覆盖源极与漏极，而第二介电层中设置有至少一个接触窗开口，暴露出延伸部和漏极。像素电极与薄膜晶体管的漏极电连接。
为达到上述或是其它目的，本发明再提出一种薄膜晶体管阵列基板，其包括基板、多条扫描线与多条数据线与多个像素结构。其中，扫描线与数据线设置于基板上。像素结构与对应之扫描线与数据线电连接，且每一像素结构包括薄膜晶体管与像素电极。此薄膜晶体管包括栅极、第一介电层、半导体层、源极与漏极、以及第二介电层。栅极与扫描线电连接。第一介电层覆盖栅极与扫描线。半导体层设置于栅极上方之第一介电层上，其中半导体层具有主体部以及与主体部连接的至少一个延伸部。源极与漏极设置于半导体层上，而源极与数据线电连接，并且延伸部自位于源极与漏极之间的主体部边缘突出。第二介电层覆盖源极与漏极，而第二介电层中设置有至少一个接触窗开口，暴露出延伸部和漏极。像素电极与薄膜晶体管的漏极电连接。
为达上述或是其它目的，本发明又提出一种液晶显示面板，包括上述之薄膜晶体管阵列基板、彩色滤光基板以及液晶层。而液晶层位于薄膜晶体管阵列基板与彩色滤光基板之间。
在一实施例中，上述之接触窗开口暴露出延伸部的末端，并且延伸部的末端中的第一介电层、半导体层与第二介电层是透过接触窗开口而移除。
在一实施例中，上述之接触窗开口暴露出延伸部的中间部分，并且延伸部的中间部分中的第一介电层、半导体层与第二介电层是透过接触窗开口而移除。
在一实施例中，上述之延伸部的延伸方向与扫描线垂直，且延伸部突出于扫描线外。
在一实施例中，上述之延伸部包括第一延伸部与第二延伸部，其中，第一延伸部往垂直于扫描线的第一方向延伸，且第一延伸部突出扫描线外。第二延伸部往垂直于扫描线的第二方向延伸，且第二延伸部突出扫描线外。
在一实施例中，上述之半导体层包括通道层与欧姆接触层，而欧姆接触层位于通道层上。
本发明使像素结构中的半导体层具有主体部与延伸部，并且使延伸部突出扫描线外。再加上于延伸部上方的第二介电层中形成接触窗开口的同时，一并移除延伸部中的欧姆接触层、通道层与第一介电层。因此，可以有效地减少因欧姆接触层的干蚀刻不均匀所引起之漏电流，进而提高像素结构的开启/关闭电流比(Ion/Ioff)。并且，将此像素结构应用于薄膜晶体管阵列基板与液晶显示面板中，将可以提高其分辨率与垂直扫描频率，并减少液晶显示面板的闪烁和串影等显示不良的现象。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为公知一种像素结构的俯视示意图。
图1A为沿图1中的A-A’线的剖面示意图。
图2为公知另一种像素结构的俯视示意图。
图3为一种公知的薄膜晶体管的俯视示意图。
图4为本发明较佳实施例中一种像素结构的示意图。
图4A为沿图4中的B-B’线之剖面示意图。
图4B与图4C为沿图4中的C-C’线的剖面示意图。
图5为本发明较佳实施例中一种薄膜晶体管阵列基板的示意图。
图6为本发明较佳实施例中一种液晶显示面板的立体示意图。
主要元件标记说明
100、400、740a：薄膜晶体管
110、410：栅极
120、420：栅绝缘层
130、430：半导体层
130a、430a：通道层
130b、430b：欧姆接触层
140a、440a：源极
140b、440b：漏极
150、450：保护层
150a、450a：接触窗开口
160、460、710：基板
170、470、720：扫描线
180、480、730：数据线
190：区域
195：缺口
200、500、740b：像素电极
300、600、740：像素结构
432：主体部
434a：第一延伸部
434b：第二延伸部
490：光刻胶层
495：蚀刻工艺
700：薄膜晶体管阵列基板
800：彩色滤光基板
900：液晶层
1000：液晶显示面板
A、B、C、D：路径
A-A’、B-B’、C-C’：剖面线
L1、L2、ΔL：距离
w：宽度
Δw：宽度变化
+Y：第一方向
-Y：第二方向
具体实施方式
图4为本发明较佳实施例中一种像素结构的示意图。图4A为沿图4中的B-B’线之剖面示意图。图4B与图4C为沿图4中的C-C’线的剖面示意图。
请先共同参照图4与图4A，此像素结构600适于由基板460上的扫描线470与数据线480而驱动，此像素结构600包括薄膜晶体管400与像素电极500。而此薄膜晶体管400包括栅极410、第一介电层420、半导体层430、源极440a与漏极440b、以及第二介电层450。
栅极410与扫描线470电连接。第一介电层420覆盖栅极410与扫描线470。半导体层430设置于栅极410上方之第一介电层420上，其中半导体层430具有主体部432以及与主体部432连接的至少一个延伸部434a、434b。源极440a与漏极440b设置于半导体层430上，而源极440a与数据线480电连接，并且延伸部434a、434b自位于源极440a与漏极440b之间的主体部432边缘突出。第二介电层450覆盖源极440a与漏极440b，而第二介电层450中设置有至少一个接触窗开口450a，暴露出延伸部434a、434b与漏极440b。像素电极500与薄膜晶体管400的漏极440b电连接。
在一实施例中，可以利用扫描线470本身作为栅极410，而直接在扫描线470上制作薄膜晶体管400；然而，在另一实施例中，也可以另外制作栅极图案(图中未表示)，而在栅极图案上制作薄膜晶体管(图中未表示)，其中，栅极图案与扫描线470是彼此电连接。而栅极410与扫描线470是第一金属层(metal 1)。
而第一介电层420覆盖栅极410与扫描线470。第一介电层420的材质可以是氧化硅、氮化硅或氮氧化硅，并且，形成第一介电层420的方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。
半导体层430可以是由通道层430a与欧姆接触层430b所组成的膜层，而欧姆接触层430b位于通道层430a上。其中，通道层430a之材质可以是非晶硅(αSi)，而欧姆接触层430b之材质可以是经掺杂的非晶硅(n+αSi)。特别是，半导体层430例如是具有主体部432与至少一个延伸部434a、434b的图案，而延伸部434a、434b的延伸方向与扫描线470垂直，且延伸部434a、434b突出于扫描线470外。
更详细而言，如图4所示之两个延伸部包括第一延伸部434a与第二延伸部434b，其中，第一延伸部434a往垂直于扫描线470的第一方向+Y延伸，且第一延伸部434a突出扫描线470外。而第二延伸部434b往垂直于扫描线470的第二方向-Y延伸，且第二延伸部434b突出扫描线470外。关于设置延伸部的优点，将有后续说明。
源极440a与漏极440b是设置在半导体层430的主体部432上，而源极440a、漏极440b与数据线480是第二金属层(metal 2)。像素电极500与薄膜晶体管400的漏极440b电连接。在一实施例中，像素电极500的材质可以是透明导电材质，其例如是铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(Indium Zinc Oxide，IZO)。
以下将说明设置延伸部的优点。请参照图4与图4A，当扫描线470对薄膜晶体管400施予适当电压时，薄膜晶体管400会被开启，而使得数据线480施加在源极440a上的数据电压(data voltage)能够传递到像素电极500上。然而，由于半导体层430的外围具有未蚀刻完全的欧姆接触层430b，所以将使得施加在像素电极500上的数据电压无法维持稳定，而沿着路径C或路径D产生漏电流。
因此，本发明通过上述之延伸部434a、434b，再利用蚀刻工艺(etchingprecess)移除延伸部434a、434b末端或中间部分的欧姆接触层430b，如此，将可以减少薄膜晶体管400中所发生的漏电流现象。
请共同参照图4、图4B与图4C，在延伸部434a、434b的上方设置了至少一个接触窗开口450a。在一实施例中，接触窗开口450a暴露出延伸部434a、434b的末端，并且延伸部434a、434b的末端中的第一介电层420、半导体层430与第二介电层450是透过接触窗开口450a而移除。
在另一实施例中，接触窗开口450a暴露出延伸部434a、434b的中间部分(图中未表示)，并且延伸部434a、434b的中间部分中的第一介电层420、半导体层430与第二介电层450是透过接触窗开口450a而移除。
更详细而言，在一实施例中，可利用如图4B所示的光刻胶层490与蚀刻工艺495来移除部分第二介电层450而形成如图4C所示之接触窗开口450a，同时，也一并移除接触窗开口450a所暴露的欧姆接触层430b与通道层430a。因此，位于延伸部434a、434b的末端或中间的欧姆接触层430b就可以被完全移除。也就是说，由欧姆接触层430b所引起的沿着C路径与D路径的漏电流，即可以在设置有接触窗开口450a的位置而被阻断。如此一来，即使薄膜晶体管400的两侧或外围仍存在有欧姆接触层430b，也不会造成漏电流过大的情形。因此，此薄膜晶体管400能够有效地降低关闭电流(Ioff)，并提高开启/关闭电流比(Ion/Ioff)。
在一实施例中，蚀刻工艺495所使用的气体是选自于SF6、CH4的混合气体，其对于非晶硅/氮化硅(α-Si/SiNx)的蚀刻选择比是大于等于1∶3～1∶5。因此，蚀刻工艺495可以有效地移除欧姆接触层430b与通道层430a。
另外，由于延伸部434a、434b并不是设置在扫描线470或是数据线480上，所以，线路的负载电容并不会增加。并且，延伸部434a、434b的设置也不会影响到像素结构600的开口率，而使光线能够有效地穿透像素结构600。此外，利用形成接触窗开口450a而同时移除欧姆接触层430b的工艺也十分简单并不会增加额外的成本。
综上所述，本发明的像素结构600可以在不增加线路的负载电容和像素开口率的情况下，减少由欧姆接触层430b所造成之沿着路径C或路径D的漏电流现象。结果是，此像素结构600可以有效地降低其关闭电流(Ioff)与提高其开启/关闭电流比(Ion/Ioff)。
图5为本发明较佳实施例中一种薄膜晶体管阵列基板的示意图。请参照图5，此薄膜晶体管阵列基板700包括基板710、多条扫描线720与多条数据线730与多个像素结构740。其中，扫描线720与数据线730设置于基板710上。像素结构740与对应之扫描线720与数据线730电连接。
值得注意的是，每一像素结构740的各个构件与上述之像素结构600的各个构件相同，在此不予以重述。由于薄膜晶体管740a中的半导体层(图中未表示)具有延伸部(图中未表示)，并将延伸部末端或中间的欧姆接触层(图中未表示)在形成接触窗开口(图中未表示)时一并以蚀刻方式去除。所以，将可以有效地减少因为欧姆接触层未蚀刻完全而引起的漏电流现象，进而能有效地降低关闭电流(Ioff)提高其开启/关闭电流比(Ion/Ioff)。所以，像素电极740b上的数据电压可以维持稳定。
图6为本发明较佳实施例中一种液晶显示面板的立体示意图。此液晶显示面板1000包括上述之薄膜晶体管阵列基板700、彩色滤光基板800以及液晶层900，而液晶层900是位于薄膜晶体管阵列基板700与彩色滤光基板800之间。由于此液晶显示面板1000具有上述之开启/关闭电流比(Ion/Ioff)较高的薄膜晶体管阵列基板700，所以其将能够减少闪烁(flicker)和串影(cross talk)等显示不良的现象，并提高显示质量。
综上所述，本发明之像素结构、薄膜晶体管阵列基板与液晶显示面板具有下列优点：
(1)本发明之像素结构可以有效地减少由欧姆接触层所造成之漏电流现象。所以，可以降低关闭电流(Ioff)进而大幅度地提高像素结构的开启/关闭电流比(Ion/Ioff)。
(2)本发明利用光刻掩膜上的配置设计(layout of mask)即可以形成具有主体部与延伸部的半导体层。并利用形成接触窗开口的同时一并移除延伸部中的欧姆接触层。如此，即可降低漏电流现象。因此，本发明的工艺十分简单。
(3)将具有较高的开启/关闭电流比(Ion/Ioff)的像素结构应用在薄膜晶体管阵列基板与液晶显示面板中，将可以提高薄膜晶体管阵列基板的分辨率与垂直扫描频率，并减少液晶显示面板的闪烁和串影等显示不良的现象。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。
Claims (13)
1.一种像素结构，适于由基板上的扫描线与数据线而驱动，其特征是该像素结构包括：
薄膜晶体管，包括：
栅极，与该扫描线电连接；
第一介电层，覆盖该栅极与该扫描线；
半导体层，设置于该栅极上方之该第一介电层上，其中该半导体层具有主体部以及与该主体部连接的至少一个延伸部；
源极与漏极，设置于该半导体层上，该源极与该数据线电连接，并且该延伸部自位于该源极与该漏极之间的该主体部边缘突出；
第二介电层，覆盖该源极与该漏极，而该第二介电层中设置有至少一个接触窗开口，暴露出该延伸部和该漏极；以及
像素电极，与该薄膜晶体管的该漏极电连接。
2.根据权利要求1所述之像素结构，其特征是该接触窗开口暴露出该延伸部的末端，并且该延伸部的末端中的该第一介电层、该半导体层与该第二介电层是透过该接触窗开口而移除。
3.根据权利要求1所述之像素结构，其特征是该接触窗开口暴露出该延伸部的中间部分，并且该延伸部的中间部分中的该第一介电层、该半导体层与该第二介电层是透过该接触窗开口而移除。
4.根据权利要求1所述之像素结构，其特征是该延伸部的延伸方向与该扫描线垂直，且该延伸部突出于该扫描线外。
5.根据权利要求4所述之像素结构，其特征是该延伸部包括：
第一延伸部，往垂直于该扫描线的第一方向延伸，且该第一延伸部突出该扫描线外；以及
第二延伸部，往垂直于该扫描线的第二方向延伸，且该第二延伸部突出该扫描线外。
6.根据权利要求1所述之像素结构，其特征是该半导体层包括通道层与欧姆接触层，而该欧姆接触层位于该通道层上。
7.一种薄膜晶体管阵列基板，其特征是包括：
基板；
多条扫描线与多条数据线，设置于该基板上；
多个像素结构，其中该像素结构与对应之该扫描线与该数据线电连接，且每一像素结构包括：
薄膜晶体管，包括：
栅极，与该扫描线电连接；
第一介电层，覆盖该栅极与该扫描线；
半导体层，设置于该栅极上方之该第一介电层上，其中该半导体层具有主体部以及与该主体部连接的至少一个延伸部；
源极与漏极，设置于该半导体层上，该源极与该数据线电连接，并且该延伸部自位于该源极与该漏极之间的该主体部边缘突出；
第二介电层，覆盖该源极与该漏极，而该第二介电层中设置有至少一个接触窗开口，暴露出该延伸部和该漏极；以及
像素电极，与该薄膜晶体管的该漏极电连接。
8.根据权利要求7所述之薄膜晶体管阵列基板，其特征是该接触窗开口暴露出该延伸部的末端，并且该延伸部的末端中的该第一介电层、该半导体层与该第二介电层是透过该接触窗开口而移除。
9.根据权利要求7所述之薄膜晶体管阵列基板，其特征是该接触窗开口暴露出该延伸部的中间部分，并且该延伸部的中间部分中的该第一介电层、该半导体层与该第二介电层是透过该接触窗开口而移除。
10.根据权利要求7所述之薄膜晶体管阵列基板，其特征是该延伸部的延伸方向与该扫描线垂直，且该延伸部突出于该扫描线外。
11.根据权利要求10所述之薄膜晶体管阵列基板，其特征是该延伸部包括：
第一延伸部，往垂直于该扫描线的第一方向延伸，且该第一延伸部突出该扫描线外；以及
第二延伸部，往垂直于该扫描线的第二方向延伸，且该第二延伸部突出该扫描线外。
12.根据权利要求7所述之薄膜晶体管阵列基板，其特征是该半导体层包括通道层与欧姆接触层，而该欧姆接触层位于该通道层上。
13.一种液晶显示面板，其特征是包括：
根据权利要求7所述之薄膜晶体管阵列基板；
彩色滤光基板；以及
液晶层，位于该薄膜晶体管阵列基板与该彩色滤光基板之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100667612A CN100557804C (zh) | 2006-04-11 | 2006-04-11 | 像素结构、薄膜晶体管阵列基板以及液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100667612A CN100557804C (zh) | 2006-04-11 | 2006-04-11 | 像素结构、薄膜晶体管阵列基板以及液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101055879A true CN101055879A (zh) | 2007-10-17 |
| CN100557804C CN100557804C (zh) | 2009-11-04 |
Family
ID=38795606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100667612A Expired - Fee Related CN100557804C (zh) | 2006-04-11 | 2006-04-11 | 像素结构、薄膜晶体管阵列基板以及液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100557804C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483179B (zh) * | 2008-01-11 | 2010-12-08 | 胜华科技股份有限公司 | 薄膜晶体管阵列基板 |
| CN103915509A (zh) * | 2014-03-25 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| CN114442391A (zh) * | 2022-02-17 | 2022-05-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241192A (en) * | 1992-04-02 | 1993-08-31 | General Electric Company | Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby |
| KR100382955B1 (ko) * | 2000-10-10 | 2003-05-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| CN1280667C (zh) * | 2003-01-24 | 2006-10-18 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器及其制造方法 |
| WO2005093506A1 (fr) * | 2004-03-29 | 2005-10-06 | Quanta Display Inc. | Structure de pixels et son procede de fabrication |
-
2006
- 2006-04-11 CN CNB2006100667612A patent/CN100557804C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483179B (zh) * | 2008-01-11 | 2010-12-08 | 胜华科技股份有限公司 | 薄膜晶体管阵列基板 |
| CN103915509A (zh) * | 2014-03-25 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| US9590055B2 (en) | 2014-03-25 | 2017-03-07 | Boe Technology Group Co., Ltd. | Thin film transistor, method for manufacturing the same, array substrate, and display device |
| CN103915509B (zh) * | 2014-03-25 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| CN114442391A (zh) * | 2022-02-17 | 2022-05-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN114442391B (zh) * | 2022-02-17 | 2024-02-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| US12132055B2 (en) | 2022-02-17 | 2024-10-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100557804C (zh) | 2009-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1137519C (zh) | 显示器件 | |
| CN1311056C (zh) | 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法 | |
| CN1244162C (zh) | 沟道蚀刻薄膜晶体管 | |
| CN1508612A (zh) | 薄膜晶体管阵列面板及包括该面板的液晶显示器 | |
| JP5336005B2 (ja) | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 | |
| CN1632677A (zh) | 制造平板显示器的方法 | |
| CN1897269A (zh) | 布线结构、布线形成方法、薄膜晶体管基板及其制造方法 | |
| CN1577025A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1773356A (zh) | 液晶显示装置及其制造方法 | |
| CN1503042A (zh) | Tft阵列电路板及其制造方法 | |
| CN1801479A (zh) | 制造包括塑料基板的柔性薄膜晶体管阵列板的方法 | |
| CN1491442A (zh) | 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板 | |
| CN1991470A (zh) | 液晶显示装置的阵列基板及其制造方法 | |
| CN1897270A (zh) | 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法 | |
| CN1489217A (zh) | 薄膜晶体管阵列面板 | |
| CN1627166A (zh) | 薄膜晶体管阵列面板 | |
| CN1577018A (zh) | 电路阵列基板及其制造方法 | |
| CN1401135A (zh) | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 | |
| CN1991456A (zh) | 液晶显示器及其制造方法 | |
| CN1627168A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1886770A (zh) | 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法 | |
| CN1580917A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN101060130A (zh) | 有源式有机发光二极管显示装置及其制造方法 | |
| CN1893092A (zh) | 薄膜晶体管衬底及其制造方法 | |
| CN1752830A (zh) | 液晶面板的像素结构及其制造方法与驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091104 Termination date: 20200411 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |