[go: up one dir, main page]

WO2010064340A1 - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
WO2010064340A1
WO2010064340A1 PCT/JP2009/003004 JP2009003004W WO2010064340A1 WO 2010064340 A1 WO2010064340 A1 WO 2010064340A1 JP 2009003004 W JP2009003004 W JP 2009003004W WO 2010064340 A1 WO2010064340 A1 WO 2010064340A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
variable resistance
layer
memory cell
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/003004
Other languages
English (en)
French (fr)
Inventor
三河巧
川島良男
姫野敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to US13/132,544 priority Critical patent/US8426836B2/en
Priority to CN200980148572.1A priority patent/CN102239557B/zh
Priority to JP2010541190A priority patent/JP4897089B2/ja
Publication of WO2010064340A1 publication Critical patent/WO2010064340A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a variable resistance nonvolatile memory device having a variable resistance element in which a resistance value stably held by application of a voltage pulse is changed.
  • the resistance change element is an element that has a property that the resistance value reversibly changes by an electrical signal, and that can store information corresponding to the resistance value in a nonvolatile manner.
  • a cross-point type nonvolatile memory element has been proposed as an example of a large-capacity nonvolatile memory equipped with this variable resistance element.
  • An element having a configuration using a resistance change film as a storage unit and a diode element as a switching element is disclosed (for example, see Patent Document 1).
  • FIG. 14A and 14 (b) show a nonvolatile memory device 50 equipped with a conventional variable resistance element.
  • FIG. 14A is a perspective view of a cross-point memory cell array composed of bit lines and word lines and memory cells formed at respective intersections thereof, and FIG. 14B is a memory along the bit line direction.
  • a sectional view of the cell 280 and the bit line 210 and the word line 220 is shown.
  • a resistance change element 260 is formed by sandwiching a resistance change layer 230 that stores information due to a change in electrical resistance due to electrical stress, between the upper electrode 240 and the lower electrode 250.
  • a two-terminal non-linear element 270 having non-linear current / voltage characteristics capable of flowing a current in both directions is formed above the resistance change element 260.
  • the memory cell 280 is formed by a series circuit of the resistance change element 260 and the non-linear element 270.
  • the non-linear element 270 is a two-terminal element having non-linear current / voltage characteristics, such as a diode, in which the current change with respect to the voltage change is not constant.
  • the bit line 210 serving as the upper wiring is electrically connected to the nonlinear element 270
  • the word line 220 serving as the lower wiring is electrically connected to the lower electrode 250 of the resistance change element 260.
  • the nonlinear element 270 uses a varistor (ZnO, SrTiO 3, etc.) having a nonlinear current / voltage characteristic that is symmetrical in both directions because current flows in both directions when the memory cell 280 is rewritten.
  • a current density required for rewriting the variable resistance element 260, a current of 30 kA / cm 2 or more can be passed, and a large capacity can be realized.
  • the upper electrode 240, the resistance change layer 230, the lower electrode 250, and the non-linear element 270 are simultaneously patterned in the direction along the bit line 210 when the bit line 210 is processed, thereby processing the word line 220.
  • patterning is performed simultaneously in the direction along the word line.
  • Memory cells 280 are formed only at the intersections by so-called double patterning. In this manufacturing method, the target film to be patterned becomes thick, and a plurality of element films made of different materials are formed at the same time. Therefore, patterning by etching is difficult, and the structure is suitable for miniaturization. There wasn't.
  • the present invention solves the above problems and proposes a structure in which a resistance change element is embedded in a hole structure suitable for miniaturization.
  • the first resistance change layer having a high oxygen content is connected to the first electrode, and the second resistance change layer having a low oxygen content is disposed on the bottom of the memory cell hole.
  • the resistance change can be surely performed in the interface region of the first electrode, and stable memory characteristics can be obtained.
  • the second electrode of the resistance change element as an electrode of a diode element serving as a switching element, in addition to the resistance change element arranged at the bottom of the memory cell hole, the diode element is also embedded above the memory cell hole. You can also.
  • an object of the present invention is to provide a variable resistance nonvolatile memory device that stably changes its resistance at a low voltage and is suitable for miniaturization, and a manufacturing method thereof.
  • a first variable resistance nonvolatile memory device is formed on a substrate, a first electrode formed on the substrate, and on the substrate and the first electrode.
  • An interlayer insulating layer formed on the first electrode; a memory cell hole formed in the interlayer insulating layer on the first electrode; and a first electrode formed at least at a bottom of the memory cell hole and connected to the first electrode.
  • the first resistance change layer and the second resistance change layer are made of the same kind of metal oxide, and the oxygen content of the first resistance change layer is second. It is characterized by being higher than the oxygen content of the resistance change layer.
  • variable resistance element can be embedded in a hole structure suitable for miniaturization, so that a variable resistance nonvolatile memory device suitable for large capacity and high integration can be realized.
  • first resistance change layer having a high oxygen content to the bottom of the memory cell hole and connecting the first resistance change layer having a low oxygen content to the top of the memory cell hole, A resistance change can be surely performed in the interface region of the first electrode, and a stable memory characteristic can be obtained because the polarity of the resistance change is always stable. This is because the mechanism of resistance change operation is dominated by oxygen oxidation / reduction in the vicinity of the electrode interface and preferentially operates at an interface rich in oxygen that can contribute to oxidation / reduction.
  • the second variable resistance nonvolatile memory device includes a substrate, a first electrode formed on the substrate, an interlayer insulating layer formed on the substrate and the first electrode, A memory cell hole formed in the interlayer insulating layer on the first electrode, a first variable resistance layer formed at least at the bottom of the memory cell hole and connected to the first electrode, A second variable resistance layer formed inside the memory cell hole and formed on the first variable resistance layer; and formed inside the memory cell hole and formed on the second variable resistance layer.
  • the oxygen content of the first resistance change layer is the second resistance. It is higher than the oxygen content of the change layer.
  • variable resistance element can be embedded in a hole structure suitable for miniaturization, so that a variable resistance nonvolatile memory device suitable for large capacity and high integration can be realized.
  • first resistance change layer having a high oxygen content to the bottom of the memory cell hole and connecting the first resistance change layer having a low oxygen content to the top of the memory cell hole
  • a resistance change can be surely performed in the interface region of the first electrode, and a stable memory characteristic can be obtained because the polarity of the resistance change is always stable.
  • the thickness of the second variable resistance layer can be reduced, and the electric field in the first and second variable resistance layers becomes stronger. Operation at a low voltage can be made possible. It is also possible to select a conductive material that can be easily embedded in the second electrode and a low resistivity conductive material for the third electrode in order to suppress an increase in wiring resistance.
  • a third variable resistance nonvolatile memory device includes a substrate, a first electrode formed on the substrate, an interlayer insulating layer formed on the substrate and the first electrode, A memory cell hole formed in the interlayer insulating layer on the first electrode, a first variable resistance layer formed at least at the bottom of the memory cell hole and connected to the first electrode, A second variable resistance layer formed inside the memory cell hole and formed on the first variable resistance layer; and formed inside the memory cell hole and formed on the second variable resistance layer.
  • the variable resistance layer, the second resistance variable layer is made of a metal oxide of the same kind, the oxygen content of the first variable resistance layer being higher than the oxygen content of the second variable resistance layer.
  • a bidirectional diode composed of a semiconductor layer or an insulator layer sandwiched between the second electrode and the third electrode. It can be formed above the memory cell hole. Therefore, a variable resistance nonvolatile memory device capable of large capacity and high integration can be realized without providing a switching element such as a transistor.
  • a resistance change can be surely performed in the interface region of the first electrode, and a stable memory characteristic can be obtained because the polarity of the resistance change is always stable.
  • the contact area between the third electrode and the semiconductor layer or the insulator layer is larger than the contact area between the second electrode and the semiconductor layer or the insulator layer.
  • the electric lines of force spread to the periphery of the electrode, and the current driving capability can be increased. As described above, it is possible to sufficiently secure a current necessary for causing the resistance change stably.
  • the first variable resistance layer includes a sidewall of the memory cell hole in addition to the bottom of the memory cell hole. It is also formed in at least a part of
  • the variable resistance layer can be formed by sputtering, CVD, or the like, which is advantageous in terms of manufacturing method.
  • the first resistance change layer and the second resistance change layer may be made of an oxygen-deficient transition metal oxide.
  • the first variable resistance layer and the second variable resistance layer may be made of a transition metal oxide of tantalum or hafnium. With such a configuration, in addition to high-speed operation, reversibly stable rewriting characteristics and good resistance retention characteristics are provided.
  • tantalum oxide when tantalum oxide is used, it can be manufactured by a manufacturing process having high affinity with a normal Si semiconductor process.
  • the first electrode and the second electrode are formed of materials made of different elements
  • the standard electrode potential V1 of the first electrode, the standard electrode potential V2 of the second electrode, and the standard electrode potential Vt of the first and second resistance oxide layers satisfy Vt ⁇ V1 and V2 ⁇ V1.
  • a configuration is preferable. With this configuration, the variable region of the variable resistance layer can be fixed to the interface with the first electrode having a higher standard electrode potential V1, which is lower than the standard electrode potential V1 of the first electrode. A malfunction at the interface with the second electrode having the standard electrode potential V2 can be suppressed. That is, a resistance change type nonvolatile memory device that performs a resistance change operation more stably can be realized because the polarity of resistance change is always stable.
  • the first electrode is composed of any metal of Pt, Ir, Pd, or Cu, or a combination and alloy of these metals
  • the second electrode is any of TaN, TiN, and W. It is good also as composition which consists of.
  • Pt, Cu and the like have a manufacturing method by a damascene process by plating and CMP, and are highly practical.
  • the standard electrode potential of TaN (0.48 eV), TiN (0.55 eV), and W ( ⁇ 0.12 eV) can be set relatively low depending on the combination with the first electrode. It is desirable as an electrode candidate.
  • these electrodes are desirable as the second electrodes from the fact that their characteristics have been confirmed as the electrodes of the MSM or MIM diode.
  • the semiconductor layer is preferably formed of nitrogen-deficient silicon nitride. By reducing the amount of deficiency of nitrogen, a larger current flows and current can flow in both directions, which is suitable as a switching element.
  • the plurality of first electrodes are formed in a stripe shape parallel to each other, and the plurality of third electrodes are formed in a stripe shape parallel to each other.
  • the first electrode and the third electrode may be formed so as to intersect each other on the memory cell hole.
  • the first variable resistance nonvolatile memory device manufacturing method of the present invention includes a step of forming a first electrode on a substrate, a step of forming an interlayer insulating layer on the substrate and the first electrode, Forming a memory cell hole at a predetermined position on the first electrode in the interlayer insulating layer; and embedding a first variable resistance layer so as to be connected to the first electrode at least at the bottom of the memory cell hole Forming a second variable resistance layer on the first variable resistance layer inside the memory cell hole; and covering the second variable resistance layer on the interlayer insulating layer
  • variable resistance element By adopting such a manufacturing method, the variable resistance element can be embedded in a hole structure suitable for miniaturization, so that a variable resistance nonvolatile memory device suitable for large capacity and high integration can be manufactured. .
  • first resistance change layer having a high oxygen content to the bottom of the memory cell hole and connecting the first resistance change layer having a low oxygen content to the top of the memory cell hole, A resistance change can be surely performed in the interface region of the first electrode, and a stable memory characteristic can be obtained because the polarity of the resistance change is always stable.
  • the second variable resistance nonvolatile memory device manufacturing method of the present invention includes a step of forming a first electrode on a substrate, a step of forming an interlayer insulating layer on the substrate and the first electrode, Forming a memory cell hole at a predetermined position on the first electrode in the interlayer insulating layer; and embedding a first variable resistance layer so as to be connected to the first electrode at least at the bottom of the memory cell hole Forming a second variable resistance layer on the first variable resistance layer inside the memory cell hole; and on the second variable resistance layer inside the memory cell hole.
  • the change layer is made of the same metal oxide, and the first layer Oxygen content of the anti-change layer being higher than the oxygen content of the second variable resistance layer.
  • variable resistance element By adopting such a manufacturing method, the variable resistance element can be embedded in a hole structure suitable for miniaturization, and a variable resistance nonvolatile memory device suitable for large capacity and high integration can be manufactured. Further, the resistance change can be surely performed in the interface region of the first electrode, and the polarity of the resistance change is always stable, so that stable memory characteristics can be obtained. Furthermore, by embedding the second electrode in the memory cell hole, the thickness of the second variable resistance layer can be reduced, and the electric field in the first and second variable resistance layers becomes stronger. Operation at a low voltage can be made possible. It is also possible to select a conductive material that can be easily embedded in the second electrode and a low resistivity conductive material for the third electrode in order to suppress an increase in wiring resistance.
  • the third variable resistance nonvolatile memory device manufacturing method of the present invention includes a step of forming a first electrode on a substrate, a step of forming an interlayer insulating layer on the substrate and the first electrode, Forming a memory cell hole at a predetermined position on the first electrode in the interlayer insulating layer; and embedding a first variable resistance layer so as to be connected to the first electrode at least at the bottom of the memory cell hole Forming a second variable resistance layer on the first variable resistance layer inside the memory cell hole; and on the second variable resistance layer inside the memory cell hole.
  • Forming a second electrode covering the second electrode; forming a semiconductor layer or insulator layer on the interlayer insulating layer; and at least the semiconductor layer or insulation on the second electrode
  • the body layer is covered and the third A step of forming an electrode, wherein the first variable resistance layer and the second variable resistance layer are made of the same kind of metal oxide, and the oxygen content of the first variable resistance layer is the second variable resistance layer. It is characterized by being higher than the oxygen content of.
  • a bidirectional diode composed of a semiconductor layer sandwiched between the second electrode and the third electrode is formed in the memory cell hole. It can be formed on the top. Therefore, a variable resistance nonvolatile memory device capable of large capacity and high integration can be realized without providing a switching element such as a transistor. Further, the resistance change can be surely performed in the interface region of the first electrode, and the polarity of the resistance change is always stable, so that stable memory characteristics can be obtained. Furthermore, in the structure of the diode element described above, the contact area between the third electrode and the semiconductor layer or the insulator layer is larger than the contact area between the second electrode and the semiconductor layer or the insulator layer. The electric lines of force spread to the periphery of the electrode, and the current driving capability can be increased. As described above, it is possible to sufficiently secure a current necessary for causing the resistance change stably.
  • the first variable resistance layer includes at least one side wall of the memory cell hole in addition to the bottom of the memory cell hole. It is good also as forming in a part.
  • variable resistance layer can be formed by highly practical sputtering, CVD, or the like, variation in film thickness can be reduced, and there is an advantage in the manufacturing method.
  • a variable resistance nonvolatile memory device includes a variable resistance element embedded in a hole structure suitable for miniaturization, connected to a first electrode, and a first variable resistance layer having a high oxygen content is connected to a memory cell.
  • a first variable resistance layer having a high oxygen content is connected to a memory cell.
  • FIG. 1 is a cross-sectional view showing a configuration example of a variable resistance nonvolatile memory device according to Embodiment 1 of the present invention.
  • 2 (a) to 2 (d) are cross-sectional views illustrating a method of manufacturing the main part of the variable resistance nonvolatile memory device according to Embodiment 1 of the present invention.
  • FIG. 3A to FIG. 3C are cross-sectional views showing a method for manufacturing the main part of the variable resistance nonvolatile memory device according to Embodiment 1 of the present invention.
  • FIG. 4 is a cross-sectional view showing a configuration example of the variable resistance nonvolatile memory device according to Embodiment 2 of the present invention.
  • FIG. 5A is a diagram showing a variable resistance element having a simple structure
  • FIG. 5B is a graph showing current-voltage characteristics of the element, and FIG. It is the graph which showed the characteristic.
  • 6 (a) to 6 (d) are cross-sectional views illustrating a method of manufacturing the main part of the variable resistance nonvolatile memory device according to the second embodiment of the present invention.
  • 7 (a) to 7 (c) are cross-sectional views illustrating a method of manufacturing the main part of the variable resistance nonvolatile memory device according to the second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view showing a configuration example of the variable resistance nonvolatile memory device according to Embodiment 3 of the present invention.
  • FIG. 9 (a) to 9 (d) are cross-sectional views illustrating a method of manufacturing the main part of the variable resistance nonvolatile memory device according to Embodiment 3 of the present invention.
  • FIG. 10A and FIG. 10B are cross-sectional views showing a configuration example of the variable resistance nonvolatile memory device according to Embodiment 4 of the present invention.
  • FIG. 11 is a plan view showing a configuration example of a variable resistance nonvolatile memory device according to Embodiment 4 of the present invention.
  • 12 (a) to 12 (d) are cross-sectional views illustrating a method of manufacturing the main part of the variable resistance nonvolatile memory device according to Embodiment 4 of the present invention.
  • FIG. 13 (a) to 13 (c) are cross-sectional views illustrating a method for manufacturing the main part of the variable resistance nonvolatile memory device according to Embodiment 4 of the present invention.
  • FIG. 14A and FIG. 14B are cross-sectional views of a conventional general nonvolatile memory device.
  • FIG. 1 is a cross-sectional view showing a configuration example of a variable resistance nonvolatile memory device 10 according to Embodiment 1 of the present invention.
  • the variable resistance nonvolatile memory device 10 according to the first embodiment is formed by covering a substrate 100 on which a first electrode 101 is formed and the first electrode 101 on the substrate 100. Further, it has an interlayer insulating layer 102 made of a silicon oxide film (150 to 500 nm), a memory cell hole 103 formed through the interlayer insulating layer 102, and a contact hole 106 (both 50 to 300 nm ⁇ ).
  • the first resistance change layer 104a (1 to 10 nm) is in contact with the first electrode 101 at the bottom of the memory cell hole 103, and the second resistance change layer 104b (150 to 500 nm) is above the first resistance change layer 104a.
  • the memory cell hole 103 is filled with both.
  • the contact hole 106 is filled with a conductive plug 107 containing tungsten as a main component, and the first electrode 101, the conductive plug 107, and the lead-out wiring 108 are electrically connected.
  • a second electrode 105 is formed on the interlayer insulating layer 102 so as to cover the second variable resistance layer 104b formed in the memory cell hole 103, and is connected to the conductive plug 107 formed in the contact hole 106.
  • the lead wiring 108 is formed.
  • the variable resistance element includes a first electrode 101, a first variable resistance layer 104 a, a second variable resistance layer 104 b, and a second electrode 105.
  • the resistance change layer 104 of the resistance change element is made of a transition metal oxide made of oxygen-deficient tantalum oxide or a transition metal oxide made of oxygen-deficient hafnium oxide.
  • the oxygen-deficient transition metal oxide refers to a state in which the composition x of oxygen O is stoichiometrically stable when the transition metal oxide is represented by M and the transition metal oxide is represented by MOx. Is an oxide having a small composition.
  • the oxygen-deficient tantalum oxide and the oxygen-deficient hafnium oxide are laminated in two layers of a high-concentration oxygen-containing layer and a low-concentration oxygen-containing layer.
  • Japanese Patent Application No. 2008-535819 is described in detail in Japanese Patent Application No. 2008-180946.
  • the oxygen content of the first resistance change layer (high concentration oxygen containing layer) 104a is 65 to 80 atm%
  • the oxygen content of the second resistance change layer (low concentration oxygen containing layer) 104b is 50 to 65 atm%. This is because the oxygen content in the vicinity of the first electrode 101 is designed to be high so that a resistance change due to oxidation / reduction at the first electrode interface is easily developed. As a result, good memory cell characteristics capable of low voltage driving can be obtained.
  • Platinum was used for the first electrode 101 serving as the lower electrode of the resistance change element, and tantalum nitride was used for the second electrode 105 serving as the upper electrode.
  • the standard electrode potential V1 of platinum is 1.188 eV and the standard electrode potential V2 of tantalum nitride is 0.48 eV.
  • the standard electrode potential is one index of the ease of oxidation. If this value is large, it means that it is difficult to oxidize, and if it is small, it means that it is easily oxidized.
  • the first electrode since the first electrode is also required to have a function as a wiring (low resistivity), the first electrode may have a laminated structure of copper in the lower layer and platinum in the upper layer. Further, a part of the first electrode 101 may be formed at the bottom in the memory cell hole 103.
  • FIGS. 3 (a) to 3 (c) are cross-sectional views illustrating a method of manufacturing the main part of the variable resistance nonvolatile memory device 10 according to the first embodiment. The manufacturing method is demonstrated using these.
  • a first electrode 101 made of platinum is formed on a substrate 100 on which transistors, lower layer wirings, and the like are formed using a desired mask.
  • the first electrode 101 is covered and an interlayer insulating layer 102 made of a silicon oxide film is formed on the entire surface.
  • An opening (memory cell hole) connected to the electrode 101 is formed.
  • metal here, tantalum is used
  • This metal was oxidized in an oxygen atmosphere (400 to 450 ° C.) to form a first variable resistance layer 104a made of tantalum oxide. Since it is completely oxidized, its oxygen content is about 72 atm%, which is close to the stoichiometry (stoichiometric composition) of Ta 2 O 5 .
  • efficient thermal oxidation was used in order to completely oxidize the metal to the metal oxide.
  • a tantalum oxide of the second resistance change layer 104b having an oxygen content lower than that of the first resistance change layer 104a is formed in the memory cell hole.
  • the tantalum target is formed by so-called reactive sputtering, in which sputtering is performed in an argon and oxygen gas atmosphere. Its oxygen content is around 65 atm%. Film formation is performed by sputtering until the inside of the memory cell hole 103 is completely filled, and then unnecessary tantalum oxide on the interlayer insulating layer 102 is removed by CMP, so that the second variable resistance layer is formed only in the memory cell hole 103. 104b is formed.
  • hafnium oxide can be formed by reactive sputtering in which a hafnium target is sputtered in an argon and oxygen gas atmosphere.
  • the variable resistance layer is deposited on the entire wafer surface including the inside of the memory cell hole. Thereafter, patterning of the variable resistance layer is completed simply by removing the unnecessary variable resistance layer outside the memory cell hole by CMP. Therefore, since an etching step is not required, the resistance change layer can be formed by avoiding in principle etching that may cause a reaction with an etching gas, damage due to oxygen reduction, or damage due to charging.
  • an opening (contact hole) that penetrates the interlayer insulating layer 102 and is connected to the first electrode 101 is formed.
  • an adhesion layer (upper layer titanium nitride / lower layer titanium; not shown) is formed on the entire bottom and side surfaces in the contact hole by sputtering, and then tungsten is further formed by CVD. The film is formed. Thereafter, unnecessary tungsten or the like on the interlayer insulating layer 102 is removed by CMP, and a conductive plug 107 is formed only in the contact hole 106.
  • the second electrode 105 covering the second resistance change layer 104b in the memory cell hole 103 is formed on the interlayer insulating layer 102, and the contact hole 106 is also covered.
  • the lead wiring 108 connected to the conductive plug 107 is patterned with a desired mask.
  • the resistance change element includes the first electrode 101, the first resistance change layer 104a, the second resistance change layer 104b, and the second electrode 105. It is possible to realize a variable resistance nonvolatile memory device that is a hole-embedded type that is suitable for fabrication and that stably performs a variable resistance operation.
  • FIG. 4 is a cross-sectional view showing a configuration example of the variable resistance nonvolatile memory device 20 according to the second embodiment of the present invention.
  • the difference from the nonvolatile memory device 20 of the first embodiment is that the first variable resistance layer 104 a of the variable resistance element is formed not only on the bottom of the memory cell hole 103 but also on the side wall.
  • the first resistance change layer 104a is formed in a ring shape along the inner wall of the memory cell hole 103, and the second resistance change layer 104b is further formed inside thereof.
  • the first resistance change layer 104a Since the first resistance change layer 104a has a high oxygen content and is relatively high in resistance compared to the second resistance change layer 104b, the first resistance change layer 104a passes through the first resistance change layer 104a formed on the side wall portion of the memory cell hole 103. Therefore, almost no cell current flows. Since the cell current concentrates on the second resistance change layer 104b formed on the inner side thereof and has a relatively low resistance, the current flows, so that the resistance change can be caused more stably at the bottom near the center of the memory cell hole. it can. Since the area through which the current flows is also small, there is an effect of reducing cell current and power consumption.
  • variable resistance layer can be formed by sputtering, CVD, or the like, which is advantageous in terms of manufacturing method.
  • representative examples of other components of the resistance change type nonvolatile memory device 20 are the same as those of the resistance change type nonvolatile memory device 10, and thus the description thereof is omitted.
  • variable resistance layer 104 the characteristics of a single variable resistance element when tantalum oxide (film thickness is about 50 nm) is used as the variable resistance layer 104 will be described.
  • FIG. 5A is a configuration diagram of a resistance change element having a simple structure evaluated this time
  • FIG. 5B is a graph showing a current-voltage characteristic of the resistance change element
  • FIG. 5C is a resistance change due to an electric pulse of the resistance change element. It is the graph which showed.
  • a first variable resistance layer 104a having a high oxygen content and a second variable resistance layer 104b having a low oxygen content are formed in this order on the first electrode 105.
  • a second electrode 105 is formed thereon.
  • FIG. 5B when a positive potential is applied to the first electrode 101 (a positive voltage is applied to the first electrode 101 when the potential of the second electrode 105 is used as a reference).
  • the resistance change start voltage at this time is about + 0.9V.
  • the point C Changes from a high resistance state to a low resistance state.
  • the resistance change start voltage at this time is about -0.7V.
  • the pulse width is 100 nsec between the first electrode 101 and the second electrode 105, and +1.5 V and ⁇ 1 are applied to the first electrode 101 with the second electrode 105 as a reference. It is a measurement result of resistance when electrical pulses having a voltage of 2 V are alternately applied. In this case, by applying an electric pulse with a voltage of +1.5 V, the resistance value becomes about 1200 to 1500 ⁇ , and when an electric pulse with a voltage of ⁇ 1.2 V is applied, it becomes about 150 ⁇ , and the resistance change is about one digit. You can see that
  • FIGS. 7 (a) to 7 (c) are cross-sectional views showing a method for manufacturing the main part of the variable resistance nonvolatile memory device 20 according to the second embodiment. The manufacturing method is demonstrated using these.
  • a first electrode 101 made of platinum is formed on a substrate 100 on which transistors, lower layer wirings, and the like are formed using a desired mask.
  • the first electrode 101 is covered and an interlayer insulating layer 102 made of a silicon oxide film is formed on the entire surface.
  • An opening (memory cell hole) connected to the electrode 101 is formed.
  • a tantalum target is sputtered in an argon and oxygen gas atmosphere, so-called reactive sputtering, so that tantalum oxidation is performed on the bottom and side walls of the memory cell hole 103 and the interlayer insulating layer 102.
  • a film was formed.
  • unnecessary tantalum oxide on the interlayer insulating layer 102 is removed by CMP, and the first variable resistance layer 104 a is formed only on the bottom and side walls in the memory cell hole 103.
  • the oxygen content can be increased by increasing the oxygen flow rate during film formation.
  • the oxygen content is about 72 atm% under the conditions of argon 34 sccm, oxygen 24 sccm, and power 1.6 kW. 1 resistance change layer 104a was formed.
  • the second resistance having a lower oxygen content than the first resistance change layer 104a is formed inside the memory cell hole having the first resistance change layer 104a formed on the surface.
  • a tantalum oxide of the change layer 104b is formed. This formation was performed by reactive sputtering in the same manner as the formation of the first variable resistance layer 104a.
  • a film is formed by sputtering until the inside of the memory cell hole 103 is completely filled, and then unnecessary tantalum oxide on the interlayer insulating layer 102 is removed by CMP, and the second variable resistance layer is formed only in the memory cell hole 103.
  • 104b is formed.
  • the second variable resistance layer 104b having an oxygen content of about 65 atm% was formed under the conditions of argon 34 sccm, oxygen 20.5 sccm, and power 1.6 kW.
  • the memory cell hole has already been patterned. Therefore, when the variable resistance layer is formed, the variable resistance layer is deposited on the entire wafer surface including the inside of the memory cell hole. Thereafter, patterning of the variable resistance layer is completed simply by removing the unnecessary variable resistance layer outside the memory cell hole by CMP. Therefore, since an etching step is not required, the resistance change layer can be formed by avoiding in principle etching that may cause a reaction with an etching gas, damage due to oxygen reduction, or damage due to charging.
  • an opening (contact hole) that penetrates the interlayer insulating layer 102 and is connected to the first electrode 101 is formed.
  • an adhesion layer (upper layer titanium nitride / lower layer titanium; not shown) is formed on the entire bottom and side surfaces in the contact hole by sputtering, and then tungsten is further formed by CVD. Thereafter, unnecessary tungsten or the like on the interlayer insulating layer 102 is removed by CMP, and a conductive plug 107 is formed only in the contact hole 106.
  • the second electrode 105 covering the first resistance change layer 104 a and the second resistance change layer 104 b in the memory cell hole 103 is formed on the interlayer insulating layer 102. Further, the lead wiring 108 connected to the conductive plug 107 in the contact hole 106 is patterned with a desired mask.
  • the resistance change element includes the first electrode 101, the first resistance change layer 104a, the second resistance change layer 104b, and the second electrode 105. It is possible to realize a variable resistance nonvolatile memory device that is a hole-embedded type that is suitable for fabrication and that stably performs a variable resistance operation.
  • FIG. 8 is a cross-sectional view showing a configuration example of the variable resistance nonvolatile memory device 30 according to Embodiment 3 of the present invention.
  • the difference from the nonvolatile memory device 20 of Embodiment 2 is that the second electrode 105 is embedded above the memory cell hole 103. Furthermore, a third electrode 109 is formed in connection with the second electrode 105.
  • the thickness of the second variable resistance layer 104b can be reduced by the amount (20 to 100 nm) in which the second electrode 105 is embedded in the memory cell hole. Accordingly, the electric field in the first variable resistance layer 104a and the second variable resistance layer 104b is strengthened, so that operation at a lower voltage can be performed.
  • tantalum nitride is used for the second electrode 105 because it is easy to embed and the standard electrode potential is relatively small.
  • a conductive material containing aluminum as a main component is used for the third electrode.
  • a conductive material containing copper as a main component may be used by a damascene process.
  • the second electrode 105 and the third electrode 109 can be selected for each application.
  • representative examples of the other components of the variable resistance nonvolatile memory device 30 are the same as those of the variable resistance nonvolatile memory device 10 described in the first embodiment, and thus description thereof is omitted.
  • FIGS. 9A to 9D are cross-sectional views illustrating a method for manufacturing the main part of the variable resistance nonvolatile memory device 30 according to the third embodiment. The manufacturing method is demonstrated using these. Note that the manufacturing method in the process before FIG. 9A is the same as that in FIGS.
  • the first variable resistance layer 104a formed on the bottom and side walls in the memory cell hole 103 and the second embedded buried in the first resistance change layer 104a.
  • Etchback is performed on the base having the variable resistance layer 104 b under the condition that the first variable resistance layer 104 a and the second variable resistance layer 104 b are selectively etched as compared with the interlayer insulating layer 102.
  • the recess 110 is formed in the memory cell hole 103.
  • the depth of the recess is about 20 to 100 nm.
  • the recess 110 is formed by using etch back.
  • the CMP may be further over-polished to form the recess.
  • the interlayer insulating layer 102 has a laminated structure and a silicon nitride film which is difficult to be polished by CMP is disposed on the upper layer side. This is because the silicon nitride film is not easily polished under the condition that the first resistance change layer 104a and the second resistance change layer 104b made of metal oxide are polished, and the recess 110 is likely to be generated.
  • tantalum nitride As shown in FIG. 9B, after forming the tantalum nitride over the entire surface covering the recess 110 of the memory cell hole 103, unnecessary tantalum nitride on the interlayer insulating layer 102 is removed by CMP.
  • the second electrode 105 made of tantalum nitride is formed only in the memory cell hole 103.
  • the tantalum nitride was formed by so-called reactive sputtering, in which a tantalum target was sputtered in an argon and nitrogen gas atmosphere.
  • a contact hole 106 that penetrates the interlayer insulating layer 102 and is connected to the first electrode 101 is formed.
  • an adhesion layer (upper layer titanium nitride / lower layer titanium; not shown) is formed on the entire surface by sputtering, tungsten is formed by CVD, and unnecessary tungsten on the interlayer insulating layer 102 is removed by CMP.
  • the conductive plug 107 is formed only in the contact hole 106.
  • the third electrode 109 connected to the second electrode 105 in the memory cell hole 103 is formed on the interlayer insulating layer 102 and the conductive material in the contact hole 106 is also connected.
  • the lead wiring 108 is connected to the plug 107 and patterned with a desired mask. Aluminum having low resistivity was used for the third electrode 109 and the lead wiring 108.
  • the resistance change element includes the first electrode 101, the first resistance change layer 104a, the second resistance change layer 104b, and the second electrode 105. It is possible to realize a variable resistance nonvolatile memory device that is a hole-embedded type that is suitable for fabrication and that stably performs a variable resistance operation.
  • FIG. 10A and 10B are cross-sectional views showing a configuration example of the variable resistance nonvolatile memory device 40 according to Embodiment 4 of the present invention.
  • FIG. 11 is a plan view showing a configuration example of a variable resistance nonvolatile memory device according to Embodiment 4 of the present invention.
  • a cross-sectional view taken along the alternate long and short dash line indicated by 1A in FIG. 10 corresponds to FIG. 10A
  • a cross-sectional view taken along the alternate long and short dash line indicated by 1B in FIG. 11 corresponds to FIG. 10B.
  • FIG. 10B As shown in the plan view of FIG.
  • a plurality of first electrodes 101 formed in a stripe shape parallel to each other and a plurality of third electrodes formed in a stripe shape parallel to each other.
  • a memory cell hole 103 is formed at a position where the electrode 109 intersects.
  • the variable resistance nonvolatile memory device 40 includes the substrate 100 on which the first electrode 101 is formed, and the first on the substrate 100.
  • An interlayer insulating layer 102 made of a silicon oxide film (150 to 500 nm) formed so as to cover the electrode 101 and a memory formed through the interlayer insulating layer 102 and electrically connected to the first electrode 101 It has a cell hole 103 and a contact hole 106 (both 50 to 300 nm ⁇ ).
  • the first resistance change layer 104a (1 to 10 nm) is in contact with the first electrode 101 at the bottom and side walls of the memory cell hole 103, and the second resistance change layer 104b is above and inside the memory cell hole 103. Is formed.
  • a recess (20 to 100 nm) is provided above the memory cell hole 103, and the second electrode 105 is embedded in the recess so as to cover the first resistance change layer 104a and the second resistance change layer 104b.
  • an inter-wiring interlayer insulating layer 112 made of a silicon oxide film is formed on the inter-layer insulating layer 102, and the bottom and side walls of the wiring trench formed in the inter-wiring interlayer insulating layer are covered with the second electrode 105.
  • the semiconductor layer 111 is formed, and the third electrode 109 is formed so as to cover at least the semiconductor layer 111 on the second electrode 105.
  • a lead-out wiring 108 made of copper is formed in the contact hole 106 formed in the interlayer insulating layer 102 with the third electrode 109 as an adhesion layer.
  • the lead-out wiring 108 is formed integrally with the wiring and the contact plug, and is formed above the memory cell hole 103.
  • the variable resistance element includes a first electrode 101, a first variable resistance layer 104a, a second variable resistance layer 104b, and a second electrode 105, and the diode element includes a second electrode 105, a semiconductor layer 111, a 3 electrodes 109.
  • variable resistance nonvolatile memory device When the above-described variable resistance nonvolatile memory device is viewed in plan, as shown in FIG. 11, it is composed of a lower wiring layer formed of the first electrode 101, a third electrode 109, a semiconductor layer 111, and an extraction wiring 108. Each upper wiring layer has a stripe shape and is orthogonal. A resistance change element and a diode element are formed at the intersection via the memory cell hole 103. The first electrode 101 is connected to the lead wiring 108 through the contact hole 106 to form a cross point memory array.
  • the bidirectional diode including the semiconductor layer 111 sandwiched between the second electrode 105 and the third electrode 109 is provided. It can be formed above the memory cell hole. Therefore, a variable resistance nonvolatile memory device capable of large capacity and high integration can be realized without providing a switching element such as a transistor.
  • the first variable resistance layer 104a having a high oxygen content is connected to the first electrode 101, and the second variable resistance layer 104b having a low oxygen content is disposed on the bottom of the memory cell hole 103.
  • the resistance change can be surely performed in the interface region of the first electrode 101, and the polarity of the resistance change is always stable, so that stable memory characteristics can be obtained.
  • the contact area between the third electrode 109 and the semiconductor layer 111 is larger than the contact area between the second electrode 105 and the semiconductor layer 111.
  • the electric lines of force can be expanded to increase the current driving capability. As described above, it is possible to sufficiently secure a current necessary for stably causing a resistance change.
  • tantalum nitride was used as the second electrode 105 and the third electrode 109, and a nitrogen-deficient silicon nitride film was used as the semiconductor layer 111. Since the work function of tantalum nitride is 4.76 eV and the electron affinity of silicon is sufficiently higher than 3.78 eV, a Schottky barrier is formed at the interface, and a bidirectional MSM diode can be realized.
  • the second electrode 105 made of tantalum nitride has a lower standard electrode potential than the first electrode in order to make the resistance change element not change in resistance as described above. Street.
  • the second electrode 105 made of tantalum nitride has good compatibility as a seed layer of the lead wiring 108 made of copper (good adhesion).
  • representative examples of other components of the resistance change type nonvolatile memory device 40 are the same as those of the resistance change type nonvolatile memory device 10, and thus description thereof is omitted.
  • FIGS. 13 (a) to 13 (c) are cross-sectional views showing a method of manufacturing the main part of the variable resistance nonvolatile memory device 40 of the fourth embodiment. The manufacturing method is demonstrated using these.
  • the manufacturing method of the process before Fig.12 (a) is the same as that of FIG.6 (a) to (d), FIG.9 (a), (b), it abbreviate
  • FIG. 12 (a) is the same as FIG. 9 (b) already described. That is, as shown in FIG. 12A, after the tantalum nitride is formed on the entire surface by covering the concave portion of the memory cell hole 103, unnecessary tantalum nitride on the interlayer insulating layer 102 is removed by CMP, and the memory A second electrode 105 made of tantalum nitride is formed only in the cell hole 103.
  • an inter-wiring insulating layer 112 (film thickness of 100 to 300 nm) made of a silicon oxide film is formed on the interlayer insulating layer 102 to embed a later extraction wiring 108 and the like.
  • the wiring trench 108a is patterned with a desired mask.
  • the second electrode 105 is exposed at the bottom of the wiring groove 108a.
  • a semiconductor layer 111a made of a nitrogen-deficient silicon nitride film is formed on the entire surface including the wiring groove 108a where the second electrode 105 is exposed.
  • the nitrogen deficient silicon nitride film was formed by so-called reactive sputtering, in which a silicon target was sputtered in an argon and nitrogen gas atmosphere. Its nitrogen content is 25-40 atm%.
  • an opening (contact hole) 106 that penetrates through the interlayer insulating layer 102 and the semiconductor layer 111a formed in the wiring groove 108a and is connected to the first electrode 101 is formed. .
  • a third electrode 109a made of tantalum nitride is formed on the entire surface so as to cover the semiconductor layer 111a and the contact hole 106 on the wiring trench 108a and the inter-wiring insulating film 112. To do.
  • a lead wiring layer 108b made of copper is formed on the entire surface so as to cover the third electrode 109a on the wiring trench 108a, the inter-wiring insulating film 112, and the contact hole 106. To do.
  • the resistance change element includes the first electrode 101, the first resistance change layer 104a, the second resistance change layer 104b, and the second electrode 105, and the first electrode
  • the resistance change can be surely performed in the interface region 101 and the polarity of the resistance change is always stable, so that stable memory characteristics can be obtained.
  • the diode element includes the second electrode 105, the semiconductor layer 111, and the third electrode 109, and a bidirectional diode can be formed above the memory cell hole. Therefore, a switching element such as a transistor is provided. There is no need. As described above, a variable resistance nonvolatile memory device capable of high capacity and high integration with a hole-embedded type suitable for miniaturization can be realized.
  • the present invention provides a variable resistance nonvolatile memory device structure suitable for miniaturization and a method for manufacturing the same, and can realize a nonvolatile memory having an extremely large memory capacity. It is useful in the field of various electronic devices using.
  • Variable resistance nonvolatile memory device 100 Substrate 101 First electrode 102 Interlayer insulating layer 103 Memory cell hole 104a First variable resistance layer 104b Second variable resistance layer 105 Second electrode 106 Contact hole 107 Conductive plug 108, 108a, 108b Lead wire 109, 109a Third electrode 110 Recess in interlayer insulating layer 111, 111a Semiconductor layer 112 Inter-layer interlayer insulating layer 113 Circuit connection wiring 210 Upper wiring (bit line) 220 Lower wiring (word line) 230 variable resistance layer 240 upper electrode 250 lower electrode 260 variable resistance element 270 nonlinear element (varistor) 280 memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

　低電圧で安定して抵抗変化し、微細化に適した抵抗変化型の不揮発性記憶装置及びその製造方法を提供する。不揮発性記憶装置は、基板(100)と、第１の電極(101)と、層間絶縁層(102)と、層間絶縁層に形成されたメモリセルホール(103)と、メモリセルホールの少なくとも底部に形成され、第１の電極に接続される第１の抵抗変化層(104a)と、メモリセルホール(103)内の第１の抵抗変化層(104a)上に形成される第２の抵抗変化層(104b)と、第２の電極(105)とを備え、第１の抵抗変化層(104a)、第２の抵抗変化層(104b)は同種の金属酸化物からなり、第１の抵抗変化層(104a)の酸素含有率は第２の抵抗変化層(104b)の酸素含有率より高いことを特徴とする。

Description

不揮発性記憶装置及びその製造方法
　本発明は、電圧パルスの印加により安定に保持する抵抗値が変化する抵抗変化素子を有する抵抗変化型の不揮発性記憶装置に関する。
　近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
　この抵抗変化素子を搭載した大容量不揮発メモリの一例として、クロスポイント型の不揮発性記憶素子が提案されている。記憶部として抵抗変化膜、スイッチング素子としてダイオード素子を用いた構成の素子が開示されている（例えば、特許文献１参照）。
　図１４（ａ）及び（ｂ）に、従来の抵抗変化素子を搭載した不揮発性記憶装置５０を示す。図１４（ａ）は、ビット線とワード線と、これらの各交点に形成されるメモリセルからなるクロスポイントメモリセルアレイの斜視図を、また、図１４（ｂ）はビット線方向に沿ったメモリセル２８０およびビット線２１０とワード線２２０の断面図を示したものである。電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化層２３０が上部電極２４０と下部電極２５０に挟まれて、抵抗変化素子２６０を形成している。抵抗変化素子２６０の上部には、双方向に電流を流せる非線形の電流・電圧特性を有する２端子の非線形素子２７０が形成されており、抵抗変化素子２６０と非線形素子２７０の直列回路でメモリセル２８０を形成する。非線形素子２７０は、ダイオード等のように電圧変化に対する電流変化が一定でない非線形の電流・電圧特性を有する２端子素子である。また、上部配線となるビット線２１０は非線形素子２７０と電気的に接続されており、下部配線となるワード線２２０は、抵抗変化素子２６０の下部電極２５０と電気的に接続されている。この非線形素子２７０は、メモリセル２８０の書き換え時に双方向に電流が流れるため、例えば、双方向に対称で非線形な電流・電圧特性を有するバリスタ（ＺｎＯやＳｒＴｉＯ３など）を用いている。以上の構成により、抵抗変化素子２６０の書き換えに必要な電流密度、３０ｋＡ／ｃｍ２以上の電流を流すことができ、大容量化を実現できるとしている。
特開２００６－２０３０９８号公報
　しかしながら、上記で説明した従来構造は、上部電極２４０、抵抗変化層２３０、下部電極２５０、非線形素子２７０を、ビット線２１０の加工時にビット線２１０に沿う方向に同時にパターニングし、ワード線２２０の加工時にワード線に沿う方向に同時にパターニングする。いわゆるダブルパターニングにより、その交点にのみメモリセル２８０を形成している。この製造方法では、パターニングする対象膜の膜厚が厚くなること、異なった材料からなる複数の素子膜を同時に形成することなどから、エッチングによるパターニングが困難で、微細化に適した構造とはいえなかった。
　本発明では、上記の課題を解決するもので、微細化に適したホール構造の内部に抵抗変化素子を埋め込む構造を提案する。とりわけ、第１の電極に接続して、酸素含有率の高い第１の抵抗変化層をメモリセルホールの底部に、その上部に酸素含有率の低い第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、安定なメモリ特性を得ることができる。更に、抵抗変化素子の第２の電極をスイッチング素子となるダイオード素子の電極に用いることで、メモリセルホールの底部に配した抵抗変化素子に加えて、メモリセルホールの上部にダイオード素子も埋め込むこともできる。また、本発明の製造方法によれば、抵抗変化層の成膜後にドライエッチによるパターンニング工程を用いないため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。即ち、本発明は、低電圧で安定して抵抗変化し、微細化に適した抵抗変化型不揮発性記憶装置及びその製造方法を提供することを目的とする。
　上記目的を達成するために、本発明の第１の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第１の電極と、前記基板及び前記第１の電極上に形成された層間絶縁層と、前記第１の電極上の前記層間絶縁層に形成されたメモリセルホールと、前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続された第１の抵抗変化層と、前記メモリセルホールの内部に形成され、前記第１の抵抗変化層上に形成された第２の抵抗変化層と、前記第２の抵抗変化層を被覆して前記層間絶縁層上に形成された第２の電極とを備え、前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする。
　このような構成とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を実現できる。また、第１の電極に接続して、酸素含有率の高い第１の抵抗変化層をメモリセルホールの底部に、その上部に酸素含有率の低い第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。抵抗変化動作のメカニズムは、電極界面近傍における酸素の酸化・還元が支配的であり、酸化・還元に寄与できる酸素が多い界面で優先的に動作するからである。
　また、本発明の第２の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第１の電極と、前記基板及び前記第１の電極上に形成された層間絶縁層と、前記第１の電極上の前記層間絶縁層に形成されたメモリセルホールと、前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続された第１の抵抗変化層と、前記メモリセルホールの内部に形成され、前記第１の抵抗変化層上に形成された第２の抵抗変化層と、前記メモリセルホールの内部に形成され、前記第２の抵抗変化層上に形成された第２の電極と、前記第２の電極を被覆して前記層間絶縁層上に形成された第３の電極とを備え、前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする。
　このような構成とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を実現できる。また、第１の電極に接続して、酸素含有率の高い第１の抵抗変化層をメモリセルホールの底部に、その上部に酸素含有率の低い第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。更に、第２の電極をメモリセルホール内に埋め込むことで、第２の抵抗変化層の膜厚を低減することができ、より第１及び第２の抵抗変化層中の電界が強くなるので、低電圧での動作を可能とすることができる。また、第２の電極には埋め込みやすい導電材を、第３の電極には配線抵抗の上昇を抑えるために低抵抗率の導電材を、と用途別に選択することも可能である。
　また、本発明の第３の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第１の電極と、前記基板及び前記第１の電極上に形成された層間絶縁層と、前記第１の電極上の前記層間絶縁層に形成されたメモリセルホールと、前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続された第１の抵抗変化層と、前記メモリセルホールの内部に形成され、前記第１の抵抗変化層上に形成された第２の抵抗変化層と、前記メモリセルホールの内部に形成され、前記第２の抵抗変化層上に形成された第２の電極と、前記第２の電極を被覆して前記層間絶縁層上に形成された半導体層または絶縁体層と、少なくとも前記第２の電極上の前記半導体層または絶縁体層を被覆して形成された第３の電極とを備え、前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする。
　このような構成とすることにより、抵抗変化素子をメモリセルホールの底部に埋め込むことに加えて、第２の電極及び第３の電極に挟まれた半導体層または絶縁体層からなる双方向ダイオードをメモリセルホールの上部に形成することができる。よって、トランジスタ等のスイッチング素子を配することなく、大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。また、第１の電極に接続して、酸素含有率の高い第１の抵抗変化層をメモリセルホールの底部に、その上部に酸素含有率の低い第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。更に、上述のダイオード素子の構成において、第３の電極と半導体層または絶縁体層の接触面積は、第２の電極と半導体層または絶縁体層の接触面積に比べて大きくなるので、第２の電極の周囲にまで電気力線が広がって、電流の駆動能力を高くすることができる。以上により、安定に抵抗変化を起こすのに必要な電流を十分確保することができる。
　また、上述の第１、第２及び第３の抵抗変化型不揮発性記憶装置の抵抗変化層の構成において、第１の抵抗変化層は、メモリセルホールの底部に加えて、メモリセルホールの側壁の少なくとも一部にも形成されていることを特徴とする。
　このような構成とすることにより、メモリセルの側壁に形成された酸素含有率が高く高抵抗となる第１の抵抗変化層にはセル電流はほとんど流れない。セル電流はその内側に形成された抵抗の低い第２の抵抗変化層に集中して電流が流れるので、メモリセルホールの中央付近の底部でより安定に抵抗変化を起こすことができる。更に、メモリセルホールの側壁の第１の抵抗変化層にはセル電流が流れないことから、セル電流の低減、消費電力の低減効果がある。また、メモリセルの底部だけでなく側壁にも第１の抵抗変化層を配置することで、抵抗変化層をスパッタ、ＣＶＤ法などで形成することができ、製造方法上もメリットがある。
　ここで、第１の抵抗変化層及び第２の抵抗変化層は、酸素不足型の遷移金属酸化物からなる構成としてもよい。より具体的には、第１の抵抗変化層及び第２の抵抗変化層は、タンタルまたはハフニウムの遷移金属酸化物からなる構成としてもよい。このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換え特性と良好な抵抗値のリテンション特性を有する。特にタンタル酸化物を用いた場合には、通常のＳｉ半導体プロセスと親和性の高い製造プロセスで製造できる。
　また、上述の第１、第２及び第３の抵抗変化型不揮発性記憶装置の抵抗変化素子の電極の構成において、第１の電極と第２の電極は、異なる元素からなる材料によって構成され、第１の電極の標準電極電位Ｖ１と、第２の電極の標準電極電位Ｖ２と、前記第１及び第２の抵抗酸化層の標準電極電位Ｖｔとが、Ｖｔ＜Ｖ１かつＶ２＜Ｖ１を満足する構成とすることが好ましい。このような構成とすることにより、抵抗変化層の変化する領域をより高い標準電極電位Ｖ１を有する第１の電極との界面に固定することができ、第１の電極の標準電極電位Ｖ１より低い標準電極電位Ｖ２を有する第２の電極との界面での誤動作を抑制することができる。即ち、抵抗変化する極性が常に安定することで、より安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
　ここで、第１の電極は、Ｐｔ、Ｉｒ、Ｐｄ、Ｃｕのいずれかの金属、もしくはこれらの金属の組み合わせ及び合金から構成され、第２の電極は、ＴａＮ、ＴｉＮ、Ｗのいずれかの金属からなる構成としてもよい。
　Ｐｔ（１．１８８ｅＶ；標準電極電位を示す。以下も同様。単位はelectron volt）、Ｉｒ（１．１５６ｅＶ）、Ｐｄ（０．９５１ｅＶ）、Ｃｕ（０．５２１ｅＶ）などは、Ｔａ（－０．６ｅＶ）、Ｈｆ（－１．５５ｅＶ）に比べ相対的に標準電極電位が大きく、界面で抵抗変化させる第１の電極の候補として望ましい。特にＰｔ、Ｃｕなどはメッキ及びＣＭＰによるダマシンプロセスによる製造方法もあり、実用性も高い。一方、ＴａＮ（０．４８ｅＶ）、ＴｉＮ（０．５５ｅＶ）、Ｗ（－０．１２ｅＶ）は第１の電極との組み合わせによっては相対的に標準電極電位が低く設定することができ、第２の電極の候補として望ましい。また、これらの電極は、ＭＳＭまたはＭＩＭダイオードの電極として、その特性が確認されていることからも第２の電極として望ましい。
　また、上述の第３の抵抗変化型の不揮発性記憶装置のＭＳＭダイオード素子の半導体層の構成において、半導体層は、窒素欠損型の窒化シリコンから構成されることが好ましい。窒素の欠損量を小さくすることで、より大きな電流が流れ、かつ双方向に電流を流すことができるので、スイッチング素子として好適である。
　また、上述の第３の抵抗変化型不揮発性記憶装置において、複数の第１の電極が互いに平行してストライプ形状に形成された、複数の第３の電極が互いに平行してストライプ形状に形成され、メモリセルホール上で第１の電極と第３の電極が交差するように形成されている構成としてもよい。
　このような構成にすることにより、抵抗変化動作を安定にすることに加えて、漏れ電流を低減でき、大容量で高集積可能なクロスポイントメモリ型の不揮発性記憶装置を提供することができる。
　本発明の第１の抵抗変化型不揮発性記憶装置の製造方法は、基板上に第１の電極を形成する工程と、前記基板及び前記第１の電極上に層間絶縁層を形成する工程と、前記層間絶縁層における前記第１の電極上の所定位置にメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に前記第１の電極に接続するように第１の抵抗変化層を埋め込み形成する工程と、前記メモリセルホールの内部の前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層を被覆して前記層間絶縁層上に第２の電極を形成する工程とを備え、前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする。
　このような製造方法とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を製造することできる。また、第１の電極に接続して、酸素含有率の高い第１の抵抗変化層をメモリセルホールの底部に、その上部に酸素含有率の低い第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。
　本発明の第２の抵抗変化型不揮発性記憶装置の製造方法は、基板上に第１の電極を形成する工程と、前記基板及び前記第１の電極上に層間絶縁層を形成する工程と、前記層間絶縁層における前記第１の電極上の所定位置にメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に前記第１の電極に接続するように第１の抵抗変化層を埋め込み形成する工程と、前記メモリセルホールの内部の前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記メモリセルホールの内部でかつ前記第２の抵抗変化層上に第２の電極を形成する工程と、前記第２の電極を被覆して前記層間絶縁層上に第３の電極を形成する工程とを備え、前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする。
　このような製造方法とすることにより、微細化に適したホール構造に抵抗変化素子を埋め込むことができるので、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を製造できる。また、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。更に、第２の電極をメモリセルホール内に埋め込むことで、第２の抵抗変化層の膜厚を低減することができ、より第１及び第２の抵抗変化層中の電界が強くなるので、低電圧での動作を可能とすることができる。また、第２の電極には埋め込みやすい導電材を、第３の電極には配線抵抗の上昇を抑えるために低抵抗率の導電材を、と用途別に選択することも可能である。
　本発明の第３の抵抗変化型不揮発性記憶装置の製造方法は、基板上に第１の電極を形成する工程と、前記基板及び前記第１の電極上に層間絶縁層を形成する工程と、前記層間絶縁層における前記第１の電極上の所定位置にメモリセルホールを形成する工程と、前記メモリセルホールの少なくとも底部に前記第１の電極に接続するように第１の抵抗変化層を埋め込み形成する工程と、前記メモリセルホールの内部の前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記メモリセルホールの内部でかつ前記第２の抵抗変化層上に第２の電極を形成する工程と、前記第２の電極を被覆して前記層間絶縁層上に半導体層または絶縁体層を形成する工程と、少なくとも前記第２の電極上の前記半導体層または絶縁体層を被覆して第３の電極を形成する工程とを備え、前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする。
　このような製造方法とすることにより、抵抗変化素子をメモリセルホールの底部に埋め込むことに加えて、第２の電極及び第３の電極に挟まれた半導体層からなる双方向ダイオードをメモリセルホールの上部に形成することができる。よって、トランジスタ等のスイッチング素子を配することなく、大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。また、第１の電極の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。更に、上述のダイオード素子の構成において、第３の電極と半導体層または絶縁体層の接触面積を、第２の電極と半導体層または絶縁体層の接触面積に比べて大きくなるので、第２の電極の周囲にまで電気力線が広がって、電流の駆動能力を高くすることができる。以上により、安定に抵抗変化を起こすのに必要な電流を十分確保することができる。
　また、上述の第１、第２及び第３の抵抗変化型不揮発性記憶装置の製造方法において、第１の抵抗変化層は、メモリセルホールの底部に加えて、メモリセルホールの少なくとも側壁の一部にも形成することとしてもよい。
　このような製造方法とすることにより、抵抗変化層を実用性の高いスパッタ、ＣＶＤ法などで形成することができ、膜厚ばらつきも小さくすることができ、製造方法上メリットがある。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
　本発明の抵抗変化型の不揮発性記憶装置は、微細化に適したホール構造に抵抗変化素子を埋め込み、第１の電極に接続して、酸素含有率の高い第１の抵抗変化層をメモリセルホールの底部に、その上部に酸素含有率の低い第２の抵抗変化層を配置することで、第１の電極の界面領域で確実に抵抗変化をさせることができ、安定なメモリ特性を得るという効果を奏する。更に、抵抗変化素子の第２の電極をスイッチング素子となるダイオード素子の電極に用いることで、メモリセルホールの上部にダイオード素子も形成することで、大容量・高集積化に適した抵抗変化型の不揮発性記憶装置を実現できるという効果を奏する。
図１は、本発明の実施の形態１に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図２（ａ）から図２（ｄ）は、本発明の実施の形態１に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図３（ａ）から図３（ｃ）は、本発明の実施の形態１に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図４は、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図５（ａ）は、簡易構造の抵抗変化素子を示す図であり、図５（ｂ）は、その素子の電流－電圧特性を示したグラフであり、図５（ｃ）は、その抵抗変化特性を示したグラフである。 図６（ａ）から図６（ｄ）は、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図７（ａ）から図７（ｃ）は、本発明の実施の形態２に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図８は、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図９（ａ）から図９（ｄ）は、本発明の実施の形態３に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図１０（ａ）及び図１０（ｂ）は、本発明の実施の形態４に係るかかる抵抗変化型不揮発性記憶装置の構成例を示す断面図である。 図１１は、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の構成例を示す平面図である。 図１２（ａ）から図１２（ｄ）は、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図１３（ａ）から図１３（ｃ）は、本発明の実施の形態４に係る抵抗変化型不揮発性記憶装置の要部の製造方法を示す断面図である。 図１４（ａ）及び図１４（ｂ）は、従来の一般的な不揮発性記憶装置の断面図である。
　以下、本発明の実施の形態に係る不揮発性記憶装置とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状や寸法などについては正確な表示ではない。
　（実施の形態１）
　図１は、本発明の実施の形態１に係る抵抗変化型不揮発性記憶装置１０の構成例を示した断面図である。図１に示すように本実施の形態１の抵抗変化型不揮発性記憶装置１０は、第１の電極１０１が形成された基板１００と、この基板１００上に第１の電極１０１を覆って形成されたシリコン酸化膜（１５０～５００ｎｍ）からなる層間絶縁層１０２と、この層間絶縁層１０２を貫通して形成されたメモリセルホール１０３、コンタクトホール１０６（いずれも５０～３００ｎｍφ）を有している。そして、メモリセルホール１０３の底部には、第１の電極１０１と接して、第１の抵抗変化層１０４ａ（１～１０ｎｍ）が、その上方には第２の抵抗変化層１０４ｂ（１５０～５００ｎｍ）が形成され、両者でメモリセルホール１０３が充填されている。また、コンタクトホール１０６にはタングステンを主成分とした導電プラグ１０７が充填されており、第１の電極１０１と導電プラグ１０７と引き出し配線１０８とは電気的に接続されている。層間絶縁層１０２上には、メモリセルホール１０３内に形成された第２の抵抗変化層１０４ｂを被覆して第２の電極１０５が形成され、コンタクトホール１０６内に形成された導電プラグ１０７に接続して引き出し配線１０８が形成されている。抵抗変化素子は、第１の電極１０１、第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂ、第２の電極１０５から構成される。
　ここで、抵抗変化素子の抵抗変化層１０４は、酸素不足型のタンタル酸化物からなる遷移金属酸化物、あるいは酸素不足型のハフニウム酸化物からなる遷移金属酸化物で構成される。ここで、酸素不足型の遷移金属酸化物とは、遷移金属をＭ、酸素をＯとして遷移金属酸化物をＭＯｘと表記した場合に、酸素Ｏの組成ｘが化学量論的に安定な状態よりも少ない組成であるときの酸化物である。上記した酸素不足型のタンタル酸化物、あるいは酸素不足型のハフニウム酸化物からなる遷移金属酸化物の抵抗変化層を用いることにより、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることができる。これらについてはそれぞれ関連特許出願として、国際公開２００８／０５９７０１号公報、特願２００７－２６７５８４号に詳細に説明されている。また、酸素不足型のタンタル酸化物、酸素不足型のハフニウム酸化物が高濃度酸素含有層と低濃度酸素含有層の二層で積層されている形態については、特願２００８－５３５８１９号、および特願２００８－１８０９４６号で詳細に説明されている。本実施形態においては、第１の抵抗変化層（高濃度酸素含有層）１０４ａの酸素含有率は、６５～８０ａｔｍ％、第２の抵抗変化層（低濃度酸素含有層）１０４ｂの酸素含有率は、５０～６５ａｔｍ％とした。第１の電極１０１近傍の酸素含有率を高く設計することにより、第１の電極界面での酸化・還元による抵抗変化を発現しやすくするためである。これにより、低電圧駆動が可能な良好なメモリセル特性を得ることができる。
　抵抗変化素子の下部電極となる第１の電極１０１には白金、上部電極となる第２の電極１０５にはタンタル窒化物を用いた。白金の標準電極電位Ｖ１＝１．１８８ｅＶ、タンタル窒化物の標準電極電位Ｖ２＝０．４８ｅＶとなる。一般に標準電極電位は、酸化のされ易さの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。電極と抵抗変化層との標準電極電位の差が大きいほど抵抗変化が起こりやすく、差が小さくなるにつれて、抵抗変化が起こりにくいことから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。タンタルの酸化・還元のしやすさを示す標準電極電位Ｖｔ＝－０．６ｅV、あるいはハフニウムの酸化・還元のしやすさを示す標準電極電位Ｖｔ＝－１．５５ｅVなので、タンタル、ハフニウムのいずれを抵抗変化層として用いたとしても、Ｖｔ＜Ｖ１の関係を満たすことから、白金からなる第１の電極１０１と第１の抵抗変化層１０４ａとの界面で、酸化・還元反応が起こり、酸素の授受が行われて、抵抗変化現象が発現する。また、Ｖ１＞Ｖ２の関係を満たすことから、この酸化・還元反応が、タンタル窒化物からなる第２の電極１０５と第２の抵抗変化層１０４ｂの界面よりも、白金からなる第１の電極１０１と第１の抵抗変化層１０４ａの界面に優先的に発現する。即ち、抵抗変化現象が発現する界面を一方の界面に固定でき、他方の電極での抵抗変化現象に伴う誤動作を防止することができる。また、第１の電極は配線としての機能（抵抗率が低い）も求められるので、第１の電極として、下層に銅、上層に白金の積層構造としてもかまわない。また、メモリセルホール１０３内の底部に第１の電極１０１の一部が形成されていてもかまわない。
　図２（ａ）から（ｄ）、及び図３（ａ）から（ｃ）は本実施の形態１の抵抗変化型不揮発性記憶装置１０の要部の製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
　まず、図２（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、所望のマスクを用いて白金からなる第１の電極１０１を形成する。
　次に、図２（ｂ）に示すように、第１の電極１０１を被覆して全面にシリコン酸化膜からなる層間絶縁層１０２を形成した後に、この層間絶縁層１０２を貫通して第１の電極１０１と接続する開口（メモリセルホール）を形成する。
　次に、図２（ｃ）に示すように、無電界メッキ法によりメモリセルホール１０３の底部に露出した第１の電極１０１上にのみ選択成長するように金属（ここでは、タンタルを用いた）を形成する。この金属を酸素雰囲気中（４００～４５０℃）で酸化してタンタル酸化物からなる第１の抵抗変化層１０４ａを形成した。完全に酸化するので、その酸素含有率は、Ｔａ２Ｏ５のストイキオメトリー（化学量論組成）に近い７２ａｔｍ％程度である。また、ここでは、金属から金属酸化物に完全に酸化させるために、効率の良い熱酸化を用いた。
　次に、図２（ｄ）に示すように、メモリセルホール内に第１の抵抗変化層１０４ａより酸素含有率が低い第２の抵抗変化層１０４ｂのタンタル酸化物を形成するが、この形成は、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成した。その酸素含有率は６５ａｔｍ％前後である。メモリセルホール１０３内を完全に充填するまで、スパッタリングで成膜し、その後に層間絶縁層１０２上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール１０３内にのみ第２の抵抗変化層１０４ｂを形成する。ハフニウム酸化物についても、同様にハフニウムターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする反応性スパッタリングで形成できる。
　以上の図２（ｃ）及び（ｄ）のプロセスにより、メモリセルホールは既にパターニングされているので、抵抗変化層を成膜すると、メモリセルホール内部を含むウエハ全面に抵抗変化層が堆積する。この後、メモリセルホール外の不要な抵抗変化層をＣＭＰで除去するだけで、抵抗変化層のパターニングが完成する。したがって、エッチングの工程を必要としないため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。
　次に、図３（ａ）に示すように、層間絶縁層１０２を貫通して第１の電極１０１と接続する開口（コンタクトホール）を形成する。
　次に、図３（ｂ）に示すように、コンタクトホール内の底部および側面の全面に密着層（上層チタン窒化物／下層チタン；図示せず）をスパッタリングで形成して、その後さらにタングステンをＣＶＤで成膜する。この後、ＣＭＰにより、層間絶縁層１０２上の不要なタングステンなどを除去し、コンタクトホール１０６内にのみ導電プラグ１０７を形成する。
　最後に、図３（ｃ）に示すように、層間絶縁層１０２上に、メモリセルホール１０３内の第２の抵抗変化層１０４ｂを被覆する第２の電極１０５を、また、コンタクトホール１０６内の導電プラグ１０７に接続する引き出し配線１０８を所望のマスクでパターニングする。このような製造方法とすることにより、抵抗変化素子は、第１の電極１０１、第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂ、第２の電極１０５から構成されることとなり、微細化に適したホール埋め込み型で、かつ安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
　（実施の形態２）
　図４は、本発明の実施の形態２に係る抵抗変化型の不揮発性記憶装置２０の構成例を示した断面図である。本実施の形態１の不揮発性記憶装置２０との違いは、抵抗変化素子の第１の抵抗変化層１０４ａがメモリセルホール１０３の底部だけでなく、側壁にも形成されている点である。平面的に見ると、メモリセルホール１０３の内壁に沿ってリング状に第１の抵抗変化層１０４ａが、更にその内側に第２の抵抗変化層１０４ｂが形成されている。第１の抵抗変化層１０４ａは酸素含有率が高く、第２の抵抗変化層１０４ｂに比べ相対的に高抵抗なので、メモリセルホール１０３の側壁部に形成された第１の抵抗変化層１０４ａを介してセル電流はほとんど流れない。セル電流はその内側に形成された相対的に抵抗の低い第２の抵抗変化層１０４ｂに集中して電流が流れるので、メモリセルホールの中央付近の底部でより安定に抵抗変化を生じさせることができる。電流の流れる面積も小さくなるので、セル電流の低減、消費電力の低減効果がある。また、メモリセルの底部だけでなく側壁にも第１の抵抗変化層を配置することで、抵抗変化層をスパッタ、ＣＶＤ法などで形成することができ、製造方法上もメリットがある。なお、抵抗変化型の不揮発性記憶装置２０のその他の構成要素の代表例については、抵抗変化型の不揮発性記憶装置１０と同様であるので、説明は省略する。
　以下では、抵抗変化層１０４として、タンタル酸化物（膜厚は約５０ｎｍ）を用いた場合の抵抗変化素子の単体の特性について述べる。
　図５（ａ）は、今回評価した簡易構造の抵抗変化素子の構成図、（ｂ）は抵抗変化素子の電流－電圧特性を示したグラフ、（ｃ）は抵抗変化素子の電気パルスによる抵抗変化を示したグラフである。図５（ａ）に示すように、第１の電極１０５上に酸素含有率が高い第１の抵抗変化層１０４ａ、酸素含有率が低い第２の抵抗変化層１０４ｂがこの順で形成され、更にその上に第２の電極１０５が形成されている。図５（ｂ）に示すように、第１の電極１０１に正の電位を印加（第２の電極１０５の電位を基準にしたときに第１の電極１０１に正の電圧を印加）した場合には、Ａ点で低抵抗状態から高抵抗状態へ変化する。このときの抵抗変化開始電圧は＋０．９Ｖ程度である。次に、この状態から第１の電極１０１に負の電位を印加（第２の電極１０５の電位を基準にしたときに第１の電極１０１に負の電圧を印加）していくと、Ｃ点で高抵抗状態から低抵抗状態へ変化する。このときの抵抗変化開始電圧は－０．７Ｖ程度である。このように、極性の異なる電圧を印加することで、高抵抗状態と低抵抗状態の２つの状態が存在する抵抗変化特性を示す。また、図５（ｃ）は、第１の電極１０１と第２の電極１０５の間に、パルス幅が１００ｎｓｅｃで、第２の電極１０５を基準として第１の電極１０１に＋１．５Ｖと－１．２Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。この場合、＋１．５Ｖの電圧の電気パルスを印加することで抵抗値は１２００～１５００Ω程度となり、－１.２Ｖの電圧の電気パルスを印加した場合は１５０Ω程度となり、約１桁の抵抗変化を示すことがわかる。
　図６（ａ）から（ｄ）、及び図７（ａ）から（ｃ）は本実施の形態２の抵抗変化型不揮発性記憶装置２０の要部の製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
　まず、図６（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、所望のマスクを用いて白金からなる第１の電極１０１を形成する。
　次に、図６（ｂ）に示すように、第１の電極１０１を被覆して全面にシリコン酸化膜からなる層間絶縁層１０２を形成した後に、この層間絶縁層１０２を貫通して第１の電極１０１と接続する開口（メモリセルホール）を形成する。
　次に、図６（ｃ）に示すように、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングによりメモリセルホール１０３の底部、側壁部及び層間絶縁層１０２上にタンタル酸化物を成膜した。その後に層間絶縁層１０２上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール１０３内の底部及び側壁にのみ第１の抵抗変化層１０４ａを形成する。反応性スパッタリング法では成膜時の酸素流量を高くすれば、酸素含有率が高くすることができ、ここではアルゴン３４ｓｃｃｍ、酸素２４ｓｃｃｍ、パワー１．６ｋＷの条件で、酸素含有率７２ａｔｍ％程度の第１の抵抗変化層１０４ａを形成した。
　次に、図６（ｄ）に示すように、表面に第１の抵抗変化層１０４ａが形成されたメモリセルホールの内部に、第１の抵抗変化層１０４ａより酸素含有率が低い第２の抵抗変化層１０４ｂのタンタル酸化物を形成する。この形成は、第１の抵抗変化層１０４ａの形成と同様に反応性スパッタリングで形成した。メモリセルホール１０３内を完全に充填するまで、スパッタリングで成膜し、その後で層間絶縁層１０２上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール１０３内にのみ第２の抵抗変化層１０４ｂを形成する。ここではアルゴン３４ｓｃｃｍ、酸素２０．５ｓｃｃｍ、パワー１．６ｋＷの条件で、酸素含有率６５ａｔｍ％程度の第２の抵抗変化層１０４ｂを形成した。
　以上の図６（ｃ）及び（ｄ）のプロセスにより、メモリセルホールは既にパターニングされているので、抵抗変化層を成膜すると、メモリセルホール内部を含むウエハ全面に抵抗変化層が堆積する。この後、メモリセルホール外の不要な抵抗変化層をＣＭＰで除去するだけで、抵抗変化層のパターニングが完成する。したがって、エッチングの工程を必要としないため、エッチングガスとの反応、酸素還元のダメージ、チャージによるダメージが懸念されるエッチングを原理的に回避して、抵抗変化層を形成することができる。
　次に、図７（ａ）に示すように、層間絶縁層１０２を貫通して第１の電極１０１と接続する開口（コンタクトホール）を形成する。
　次に、図７（ｂ）に示すように、コンタクトホール内の底部および側面の全面に密着層（上層チタン窒化物／下層チタン；図示せず）をスパッタリングで形成して、その後さらにタングステンをＣＶＤで成膜する、この後、ＣＭＰにより、層間絶縁層１０２上の不要なタングステンなどを除去し、コンタクトホール１０６内にのみ導電プラグ１０７を形成する。
　最後に、図７（ｃ）に示すように、層間絶縁層１０２上に、メモリセルホール１０３内の第１の抵抗変化層１０４ａ及び第２の抵抗変化層１０４ｂを被覆する第２の電極１０５を、また、コンタクトホール１０６内の導電プラグ１０７に接続する引き出し配線１０８を所望のマスクでパターニングする。このような製造方法とすることにより、抵抗変化素子は、第１の電極１０１、第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂ、第２の電極１０５から構成されることとなり、微細化に適したホール埋め込み型で、かつ安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
　（実施の形態３）
　図８は、本発明の実施の形態３に係る抵抗変化型の不揮発性記憶装置３０の構成例を示した断面図である。本実施の形態２の不揮発性記憶装置２０との違いは、第２の電極１０５がメモリセルホール１０３の上方に埋め込み形成されている点である。更に、第２の電極１０５に接続して第３の電極１０９が形成されている。
　このような構成とすることにより、第２の電極１０５をメモリセルホール内に埋め込んだ分（２０～１００ｎｍ）だけ、第２の抵抗変化層１０４ｂの膜厚を低減することができる。よって、第１の抵抗変化層１０４ａ及び第２の抵抗変化層１０４ｂ中の電界が強くなるので、より低電圧での動作を可能とすることができる。また、本実施形態では、埋め込みやすくて標準電極電位が相対的に小さいことから、第２の電極１０５には、タンタル窒化物を用いた。また、配線抵抗の上昇を抑制するために、第３の電極にはアルミニウムを主成分とする導電材料を用いたが、ダマシンプロセスにより、銅を主成分とする導電材料を用いてもよい。以上のように、第２の電極１０５、第３の電極１０９とを用途別に選択することが可能である。なお、抵抗変化型の不揮発性記憶装置３０のその他の構成要素の代表例については、実施の形態１で述べた抵抗変化型の不揮発性記憶装置１０と同様であるので、説明は省略する。
　図９（ａ）から（ｄ）は本実施の形態３の抵抗変化型不揮発性記憶装置３０の要部の製造方法を示す断面図である。これらを用いて、その製造方法について説明する。なお、図９（ａ）以前の工程の製造方法は、図６（ａ）から（ｄ）と同様であるので、省略する。
　図６（ｄ）の工程の後、図９（ａ）に示すように、メモリセルホール１０３中の底部及び側壁に形成された第１の抵抗変化層１０４ａとその内部に埋め込み形成された第２の抵抗変化層１０４ｂを有する下地に対して、第１の抵抗変化層１０４ａ及び第２の抵抗変化層１０４ｂが層間絶縁層１０２と比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール１０３に凹部１１０を形成する。凹部の深さは２０～１００ｎｍ程度である。また、ここでは、エッチバックを用いて凹部１１０を形成したが、図６（ｄ）の工程の延長として、更にＣＭＰのオーバー研磨を実施し、凹部を形成してもかまわない。この場合は、層間絶縁層１０２を積層構造として、上層側にＣＭＰで研磨されにくいシリコン窒化膜を配するのがより好ましい。シリコン窒化膜は、金属酸化物からなる第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂが研磨される条件では研磨されにくく、凹部１１０を発生しやすくなるからである。
　次に、図９（ｂ）に示すように、メモリセルホール１０３の凹部１１０を被覆して全面にタンタル窒化物を形成した後に、層間絶縁層１０２上の不要なタンタル窒化物をＣＭＰで除去し、メモリセルホール１０３内にのみタンタル窒化物からなる第２の電極１０５を形成する。ここで、タンタル窒化物は、タンタルターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングにより形成した。
　次に、図９（ｃ）に示すように、まず、層間絶縁層１０２を貫通して第１の電極１０１と接続するコンタクトホール１０６を形成する。その後、全面に密着層（上層チタン窒化物／下層チタン；図示せず）をスパッタリングで形成して、タングステンをＣＶＤで成膜し、ＣＭＰにより、層間絶縁層１０２上の不要なタングステンなどを除去し、コンタクトホール１０６内にのみ導電プラグ１０７を形成する。
　最後に、図９（ｄ）に示すように、層間絶縁層１０２上に、メモリセルホール１０３内の第２の電極１０５に接続して第３の電極１０９を、また、コンタクトホール１０６内の導電プラグ１０７に接続して引き出し配線１０８を、所望のマスクでパターニングする。第３の電極１０９、引き出し配線１０８には、抵抗率の低いアルミニウムを用いた。このような製造方法とすることにより、抵抗変化素子は、第１の電極１０１、第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂ、第２の電極１０５から構成されることとなり、微細化に適したホール埋め込み型で、かつ安定に抵抗変化動作をする抵抗変化型の不揮発性記憶装置を実現することができる。
　（実施の形態４）
　図１０（ａ）、(ｂ)は、本発明の実施の形態４に係る抵抗変化型の不揮発性記憶装置４０の構成例を示した断面図である。また、図１１は、本発明の実施の形態４に係る抵抗変化型の不揮発性記憶装置の構成例を示す平面図であり、図１１中の１Ａで示された１点鎖線の断面を矢印方向に見た断面図が図１０（ａ）に相当し、図１１中の１Ｂで示された１点鎖線の断面を矢印方向に見た断面図が図１０（ｂ）に相当する。図１１の平面図に示すように、本実施の形態４では、互いに平行してストライプ形状に形成された複数の第１の電極１０１と、互いに平行してストライプ形状に形成された複数の第３の電極１０９とが交差する位置にメモリセルホール１０３が形成されている。
　図１０（ａ）及び（ｂ）に示すように、本実施の形態４の抵抗変化型不揮発性記憶装置４０は、第１の電極１０１が形成された基板１００と、この基板１００上に第１の電極１０１を覆って形成されたシリコン酸化膜（１５０～５００ｎｍ）からなる層間絶縁層１０２と、この層間絶縁層１０２を貫通して形成され、第１の電極１０１と電気的に接続されたメモリセルホール１０３、コンタクトホール１０６（いずれも５０～３００ｎｍφ）を有している。そして、メモリセルホール１０３の底部及び側壁には、第１の電極１０１と接して、第１の抵抗変化層１０４ａ（１～１０ｎｍ）が、その上方かつ内側には第２の抵抗変化層１０４ｂが形成されている。メモリセルホール１０３の上方に凹部（２０～１００ｎｍ）が設けられ、その凹部に、第１の抵抗変化層１０４ａ及び第２の抵抗変化層１０４ｂを被覆して、第２の電極１０５が埋め込み形成されている。更に、層間絶縁層１０２上には、シリコン酸化膜からなる配線間層間絶縁層１１２が形成され、配線間層間絶縁層に形成された配線溝の底部と側壁に、第２の電極１０５を被覆して、半導体層１１１が形成され、この第２の電極１０５上の半導体層１１１を少なくとも被覆して、第３の電極１０９が形成されている。
　一方、層間絶縁層１０２中に形成されたコンタクトホール１０６には、第３の電極１０９を密着層として、銅からなる引き出し配線１０８が形成されている。引き出し配線１０８は、配線とコンタクトプラグを一体として形成され、メモリセルホール１０３の上方まで形成されている。抵抗変化素子は、第１の電極１０１、第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂ、第２の電極１０５から構成され、ダイオード素子は第２の電極１０５、半導体層１１１、第３の電極１０９から構成される。
　上述の抵抗変化型不揮発性記憶装置を平面的に見ると、図１１に示すように、第１の電極１０１からなる下層配線層と、第３の電極１０９、半導体層１１１、引き出し配線１０８からなる上層配線層はそれぞれストライプ形状を有し、直交している。その交差点にメモリセルホール１０３を介して、抵抗変化素子、ダイオード素子が形成されている。また、第１の電極１０１は、コンタクトホール１０６を介して引き出し配線１０８に接続され、クロスポイントメモリアレイを構成している。
　このような構成とすることにより、抵抗変化素子をメモリセルホール１０３の底部に埋め込むことに加えて、第２の電極１０５及び第３の電極１０９に挟まれた半導体層１１１からなる双方向ダイオードをメモリセルホールの上部に形成することができる。よって、トランジスタ等のスイッチング素子を配することなく、大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。また、第１の電極１０１に接続して、酸素含有率の高い第１の抵抗変化層１０４ａをメモリセルホール１０３の底部に、その上部に酸素含有率の低い第２の抵抗変化層１０４ｂを配置することで、第１の電極１０１の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。更に、上述のダイオード素子の構成において、第３の電極１０９と半導体層１１１の接触面積は、第２の電極１０５と半導体層１１１の接触面積に比べて大きくなるので、第２の電極１０５の周囲にまで電気力線が広がって、電流の駆動能力を高くすることができる。以上により、安定に抵抗変化を生じさせるのに必要な電流を十分確保することができる。
　ここで、ダイオード素子の構成は、第２の電極１０５及び第３の電極１０９としてタンタル窒化物、半導体層１１１として窒素欠損型シリコン窒化膜を用いた。タンタル窒化物の仕事関数は４．７６ｅVと、シリコンの電子親和力は３．７８ｅＶより十分高いので、界面でショットキーバリアが形成され、双方向のＭＳＭダイオードを実現することができる。これに加えて、タンタル窒化物からなる第２の電極１０５は、抵抗変化素子の抵抗変化を生じさせない電極とするために、第１の電極と比較して標準電極電位が低いことは、前述した通りである。また、タンタル窒化物からなる第２の電極１０５は、銅からなる引き出し配線１０８のシード層としての相性が良い（密着性が良い）。なお、抵抗変化型の不揮発性記憶装置４０のその他の構成要素の代表例については、抵抗変化型の不揮発性記憶装置１０と同様であるので、説明は省略する。
　図１２（ａ）から（ｄ）、及び図１３（ａ）から（ｃ）は本実施の形態４の抵抗変化型不揮発性記憶装置４０の要部の製造方法を示す断面図である。これらを用いて、その製造方法について説明する。なお、図１２（ａ）以前の工程の製造方法は、図６（ａ）から（ｄ）、図９（ａ）、（ｂ）と同様であるので、省略する。
　図１２（ａ）は既に述べた図９（ｂ）と同じである。すなわち、図１２（ａ）に示すように、メモリセルホール１０３の凹部を被覆して全面にタンタル窒化物を形成した後に、層間絶縁層１０２上の不要なタンタル窒化物をＣＭＰで除去し、メモリセルホール１０３内にのみタンタル窒化物からなる第２の電極１０５が形成されている。
　次に、図１２（ｂ）に示すように、層間絶縁層１０２上にシリコン酸化膜からなる配線間絶縁層１１２（膜厚１００～３００ｎｍ）を成膜し、後の引き出し配線１０８などを埋め込むための配線溝１０８ａを所望のマスクでパターニングする。このとき、配線溝１０８ａの底部には、第２の電極１０５が露出される。
　次に、図１２（ｃ）に示すように、第２の電極１０５が露出した配線溝１０８ａを含む全面に窒素欠損型のシリコン窒化膜からなる半導体層１１１ａを形成する。窒素欠損型のシリコン窒化膜は、シリコンターゲットをアルゴンと窒素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成した。その窒素含有率は２５～４０ａｔｍ％である。
　次に、図１２（ｄ）に示すように、層間絶縁層１０２、配線溝１０８ａ中に形成された半導体層１１１ａを貫通して第１の電極１０１と接続する開口（コンタクトホール）１０６を形成する。
　次に、図１３（ａ）に示すように、配線溝１０８ａ上及び配線間絶縁膜１１２上の半導体層１１１ａ及びコンタクトホール１０６を被覆して全面にタンタル窒化物からなる第３の電極１０９ａを形成する。
　次に、図１３（ｂ）に示すように、配線溝１０８ａ上、配線間絶縁膜１１２上及びコンタクトホール１０６上の第３の電極１０９ａを被覆して全面に銅からなる引き出し配線層１０８ｂを形成する。
　最後に、図１３（ｃ）に示すように、配線間絶縁層１１２上の不要な銅、タンタル窒化物、窒素欠損型シリコン窒化膜をＣＭＰで除去し、配線溝１０８ａ内にのみ窒素欠損型シリコン窒化膜からなる半導体層１１１、タンタル窒化物からなる第３の電極１０９、引き出し配線１０８を形成する。その一方で、コンタクトホール１０６内には、密着層としての役割を果たすタンタル窒化物からなる第３の電極１０９、引き出し配線１０８が形成される。
　このような製造方法とすることにより、抵抗変化素子は、第１の電極１０１、第１の抵抗変化層１０４ａ、第２の抵抗変化層１０４ｂ、第２の電極１０５から構成され、第１の電極１０１の界面領域で確実に抵抗変化をさせることができ、抵抗変化する極性が常に安定することで、安定なメモリ特性を得ることができる。また、ダイオード素子は、第２の電極１０５、半導体層１１１、第３の電極１０９で構成され、双方向ダイオードをメモリセルホールの上部に形成することができるので、トランジスタ等のスイッチング素子を配すること必要がない。以上により、微細化に適したホール埋め込み型で大容量・高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明は、微細化に適した抵抗変化型の不揮発性記憶装置の構造及びその製造方法を提供するものであり、メモリ容量が極めて大きい不揮発性メモリを実現することができるので、不揮発性記憶装置を用いる種々の電子機器分野に有用である。
　１０，２０，３０，４０，５０　　抵抗変化型不揮発性記憶装置
　１００　　基板
　１０１　　第１の電極
　１０２　　層間絶縁層
　１０３　　メモリセルホール
　１０４ａ　　第１の抵抗変化層
　１０４ｂ　　第２の抵抗変化層
　１０５　　第２の電極
　１０６　　コンタクトホール
　１０７　　導電プラグ
　１０８，１０８ａ，１０８ｂ　　引き出し配線
　１０９，１０９ａ　　第３の電極
　１１０　　層間絶縁層中の凹部
　１１１，１１１ａ　　半導体層
　１１２　　配線間層間絶縁層
　１１３　　回路接続配線
　２１０　　上部配線（ビット線）
　２２０　　下部配線（ワード線）
　２３０　　抵抗変化層
　２４０　　上部電極
　２５０　　下部電極
　２６０　　抵抗変化素子
　２７０　　非線形素子（バリスタ）
　２８０　　メモリセル
 

Claims (15)

  1. 　基板と、
    　前記基板上に形成された第１の電極と、
    　前記基板及び前記第１の電極上に形成された層間絶縁層と、
    　前記第１の電極上の前記層間絶縁層に形成されたメモリセルホールと、
    　前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続された第１の抵抗変化層と、
    　前記メモリセルホールの内部に形成され、前記第１の抵抗変化層上に形成された第２の抵抗変化層と、
    　前記第２の抵抗変化層を被覆して前記層間絶縁層上に形成された第２の電極とを備え、
    　前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする抵抗変化型不揮発性記憶装置。
  2. 　基板と、
    　前記基板上に形成された第１の電極と、
    　前記基板及び前記第１の電極上に形成された層間絶縁層と、
    　前記第１の電極上の前記層間絶縁層に形成されたメモリセルホールと、
    　前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続された第１抵抗変化層と、
    　前記メモリセルホールの内部に形成され、前記第１の抵抗変化層上に形成された第２の抵抗変化層と、
    　前記メモリセルホールの内部に形成され、前記第２の抵抗変化層上に形成された第２の電極と、
    　前記第２の電極を被覆して前記層間絶縁層上に形成された第３の電極とを備え、
    　前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする抵抗変化型不揮発性記憶装置。
  3. 　基板と、
    　前記基板上に形成された第１の電極と、
    　前記基板及び前記第１の電極上に形成された層間絶縁層と、
    　前記第１の電極上の前記層間絶縁層に形成されたメモリセルホールと、
    　前記メモリセルホールの少なくとも底部に形成され、前記第１の電極に接続された第１の抵抗変化層と、
    　前記メモリセルホールの内部に形成され、前記第１の抵抗変化層上に形成された第２の抵抗変化層と、
    　前記メモリセルホールの内部に形成され、前記第２の抵抗変化層上に形成された第２の電極と、
    　前記第２の電極を被覆して前記層間絶縁層上に形成された半導体層または絶縁体層と、
    　少なくとも前記第２の電極上の前記半導体層または絶縁体層を被覆して形成された第３の電極とを備え、
    　前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする抵抗変化型不揮発性記憶装置。
  4. 　前記第１の抵抗変化層は、前記メモリセルホールの底部に加えて、前記メモリセルホールの側壁の少なくとも一部にも形成されていることを特徴とする請求項１及至３のいずれかに記載の抵抗変化型不揮発性記憶装置。
  5. 　前記第１の抵抗変化層及び前記第２の抵抗変化層はタンタルまたはハフニウムの酸化物層からなることを特徴とする請求項１及至４のいずれかに記載の抵抗変化型不揮発性記憶装置。
  6. 　前記第１の電極と前記第２の電極は、異なる元素からなる材料によって構成され、前記第１の電極の標準電極電位Ｖ１と、前記第２の電極の標準電極電位Ｖ２と、前記第１及び第２の抵抗酸化層の標準電極電位Ｖｔとが、Ｖｔ＜Ｖ１かつＶ２＜Ｖ１を満足することを特徴とする請求項１及至３のいずれかに記載の抵抗変化型不揮発性記憶装置。
  7. 　前記第１の電極は、Ｐｔ、Ｉｒ、Ｐｄ、Ｃｕのいずれかの金属、もしくはこれらの金属の組み合わせ及び合金から構成され、前記第２の電極は、ＴａＮ、ＴｉＮ、Ｗのいずれかの金属から構成されることを特徴とする請求項６記載の抵抗変化型不揮発性記憶装置。
  8. 　前記半導体層は、窒素欠損型の窒化シリコンから構成されることを特徴とする請求項３記載の抵抗変化型不揮発性記憶装置。
  9. 　互いに平行してストライプ形状に形成された複数の前記第１の電極と、互いに平行してストライプ形状に形成された複数の前記第３の電極を有し、前記メモリセルホール上で前記第１の電極と前記第３の電極が交差するように形成されていることを特徴とする請求項３記載の抵抗変化型不揮発性記憶装置。
  10. 　前記第１の抵抗変化層及び前記第２の抵抗変化層は酸素不足型の遷移金属酸化物からなることを特徴とする請求項１乃至４のいずれかに記載の抵抗変化型不揮発性記憶装置。
  11. 　基板上に第１の電極を形成する工程と、
    　前記基板及び前記第１の電極上に層間絶縁層を形成する工程と、
    　前記層間絶縁層における前記第１の電極上の所定位置にメモリセルホールを形成する工程と、
    　前記メモリセルホールの少なくとも底部に前記第１の電極に接続するように第１の抵抗変化層を埋め込み形成する工程と、
    　前記メモリセルホールの内部の前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、
    　前記第２の抵抗変化層を被覆して前記層間絶縁層上に第２の電極を形成する工程とを備え、
    　前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする抵抗変化型不揮発性記憶装置の製造方法。
  12. 　基板上に第１の電極を形成する工程と、
    　前記基板及び前記第１の電極上に層間絶縁層を形成する工程と、
    　前記層間絶縁層における前記第１の電極上の所定位置にメモリセルホールを形成する工程と、
    　前記メモリセルホールの少なくとも底部に前記第１の電極に接続するように第１の抵抗変化層を埋め込み形成する工程と、
    　前記メモリセルホールの内部の前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、
    　前記メモリセルホールの内部でかつ前記第２の抵抗変化層上に第２の電極を形成する工程と、
    　前記第２の電極を被覆して前記層間絶縁層上に第３の電極を形成する工程とを備え、
    　前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする抵抗変化型不揮発性記憶装置の製造方法。
  13. 　基板上に第１の電極を形成する工程と、
    　前記基板及び前記第１の電極上に層間絶縁層を形成する工程と、
    　前記層間絶縁層における前記第１の電極上の所定位置にメモリセルホールを形成する工程と、
    　前記メモリセルホールの少なくとも底部に前記第１の電極に接続するように第１の抵抗変化層を埋め込み形成する工程と、
    　前記メモリセルホールの内部の前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、
    　前記メモリセルホールの内部でかつ前記第２の抵抗変化層上に第２の電極を形成する工程と、
    　前記第２の電極を被覆して前記層間絶縁層上に半導体層または絶縁体層を形成する工程と、
    　少なくとも前記第２の電極上の前記半導体層または絶縁体層を被覆して第３の電極を形成する工程とを備え、
    　前記第１の抵抗変化層、前記第２の抵抗変化層は同種の金属酸化物からなり、第１の抵抗変化層の酸素含有率は第２の抵抗変化層の酸素含有率より高いことを特徴とする抵抗変化型不揮発性記憶装置の製造方法。
  14. 　前記第１の抵抗変化層は、前記メモリセルホールの底部に加えて、前記メモリセルホールの側壁の少なくとも一部にも形成することを特徴とする請求項１１及至１３のいずれかに記載の抵抗変化型不揮発性記憶装置の製造方法。
  15. 　前記第１の抵抗変化層及び前記第２の抵抗変化層は酸素不足型の遷移金属酸化物からなることを特徴とする１１乃至１４のいずれかに記載の抵抗変化型不揮発性記憶装置の製造方法。
     
PCT/JP2009/003004 2008-12-03 2009-06-30 不揮発性記憶装置及びその製造方法 Ceased WO2010064340A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/132,544 US8426836B2 (en) 2008-12-03 2009-06-30 Nonvolatile memory device and manufacturing method thereof
CN200980148572.1A CN102239557B (zh) 2008-12-03 2009-06-30 非易失性存储装置及其制造方法
JP2010541190A JP4897089B2 (ja) 2008-12-03 2009-06-30 抵抗変化型不揮発性記憶装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008308162 2008-12-03
JP2008-308162 2008-12-03

Publications (1)

Publication Number Publication Date
WO2010064340A1 true WO2010064340A1 (ja) 2010-06-10

Family

ID=42233000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/003004 Ceased WO2010064340A1 (ja) 2008-12-03 2009-06-30 不揮発性記憶装置及びその製造方法

Country Status (4)

Country Link
US (1) US8426836B2 (ja)
JP (1) JP4897089B2 (ja)
CN (1) CN102239557B (ja)
WO (1) WO2010064340A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135843A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2012001993A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
WO2012014447A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 不揮発性記憶装置の製造方法
WO2012042828A1 (ja) * 2010-09-27 2012-04-05 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
WO2012127861A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 不揮発性記憶装置の製造方法
US20120292588A1 (en) * 2010-12-15 2012-11-22 Satoru Fujii Nonvolatile memory device
CN102820426A (zh) * 2011-06-10 2012-12-12 索尼公司 存储元件和存储装置
TWI463641B (zh) * 2012-02-24 2014-12-01 Nat Applied Res Laboratories Ultra - high density resistive memory structure and its manufacturing method

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
CN103390628B (zh) * 2012-05-08 2016-08-03 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
JP2014082279A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 不揮発性記憶装置及びその製造方法
US8962466B2 (en) * 2013-03-13 2015-02-24 Macronix International Co., Ltd. Low temperature transition metal oxide for memory device
KR20150030422A (ko) 2013-09-12 2015-03-20 에스케이하이닉스 주식회사 전자 장치
US9455401B2 (en) * 2013-09-12 2016-09-27 SK Hynix Inc. Memory device having a tunnel barrier layer in a memory cell, and electronic device including the same
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US20180138292A1 (en) * 2016-11-11 2018-05-17 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses
CN108123036A (zh) * 2017-12-26 2018-06-05 德淮半导体有限公司 利用后端制程实现的器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7303971B2 (en) 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
US20070015348A1 (en) 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP4061328B2 (ja) 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
KR100738116B1 (ko) 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4167298B2 (ja) 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法
JP4868518B2 (ja) 2006-12-22 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4902821B1 (ja) * 2010-04-28 2012-03-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
US8581225B2 (en) 2010-04-28 2013-11-12 Panasonic Corporation Variable resistance nonvolatile memory device and method of manufacturing the same
WO2011135843A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2012001993A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP4948688B2 (ja) * 2010-07-02 2012-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US20130122651A1 (en) * 2010-07-27 2013-05-16 Panasonic Corporation Manufacturing method of non-volatile memory device
WO2012014447A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 不揮発性記憶装置の製造方法
US9012294B2 (en) * 2010-07-27 2015-04-21 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of non-volatile memory device
JP5436674B2 (ja) * 2010-07-27 2014-03-05 パナソニック株式会社 不揮発性記憶装置の製造方法
CN103119716A (zh) * 2010-09-27 2013-05-22 松下电器产业株式会社 存储元件、半导体存储装置、存储元件的制造方法及半导体存储装置的读出方法
JPWO2012042828A1 (ja) * 2010-09-27 2014-02-03 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
US8811061B2 (en) 2010-09-27 2014-08-19 Panasonic Corporation Memory device, semiconductor storage device, method for manufacturing memory device, and reading method for semiconductor storage device
WO2012042828A1 (ja) * 2010-09-27 2012-04-05 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
CN103119716B (zh) * 2010-09-27 2016-03-02 松下电器产业株式会社 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
US20120292588A1 (en) * 2010-12-15 2012-11-22 Satoru Fujii Nonvolatile memory device
CN103210491A (zh) * 2011-03-22 2013-07-17 松下电器产业株式会社 非易失性存储装置的制造方法
WO2012127861A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 不揮発性記憶装置の製造方法
US8900965B2 (en) 2011-03-22 2014-12-02 Panasonic Corporation Nonvolatile memory device manufacturing method
CN103210491B (zh) * 2011-03-22 2015-09-09 松下电器产业株式会社 非易失性存储装置的制造方法
CN102820426A (zh) * 2011-06-10 2012-12-12 索尼公司 存储元件和存储装置
TWI463641B (zh) * 2012-02-24 2014-12-01 Nat Applied Res Laboratories Ultra - high density resistive memory structure and its manufacturing method

Also Published As

Publication number Publication date
US8426836B2 (en) 2013-04-23
JP4897089B2 (ja) 2012-03-14
US20120097915A1 (en) 2012-04-26
JPWO2010064340A1 (ja) 2012-05-10
CN102239557A (zh) 2011-11-09
CN102239557B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US8592798B2 (en) Non-volatile storage device and method for manufacturing the same
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
TWI544607B (zh) 不揮發性半導體記憶裝置及其製造方法
JP5468087B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP4795485B2 (ja) 不揮発性記憶素子及びその製造方法
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
WO2008062688A1 (en) Nonvolatile semiconductor storage device and method for manufacturing the same
CN102576709A (zh) 非易失性存储装置及其制造方法
JPWO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
US9601692B1 (en) Hetero-switching layer in a RRAM device and method
JP5282176B1 (ja) 不揮発性半導体記憶装置およびその製造方法
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980148572.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09830111

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2010541190

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13132544

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09830111

Country of ref document: EP

Kind code of ref document: A1