[go: up one dir, main page]

WO2009128196A1 - 積層型圧電セラミック素子の製造方法 - Google Patents

積層型圧電セラミック素子の製造方法 Download PDF

Info

Publication number
WO2009128196A1
WO2009128196A1 PCT/JP2009/000952 JP2009000952W WO2009128196A1 WO 2009128196 A1 WO2009128196 A1 WO 2009128196A1 JP 2009000952 W JP2009000952 W JP 2009000952W WO 2009128196 A1 WO2009128196 A1 WO 2009128196A1
Authority
WO
WIPO (PCT)
Prior art keywords
laminated
cutting
cut
piezoelectric
ceramic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/000952
Other languages
English (en)
French (fr)
Inventor
浅野敬史
堀川勝弘
高田雅親
加藤正紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010508092A priority Critical patent/JP5131349B2/ja
Priority to EP09732259.8A priority patent/EP2267810A4/en
Publication of WO2009128196A1 publication Critical patent/WO2009128196A1/ja
Priority to US12/905,400 priority patent/US8062460B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/178—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of a laminated structure of multiple piezoelectric layers with inner electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/13—Severing followed by associating with part from same source
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Definitions

  • the present invention relates to a method for manufacturing a laminated piezoelectric ceramic element used for a laminated piezoelectric resonator, a laminated piezoelectric filter, and the like. More specifically, the present invention relates to a method for cutting a mother laminated body to provide individual laminated piezoelectric ceramic elements. The present invention relates to a method for manufacturing a multilayer piezoelectric ceramic element including a step of obtaining a multilayer piezoelectric body.
  • laminated piezoelectric actuators are used to drive hard disk drive heads and printer heads.
  • the number of stacked internal electrodes is increasing in order to obtain a larger displacement. Further, in order to reduce the size, the thickness of the piezoelectric layer between the internal electrodes has been reduced. As described above, when the thickness of the piezoelectric layer between the internal electrodes is reduced and the number of stacked internal electrodes is increased, even if the stacked piezoelectric body is pressure-bonded in the stacking direction before firing, It tends to be difficult to improve the adhesion with the body layer.
  • Patent Document 1 proposes the following method for manufacturing a laminated piezoelectric material.
  • FIG. 13B shows a mother ceramic green sheet 101 on which the internal electrode pattern 102 is formed, and a mother ceramic green sheet 103 on which the internal electrode pattern 104 whose position is shifted from the internal electrode pattern 102 is formed. As shown in FIG. In FIG. 13B, one mother ceramic green sheet 101 and one mother ceramic green sheet 103 are laminated, but in reality, more ceramic green sheets 101 and 103 are alternately arranged. Is laminated.
  • a solid mother ceramic green sheet 105 is laminated. By laminating these mother ceramic green sheets 101, 103, 105 and pressing them in the thickness direction, a primary pressure-bonded body 106 shown in FIG. 13C is obtained.
  • the primary pressure-bonded body 106 is cut in the thickness direction so as to have the planar shape of each stacked piezoelectric body.
  • the chip 107 has the same planar shape as the finally manufactured multilayer piezoelectric body, but the number of internal electrode stacks is considerably smaller than the number of stacked multilayer piezoelectric bodies finally manufactured. Therefore, in the chip 107, the internal electrodes 102 and 104 and the pressure-bonded body layer are firmly adhered.
  • a plurality of chips 107 are stacked in the stacking direction, heated, and pressurized to obtain a stacked raw chip 108 shown in FIG. 13 (f). .
  • the number of the plurality of chips 107 is set so that the number of internal electrodes in the multilayer green chip 108 is equal to the number of internal electrodes in the multilayer piezoelectric body to be finally manufactured. Has been chosen.
  • the laminated green chip 108 thus obtained is heated, the binder is decomposed, and then fired to obtain a laminated piezoelectric body.
  • the internal electrode and the ceramic green sheet are firmly adhered at the stage of the chip 107, the internal electrode and the piezoelectric layer are hardly separated.
  • the manufacturing process is very complicated. That is, after obtaining the primary piezoelectric body 106, in order to cut out the chip 107, it had to be cut in two directions in the thickness direction.
  • a stacking process for obtaining the primary pressure-bonded body 106 was performed, and a plurality of chips 107 were further stacked to obtain a stacked body raw chip 108. Further, when the plurality of chips 107 are stacked, the positioning of the chips 107 is very complicated because the chips 107 are small.
  • the chip 107 has a width and a depth that are smaller than the dimensions in the thickness direction, that is, the height direction. Is much smaller.
  • the primary pressure bonding body 106 when the primary pressure bonding body 106 is cut, the primary pressure bonding body 106 must be cut in the thickness direction of the chip 107. Therefore, it is difficult to cut the chip 107 from the primary pressure-bonded body 106 with high accuracy.
  • the object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to simplify the cutting process and the laminating process even when the number of internal electrode laminations is increased, and is thinner than the conventional cutting blade It is an object of the present invention to provide a method for manufacturing a multilayer piezoelectric ceramic element that can be cut with high accuracy using a ceramic.
  • a primary having a plurality of piezoelectric layers mainly composed of piezoelectric ceramics and a stripe-shaped internal electrode disposed at at least one interface between adjacent piezoelectric layers in the plurality of piezoelectric layers.
  • the third laminate is parallel to the lamination direction and the width direction of the second laminate.
  • Was cut in a direction characterized in that it comprises the a step of obtaining a laminated piezoelectric body and the step of firing the stacked piezoelectric method for manufacturing a laminated piezoelectric ceramic element is provided.
  • the multilayer piezoelectric ceramic element when the primary laminate is cut to obtain the plurality of secondary laminates, the multilayer piezoelectric ceramic element is formed in the primary laminate.
  • the primary laminated body is cut so that a pair of sides facing each other in a direction parallel to the length direction of the striped internal electrodes has a rectangular planar shape having the width direction dimension. In this case, it is possible to cut without worrying about the position of the internal electrode when cutting the tertiary laminate.
  • the primary laminate is obtained by cutting the primary laminate to obtain the plurality of secondary laminates.
  • the primary laminated body is cut so that a pair of sides facing each other in a direction perpendicular to the length direction of the stripe-shaped internal electrode formed in step S2 has a rectangular planar shape having the width-direction dimension. .
  • it can cut
  • an adhesive is used as the bonding material, and in that case, an adhesive is applied to the outer surface of the tertiary laminate. Only by doing this, a plurality of secondary laminates can be easily temporarily bonded.
  • an adhesive or an adhesive sheet is used as the bonding material.
  • a plurality of secondary laminates can be easily temporarily bonded by simply sticking an adhesive or adhesive sheet to the outer surface of the tertiary laminate.
  • the primary laminate is cut so as to obtain a plurality of secondary laminates having the above-mentioned width direction dimensions, and a plurality of secondary laminates are further provided.
  • Laminated piezoelectric elements can be obtained by laminating individual pieces to obtain a third laminated body, and cutting the third laminated body in the laminating direction and in parallel with the above width direction dimensions. Can be achieved.
  • the third laminated body may be cut in a direction parallel to the width direction, that is, the cutting length becomes equal to the width direction dimension.
  • the cutting length can be shortened. Therefore, cutting accuracy can be increased.
  • a thin cutting blade can be used. Therefore, the material removed by cutting can be reduced, and the mass productivity of the multilayer piezoelectric ceramic element can be improved.
  • FIG. 1 is a perspective view for explaining a step of obtaining a primary laminate in the manufacturing method according to an embodiment of the present invention.
  • FIG. 2A is a perspective view of a primary laminate obtained in an embodiment of the present invention
  • FIG. 2B is a schematic exploded view for explaining an internal electrode laminate state in the secondary laminate. It is a perspective view.
  • FIG. 3 is a perspective view showing a secondary laminate obtained in one embodiment of the present invention.
  • FIG. 4 is a perspective view showing a third laminated body obtained by the manufacturing method of one embodiment of the present invention.
  • FIG. 5 is a perspective view for explaining a process of cutting after the third laminated body is pressure-bonded.
  • FIG. 1 is a perspective view for explaining a step of obtaining a primary laminate in the manufacturing method according to an embodiment of the present invention.
  • FIG. 2A is a perspective view of a primary laminate obtained in an embodiment of the present invention
  • FIG. 2B is a schematic exploded view for explaining an internal electrode laminate state in the secondary laminate
  • FIG. 6 is a schematic front view for explaining a step of cutting the tertiary laminated body in the manufacturing method of one embodiment of the present invention.
  • FIG. 7A is a perspective view showing a laminated piezoelectric body cut out from the tertiary laminated body, and
  • FIG. 7B illustrates a laminated state of the first and second internal electrodes in the laminated piezoelectric body. It is a schematic perspective view for doing.
  • FIG. 8 is a perspective view showing a multilayer piezoelectric ceramic element obtained by the manufacturing method of one embodiment of the present invention.
  • FIG. 9 is a perspective view for explaining a step of cutting the primary laminated body in the manufacturing method according to the modification of the embodiment of the present invention.
  • FIG. 7A is a perspective view showing a laminated piezoelectric body cut out from the tertiary laminated body
  • FIG. 7B illustrates a laminated state of the first and second internal electrodes in the laminated piezoelectric body. It is a schematic
  • FIG. 10 is a schematic exploded perspective view for explaining the internal electrode lamination state in the secondary laminated body obtained by cutting along the cutting direction shown in FIG. 9.
  • FIG. 11 is a schematic plan view for explaining a cutting direction when cutting the third laminated body in the modification of the manufacturing method according to the embodiment of the present invention.
  • FIG. 12 is a perspective view showing a structure in which a pressure-sensitive adhesive sheet is affixed to the tertiary laminate in another modification of the manufacturing method of the present invention.
  • 13 (a) to 13 (f) are perspective views showing an example of a conventional method for manufacturing a laminated piezoelectric material.
  • a ceramic slurry containing a lead zirconate titanate (PZT) powder, a resin binder, and a dispersant as piezoelectric ceramic powder is formed into a sheet to obtain a ceramic green sheet.
  • An internal electrode pattern including a plurality of stripe-shaped internal electrodes having a longitudinal direction is printed on the ceramic green sheet.
  • a method is used in which a conductive paste containing metal powder such as Ag—Pd powder is printed on the ceramic green sheet by screen printing or the like.
  • the printing of the internal electrodes is not limited to this method.
  • the ceramic green sheet on which the internal electrode pattern is printed is punched out and laminated in a primary pressure-bonding die.
  • the size of the punched ceramic green sheet is 160 mm ⁇ 160 mm ⁇ thickness 120 ⁇ m.
  • first and second mother ceramic green sheets 1 and 3 were prepared as the mother ceramic green sheets.
  • an internal electrode pattern having a plurality of stripe-like internal electrodes 2 is printed on the upper surface.
  • An internal electrode pattern having a plurality of stripe-like internal electrodes 4 is printed on the second mother ceramic green sheet 3.
  • the formation positions of the internal electrode 2 and the internal electrode 4 are shifted in the direction of arrow A in FIG.
  • the internal electrode 2 and the internal electrode 4 are drawn to different outer surface portions in order to form internal electrodes connected to different potentials in the finally obtained multilayer piezoelectric ceramic element.
  • FIG. 1 shows a portion in which two layers of the first mother ceramic green sheet 1 and the second mother ceramic green sheet 3 are alternately laminated. Forty ceramic green sheets 1 of the first mother and 40 ceramic green sheets 2 of the second mother were laminated, and the number of laminated layers was 80. Also, one plain mother ceramic green sheet 5 was laminated above the portion where the first and second mother ceramic green sheets 1 and 3 were laminated.
  • the primary laminate thus obtained was pressure-bonded by applying a pressure of 100 MPa at a temperature of 50 ° C. using a rigid press.
  • the primary laminated body thus obtained is shown in a perspective view in FIG. The dimension after the said crimping
  • the primary laminated body 6 has a square plate shape having 160 mm ⁇ 160 mm ⁇ 8 mm thickness as described above. However, the primary laminated body 6 may have a rectangular planar shape instead of a square planar shape.
  • the secondary laminate 7 has a rectangular plate shape.
  • the dimension in the long direction of the upper surface of the secondary laminate 7 is defined as the length direction dimension L, the direction orthogonal to the length direction dimension as the width direction, the width direction dimension as W, and the thickness direction dimension as T.
  • This width direction dimension W is made equal to the width dimension of the finally obtained laminated piezoelectric material.
  • the primary laminate 6 is cut in the lamination direction so that the secondary laminate 7 having the width direction dimension W is obtained as described above. Is called.
  • the cutting depth at the time of cutting that is, the cutting length is the thickness direction dimension T corresponding to the thickness of the primary laminate 6. Therefore, since the cutting length is 8 mm, cutting can be performed with high accuracy using a thin cutting blade. Moreover, when obtaining the secondary laminated body 7 from the primary laminated body 6, since the part removed by a cutting
  • the cutting along the alternate long and short dash line B is performed in a direction parallel to the length direction of the stripe shape of the first and second internal electrodes 2 and 4 described above.
  • 2B schematically shows the cut internal electrodes 2a and 4a laminated in the secondary laminate 7 so that the above cutting is the length of the first internal electrodes 2 and 4.
  • the direction is parallel to the direction.
  • a plurality of secondary laminates 7 are laminated in the lamination direction of the secondary laminate 7 to obtain a tertiary laminate 8.
  • the length L is 160 mm
  • the width W is 10 mm
  • a pair of facing side surfaces 8a and 8b of the third laminated body 8 are respectively adhesives as bonding materials. 9,10 was applied.
  • the adhesives 9 and 10 are applied across the adjacent secondary laminates 7 and 7.
  • Adhesives 9 and 10 are removed prior to degreasing and firing described later, but an appropriate adhesive that decomposes in a degreasing step or firing step described later may be used.
  • Examples of the adhesives 9 and 10 include epoxy adhesives.
  • the third laminated body 8 was pressure-bonded by applying a pressure of 120 MPa at a temperature of 60 ° C. by an isostatic press. Thereby, the press-bonded body 11 shown in FIG. 5 was obtained.
  • the length L was 160 mm and the width W was 10 mm, but the dimension in the stacking direction was 100 mm.
  • the pressure-bonded body 11 was cut with a dicing saw at a position indicated by a one-dot chain line C in FIG.
  • a cutting blade having a thickness of 0.3 mm was used, and cutting was performed so that the distance between the alternate long and short dash line CC was 10 mm with reference to the outer shape.
  • cutting was performed in a direction orthogonal to the direction in which the internal electrodes 2a and 4a extend as a reference, as schematically shown in FIG.
  • the cutting direction along the alternate long and short dash line C is a direction parallel to the width direction in the width direction dimension W and a direction orthogonal to the stacking direction.
  • the width direction dimension W is 10 mm
  • the stacking direction dimension is 100 mm
  • the dimension along the width direction and the direction orthogonal to the stacking direction, that is, the dimension between the alternate long and short dash line CC is 10 mm.
  • the multilayer piezoelectric body 12 shown was obtained.
  • the first internal electrodes 2b and the second internal electrodes 4b obtained by the cutting are alternately arranged via the piezoelectric layers. Are stacked.
  • the multilayer piezoelectric body 12 obtained as described above was heated to perform a degreasing process for removing the binder in the ceramic green sheet, and then the multilayer piezoelectric body was further heated and fired. In this way, a fired multilayer piezoelectric body 13 shown in FIG. 8 was obtained.
  • First and second external electrodes 14 and 15 were formed on a pair of side surfaces 13 a and 13 b of the multilayer piezoelectric body 13 to obtain a multilayer piezoelectric ceramic element 16.
  • the first and second external electrodes 14 and 15 can be formed by an appropriate method such as application / baking of a conductive paste, thin film formation such as vapor deposition or sputtering, or application / curing of a conductive adhesive.
  • the cutting length is set to be equal to or less than the final width-direction dimension W of the multilayer piezoelectric body. Therefore, since it is not necessary to lengthen the cutting length, cutting can be performed easily and with high accuracy.
  • the cutting length can be shortened, the cutting process can be carried out using a thin cutting blade. Therefore, since the cutting allowance at the time of cutting can be reduced, the mass productivity of the multilayer piezoelectric body can be increased.
  • the cutting length can be reduced to 1/5 to 1/4 as compared with the cutting length in the manufacturing method described in Patent Document 1, and therefore the accuracy in cutting can be greatly increased. It was confirmed.
  • the thickness of the cutting blade can be reduced to 1/3 to 1/2 compared to the manufacturing method described in Patent Document 1, thereby making it possible to significantly reduce the cutting allowance. It was also confirmed that.
  • the stacking and cutting process can be performed with the stacked body having the final width direction dimension W, so that the stacking process and the cutting process can be simplified. Moreover, it is not necessary to perform a complicated positioning process. Therefore, even when the number of internal electrode layers is increased, it is possible to easily and accurately obtain a multilayer piezoelectric ceramic element having excellent reliability.
  • the primary laminate 6 when the primary laminate 6 is cut to obtain the second laminate 7, the primary laminate 6 is cut in parallel with the length direction L of the striped internal electrodes 2, 4. It was.
  • the primary laminated body 6 may be cut in a direction orthogonal to the length direction of the internal electrodes 2 and 4, unlike the case of FIG. .
  • the plurality of internal electrodes 2 c, 4 c obtained by cutting the plurality of internal electrodes 2, 4 respectively A plurality are formed at the position.
  • the upper and lower internal electrodes 2 c and 4 c are arranged so as to be shifted in the length direction of the secondary laminated body 7.
  • the third laminated body 8 when the third laminated body 8 is cut, the third laminated body 8 is cut along the alternate long and short dash line C in the direction orthogonal to the extending direction of the internal electrodes 2a, 4a.
  • the third laminated body 8 may be cut as indicated by an arrow E with the end portions of the internal electrodes 2c and 4c as targets.
  • the cutting direction in the case of obtaining the secondary laminate 7 is different and the cutting is performed as described above when the tertiary laminate 8 is cut, This is performed in the same manner as in the above embodiment.
  • the cutting length in the cutting step for obtaining the second laminated body 7 and the cutting step in cutting the third laminated body 8 is the dimension of W or less as in the above embodiment. It becomes. Therefore, since the cutting length can be shortened similarly to the above embodiment, the cutting accuracy can be increased. Therefore, the cutting operation can be easily performed. Furthermore, since a thin cutting blade can be used, the cutting allowance can be reduced.
  • the adhesives 9 and 10 are applied to temporarily attach the plurality of secondary laminates 7, but the adhesive sheets 21 and 22 may be applied as bonding agents as shown in FIG. 12. Good. That is, the pressure-sensitive adhesive sheets 21 and 22 may be pasted so as to straddle the adjacent secondary laminates 7, and the adjacent secondary laminates 7 may be temporarily attached. Instead of the adhesive sheets 21 and 22, an adhesive sheet may be used.
  • the adhesives 9 and 10 and the pressure-sensitive adhesive sheets 21 and 22 are decomposed and removed in a subsequent firing step. In that case, the process of removing an adhesive agent, an adhesive sheet, etc. can be skipped. But you may remove these after baking. Further, when the laminated piezoelectric body is cut out from the tertiary laminated body 8, the laminated body portion to which the adhesives 9, 10 and the adhesive sheets 21, 22 on the side surface of the tertiary laminated body 8 are removed is removed. Good.
  • the first and second external electrodes are formed by firing the multilayer piezoelectric body.
  • the first and second external electrodes may be applied to the multilayer piezoelectric body before firing. Good.
  • the multilayer piezoelectric ceramic element 16 obtained by the manufacturing method of the above embodiment is preferably used for a multilayer piezoelectric actuator, but may be used for other multilayer piezoelectric ceramic elements such as a piezoelectric resonator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

　内部電極積層数を増加させた場合であっても、積層工程及び切断工程の簡略化を図ることができ、切断精度を高めることができ、切断代を小さくすることができる積層型圧電セラミック素子の製造方法を提供する。 　ストライプ状の内部電極が圧電体層を介して積層されている第１次積層体６を用意し、第１次積層体６を最終的に得られる積層型圧電セラミック素子チップの幅寸法に応じた幅方向寸法Ｗを有する複数の第２次積層体７に切断し、複数の第２次積層体７のうち２以上の第２次積層体７を積層方向に積層し、第３次積層体８を得、第３次積層体８を積層方向にかつ幅方向Ｗと平行に切断して、積層型圧電体を得る、積層型圧電セラミック素子の製造方法。

Description

積層型圧電セラミック素子の製造方法
　本発明は、積層型圧電共振子や積層型圧電フィルタなどに用いられる積層型圧電セラミック素子の製造方法に関し、より詳細には、マザーの積層体を切断工程し、個々の積層型圧電セラミック素子用積層型圧電体を得る工程を備えた積層型圧電セラミック素子の製造方法に関する。
　従来、ハードディスクドライブのヘッドやプリンタのヘッドなどを駆動するのに、積層型圧電アクチュエータが用いられている。
　積層型圧電アクチュエータでは、より大きな変位量を得るために、内部電極の積層数が増大してきている。また、小型化を進めるために、内部電極間の圧電体層の厚みが薄くされてきている。このように、内部電極間の圧電体層の厚みを薄くし、かつ、内部電極積層数を増大した場合、焼成前に積層型圧電体を積層方向に圧着したとしても、従来の内部電極と圧電体層との密着性を高めることが困難となりがちであった。
　そこで、特許文献１では、下記の積層型圧電体の製造方法が提案されている。
　図１３（ａ）～（ｆ）に示すように、特許文献１に記載の製造方法では、先ず、矩形のマザーのセラミックグリーンシート１０１を用意する。マザーのセラミックグリーンシート１０１上に、マザーの内部電極パターン１０２を形成する。内部電極パターン１０２が形成されたマザーのセラミックグリーンシート１０１と、内部電極パターン１０２とは位置がずらされた内部電極パターン１０４が上面に形成されたマザーのセラミックグリーンシート１０３とを図１３（ｂ）に示すように交互に積層する。図１３（ｂ）では、１枚のマザーのセラミックグリーンシート１０１と、１枚のマザーのセラミックグリーンシート１０３とが積層されているが、実際には、より多くのセラミックグリーンシート１０１，１０３が交互に積層される。
　さらに、無地のマザーのセラミックグリーンシート１０５が積層される。これらのマザーのセラミックグリーンシート１０１，１０３，１０５を積層し、厚み方向に加圧することにより、図１３（ｃ）に示す第１次圧着体１０６が得られる。
　次に第１次圧着体１０６を個々の積層型圧電体の平面形状を有するように厚み方向に切断する。このようにして、図１３（ｄ）に示すチップ１０７を得る。チップ１０７は、最終的に製造される積層型圧電体と同じ平面形状を有するが、内部電極積層数は、最終的に製造される積層型圧電体の積層数よりもかなり少ない。従って、チップ１０７では、内部電極１０２，１０４と圧着体層とが強固に密着される。
　しかる後、図１３（ｅ）に示すように、複数個のチップ１０７を積層方向に積層し、加熱し、加圧することにより、図１３（ｆ）に示す積層体生チップ１０８を得ることができる。積層体生チップ１０８を得るにあたっては、積層体生チップ１０８における内部電極の積層数が最終的に製造すべき積層型圧電体における内部電極積層数と等しくなるように、複数のチップ１０７の数が選ばれている。
　このようにして得られた積層体生チップ１０８を加熱し、バインダーを分解した後、焼成することにより、積層型圧電体を得ることができる。得られた積層型圧電体では、上記チップ１０７の段階で内部電極とセラミックグリーンシートとが強固に密着されているので、内部電極と圧電体層との剥離が生じ難い。
特開２００２－３１４１６１号公報
　しかしながら、特許文献１に記載の製造方法では、製造工程が非常に煩雑であった。すなわち、第１次圧電体１０６を得た後、チップ１０７を切り出すために、厚み方向において二方向に切断しなければならなかった。また、第１次圧着体１０６を得るための積層工程を実施し、さらに複数のチップ１０７を積層し、積層体生チップ１０８を得なければならなかった。さらに、複数のチップ１０７を積層するに際しては、チップ１０７が小さいため、その位置決めが非常に煩雑であった。
　通常、チップ１０７の積層数を減らすために、すなわち、複数のチップ１０７の積層工程における作業を容易とするために、チップ１０７では、厚み方向すなわち高さ方向の寸法に比べて、幅及び奥行きのほうがかなり小さくなっている。しかしながら、上記のように、第１次圧着体１０６の切断に際しては、チップ１０７の厚み方向に第１次圧着体１０６を切断しなければならなかった。従って、第１次圧着体１０６からチップ１０７を高精度に切断することが困難であった。
　また、かなり厚い第１次圧着体１０６を切断しなければならないため、切断に際して用いる切断刃の厚みを薄くすることが困難であった。そのため、第１次圧着体１０６から得られるチップ１０７の個数を増大させることが困難であった。
　本発明の目的は、上述した従来技術の欠点を解消し、内部電極積層数を増加させた場合であっても、切断工程及び積層工程を簡略化することができ、しかも従来よりも薄い切断刃を用いて高精度に切断することが可能である積層型圧電セラミック素子の製造方法を提供することにある。
　本発明によれば、圧電セラミックスを主体とする複数の圧電体層と、複数の圧電体層において隣り合う圧電体層間の少なくとも１つの界面に配置されたストライプ状の内部電極とを有する第１次積層体を用意する工程と、前記第１次積層体を切断後に最終的に得られる積層型圧電体の幅寸法に応じた幅方向寸法を有するように積層方向に切断し、該幅方向寸法を有する複数の第２次積層体を得る工程と、前記複数の第２次積層体の内の２以上の第２次積層体を前記圧電体層の積層方向に積層し、第３次積層体を得る工程と、前記第３次積層体において、積層されている第２次積層体同士を仮着するために、隣り合う第２次積層体間に跨がるように接合材を付与する工程と、第３次積層体を積層方向かつ前記第２次積層体の前記幅方向と平行な方向に切断し、積層型圧電体を得る工程と前記積層型圧電体を焼成する工程とを備えることを特徴とする、積層型圧電セラミック素子の製造方法が提供される。
　本発明に係る積層型圧電セラミック素子の製造方法のある特定の局面では、前記第１次積層体を切断して前記複数の第２次積層体を得るにあたり、前記第１次積層体において形成されているストライプ状の内部電極の長さ方向と平行な方向にかつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第１次積層体を切断する。この場合には、３次積層体の切断時に内部電極の位置を気にせずに切断することができる。
　また、本発明に係る積層型圧電セラミック素子の製造方法の他の特定の局面では、前記第１次積層体を切断して前記複数の第２次積層体を得るにあたり、前記第１次積層体において形成されているストライプ状の内部電極の長さ方向と直交する方向にかつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第１次積層体を切断する。この場合には、３次積層体の切断時に内部電極の位置を視認しながら切断することができる。そのため、電極の位置精度の高い積層体を得ることができる。
　本発明に係る積層型圧電セラミック素子の製造方法のさらに別の特定の局面では、上記接合材として、接着剤が用いられ、その場合には、第３次積層体の外表面に接着剤を塗布するだけで、複数の第２次積層体を容易に仮接着することができる。
　本発明に係る積層型圧電セラミック素子の製造方法の他の特定の局面によれば、上記接合材として、粘着もしくは接着シートが用いられる。この場合には、第３次積層体を得た後に、粘着もしくは接着シートを第３次積層体の外表面に貼付するだけで、複数の第２次積層体を容易に仮接着することができる。
（発明の効果）
　本発明に係る積層型圧電セラミック素子の製造方法によれば、上記幅方向寸法を有する複数の第２次積層体を得るように第１次積層体を切断し、さらに第２次積層体を複数個積層して第３次積層体を得て、第３次積層体を積層方向にかつ上記幅方向寸法と平行に切断することにより積層型圧電体が得られるため、積層工程及び切断工程の簡略化を図ることができる。
　特許文献１に記載の製造方法では、小さな複数のチップを積層方向に積層しなければならず、積層工程が煩雑であり、特に積層に際しての位置決めが煩雑であった。これに対して、本発明によれば、複数のチップを内部電極同士の位置関係を考慮して積層するという煩雑な作業を省略することができる。
　しかも、全ての内部電極が積層された後の切断工程では、該第３次積層体を上記幅方向と平行な方向に切断すればよいため、すなわち切断長が上記幅方向寸法と等しくなるため、特許文献１に記載の製造方法の場合に比べて、切断長を短くすることができる。よって、切断精度を高めることができる。しかも、切断長を短くすることができるので、厚みの薄い切断刃を用いることができる。よって、切断により除去される材料を少なくすることができ、積層型圧電セラミック素子の量産性を高めることができる。
図１は、本発明の一実施形態に係る製造方法において、第１次積層体を得る工程を説明するための斜視図である。 図２（ａ）は、本発明の一実施形態で得られる第１次積層体の斜視図であり、（ｂ）は、第２次積層体における内部電極積層状態を説明するための略図的分解斜視図である。 図３は、本発明の一実施形態で得られる第２次積層体を示す斜視図である。 図４は、本発明の一実施形態の製造方法で得られる第３次積層体を示す斜視図である。 図５は、第３次積層体を圧着した後に切断する工程を説明するための斜視図である。 図６は、本発明の一実施形態の製造方法において、第３次積層体を切断する工程を説明するための模式的正面図である。 図７（ａ）は、第３次積層体から切り出された積層型圧電体を示す斜視図であり、（ｂ）は、該積層型圧電体における第１，２の内部電極の積層状態を説明するための略図的斜視図である。 図８は、本発明の一実施形態の製造方法で得られる積層型圧電セラミック素子を示す斜視図である。 図９は、本発明の一実施形態の変形例に係る製造方法において第１次積層体を切断する工程を説明するための斜視図である。 図１０は、図９に示した切断方向に沿って切断して得られた第２次積層体における内部電極積層状態を説明するための模式的分解斜視図である。 図１１は、本発明の一実施形態の製造方法の変形例において、第３次積層体を切断するに際しての切断方向を説明するための模式的平面図である。 図１２は、本発明の製造方法の他の変形例において、第３次積層体に粘着シートが貼付されている構造を示す斜視図である。 図１３（ａ）～（ｆ）は、従来の積層型圧電体の製造方法の一例を示す各斜視図である。
符号の説明
　１，３…セラミックグリーンシート
　２，４…内部電極
　２ａ，４ａ…内部電極
　２ｂ，４ｂ…内部電極
　２ｃ，４ｃ…内部電極
　５…セラミックグリーンシート
　６…第１次積層体
　７…第２次積層体
　８…第３次積層体
　８ａ，８ｂ…側面
　９，１０…接着剤
　１１…圧着体
　１２，１３…積層型圧電体
　１３ａ，１３ｂ…側面
　１４，１５…外部電極
　１６…積層型圧電セラミック素子
　２１，２２…粘着シート
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　図１～図８を参照して、本発明の一実施形態に係る積層型圧電セラミック素子の製造方法を説明する。
　本実施形態では、先ず、圧電セラミックス粉末としてチタン酸ジルコン酸鉛（ＰＺＴ）系粉末と、樹脂バインダーと、分散剤とを含むセラミックスラリーをシート成形し、セラミックグリーンシートを得る。このセラミックグリーンシート上にストライプ状すなわち長手方向を有する矩形形状の複数の内部電極を含む内部電極パターンを印刷する。内部電極パターンの印刷に際しては、Ａｇ－Ｐｄ粉末などの金属粉末を含む導電ペーストをスクリーン印刷等によりセラミックグリーンシート上に印刷する方法が用いられる。もっとも、内部電極の印刷は、この方法に限定されるものではない。
　次に、上記内部電極パターンが印刷されたセラミックグリーンシートを打ち抜き、第１次圧着用金型内において積層する。なお、打ち抜かれたセラミックグリーンシートの寸法は、本実施形態では、１６０ｍｍ×１６０ｍｍ×厚さ１２０μｍとした。
　図１に示すように、上記マザーのセラミックグリーンシートとして、第１，第２のマザーのセラミックグリーンシート１，３を用意した。第１のマザーのセラミックグリーンシート１では、上面にストライプ状の複数の内部電極２を有する内部電極パターンが印刷されている。第２のマザーのセラミックグリーンシート３上には、複数のストライプ状の内部電極４を有する内部電極パターンが印刷されている。内部電極２と内部電極４とは、その形成位置が図１の矢印Ａ方向によりずらされている。内部電極２及び内部電極４は、最終的に得られる積層型圧電セラミック素子において異なる電位に接続される内部電極を形成するために、異なる外表面部分に引き出されることによる。
　図１では、第１のマザーのセラミックグリーンシート１と、第２のマザーのセラミックグリーンシート３とが交互に２層積層されている部分が図示されているが、実際には、本実施形態では、第１のマザーのセラミックグリーンシート１を４０枚と第２のマザーのセラミックグリーンシート２を４０枚積層し、積層数を８０層とした。また、第１，２のマザーのセラミックグリーンシート１，３が積層されている部分の上方に１枚の無地のマザーのセラミックグリーンシート５を積層した。このようにして得られた第１次積層体を剛体プレスを用いて５０℃の温度で１００ＭＰａの圧力を加え、圧着した。このようにして得られた第１次積層体を図２（ａ）に斜視図で示す。第１次積層体の上記圧着後の寸法は、１６０ｍｍ×１６０ｍｍ×厚み８ｍｍである。
　第１次積層体６は、上記のように１６０ｍｍ×１６０ｍｍ×厚み８ｍｍを有する正方形板状の形状を有する。もっとも、第１次積層体６は、正方形の平面形状ではなく、長方形の平面形状を有していてもよい。
　次に、図２（ｂ）に一点鎖線Ｂで示すように、第１次積層体６を切断した。この切断により、図３に示す第２次積層体７を得る。
　第２次積層体７は、矩形板状の形状を有する。第２次積層体７の上面の長い方向の寸法を長さ方向寸法Ｌ、長さ方向寸法と直交する方向を幅方向とし、幅方向寸法をＷ、厚み方向寸法をＴとする。この幅方向寸法Ｗは、最終的に得られる積層型圧電体の幅寸法と等しくされている。
　上記第２次積層体７を得る切断工程では、第１次積層体６を積層方向に、かつ上記のように、幅方向寸法Ｗを有する第２次積層体７が得られるように切断が行われる。この切断に際しての切断深さ、すなわち切断長は、第１次積層体６の厚みに相当する上記厚み方向寸法Ｔである。従って、切断長は８ｍｍであるため、厚みの薄い切断刃を用いて、高精度に切断を行うことができる。また、第１次積層体６から第２次積層体７を得るに際し、切断により除去される部分が少なくなるため、得られる第２次積層体７の数を増やすことができる。
　また、上記一点鎖線Ｂに沿う切断は、前述した第１，２の内部電極２，４のストライプ状の形状の長さ方向と平行な方向に行われる。すなわち、図２（ｂ）に、第２次積層体７において積層されている切断後の内部電極２ａ，４ａを略図的に示すように、上記切断は、最初の内部電極２，４の長さ方向と平行な方向に行われる。
　上記のようにして、Ｌ＝１６０ｍｍ×Ｗ＝１０ｍｍ及びＴ＝８ｍｍの第２次積層体７が得られる。
　次に、複数の第２次積層体７を図４に示すように、第２次積層体７における積層方向に積層し、第３次積層体８を得る。
　図４では略図的に示したが、実際には、上記第２次積層体７を１３枚積層し、第３次積層体８を得た。従って、第３次積層体８では、長さＬが１６０ｍｍであり、幅Ｗが１０ｍｍであり、積層方向寸法が８×１３＝１０４ｍｍである。
　上記第３次積層体８において、隣り合う第２次積層体７同士を仮着するために、第３次積層体８の対向し合う一対の側面８ａ，８ｂに、それぞれ、接合材として接着剤９，１０を塗布した。接着剤９，１０には、隣り合う第２次積層体７，７間にまたがって付与されている。
　接着剤９，１０は、後述の脱脂焼成に先立って除去されるが、後述する脱脂工程または焼成工程において分解する適宜の接着剤を用いてもよい。接着剤９，１０としては、例えば、エポキシ系接着剤を挙げることができる。
　しかる後、第３次積層体８を静水圧プレスにより６０℃の温度で１２０ＭＰａの圧力を加えて圧着した。それによって、図５に示す圧着体１１を得た。この圧着体１１では、長さＬは１６０ｍｍであり、幅Ｗは１０ｍｍであるが、積層方向寸法は１００ｍｍであった。
　次に、上記圧着体１１を図５の一点鎖線Ｃで示す位置にて、ダイシングソーにより切断した。ダイシングソーによる切断に際しては、厚み０．３ｍｍの切断刃を用い、外形を基準に、一点鎖線Ｃ－Ｃ間の距離が１０ｍｍとなるように切断を行った。上記切断に際しては、図６に模式的に示すように内部電極２ａ，４ａの延びる方向を基準とし、該方向に直交する方向に切断を行った。この一点鎖線Ｃに沿う切断方向は、上記幅方向寸法Ｗにおける幅方向と平行な方向であり、かつ上記積層方向と直交する方向である。このようにして、幅方向寸法Ｗが１０ｍｍ、積層方向寸法が１００ｍｍ、幅方向及び積層方向と直交する方向に沿う寸法すなわち一点鎖線Ｃ－Ｃ間の寸法が１０ｍｍである、図７（ａ）に示す積層型圧電体１２を得た。
　図７（ｂ）に模式的に示すように、積層型圧電体１２においては、上記切断により得られた第１の内部電極２ｂと第２の内部電極４ｂとが圧電体層を介して交互に積層されている。
　上記のようにして得られた積層型圧電体１２を加熱し、セラミックグリーンシート中のバインダーを除去する脱脂工程を行い、次にさらに積層型圧電体を加熱し、焼成を行った。このようにして、図８に示す焼成後の積層型圧電体１３を得た。この積層型圧電体１３の一対の側面１３ａ，１３ｂに第１，２の外部電極１４，１５を形成し、積層型圧電セラミック素子１６を得た。第１，２の外部電極１４，１５の形成は、導電ペーストの塗布・焼付、蒸着もしくはスパッタリング等の薄膜形成法、あるいは導伝性接着剤の塗布・硬化などの適宜の方法により行い得る。
　上記のように、本実施形態の製造方法では、第１次積層体６を切断して第２次積層体７を得る工程、第３次積層体８を切断して積層型圧電体を得る工程のいずれの切断工程においても、切断長は、最終的な積層型圧電体の幅方向寸法Ｗと以下とされている。従って、切断長を長くする必要がないため、容易にかつ高精度に切断することができる。
　しかも、切断長を短くし得るので、厚みの薄い切断刃を用いて切断工程を実施することができる。よって、切断に際しての切断代を小さくすることができるので、積層型圧電体の量産性を高めることができる。
　本願発明者の実験によれば、上記切断長を特許文献１に記載の製造方法における切断長に比べて１／５～１／４と非常に短くでき、従って切断に際しての精度を大幅に高め得ることが確認された。また、切断刃の厚みについても、特許文献１に記載の製造方法の場合に比べても、１／３～１／２とすることができ、それによって、切断代を大幅に小さくすることが可能であることも確かめられた。
　加えて、最初の切断工程後は、最終的な幅方向寸法Ｗを有する積層体のまま積層及び切断工程を実施することができるので、積層工程及び切断工程の簡略化を図ることができる。また、煩雑な位置決め工程を実施する必要もない。従って、内部電極積層数を増加させた場合であっても、信頼性に優れた積層型圧電セラミック素子を、容易にかつ高精度に得ることが可能となる。
　上記実施形態では、第１次積層体６を切断して第２次積層体７を得るにあたり、ストライプ状の内部電極２，４の長さ方向Ｌと平行に第１次積層体６が切断されていた。
　しかしながら、図９に破線Ｄで示すように、第１次積層体６は、図２（ａ）の場合とは異なり、内部電極２，４の長さ方向と直交する方向に切断してもよい。この場合には、得られた第２次積層体７において、図１０に分解斜視図で示すように、複数の内部電極２，４が切断された複数の内部電極２ｃ，４ｃがそれぞれ、各高さ位置において複数形成されることになる。この場合、上下の内部電極２ｃ，４ｃは、第２次積層体７の長さ方向においてずらされて配置されることになる。
　従って、本変形例では、上記実施形態において、第３次積層体８を切断するに際し、内部電極２ａ，４ａの延びる方向と直交する方向に一点鎖線Ｃに沿って切断されていたが、本変形例では、図１１に示すように、上記内部電極２ｃ，４ｃの端部部分を目標に矢印Ｅで示すように第３次積層体８の切断を行えばよい。本変形例では、上記のように、第２次積層体７を得る場合の切断方向が異なること、第３次積層体８の切断に際し、上記のように切断が行われることを除いては、上記実施形態と同様にして行われる。従って、本変形例においても、上記実施形態と同様に第２次積層体７を得るための切断工程及び第３次積層体８を切断する際の切断工程における切断長は、やはりＷ以下の寸法となる。よって、上記実施形態と同様に切断長を短くすることができるので、切断精度を高めることができる。従って、切断作業を容易に行うことができる。さらに、厚みの薄い切断刃を用いることができるので、切断代を小さくすることができる。
　また、本変形例においても、上記実施形態と同様に、積層に際しての煩雑な位置決めを必要としないため、積層工程の簡略化をも図ることができる。
　なお、図４では、複数の第２次積層体７を仮着するために接着剤９，１０を塗布したが、接合剤として、図１２に示すように粘着シート２１，２２を貼付してもよい。すなわち粘着シート２１，２２は、隣り合う第２次積層体７に跨がるように貼付し、隣り合う第２次積層体７同士を仮着してもよい。粘着シート２１，２２に変えて、接着シートを用いてもよい。
　なお、接着剤９，１０や粘着シート２１，２２は、後の焼成工程において分解し、除去されるものであることが望ましい。その場合には、接着剤や粘着シートなどを除去する工程を省略することができる。もっとも、焼成後にこれらを除去してもよい。また、第３次積層体８から積層型圧電体を切り出すに際し、第３次積層体８の側面の接着剤９，１０や粘着シート２１，２２が貼付されている積層体部分を除去してもよい。
　また、上述した実施形態では、積層型圧電体を焼成した第１，２の外部電極が形成されていたが、第１，２の外部電極は焼成前に積層型圧電体に付与されていてもよい。
　また、上記実施形態の製造方法で得られる積層型圧電セラミック素子１６は、積層型圧電アクチュエータに好適に用いられるが、圧電共振子等の他の積層型圧電セラミック素子に用いてもよい。

Claims (5)

  1. 　圧電セラミックスを主体とする複数の圧電体層と、複数の圧電体層において隣り合う圧電体層間の少なくとも１つの界面に配置されたストライプ状の内部電極とを有する第１次積層体を用意する工程と、
    　前記第１次積層体を切断後に最終的に得られる積層型圧電体の幅寸法に応じた幅方向寸法を有するように積層方向に切断し、該幅方向寸法を有する複数の第２次積層体を得る工程と、
    　前記複数の第２次積層体の内の２以上の第２次積層体を前記圧電体層の積層方向に積層し、第３次積層体を得る工程と、
    　前記第３次積層体において、積層されている第２次積層体同士を仮着するために、隣り合う第２次積層体間に跨がるように接合材を付与する工程と、
    　第３次積層体を積層方向かつ前記第２次積層体の前記幅方向と平行な方向に切断し、積層型圧電体を得る工程と前記積層型圧電体を焼成する工程とを備えることを特徴とする、積層型圧電セラミック素子の製造方法。
  2. 　前記第１次積層体を切断して前記複数の第２次積層体を得るにあたり、前記第１次積層体において形成されているストライプ状の内部電極の長さ方向と平行な方向に、かつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第１次積層体を切断する、請求項１に記載の積層型圧電セラミック素子の製造方法。
  3. 　前記第１次積層体を切断して前記複数の第２次積層体を得るにあたり、前記第１次積層体において形成されているストライプ状の内部電極の長さ方向と直交する方向にかつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第１次積層体を切断する、請求項１に記載の積層型圧電セラミック素子の製造方法。
  4. 　前記接合材が、接着剤である、請求項１～３のいずれか１項に記載の積層型圧電セラミック素子の製造方法。
  5. 　前記接合材が、粘着もしくは接着シートである、請求項１～３のいずれか１項に記載の積層型圧電セラミック素子の製造方法。
PCT/JP2009/000952 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法 Ceased WO2009128196A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010508092A JP5131349B2 (ja) 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法
EP09732259.8A EP2267810A4 (en) 2008-04-18 2009-03-03 METHOD FOR PRODUCING A LAMINATED PIEZOELECTRIC CERAMIC ELEMENT
US12/905,400 US8062460B2 (en) 2008-04-18 2010-10-15 Laminated piezoelectric ceramic element manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-109310 2008-04-18
JP2008109310 2008-04-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/905,400 Continuation US8062460B2 (en) 2008-04-18 2010-10-15 Laminated piezoelectric ceramic element manufacturing method

Publications (1)

Publication Number Publication Date
WO2009128196A1 true WO2009128196A1 (ja) 2009-10-22

Family

ID=41198907

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000952 Ceased WO2009128196A1 (ja) 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法

Country Status (4)

Country Link
US (1) US8062460B2 (ja)
EP (1) EP2267810A4 (ja)
JP (1) JP5131349B2 (ja)
WO (1) WO2009128196A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011079658A1 (de) * 2011-07-22 2013-01-24 Robert Bosch Gmbh Verfahren zur Herstellung eines keramischen Mehrlagenbauelements und keramisches Mehrlagenbauelement
JP5590054B2 (ja) * 2012-02-07 2014-09-17 株式会社村田製作所 積層セラミック電子部品の製造方法
US20150171788A1 (en) * 2013-12-16 2015-06-18 Gabriela Elena Bunea Solar module junction box bypass diode
KR20170078136A (ko) 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
WO2018175399A1 (en) * 2017-03-24 2018-09-27 Bio-Rad Laboratories, Inc. Universal hairpin primers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142780A (ja) * 1993-11-18 1995-06-02 Brother Ind Ltd 積層型圧電素子の製造方法
JP2001230463A (ja) * 1999-12-06 2001-08-24 Matsushita Electric Ind Co Ltd 積層圧電アクチュエータ
JP2002314161A (ja) 2001-04-18 2002-10-25 Denso Corp セラミック積層体の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355986A (ja) * 1986-08-26 1988-03-10 Nec Corp 電歪効果素子の製造方法
JPH01289234A (ja) * 1988-05-17 1989-11-21 Hitachi Condenser Co Ltd 積層セラミックチップコンデンサの製造方法
JPH03191322A (ja) * 1989-12-20 1991-08-21 Fujitsu General Ltd ライトバルブの製造方法
JPH0794359A (ja) 1993-09-20 1995-04-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP4000835B2 (ja) * 2001-11-22 2007-10-31 株式会社デンソー セラミック積層体の製造方法
JP2006108351A (ja) 2004-10-05 2006-04-20 Sanyo Electric Co Ltd 積層セラミック電子部品の製造方法
JP4561471B2 (ja) 2005-05-20 2010-10-13 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品の内部電極形成用スクリーン印刷版

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142780A (ja) * 1993-11-18 1995-06-02 Brother Ind Ltd 積層型圧電素子の製造方法
JP2001230463A (ja) * 1999-12-06 2001-08-24 Matsushita Electric Ind Co Ltd 積層圧電アクチュエータ
JP2002314161A (ja) 2001-04-18 2002-10-25 Denso Corp セラミック積層体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2267810A4

Also Published As

Publication number Publication date
EP2267810A4 (en) 2014-03-05
US8062460B2 (en) 2011-11-22
JP5131349B2 (ja) 2013-01-30
US20110024033A1 (en) 2011-02-03
JPWO2009128196A1 (ja) 2011-08-04
EP2267810A1 (en) 2010-12-29

Similar Documents

Publication Publication Date Title
JP3852308B2 (ja) 積層型圧電体素子及びその製造方法、並びに、圧電アクチュエータ
WO2006073018A1 (ja) 圧電アクチュエータの製造方法及び圧電アクチュエータ
JP5131349B2 (ja) 積層型圧電セラミック素子の製造方法
JP4655493B2 (ja) 圧電素子、圧電アクチュエータ並びに圧電素子及び圧電アクチュエータの製造方法
JP2018056464A (ja) 積層セラミック電子部品の製造方法
JP5200459B2 (ja) アクチュエータ
CN103155191B (zh) 层叠型压电致动器以及压电振动装置
JP2016219691A (ja) 積層セラミック電子部品の製造方法
JP5218219B2 (ja) 積層セラミック電子部品の製造方法
JP5319195B2 (ja) 振動体
JP5444593B2 (ja) 積層型圧電素子
US7211930B2 (en) Multilayer piezoelectric element
JP2010199271A (ja) 積層型圧電素子およびその製法ならびに振動体
JP2003133161A (ja) 積層セラミック電子部品の製造方法
JP2015076452A (ja) コンデンサ素子の製造方法
JP2539106B2 (ja) 圧電アクチュエ―タおよびその製造方法
JPH0257353B2 (ja)
JP4466610B2 (ja) 加速度センサおよび加速度センサの製造方法
JP6035773B2 (ja) 積層型圧電アクチュエータおよびその製造方法
JP2007019420A (ja) 積層型圧電素子
JP2001085753A (ja) 圧電アクチュエータ
JP4724385B2 (ja) 積層型電子部品及び積層中間体
JPH09172209A (ja) 積層型圧電素子及びその製造方法
JP2008300430A (ja) 積層型圧電素子ならびにその製造方法
JP2011258681A (ja) 積層型圧電アクチュエータおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09732259

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010508092

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2009732259

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE