JP2008300430A - 積層型圧電素子ならびにその製造方法 - Google Patents

Abstract

【課題】高出力な積層型圧電素子の提供と、生産性に優れ、極めて高品位の積層型圧電素子を安定的に得られる製造方法の提供と、を目的とする。
【解決手段】内部電極層120a、120bと圧電セラミック層100a、100bとからなる単位ユニット層10a、10bを、厚み方向の分極Ｐが一層毎に逆になるようにｎ層積層してなる積層型圧電素子１において、圧電セラミック層100a、100bの、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の低い低抵抗領域110a、110b、111a、111bを形成する。該低抵抗領域においては、電界密度が高くなるので、圧電セラミック層100a、100b内において電界密度の高い領域ＨＲと電界密度の低い領域ＬＲとが混在し、電界密度の差に伴う出力変位量の差によって、圧電セラミック層が撓み変形する。この撓みによる変位ｄSと固有の逆圧電効果による変位ｄLとが重畳されて大きな出力変位を得ることができる。
【選択図】 図２

Description

本発明は、圧電セラミック層と内部電極層とが交互に積層された積層型圧電素子の出力向上に関するものである。

従来、内燃機関に用いられる燃料噴射弁等の駆動源として、その応答性の速さから、逆圧電効果を利用したピエゾアクチュエータの適用が提案されている。
特に、車両用ピエゾアクチュエータは、走行距離３０〜５０万ｋｍに相当する１０^８回以上の繰り返し作動が要求され、これを保証する高い耐久性と信頼性が要求されている。

この様なピエゾアクチュエータに用いられる圧電素子としては、圧電セラミックの薄板を厚み方向の分極が一層毎に逆になるように圧電セラミック層と内部電極層とを交互に数十枚〜数百枚積層した積層型圧電素子が有望である。

本発明者等は、この様な極めて積層枚数の多い積層型圧電素子を安定して形成する製造方法として、特許文献１に示す、層間剥離が生じ難く、一体の焼結体をなす積層型圧電素子の大量生産に適したセラミック積層体の製造方法を提案した。

また、この様なピエゾアクチュエータを用いた燃料噴射弁は、積層型圧電素子と、その変位を伝達するピストン部材と、ピストン部材を圧電素子に密着させるとともに、積層型圧電素子に所定のプリセット荷重を与えるバネ部材を備えており、圧電素子の伸縮に伴い、ピストン部材が摺動して、燃料噴射弁の開閉を制御する制御弁を駆動するようになっている。

燃料噴射弁の更なる小型化、高精度化のために、ピエゾアクチュエータには、より高い変換効率が望まれている。
例えば、特許文献２には、予圧縮手段を備え、圧電セラミック層の積層方向に沿って配設された一対の電極層の表面部から加えられる予圧縮力によって、圧電セラミック層内における部分的な領域の分極方向を積層方向に対して横断方向に変換し、電極層間に電界を加え、全ての分極方向が積層方向に平行に変換された時に、大きな変位量を得るピエゾアクチュエータが開示されている。
特開２００３−１７４２１０号公報 特表２００５−５３５１３６号公報

しかしながら、特許文献２にあるような予圧縮手段と圧電素子とが交互に積層された構造では、必要な出力を得るための素子の体格が非常に大きくなる虞がある。
また、単層の圧電素子の間に予圧縮手段を配設しているので、構造が複雑で組み付けコストの増大に繋がる虞もある。
更に、特許文献２にあるように予圧縮手段として圧電素子のパターニングされた電極層の間に金属中間層を配設した場合、単位圧電セラミック層当たりの変位量が大きくても、金属中間層の弾性変形によって、発生変位ならびに発生力が吸収され、積層体全体としては、燃料噴射弁駆動用のアクチュエータとして充分な変位量が得られない虞もある。

本発明は、かかる実情に鑑み、高出力な積層型圧電素子の提供と、生産性に優れ、極めて高品位で高出力な積層型圧電素子を安定的に得られる製造方法の提供と、を目的とする。

請求項１の発明では、圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を繰り返し積層してなる積層型圧電素子において、上記圧電セラミック層と上記内部電極層との境界部において上記圧電セラミック層には、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の低い低抵抗領域が分布する。

請求項１の発明によれば、同一圧電セラミック層内に電気抵抗の低い領域と相対的に電気抵抗の高い領域とが存在することによって、圧電セラミック層に電界を加えたときに、圧電セラミック層内において電界密度の高い領域と電界密度の低い領域とが混在した状態となる。
圧電セラミックの逆圧電効果による変位量は、電界強度に比例するので、電界密度に差があると出力変位量に差が生じ、圧電セラミック層が撓み変形する。
この撓みによる変位が、逆圧電効果による圧電セラミック層の変位に加えられる。
単位圧電セラミック層当たりの撓みは極僅かであっても、数百層積層される積層型圧電素子においては、この撓みが重畳されて従来よりも大きな出力変位を得ることができる。

請求項２の発明では、上記低抵抗領域は、一の上記内部電極層を挟んで対向する上記圧電セラミック層における上記低抵抗領域が互いに対向しない位置に配設する。

請求項２の発明によれば、電界を加えたときに、圧電セラミック層の厚み方向に対して斜めに横断する形で電界密度の高い領域が分布する。
従って、圧電セラミック層の撓み変形が容易となり、更に大きな出力変位を得ることができる。

また、請求項３の発明のように、上記低抵抗領域を、上記内部電極層に対して少なくとも上下いずれか一方の側の上記圧電セラミック層に形成しても良い。

更に、請求項４の発明のように、上記低抵抗領域は、上記内部電極層を挟んで両側に形成しても良い。

請求項５の発明では、請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、上記圧電セラミック層よりも焼成後の電気特性が相対的に低抵抗となる圧電セラミック材料を含む低抵抗領域用圧電セラミックペーストを用いて、低抵抗領域層を印刷形成する低抵抗領域層印刷形成工程と、圧電セラミック層と焼成後の電気特性が等しくなる低抵抗領域形成層用圧電セラミックペーストを用いて上記低抵抗領域層と略同一の膜厚で低抵抗領域形成層を印刷形成する低抵抗領域形成層印刷形成工程とを備える。

請求項５の発明によれば、同一の圧電セラミック層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。

請求項６の発明では、請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、圧電セラミック層と同材質の圧電セラミックペーストを用いて、圧電セラミック層表面の一部が突出する凸部を印刷形成する圧電セラミック層凸部形成工程と、上記凸部を上記圧電セラミック層内に押し込み圧縮し、上記圧電セラミック層に高密度領域を形成する高密度領域圧縮形成工程を備える。

請求項６の発明によれば、同一圧電セラミック層内に高密度領域が分布して形成され、高密度領域は相対的に電気抵抗が低くなり、同一の圧電セラミック層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。

請求項７の発明では、請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面の低抵抗領域として区画された領域に、滴下、塗布、転写、印刷のいずれかの方法により、金属または金属化合物を含み、焼成時に上記圧電セラミック層内に拡散し、圧電セラミックの粒成長を促す焼成促進剤を圧電セラミック層の表面に分布せしめる、焼成促進剤分布工程を備える。

請求項７の発明によれば、焼成促進剤を塗布した領域の緻密化が促進され，同一の圧電セラミック層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。
加えて、従来の製造方法では、焼結が素子の外周縁から進行するため、外周縁に比べて中心部の焼結速度が遅く、焼結体が歪むが、本発明によれば、圧電セラミック層表面に分布した焼結促進剤塗布領域から焼結が進行するので、極めて歪みの少ない焼結体が得られる。
従って、高品位の積層型圧電素子を安定的に製造することが可能となる。

請求項８の発明では、請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、
上記低抵抗領域の形成された圧電セラミック層の表面に、上記内部電極層を印刷、乾燥し上記単位ユニット層を形成する工程と、得られた上記単位ユニット層の表面に上記接着層を印刷形成する工程と、上記接着層が未乾燥状態のまま、該接着層に他の単位ユニット層を積層すると同時にトムソン型を用いて打ち抜き加工する工程と、上記セラミック積層成形体を脱脂、焼成して上記積層型圧電素子を得る工程と、を備える。

請求項８の発明によれば、積層、接着を同時に行うことができる。
更に、未乾燥状態の接着層が流動して膜厚のバラツキを解消するので、寸法精度が高く、完全一体で、同一圧電セラミック層内に低抵抗領域の分布した積層型圧電素子を低コストで生産できる。

本発明の第１の実施形態における積層型圧電素子１の構成概要について図１を参照して説明する。
図１に示すように、積層型圧電素子１は、単位ユニット層１０ａと単位ユニット層１０ｂとが、厚み方向の分極Ｐが一層毎に逆になるように交互に数十層〜数百層積層されており、数層から数十層毎にスリット部１５０が形成されており、上下の端部には、保護層６が形成されている。

単位ユニット層１０ａ、１０ｂは、薄板状に形成された圧電セラミック層１００ａ、１００ｂの表面に内部電極層１２０ａ、１２０ｂが形成されている。
圧電セラミック層１００ａ、１００ｂと内部電極層１２０ａ、１２０ｂとの境界部には、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の率い低抵抗領域１１０ａ、１１０ｂ、１１１ａ、１１１ｂが、内部電極層１２０ａ、１２０ｂを挟んで上下両側に分布している。
更に、低抵抗領域１１０ａ、１１０ｂは、圧電セラミックス層１００ａ、１００ｂを挟んで対向する低抵抗領域１１１ａ、１１１ｂと互いに対向しない位置に配設してある。

また、内部電極層１２０ａ、１２０ｂには、外部に導通するための内部電極端子部１２３ａ、１２３ｂが圧電セラミック層の側面から左右交互に引き出すように設けられている。
加えて、スペーサ部１３０ａ、１３０ｂによって内部電極端子部１２３ａ、１２３ｂ以外の内部電極外周縁の絶縁性が確保されている。
なお、単位ユニット層１０ａ、１０ｂは、圧電セラミック層１００ａ、１００ｂと同質の接着層１４０ａ、１４０ｂによって接着積層された後、焼成によって完全一体の積層型圧電素子１を形成している。

本実施形態の効果について図２を参照して説明する。
図２（ａ）は、本発明の作動原理を示す、単位ユニット層１０ａ、１０ｂの拡大模式図、（ｂ）は、比較例１として従来構造の積層型圧電素子１Ｘと本実施形態における積層型圧電素子１との出力変位の違いを示す模式図である。
図２（ａ）に示すように、圧電セラミック層１００ａを挟んで対向する低抵抗領域１１０ａ、１１０ｂと低抵抗領域１１１ａ、１１１ｂとが対向しない位置に形成してある。
圧電セラミック層１００ａ、１００ｂの分極方向Ｐと平行に電界を加えたときには、圧電セラミック層１００ａの板厚方向に対して斜め方向に、電界密度の高い高電界密度領域ＨＲが形成され、その他の領域は相対的に電界密度の低い低電界密度領域ＬＲとなる。
この高電界密度領域ＨＲの逆圧電効果による伸びが、ごく僅かであるが低電界密度領域ＬＲの伸びよりも大きくなるため、圧電セラミック層１００ａ、１００ｂに撓みが生じる。
従って、厚さＬ_０の圧電セラミック層１００ａ、１００ｂの分極方向Ｐと平行に電界を加えて場合、圧電セラミック層１００ａ、１００ｂの固有の電圧ｄ常数ｄ_３３に応じた変位ｄＬに、撓みによる変位ｄＳが加わることになる。
図２（ｂ）に示すように、数百層の圧電セラミック層を積層した積層型圧電素子を製造した場合、圧電セラミック層に低抵抗領域の形成されていない従来構造の積層型圧電素子１Ｘの変位量は１０〜１５μm程度であるが、本実施例においては、撓みによる変位が重
畳されて、素子全体としては、１〜２μｍ程度の変位量の増加が期待できる。

本発明の第２の実施形態について図３を参照して説明する。
なお、基本となる構成ならびに効果は、第１の実施形態と同様であるので、実質的に同一の部分ついての説明を省略し、第１の実施形態と相違する部分についてのみ説明する。
本実施形態における積層型圧電素子１’では、低抵抗領域１１０ａ’、１１０ｂ’を、内部電極層１２０ａ’、１２０ｂ’に対して、上下いずれか一方の側の圧電セラミック層１００ａ’、１００ｂ’に形成してある。
この様な構成とすることにより、圧電セラミック層１００ａ’、１００ｂ’内の低抵抗領域１１０ａ’、１１０ｂ’の導電性が僅かに周りの領域よりも高くなり、電界密度が高くなる。
従って、電界密度の高い領域の逆圧電効果による伸びが、周りよりも長くなるので、圧電セラミック層１００ａ’、１００ｂ’は、波形に湾曲し、出力変位が増加する。

以下に、本発明の各実施形態における積層型圧電素子の製造方法について詳述する。
圧電セラミック層１００ａ、１００ｂは、例えばＰＺＴ等の圧電セラミック材料粉末を分散媒とＰＶＢ等の結合材とＤＢＰ等の可塑剤等に分散させたスラリーを用いてドクターブレード法によりシート状の薄板を作製して得られる。
内部電極層１２０ａ、１２０ｂは、圧電セラミック層１００ａ、１００ｂと同材質の圧電セラミックスラリーを共材として、Ａｇ、Ｐｄ等を含む導電性材料に添加してペースト状にしたものをスクリーン印刷等により、圧電セラミック層１００ａ、１００ｂの表面に印刷形成することにより得られる。

図４〜図７に本発明の第１の実施形態における積層型圧電素子１の製造方法を（ａ）〜（ｓ）の順を追って示す。
なお、図中（ａ）〜（ｑ）の断面図に対応する平面図を（ａ’）〜（ｑ’）で示した。
また、以下の工程において、後述する低抵抗領域１１０ａ、１１０ｂ、１１１ａ、１１１ｂ層の形成には、焼成後の電気特性が圧電セラミック層１００ａ、１００ｂよりも低抵抗となる圧電セラミック材料を分散させたペーストが用いられ、低抵抗領域形成層１１１ａ、１１１ｂ、１１２ａ、１１２ｂ、スペーサ層１３０ａ、１３０ｂの形成には、圧電セラミック層１００ａ、１００ｂと同材質の圧電セラミックを分散させた圧電セラミックペーストが用いられ、接着層１４０、１４０ａ、１４０ｂの形成には圧電セラミックペーストの結合材を増量して接着性を向上させた接着層ペーストを用いられる。

本図中（ａ）、（ａ’）に示すように、シート状に形成された圧電セラミック層１００の表面に略小判型環状のスリット層１５０を印刷形成し、乾燥する。
スリット層１５０は、焼成によって焼失すべく、カーボン等の焼失可能な材料と粘性を持たせるための結合材と分散媒とからなるペーストが用いられる。
これに積層して、接着層用ペーストを用いて接着層１４０をスリット層１５０と略同一の膜厚で印刷形成し、ダミー層３０を構成する。
次いで、予め別に用意したアルミナ等の絶縁性セラミックまたは、圧電セラミック層１００と同材質のグリーンシートを、トムソン型７を用いて略小判型に打ち抜いた保護層６をトムソン型７内に収納しておく。
（ｃ）、（ｃ’）に示すように、保護層６の収納されたトムソン型７を用いて、接着層１４０が未乾燥状態のまま、保護層６の下面と接着層１４０を介してダミー層３０とを接着させると同時に、ダミー層３０の外周を略小判型に打ち抜く。
ダミー層３０は、以下の工程において数層から数十層毎に適宜挿入して形成しても良い。

次いで、（ｄ）、（ｄ’）に示すように、シート状の圧電セラミック層１００ａの表面に、低抵抗領域層形成用ペーストを用いて、低抵抗領域１１０ａがドット状に点在するように印刷形成し、乾燥する。
次いで、（ｅ）、（ｅ’）に示すように、低抵抗領域形成層形成用ペーストを用いて、低抵抗領域１１０ａと略同一の厚みで、略小判型に低抵抗領域形成層１１２ａを印刷形成、乾燥する。
なお、低抵抗領域１１０ａの形成と低抵抗領域形成層１１２ａの形成とは、いずれの層を先に形成しても良い（以下の工程においても、同一階層内に同一膜厚の印刷層を複数形成する場合に同じ。）。
この時、低抵抗領域１１０ａと低抵抗領域形成層１１２ａとの境界部が重なるように印刷形成すると膜厚分布を小さくし、寸法精度の高い積層型圧電素子が得られる（以下の工程においても、同一階層内に同一膜厚の印刷層を複数形成する場合に同じ。）。

これに積層して、（ｆ）、（ｆ’）に示すように、内部電極用ペーストを用いて、外周縁が略小判型で、外周縁が低抵抗領域形成層１１２ａよりも内側に控えた状態で、端子部１２３ａが片側に引き出された内部電極層１２０を印刷形成し、乾燥する。
更に、（ｇ）、（ｇ’）に示すように、内部電極層１２０ａの外周を覆うようにスペーサ層１３０ａを印刷形成し、乾燥する。

これに積層して、（ｈ）、（ｈ’）に示すように、低抵抗領域１１１ａがドット状に点在し、かつ低抵抗領域１１０ａと内部電極層１２０ａを挟んで、対向しない位置となるように印刷形成し、乾燥する。
更に、（ｉ）、（ｉ’）に示すように、圧電セラミック層１００ａと焼成後に同材質となる成分のペーストまたは、これに結合材成分を増量し、接着性を強化したペーストを用いて、接着層１４０ａを印刷する。
以上によって単位ユニット層１０ａが形成される。

次いで、（ｊ）、（ｊ’）に示すように、保護層６とダミー層３０とが積層され収納されたトムソン型７を用いて、接着層１４０ａが未乾燥状態のまま、ダミー層３０の下面と接着層１４０を介して単位ユニット層１０ａとを接着させると同時に、単位ユニット層１０ａの外周を略小判型に打ち抜く。
以上により、保護層６とダミー層３０と、単位ユニット層ａと、がトムソン型７内で積層された状態となる。

（ｋ）〜（ｐ）、（ｋ’）〜（ｐ’）に単位ユニット層１０ｂの形成方法を示す。単位ユニット層１０ｂは、上述した単位ユニット層１０ａと基本的に同じ工程によって形成することができるので、相違点のみ説明する。
（ｋ）、（ｋ’）に示すように、低抵抗領域１１０ｂを、内部電極層１２０ａの下側に形成された低抵抗領域１１０ａと対向し、内部電極層１２０ａの上側に形成された低抵抗領域１１１ａと対向しない位置となるように配置され、圧電セラミック層１００ｂの表面にドット状に印刷形成、乾燥される。
次いで、（ｌ）、（ｌ’）に示すように、低抵抗領域形成層１１２ｂを印刷形成し、乾燥する。
これに積層して、（ｍ）、（ｍ’）に示すように、内部電極層１２０ｂを印刷形成し、乾燥する。
この時、端子部１２３ｂは、単位ユニット層１０ａに形成された端子部１２３ａと反対側側面に張り出すように形成される。
更に、（ｎ）、（ｎ’）に示すように、スペーサ層１３０ｂを印刷形成、乾燥する。
これに積層して、（ｏ）、（ｏ’）に示すように、低抵抗領域１１１ｂを印刷形成し、乾燥する。
次いで、（ｐ）、（ｐ’）に示すように、接着層１４０ｂを印刷する。
以上により単位ユニット層１０ｂが形成される。
（ｑ）、（ｑ’）に示すように、接着層１４０ｂが未乾燥状態のまま、保護層６とダミー層３０と単位ユニット層１０ａとが積層状態で収納されたトムソン型７を用いて、単位ユニット層１０ａの下面と接着層１４０ｂを介して単位ユニット層１０ｂとを接着させると同時に、単位ユニット層１０ｂの外周を略小判型に打ち抜く。 以上により、保護層６とダミー層３０と単位ユニット層１０ａと単位ユニット層１０ｂとがトムソン型７内で積層された状態となる。

図７（ｒ）に示すように、所定の積層数になるまで上記工程を繰り返した後、下端部に、保護層６を、接着層１４０を介して積層することにより、積層型圧電素子成形体１Ｇができる。
これを、脱脂炉で脱脂した後、焼成炉で焼成することにより、図７（ｓ）に一部切り欠き斜視図で示した、完全一体の積層型圧電素子１が完成する。
スリット層１５０は、焼成により焼失し、スペーサ層１３０ａ、１３０ｂと接着層１４０、１４０ａ、１４０ｂとは、圧電セラミック層１００、１００ａ、１００ｂと完全に一体化する。
上述した接着層１４０、１４０ａ、１４０ｂによる接着とトムソン型７を用いて積層と打ち抜きを同時に行う製造方法を採ることで、極めて高い寸法精度で、かつ完全一体の積層型圧電素子を得ることができるので、本発明の圧電セラミック層のごく僅かな撓みを出力変位量の増加に利用することが可能となる。

本実施形態の説明においては、１素子の製造方法について説明したが、大型のグリーンシートを用いて複数の素子となる印刷層を同時に形成すれば、生産性を極めて高くできる。

本発明の第２の実施形態における積層型圧電素子の製造方法について図８を参照して説明する。
図８（ａ）、（ｂ）は、それぞれ、単位ユニット層１０ａ’、１０ｂ’を複数回に分けて印刷される印刷層を積層順に分けて示す断面図である。
本実施形態においては、内部電極層２１０ａ’、２１０ｂ’の上下のいずれか一方の側に低抵抗領域１１０ａ’、１１０ｂ’と低抵抗領域形成層１１２ａ’、１１２ｂ’とを印刷形成して、単位ユニット層１０ａ’、１０ｂ’形成し、これを接着層１４０ａ’、１４０ｂ’を介して積層する。
本発明の第１の実施形態における積層型圧電素子１と同様、得られた単位ユニット１０ａ’、１０ｂ’に接着層１４０ａ’、１４０ｂ’を印刷形成し、接着層１４０ａ’１４０ｂ’が未乾燥状態のまま、単位ユニット１０ａ’、１０ｂ’を交互に積層し、脱脂・焼成すれば、本発明の第２の実施形態における積層型圧電素子１ａ’ができる。

本発明の第３の実施形態における積層型圧電素子１’’の構成は、第１の実施形態または第２の実施形態と同様であるが、本実施形態においては低抵抗領域の形成方法が異なる。
本実施形態における積層型圧電素子１’’の製造方法の要点を図９に（ａ）〜（ｅ）の順を追って示す。
以下に、本実施形態において、低抵抗領域１１０ａ’’、１１０ｂ’’を内部電極１２０ａ’’、１２０ｂ’’に対して片側に形成した場合を例に説明する。
先ず、（ａ）に示すように、圧電セラミック層１００ａ’’の表面に、圧電セラミック層１００ａ’’と同材質となる圧電セラミックペーストを用いて、圧電セラミック層表面の一部が突出する凸部１１０ａ”を印刷形成し、乾燥する。
次いで、（ｂ）に示すように、一軸加圧プレス等を用いて、凸部１１０ａ’’が圧電セラミック層１００ａ’’内に押し込まれ、圧電セラミック層１００ａ’’と略同一の厚みとなるように加圧圧縮する。
このことにより、凸部１１０ａ’’が押し込まれた領域の密度がその他の領域に比べ相対的に高くなり、焼成後に低抵抗領域１１０ａ’’となって、圧電セラミック層１００ａ’’内に分布する。
（ｃ）に示すように、これに積層して内部電極層１２０ａ’’と接着層１４０ａ’’とを印刷形成し、単位ユニット層１０ａ’’が形成される。
更に、同様の工程により、低抵抗領域１１０ｂ’’を形成した圧電セラミック層１００ｂ’’に内部電極層１２０ｂ’’と接着層１４０ｂ’’とを印刷形成した、単位ユニット層１０ｂ’’を形成し、（ｄ）に示すように、上記実施例と同様、単位ユニット層１０ａ’’、１０ｂ’’の積層を繰り返し、積層型圧電素子１’’を形成する。

本発明の第４の実施形態における積層型圧電素子１’’’の構成は、第１の実施形態または第２の実施形態と同様であるが、本実施形態においては低抵抗領域の形成方法が異なる。
本実施形態における積層型圧電素子１’’’の製造方法の要点を、図１０（ａ）〜（ｄ）の順を追って示す。
先ず、（ａ）に示すように、圧電セラミック層１００ａ’’’の表面の低抵抗領域として区画された領域に、滴下、塗布、転写、印刷のいずれかの方法により、金属または金属化合物を含み、焼成時に圧電セラミック層１００ａ’’内に拡散し、圧電セラミックの粒成長を促す焼成促進剤２００を圧電セラミック層の表面に分布せしめ焼成促進剤添着部２０１ａを形成する。
次いで、（ｂ）に示すように、これに積層して内部電極層１２０ａ’’’と接着層１４０ａ’’’とを印刷形成し、単位ユニット層１０ａ’’’を形成する。
更に、同様の工程により、焼成促進剤添着部２０１ｂを形成した圧電セラミック層１００ｂ’’’に、内部電極層１２０ｂ’’’と、接着層１４０ｂ’’’と、を印刷形成した単位ユニット層１０ｂ’’’を形成し、（ｄ）に示すように、上記実施例と同様、単位ユニット層１０ａ’’’、１０ｂ’’’の積層を繰り返す。
これを脱脂、焼成すると、（ｅ）に示すように、焼成促進剤添着部２０１ａ、２０１ｂから、焼成促進剤が近傍の圧電セラミック層１００ａ’’’、１００ｂ’’’に拡散し、圧電セラミックの緻密化が促進され、低抵抗領域１１０ａ’’’、１１０ｂ’’’の密度がその他の領域よりも高くなり、圧電セラミクの粒成長が進み、導電性があがる。
なお、本発明者等の試験によれば、焼成促進剤２００としては、例えば、Ａｇ、Ｐｔ、Ｐｂ等の金属材料または、ＳｉＣ、Ａｌ_２Ｏ_３、ＭｇＯ、ＺｒＯ_２、ＴｉＯ_２、ＢＮ、Ｎｂ_２Ｏ_３、Ｔａ_２Ｏ_３、Ｓｉ_３Ｎ_４等のセラミック材料が効果的であるとの知見を得ている。

上記実施形態の説明においては、低抵抗領域１１０ａ、１１０ｂ、１１１ａ、１１１ｂをドット状に形成した場合を代表例として説明したが、本発明は、ドット状に限定する物ではなく、図１１（ａ）から（ｄ）に示すように、対向する圧電セラミック層１００ａ、１００ｂの低抵抗領域１１０ａ、１１０ｂ、１１１ａ、１１１ｂとを、対向しない位置にずらして形成すればよく、低抵抗領域１１０ａ、１１０ｂ、１１１ａ、１１１ｂは、（ａ）に示す様に、複数の円形状のドットで形成しても良いし、（ｂ）に示す様に、複数の多角形状のドットで形成してもよいし、（ｃ）に示す様に、帯状に形成してもよいし、（ｄ）に示す様に千鳥格子状に形成しても良い。

上記実施形態において、圧電セラミック材料としてＰＺＴ、電極材料としてＡｇ、Ｐｄ等を用いた場合を例に説明したが、本発明は、上記実施形態に限定するものではなく、例えば、圧電材料としてＰＬＺＴを用いるなど、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

は、本発明の第１の実施形態における積層型圧電素子の断面模式図。 （ａ）は、本発明の第１の実施形態における作動原理を示す断面模式図、（ｂ）は、本発明の第１の実施形態における効果を比較例と共に示す概念図。 は、本発明の第２の実施形態における積層型圧電素子の断面模式図。 は、本発明の第１の実施形態における積層型圧電素子の製造工程の一部を（ａ）〜（ｆ）の順を追って示す断面図、（ａ’）〜（ｆ’）はその平面図。 は、本発明の第１の実施形態における積層型圧電素子の製造工程の一部を（ｇ）〜（ｌ）の順を追って示す断面図、（ｇ’）〜（ｌ’）はその平面図。 は、本発明の第１の実施形態における積層型圧電素子の製造工程の一部を（ｍ）〜（ｑ）の順を追って示す断面図、（ｍ’）〜（ｑ’）はその平面図。 は、（ｒ）は、本発明の第１の実施形態における積層型圧電素子成形体１Ｇの断面図、（ｓ）は、完全一体となった積層型圧電素子１を示す一部切り欠き斜視図。 は、本発明の第２の実施形態における積層型圧電素子の製造工程の要部を示し、（ａ）は、単位ユニット層１０ａ’の展開断面図、（ｂ）は、単位ユニット層１０ｂ’の展開断面図。 は、本発明の第３の実施形態における積層型圧電素子の他の製造方法における要部を（ａ）〜（ｄ）の順を追って示す断面図。 は、本発明の第４の実施形態における積層型圧電素子の他の製造方法における要部を（ａ）〜（ｄ）の順を追って示す断面図。 （ａ）〜（ｄ）は、本発明の第１〜第４の実施形態における積層型圧電素子に適用し得る、低抵抗領域の複数の形状例を示す平面図。

符号の説明

１ 積層型圧電素子
１０a、１０ｂ 単位ユニット層
１００、１００ａ、１００ｂ 圧電セラミック層
１１０ａ、１１０ｂ、１１１ａ、１１１ｂ 低抵抗領域
１２０a、１２０ｂ 内部電極層
P 分極方向
ＨＲ 高電界密度領域
ＬＲ 低電界密度領域
ｄＳ 撓み変位量
ｄＬ 逆圧電効果変位量

Claims (8)

1. 圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を繰り返し積層してなる積層型圧電素子において、
   上記圧電セラミック層と上記内部電極層との境界部において上記圧電セラミック層には、複数に区画された領域であって、同一圧電セラミック層内の他の領域よりも、相対的に電気抵抗の低い低抵抗領域が分布することを特徴とする積層型圧電素子。
2. 上記低抵抗領域は、一の上記内部電極層を挟んで対向する上記圧電セラミック層における上記低抵抗領域が互いに対向しない位置に配設されることを特徴とする請求項１に記載の積層型圧電素子。
3. 上記低抵抗領域は、上記内部電極層に対して少なくとも上下いずれか一方の側の上記圧電セラミック層に形成されることを特徴とする請求項１または２に記載の積層型圧電素子。
4. 上記低抵抗領域は、上記内部電極層を挟んで両側に形成されることを特徴とする請求項１ないし３のいずれか１項に記載の積層型圧電素子。
5. 請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、
   圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、上記圧電セラミック層よりも焼成後の電気特性が相対的に低抵抗となる圧電セラミック材料を含む低抵抗領域用圧電セラミックペーストを用いて、低抵抗領域層を印刷形成する低抵抗領域層印刷形成工程と、
   圧電セラミック層と焼成後の電気特性が等しくなる低抵抗領域形成層用圧電セラミックペーストを用いて上記低抵抗領域層と略同一の膜厚で低抵抗領域形成層を印刷形成する低抵抗領域形成層印刷形成工程とを備えることを特徴とする積層型圧電素子の製造方法。
6. 請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、
   圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面に、圧電セラミック層と同材質の圧電セラミックペーストを用いて、圧電セラミック層表面の一部が突出する凸部を印刷形成する圧電セラミック層凸部形成工程と、
   上記凸部を上記圧電セラミック層内に押し込み圧縮し、上記圧電セラミック層に高密度領域を形成する高密度領域圧縮形成工程を備えることを特徴とする積層型圧電素子の製造方法。
7. 請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、
   圧電セラミック材料を用いてシート状に形成した圧電セラミック層の表面の低抵抗領域として区画された領域に、滴下、塗布、転写、印刷のいずれかの方法により、金属または金属化合物を含み、焼成時に上記圧電セラミック層内に拡散し、圧電セラミックの粒成長を促す焼成促進剤を圧電セラミック層の表面に分布せしめる、焼成促進剤分布工程を備えることを特徴とする積層型圧電素子の製造方法。
8. 請求項１ないし４のいずれか１項に記載の積層型圧電素子の製造方法において、
   上記低抵抗領域の形成された圧電セラミック層の表面に、上記内部電極層を印刷、乾燥し上記単位ユニット層を形成する工程と、
   得られた上記単位ユニット層の表面に上記接着層を印刷形成する工程と、
   上記接着層が未乾燥状態のまま、該接着層に他の単位ユニット層を積層すると同時にトムソン型を用いて打ち抜き加工する工程と、
   上記セラミック積層成形体を脱脂、焼成して上記積層型圧電素子を得る工程と、を備えることを特徴とする請求項５ないし７のいずれか１項に記載の積層型圧電素子の製造方法。