[go: up one dir, main page]

WO2007105282A1 - ゲイン可変増幅器 - Google Patents

ゲイン可変増幅器 Download PDF

Info

Publication number
WO2007105282A1
WO2007105282A1 PCT/JP2006/304796 JP2006304796W WO2007105282A1 WO 2007105282 A1 WO2007105282 A1 WO 2007105282A1 JP 2006304796 W JP2006304796 W JP 2006304796W WO 2007105282 A1 WO2007105282 A1 WO 2007105282A1
Authority
WO
WIPO (PCT)
Prior art keywords
differential
signal
phase
variable gain
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/304796
Other languages
English (en)
French (fr)
Inventor
Tomoyuki Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to PCT/JP2006/304796 priority Critical patent/WO2007105282A1/ja
Priority to JP2008504936A priority patent/JPWO2007105282A1/ja
Publication of WO2007105282A1 publication Critical patent/WO2007105282A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45361—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Definitions

  • the present invention relates to an amplifier gain control method, and more particularly to a gain control method of a differential amplifier.
  • FIG. 1 is an explanatory diagram of a conventional example of such a gain control method.
  • an attenuator is provided on the input side of the amplifier, and a method of controlling the input power itself to the amplifier has been taken.
  • the gain control of the amplifier itself as the second method includes a method of controlling the bias voltage of the gate and a method of controlling the substantial gate width by the transistor size, for example, the number of parallel transistors.
  • FIG. 2 is an explanatory diagram of a conventional example of a gain control method based on such transistor size control.
  • a cascode differential amplifier composed of four transistors 10, 11, 12, and 13 is basically arranged in parallel. Then, the positive-phase differential input signal IN is supplied to the gate via the capacitor 19 from the input terminal 7 to which the positive-phase differential input signal is applied.
  • Switches 14 to 14 are provided.
  • the four transistors 13 and 13 are connected to 13 through the capacitor 20 from the input terminal 8 of the negative-phase differential signal INX, and the four transistors 11 are also connected to the gate of 11 the negative-phase differential input signal a d a d
  • the negative-phase differential amplification signal is output from the output terminal 16.
  • the power supply voltage VDD is connected to the output terminals 15 and 16 via loads 17 and 18, respectively.
  • the capacitors 19 and 20 are for operating the differential amplifier with respect to the high frequency input, and are not necessary when the low frequency operation is also performed.
  • Switches 14 to 14 each have four transistors 12 force 12 and transistor aaad
  • the format is
  • FIG. 3 is an explanatory diagram of a gain control method of the amplifier in the conventional example of FIG. In the figure, 14 and 14 of the 4 switches are switched to the opposite side compared to Figure 2.
  • Patent Document 1 as a conventional technique related to gain control of such an amplifier, a plurality of FETs having different threshold voltages are connected in parallel, and a gate bias voltage supplied from an external force is changed to operate an FET that operates.
  • a technique for providing a high-efficiency amplifier by controlling the number is disclosed, it is impossible to solve the problem that the input impedance of the amplifier changes even if such a conventional technique is used. I helped.
  • Patent Document 1 Japanese Patent No. 3235580 “High Efficiency Amplifier”
  • An object of the present invention is to make it possible to control the gain of an amplifier that does not change the input impedance, for example, a differential amplifier.
  • the variable gain amplifier of the present invention corresponds to each of a plurality of differential amplifiers connected in parallel and the plurality of differential amplifiers, and includes a normal phase signal and a negative phase signal in order to change the gain of the entire amplifier.
  • a plurality of signal switching means for switching, and two outputs of each of the plurality of signal switching means are connected to input terminals of a plurality of differential amplifiers, for example, an input terminal of a positive-phase differential input signal and a negative-phase differential input Connected to signal input terminal to differential amplifier This signal gives either a positive-phase differential signal or a negative-phase differential signal as the input signal.
  • variable gain amplifier of the present invention similarly includes a plurality of differential amplifiers and a plurality of signal switching means, and each of the four outputs of the plurality of signal switching means has two force gains.
  • Phase differential signal output terminal and negative phase differential signal output terminal are respectively connected, and the two output terminals are respectively connected to an amplified positive phase differential signal or amplified negative phase difference by a differential amplifier as an input to the signal switching means.
  • FIG. 1 is an explanatory diagram of a conventional example of an amplifier gain control method.
  • FIG. 2 is a circuit diagram of a conventional example of gain control by control of transistor size.
  • FIG. 3 is an explanatory diagram of a gain control method in the conventional example of FIG. 2.
  • FIG. 4A is a principle configuration block diagram of a variable gain amplifier according to the first embodiment.
  • FIG. 4B is a block diagram showing the principle configuration of the variable gain amplifier according to the second embodiment.
  • FIG. 5 is an explanatory diagram of a gain control method in the present invention.
  • FIG. 6 is a circuit diagram of a first embodiment of a variable gain amplifier.
  • FIG. 7 is an explanatory diagram of a gain control method in the circuit of FIG.
  • FIG. 8 is a circuit diagram in the case of including a gain-fixed amplifier in the first embodiment.
  • FIG. 9A is an explanatory diagram of an example (part 1) of a combination of a variable gain amplifier according to the present invention and a single-phase differential signal conversion circuit.
  • FIG. 9B is an explanatory diagram of an example (part 2) of combination of the variable gain amplifier of the present invention and the single-phase differential signal conversion circuit.
  • FIG. 10 is a circuit diagram of a second embodiment of the variable gain amplifier. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 4 is a block diagram showing the principle configuration of the variable gain amplifier according to the present invention.
  • FIG. 6A corresponds to the first embodiment described later, and B corresponds to the second embodiment.
  • A includes a plurality of differential amplifiers 22, 22 ... connected in parallel, and positive-phase differential input signals and negative-phase differential input signals to the amplifiers.
  • Switching means 23, 23, for example, the positive phase input of differential amplifier 22
  • the differential amplifier 22 When a positive phase differential input signal is applied to the terminal and a negative phase differential input signal is applied to the negative phase input terminal, the differential amplifier 22 operates normally.
  • the negative phase differential input signal is input to the positive phase input terminal of the differential amplifier 22 and the negative phase input terminal.
  • the positive-phase differential terminal is connected to the positive-phase input terminal of all the differential amplifiers 22, 22
  • the gain of the amplifier as a whole is / J, compared to the case where a negative-phase differential input signal is applied to the input signal and negative-phase input terminal.
  • Each switching means for example 24, is configured with two 1-input, 2-output switches.
  • each signal can be connected to either the positive phase output terminal or the negative phase output terminal of the entire amplifier. Therefore, for example, the switching means 24 connects the positive phase differential amplified signal output from the differential amplifier 22 to the negative phase output terminal, and a a
  • switching means 24 When connecting the positive-phase differential amplification signal of the corresponding differential amplifier to the positive-phase output terminal and the negative-phase differential amplification signal to the negative-phase output terminal, switching means 24
  • the gain of a is also smaller than when a positive-phase differential amplification signal is connected to the positive-phase output terminal and a negative-phase differential amplification signal is connected to the negative-phase output terminal.
  • FIG. 5 is an explanatory diagram of a gain control method in the present embodiment.
  • gain control is performed by amplifier phase control for controlling the phase of an input signal to the amplifier instead of the input power control and the gain control of the amplifier itself described in the conventional example of FIG.
  • FIG. 6 is a circuit diagram of a first embodiment of the variable gain amplifier of the present invention.
  • Fig. 2 shows the same figure.
  • the transistors 10 to 10 the 11 power 11, and the input terminals 7 and 8 to which the input signal is given to the gate are connected.
  • a positive-phase differential input signal applied to the input terminal 7 and a negative-phase differential input signal applied to the input terminal 8 are respectively connected to one end of each of the switch 27 force, 27, 28 force, and 28.
  • the present invention a d a d
  • the signal switching means in claim 2 of the present invention includes, for example, the switch 27 and the switch.
  • FIG. 7 is an explanatory diagram of the gain control method in the first embodiment of FIG. In the figure, four of the 27 switches 27 out of 27 are only 27, and 28 out of 28 forces 28.
  • a d c a d c is switched in the opposite direction to each of the other three switches, so that transistor 10. , 11, 12, and 13 only, the input is completely out of phase with the other differential amplifiers.
  • switch 27
  • the phases of the input signals to some of the differential amplifiers are reversed, so that As a result, the positive phase differential input signal and the negative phase differential input signal are mixed, and the gain of the entire amplifier is controlled. Since there is no differential amplifier compared to the conventional example in Fig. 2, there is no change in the input impedance of the amplifier as a whole, and matching with the impedance of the previous circuit can be maintained. It is possible to maintain linearity as an amplifier within the gain control range.
  • the gate width of the transistors constituting the differential amplifiers connected in parallel is changed to, for example, 4, 8, 16, 32 m, and the gate length is 0. 24 If it is constant, the force that can output 2 or 16 steps of output.For example, when the positive-phase differential signal or the negative-phase differential signal is input to all four parallel transistors, the absolute value of the gain is the same. The gain is controlled in 8 steps. The operation of the switch itself is completely free in FIG. 6. For example, in the case where both switches 27 and 28 in FIG. 7 give a negative-phase differential input signal to the gates of transistors 10 and 11, respectively, an amplifier is used. Since the overall balance is lost, the corresponding two switches, eg 27 and 28, are switched in conjunction.
  • FIG. 8 is a configuration example of a variable gain amplifier when the gain of one of the four differential amplifiers is constant in the first embodiment.
  • both switches 27 and 28 on the outside in FIG. 6 are removed, and transistors 10, 11, 12, and 13 are used to configure a a a a a a a
  • the gain of the resulting differential amplifier is fixed, and the gain of the entire amplifier is controlled by switching the remaining three switches 27 to 27 and 28 to 28, respectively.
  • a variable gain amplifier for an input single phase signal and a variable gain amplifier for an output single phase signal are configured by combining a variable gain differential amplifier and a single phase differential signal conversion circuit.
  • Figure 9 is a block diagram of the basic configuration.
  • a single-phase-to-differential signal conversion circuit 31 is connected in front of the variable gain differential amplifier 30, and an amplified differential signal with variable gain can be output with respect to the input of the single phase signal.
  • the differential single-phase signal conversion circuit 32 is connected to the subsequent stage of the variable gain differential amplifier 30, and a single-phase signal with variable gain can be output with respect to the input differential signal.
  • the configuration of the single-phase differential signal conversion circuit is well known, and detailed description thereof is omitted.
  • FIG. 10 is a circuit diagram of a second embodiment of the variable gain amplifier.
  • a switch for switching between a positive-phase differential signal and a negative-phase differential signal is provided on the output end side of each differential amplifier.
  • the signal switching means in claim 3 corresponds to a combination of the switch 35 and the switch 36, for example.
  • the embodiment has been described by taking the cascode type as an example of the differential amplifier.
  • a pair of a positive phase differential input and a negative phase differential input are provided.
  • a single differential amplifier based on these transistors.
  • the switching switch described in the above embodiments can be realized by using a known technique such as an SPDT (single pole double 'slow) switch composed of four transistors. Detailed explanation is omitted.
  • switching between a positive phase differential signal and a negative phase differential signal is performed on the input side or output side of a plurality of variable amplifiers connected in parallel. This makes it possible to control the gain of the amplifier without changing the input impedance of the amplifier, which greatly contributes to improving the practicality of the variable gain amplifier.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

　入力インピーダンスを変化させることなく、増幅器、例えば差動増幅器のゲインを制御可能にすることを目的とし、並列に接続された複数の差動増幅器と、各差動増幅器に対応し、正相差動信号と逆相差動信号との切替を行う複数の信号切替手段とを備え、各信号切替手段の２つの出力が、各差動増幅器の正相入力端子と逆相入力端子に接続され、入力信号として正相差動信号、または逆相差動信号のいずれかを与える。

Description

明 細 書
ゲイン可変増幅器
技術分野
[0001] 本発明は増幅器のゲイン制御方式に係り、さらに詳しくは差動増幅器のゲイン制御 方式に関する。
背景技術
[0002] 従来、増幅器の増幅率、すなわちゲインを制御する方法としては、大きく分けて入 力電力制御と増幅器自体のゲイン制御の 2つの方法があった。図 1は、このようなゲ イン制御方法の従来例の説明図である。まず第 1の方法の入力電力制御においては 、増幅器の入力側に、例えばアツテネータなどを備え、増幅器への入力電力そのも のを制御する方法がとられて ヽた。
[0003] 第 2の方法としての増幅器自体のゲイン制御では、ゲートのバイアス電圧を制御す る方法と、トランジスタサイズ、例えば並列トランジスタの数によって実質的なゲート幅 を制御する方法があった。
[0004] 図 2は、このようなトランジスタサイズ制御によるゲイン制御方法の従来例の説明図 である。同図においては基本的に 4つのトランジスタ 10、 11、 12、および 13によって 構成されるカスコード型差動増幅器力 個並列に並べられる形式となっている。そし て正相差動入力信号 INが与えられる入力端子 7から、コンデンサ 19を介してゲート に正相差動入力信号が与えられる 4つのトランジスタ 10から 10、正相差動増幅信
a d
号出力端子 15に接続された 4つのトランジスタ 12カゝら 12にそれぞれ対応して 4つ
a d
のスィッチ 14から 14が備えられている。
a d
[0005] 一方、逆相差動信号 INXの入力端子 8からコンデンサ 20を介して、 4つのトランジス タ 13力も 13に接続された 4つのトランジスタ 11力も 11のゲートに逆相差動入力信 a d a d
号が与えられ、逆相差動増幅信号は出力端子 16から出力される。電源電圧 VDDは 、それぞれ負荷 17、 18を介して各出力端子 15、 16に接続されている。なお、コンデ ンサ 19、 20は差動増幅器を高周波入力に対して動作させるためのものであり、低周 波動作も行わせる場合には不要である。 [0006] スィッチ 14から 14は、それぞれ 4つのトランジスタ 12力ら 12、およびトランジスタ a a a d
13から 13のゲート端子をゲート電圧 VG、またはグランド GNDのいずれかに接続 a d
するものである。図 2においては、 4つのスィッチ 14から 14のすべてが、トランジスタ
a d
12から 12、およびトランジスタ 13力も 13のゲート端子にゲート電圧 VGを接続す a d a d
る形式となっている。
[0007] 図 3は、図 2の従来例における増幅器のゲイン制御方法の説明図である。同図にお いては、 4つのスィッチのうち 14と 14とが図 2と比較して、反対側に切り替えられて
a b
いる。これによつてトランジスタ 12、 12、 13、 13はすべてオフとなり、その結果並
a b a b
列に並べられた 4個の差動増幅器のうち、内側の 2つの差動増幅器だけが動作する 状態となり、結果的に増幅器全体としてのトランジスタのゲート幅が変化し、ゲインが 制御されること〖こなる。
[0008] し力しながらこのような実質的にトランジスタサイズの制御によるゲイン制御では、増 幅器全体としての入力インピーダンスが変化してしま 、、前段の回路とのインピーダ ンスのマッチングが損なわれ、増幅器の線形性が劣化するという問題点があった。
[0009] このような増幅器のゲイン制御に関する従来技術としての特許文献 1においては、 閾値電圧が異なる複数の FETを並列に接続し、外部力 供給するゲートバイアス電 圧を変化させ、動作する FETの数を制御することによって、効率の高い増幅器を提 供する技術が開示されているが、このような従来技術を用いても増幅器の入力インピ 一ダンスが変化するという問題点を解決することはできな力つた。
特許文献 1 :特許第 3235580号公報 「高効率増幅器」
発明の開示
[0010] 本発明の目的は、入力インピーダンスを変化させることなぐ増幅器、例えば差動増 幅器のゲインを制御可能にすることである。
本発明のゲイン可変増幅器は、並列に接続された複数の差動増幅器と、その複数 の差動増幅器にそれぞれ対応し、増幅器全体としてのゲインを変化させるために正 相信号と逆相信号との切替を行う複数の信号切替手段とを備え、その複数の信号切 替手段のそれぞれ 2つの出力が、複数の各差動増幅器の入力端子、例えば正相差 動入力信号の入力端子と逆相差動入力信号の入力端子に接続され、差動増幅器へ の入力信号として正相差動信号、または逆相差動信号の 、ずれかを与えるものであ る。
[0011] また本発明のゲイン可変増幅器は、同様に複数の差動増幅器と複数の信号切替 手段とを備え、複数の信号切替手段のそれぞれの 4つの出力の 2つずつ力 ゲイン 可変増幅器の正相差動信号出力端子と逆相差動信号出力端子とにそれぞれ接続さ れ、その 2つの出力端子のそれぞれに、信号切替手段への入力としての差動増幅器 による増幅正相差動信号、または増幅逆相差動信号の 、ずれかを与えるものである
[0012] 以上のように本発明によれば、例えば並列に並べられた複数のカスコード型差動 増幅器の入力端子に対して正相差動信号と逆相差動信号とのどちらかを切り替えて 入力可能にすることによって、並列に接続されている差動増幅器に対する入力信号 の位相がすべて同じであればゲインを最大に、逆相の信号を混合させればゲインが 減衰するように制御することが可能となる。
図面の簡単な説明
[0013] [図 1]増幅器のゲイン制御方式の従来例の説明図である。
[図 2]トランジスタサイズの制御によるゲイン制御の従来例の回路図である。
[図 3]図 2の従来例におけるゲイン制御方法の説明図である。
[図 4A]第一の実施例のゲイン可変増幅器の原理構成ブロック図である。
[図 4B]第二の実施例のゲイン可変増幅器の原理構成ブロック図である。
[図 5]本発明におけるゲイン制御方式の説明図である。
[図 6]ゲイン可変増幅器の第 1の実施例の回路図である。
[図 7]図 6の回路におけるゲイン制御方法の説明図である。
[図 8]第 1の実施例においてゲイン固定の増幅器を含む場合の回路図である。
[図 9A]本発明のゲイン可変増幅器と単相 差動信号変換回路との組み合わせ例（ その 1)の説明図である。
[図 9B]本発明のゲイン可変増幅器と単相 差動信号変換回路との組み合わせ例（ その 2)の説明図である。
[図 10]ゲイン可変増幅器の第 2の実施例の回路図である。 発明を実施するための最良の形態
[0014] 図 4は、本発明のゲイン可変増幅器の原理構成ブロック図である。同図 Aは後述す る第 1の実施例、 Bは第 2の実施例に対応する。 Aでは、並列に接続された複数の差 動増幅器 22、 22 · · ·と、増幅器への正相差動入力信号、および逆相差動入力信
a b
号との間に切替手段 23、 23 · · ·が備えられる。例えば差動増幅器 22の正相入力
a b a
端子に正相差動入力信号が、また逆相入力端子に逆相差動入力信号が与えられれ ば差動増幅器 22は正常に動作する。
a
[0015] 逆に差動増幅器 22の正相入力端子に逆相差動入力信号が、また逆相入力端子
a
に正相差動入力信号が与えられ、他のすべての差動増幅器 22 · · ·に対してはその
b
正相入力端子に正相差動入力信号が与えられ、逆相入力端子に逆相差動入力信 号が与えられれば、すべての差動増幅器 22、 22 · · ·の正相入力端子に正相差動
a b
入力信号、逆相入力端子に逆相差動入力信号が与えられる場合に比べて、増幅器 全体としてのゲインは/ J、さくなる。
[0016] 図 4Bでは、切替手段 24、 24 · · ·力 対応する差動増幅器 22、 22 · · ·の出力側
a b a b
に備えられる。各切替手段、例えば 24は 2つの 1入力、 2出力のスィッチによって構
a
成され、例えば差動増幅器 22の正相差動増幅信号、および逆相差動増幅信号の
a
それぞれの入力に対して、各信号を増幅器全体の正相出力端子、あるいは逆相出 力端子のいずれかに接続することが可能となっている。したがって、例えば切替手段 24が差動増幅器 22の出力する正相差動増幅信号を逆相出力端子に接続し、また a a
逆相差動増幅信号を正相出力端子に接続し、他のすべての切替手段 24 · · ·がそ
b
れぞれ対応する差動増幅器の正相差動増幅信号を正相出力端子に、逆相差動増 幅信号を逆相出力端子に接続する場合には、切替手段 24
aも正相差動増幅信号を 正相出力端子に接続し、逆相差動増幅信号を逆相出力端子に接続する場合に比べ てゲインが小さくなる。
[0017] 図 5は、本実施形態におけるゲイン制御方式の説明図である。本実施形態では、図 1の従来例で説明した入力電力制御、増幅器自体のゲイン制御の代わりに、増幅器 への入力信号の位相を制御する増幅器位相制御によってゲインの制御が行われる。
[0018] 図 6は、本発明のゲイン可変増幅器の第 1の実施例の回路図である。同図を図 2の 従来例と比較すると、並列に接続されたカスコード型差動増幅器において、入力信 号がゲートに与えられるトランジスタ 10から 10と、 11力 11と、入力端子 7、 8との
a d a d
間に、それぞれ 4つのスィッチ 27から 27、 28力も 28が備えられている点が基本的
a d a d
に異なっている。
[0019] そして入力端子 7に与えられる正相差動入力信号と、入力端子 8に与えられる逆相 差動入力信号は、それぞれスィッチ 27力も 27、 28力も 28のそれぞれの一方の端
a d a d
子に与えられる。スィッチ 27カゝら 27の出力は、それぞれコンデンサ 19から 19を介
a d a d してトランジスタ 10から 10のゲートに与えられ、スィッチ 28力ら 28の出力はコンデ
a d a d
ンサ 20から 20を介してトランジスタ 11力 11のゲートに与えられる。なお本発明 a d a d
の特許請求の範囲の請求項 2における信号切替手段は、例えばスィッチ 27とスイツ
a チ 28との組合せに相当する。
a
[0020] 図 7は、図 6の第 1の実施例におけるゲイン制御方法の説明図である。同図におい ては、 4つのスィッチ 27力ら 27のうちで 27だけが、また 28力ら 28のうちで 28だ
a d c a d c けが他のそれぞれ 3つのスィッチと逆方向に切り替えられ、その結果、トランジスタ 10。 、 11、 12、および 13によって構成される差動増幅器だけに対して、他の差動増幅 器とまったく逆相の入力が与えられることになる。これによつて、例えばスィッチ 27か
a ら 27のすべてが正相差動入力信号を出力し、またスィッチ 28力 28までのすベて d a d が逆相差動入力信号を出力する場合に比べて、増幅器全体としてのゲインは小さく なる。
[0021] このように第 1の実施例では、並列に接続されたカスコード型差動増幅器への入力 信号のうち、一部の差動増幅器への入力信号の位相を逆転させることによって、全 体として正相差動入力信号と、逆相差動入力信号との混合が行われ、増幅器全体と してのゲインが制御される。図 2の従来例と比較して動作しな 、差動増幅器は存在し ないために、増幅器全体としての入力インピーダンスの変化はなぐ前段回路とのィ ンピーダンスとのマッチングを保つことができ、さらに広範囲のゲイン制御範囲におい て増幅器としての線形性を保つことが可能となる。
[0022] この第 1の実施例において、並列に接続された各差動増幅器を構成するトランジス タのゲート幅を、例えば 4、 8、 16、 32 mと変ィ匕させ、またそのゲート長は 0. 24 一定とすれば、 2 すなわち 16段階の出力が得られる力 例えば並列の 4つのトラン ジスタのすべてに正相差動信号、あるいは逆相差動信号が入力された場合のゲイン の絶対値は同じであるため、ゲインの制御は 8段階となる。またスィッチ自体の動作は 、図 6ではまったく自由となっているが、例えば図 7でスィッチ 27と 28とがともに逆相 差動入力信号をそれぞれトランジスタ 10と 11とのゲートに与える場合には増幅器 全体のバランスが崩れるために、対応する 2つのスィッチ、例えば 27と 28とは連動 して切替が行われるものとする。
[0023] 図 8は、第 1の実施例において 4つの差動増幅器のうちの 1つのゲインが一定であ る場合のゲイン可変増幅器の構成例である。同図においては、図 6で外側の両方の スィッチ 27と 28とが取り除力れ、トランジスタ 10、 11、 12、および 13によって構 a a a a a a
成される差動増幅器のゲインは固定され、増幅器全体のゲインはそれぞれ 3つの残 りのスィッチ 27力ら 27、 28力ら 28の切替によって ff¾御される。
b d b d
[0024] 本実施形態においては、ゲイン可変の差動増幅器と単相 差動信号変換回路とを 組み合わせることによって入力単相信号に対するゲイン可変増幅器、および出力単 相信号に対するゲイン可変増幅器を構成することができる。図 9は、その基本構成ブ ロック図である。同図 Aにおいては、ゲイン可変差動増幅器 30の前段に単相—差動 信号変換回路 31が接続され、単相信号の入力に対してゲイン可変の増幅差動信号 を出力することが可能となる。図 Bにおいては、ゲイン可変差動増幅器 30の後段に 差動 単相信号変換回路 32が接続され、入力差動信号に対してゲイン可変の単相 信号を出力することが可能となる。なおここで例えば単相 差動信号変換回路の構 成は公知のものであり、その詳細な説明は省略する。
[0025] 図 10は、ゲイン可変増幅器の第 2の実施例の回路図である。この第 2の実施例に おいては、前述の第 1の実施例と異なり、正相差動信号と逆相差動信号とを切り替え るためのスィッチが各差動増幅器の出力端側に設けられる。
[0026] すなわち 4個のトランジスタ 12から 12と増幅器全体の正相差動信号出力端子 15 a d
、および逆相差動信号出力端子 16との間に、それぞれスィッチ 35から 35力 またト a d ランジスタ 13力ら 13と 2つの出力端子 15、 16との間にそれぞれスィッチ 36力ら 36 a d a が挿入されている。そして例えば最も内側の差動増幅器に対応する 2つのスィッチ 3 5と 36とが図と逆方向に切り替えられることにより、最も内側の差動増幅器の本来の d d
正相差動出力信号が逆相差動信号出力端子 16に、また逆相差動出力信号が正相 差動信号出力端子 15に与えられることによって、図 10に示される接続状態における ゲインよりも増幅器全体のゲインは小さくなる。なお請求項 3における信号切替手段 は、例えばスィッチ 35とスィッチ 36との組合せに相当する。
a a
[0027] 以上の説明においては、差動増幅器としてカスコード型を例として実施例を説明し たが、差動増幅器自体の構成としては、それぞれ正相差動入力と逆相差動入力とが 与えられる一対のトランジスタを基本として構成されるシングル差動増幅器を用いるこ ともできることは当然である。また以上の実施例において説明した切替スィッチにつ いては、例えば 4個のトランジスタによって構成される SPDT (シングル ·ポール ·ダブ ル 'スロー)スィッチなど、公知の技術を用いることができるので、その詳細な説明は 省略する。
[0028] 以上詳細に説明したように、本発明によれば、並列に接続された複数の可変増幅 器の入力側、あるいは出力側において正相差動信号と逆相差動信号との切替を行う ことにより、増幅器の入力インピーダンスを変化させることなぐ増幅器のゲインを制 御することが可能になり、ゲイン可変増幅器の実用性向上に寄与するところが大きい

Claims

請求の範囲
[1] ゲイン可変の増幅器であって、
並列に接続された複数の差動増幅器と、
該複数の差動増幅器にそれぞれ対応し、ゲイン可変増幅器全体としてのゲインを 変化させるために正相差動信号と逆相差動信号との切替を行う複数の信号切替手 段とを備えることを特徴とするゲイン可変増幅器。
[2] 前記複数の信号切替手段のそれぞれ 2つの出力が、前記複数の各差動増幅器の
2つの入力端子に接続され、
各差動増幅器への入力信号として正相差動信号、または逆相差動信号の!/、ずれ 力を与えることを特徴とする請求項 1記載のゲイン可変増幅器。
[3] 前記複数の信号切替手段のそれぞれ 4つの出力のうちの 2つずつが、前記ゲイン 可変増幅器の正相差動信号出力端子と逆相差動信号出力端子とにそれぞれ接続さ れ、
該 2つの出力端子のそれぞれに、該信号切替手段への入力としての、差動増幅器 による正相差動増幅信号、または逆相差動増幅信号の 、ずれかを与えることを特徴 とする請求項 1記載のゲイン可変増幅器。
[4] 請求項 1に記載のゲイン可変増幅器の前段に、入力単相信号を差動信号に変換 する単相 差動信号変換回路を備えることを特徴とするゲイン可変増幅器。
[5] 請求項 1に記載のゲイン可変増幅器の後段に、入力差動信号を単相信号に変換 する差動 単相信号変換回路を備えることを特徴とするゲイン可変増幅器。
[6] 前記複数の各差動増幅器が、正相差動入力と逆相差動入力とが与えられる一対 のトランジスタで構成されるシングル増幅器であることを特徴とする請求項 1記載のゲ イン可変増幅器。
[7] 前記複数の各差動増幅器が、カスコード型増幅器であることを特徴とする請求項 1 記載のゲイン可変増幅器。
[8] 前記複数の差動増幅器に対して、増幅率一定の 1つ以上の差動増幅器がさらに並 列に接続されることを特徴とする請求項 1記載のゲイン可変増幅器。
[9] 前記複数の各差動増幅器を構成するトランジスタ対が、それぞれ他のトランジスタ なるゲート幅を持つことを特徴とする請求項 1記載のゲイン可変増幅器。
PCT/JP2006/304796 2006-03-10 2006-03-10 ゲイン可変増幅器 Ceased WO2007105282A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2006/304796 WO2007105282A1 (ja) 2006-03-10 2006-03-10 ゲイン可変増幅器
JP2008504936A JPWO2007105282A1 (ja) 2006-03-10 2006-03-10 ゲイン可変増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/304796 WO2007105282A1 (ja) 2006-03-10 2006-03-10 ゲイン可変増幅器

Publications (1)

Publication Number Publication Date
WO2007105282A1 true WO2007105282A1 (ja) 2007-09-20

Family

ID=38509132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304796 Ceased WO2007105282A1 (ja) 2006-03-10 2006-03-10 ゲイン可変増幅器

Country Status (2)

Country Link
JP (1) JPWO2007105282A1 (ja)
WO (1) WO2007105282A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089225A (ja) * 2007-10-02 2009-04-23 Toshiba Corp 利得可変増幅装置
WO2010082235A1 (ja) * 2009-01-13 2010-07-22 パナソニック株式会社 可変利得増幅器およびそれを備えた高周波信号受信装置
JP2012527191A (ja) * 2009-05-13 2012-11-01 クゥアルコム・インコーポレイテッド 切り替え可能な入力ペア演算増幅器
JP2013048467A (ja) * 2008-03-21 2013-03-07 Qualcomm Inc 段階的利得ミキサ
JP2015050740A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 可変利得増幅器
US10693231B2 (en) 2017-09-11 2020-06-23 Qualcomm Incorporated Transmit/receive switching circuit
CN112514249A (zh) * 2018-08-10 2021-03-16 三菱电机株式会社 可变增益放大器
EP3823163A1 (en) * 2019-11-12 2021-05-19 Imec VZW A digitally controlled variable gain amplifier
CN115885470A (zh) * 2020-12-30 2023-03-31 华为技术有限公司 一种运算放大器、驱动电路、接口芯片及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6264109A (ja) * 1985-09-17 1987-03-23 Toshiba Corp 利得制御増幅器
JPH06197035A (ja) * 1992-12-24 1994-07-15 Alps Electric Co Ltd 利得切換回路
JPH11177357A (ja) * 1997-12-10 1999-07-02 Fujitsu Ltd 利得可変増幅回路
JPH11317635A (ja) * 1997-10-16 1999-11-16 Toshiba Corp 可変利得増幅器およびアナログマルチプレクサ
JP2005026760A (ja) * 2003-06-30 2005-01-27 Fujitsu Ltd タイミング信号発生回路および信号受信回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3425426B2 (ja) * 2000-01-31 2003-07-14 松下電器産業株式会社 トランスコンダクタおよびフィルタ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6264109A (ja) * 1985-09-17 1987-03-23 Toshiba Corp 利得制御増幅器
JPH06197035A (ja) * 1992-12-24 1994-07-15 Alps Electric Co Ltd 利得切換回路
JPH11317635A (ja) * 1997-10-16 1999-11-16 Toshiba Corp 可変利得増幅器およびアナログマルチプレクサ
JPH11177357A (ja) * 1997-12-10 1999-07-02 Fujitsu Ltd 利得可変増幅回路
JP2005026760A (ja) * 2003-06-30 2005-01-27 Fujitsu Ltd タイミング信号発生回路および信号受信回路

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089225A (ja) * 2007-10-02 2009-04-23 Toshiba Corp 利得可変増幅装置
JP2013048467A (ja) * 2008-03-21 2013-03-07 Qualcomm Inc 段階的利得ミキサ
WO2010082235A1 (ja) * 2009-01-13 2010-07-22 パナソニック株式会社 可変利得増幅器およびそれを備えた高周波信号受信装置
US8081033B2 (en) 2009-01-13 2011-12-20 Panasonic Corporation Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
JP5296809B2 (ja) * 2009-01-13 2013-09-25 パナソニック株式会社 可変利得増幅器およびそれを備えた高周波信号受信装置
JP2012527191A (ja) * 2009-05-13 2012-11-01 クゥアルコム・インコーポレイテッド 切り替え可能な入力ペア演算増幅器
JP2015050740A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 可変利得増幅器
US10693231B2 (en) 2017-09-11 2020-06-23 Qualcomm Incorporated Transmit/receive switching circuit
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
CN112514249A (zh) * 2018-08-10 2021-03-16 三菱电机株式会社 可变增益放大器
EP3826177A4 (en) * 2018-08-10 2021-08-04 Mitsubishi Electric Corporation VARIABLE POWER AMPLIFIER
EP3823163A1 (en) * 2019-11-12 2021-05-19 Imec VZW A digitally controlled variable gain amplifier
US11621685B2 (en) 2019-11-12 2023-04-04 Imec Vzw Digitally controlled variable gain amplifier
CN115885470A (zh) * 2020-12-30 2023-03-31 华为技术有限公司 一种运算放大器、驱动电路、接口芯片及电子设备
EP4258548A4 (en) * 2020-12-30 2024-02-21 Huawei Technologies Co., Ltd. OPERATIONAL AMPLIFIER, DRIVER CIRCUIT, INTERFACE CHIP AND ELECTRONIC DEVICE

Also Published As

Publication number Publication date
JPWO2007105282A1 (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
US7741910B2 (en) Capacitor gain-boost circuit
US8928406B2 (en) Low-power inverter-based differential amplifier
US7592867B2 (en) Common mode feedback for large output swing and low differential error
JP2000183672A (ja) 増幅回路
JP3347359B2 (ja) 出力緩衝増幅器
US8711024B2 (en) Switched capacitor amplifier
EP1380101A2 (en) A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
EP1980017B1 (en) Amplifier circuit
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
WO2007105282A1 (ja) ゲイン可変増幅器
US7646241B2 (en) Low-voltage operational amplifier and operational amplifying method
WO2007043122A9 (ja) 可変利得増幅器及びその制御方法
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
JP2007116568A (ja) 差動増幅器
CN114884491A (zh) 一种比较器电路、芯片和电子设备
US7688145B2 (en) Variable gain amplifying device
US7449950B2 (en) Analog signal processing circuit
EP1168602B1 (en) Completely differential operational amplifier of the folded cascode type
US20090115519A1 (en) Power amplifier and its idling current setting circuit
JPS6282704A (ja) 増幅回路
CN103825567A (zh) 运算放大器电路
KR102839770B1 (ko) 연산 증폭기의 이득-대역폭을 제어하기 위한 증폭기 회로 및 방법
US20100164623A1 (en) Transmitter
WO2007049386A1 (ja) オペアンプの開放利得調整回路
CN111697936A (zh) 一种低功耗互补型数字可变增益放大器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06715566

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008504936

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06715566

Country of ref document: EP

Kind code of ref document: A1