[go: up one dir, main page]

WO2010082235A1 - 可変利得増幅器およびそれを備えた高周波信号受信装置 - Google Patents

可変利得増幅器およびそれを備えた高周波信号受信装置 Download PDF

Info

Publication number
WO2010082235A1
WO2010082235A1 PCT/JP2009/002526 JP2009002526W WO2010082235A1 WO 2010082235 A1 WO2010082235 A1 WO 2010082235A1 JP 2009002526 W JP2009002526 W JP 2009002526W WO 2010082235 A1 WO2010082235 A1 WO 2010082235A1
Authority
WO
WIPO (PCT)
Prior art keywords
cascode
variable gain
gain amplifier
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/002526
Other languages
English (en)
French (fr)
Inventor
金良守
林錠二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010546452A priority Critical patent/JP5296809B2/ja
Publication of WO2010082235A1 publication Critical patent/WO2010082235A1/ja
Priority to US13/107,598 priority patent/US8081033B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages

Definitions

  • the present invention relates to a variable gain amplifier for amplifying a received signal with a desired gain, which is used in a wireless communication system or the like.
  • variable gain amplifier In a wireless communication device, a variable gain amplifier is used to amplify a received signal input from an antenna without adding noise as much as possible, and transmit the amplified signal to a subsequent circuit.
  • the variable gain amplifier is incorporated in most wireless communication devices in order to realize highly reliable wireless communication.
  • variable gain amplifier increases the gain. Conversely, if the distance between the terminal and the base station is short, the received signal strength is too strong, so that the gain of the variable gain amplifier is set to be less than 0 dB so that the output of the receiver is not saturated. In order to demodulate the received signal, the low noise and linearity of the variable gain amplifier must be enhanced as much as possible.
  • the rapidly spreading terrestrial digital television (ISDB-T, so-called One Seg) for mobiles has a feature that it uses a wide band of wireless communication.
  • Such a one-seg receiving IC is often incorporated in a mobile phone terminal. For this reason, even if a high frequency filter is provided between the antenna and the one-segment tuner, various interfering waves inside and outside the band are input to the tuner by the antenna and in-terminal radiation. Furthermore, in order to improve communication quality, there is a need to dynamically switch the gain of the variable gain amplifier according to the reception channel and radio wave conditions.
  • the conventional variable gain amplifier mainly controls on / off of a plurality of cascode transistors connected in parallel to a power source and a load resistor, thereby increasing or decreasing the gain while keeping the current flowing through the amplifying transistor constant. (For example, refer to Patent Document 1).
  • variable gain amplifier employs a current steering system for variable gain
  • the DC current flowing through the load resistance increases or decreases when the gain is switched, and as a result, the output DC voltage varies. For this reason, linearity deteriorates when an operation is performed at a low voltage.
  • the cascode amplifier is switched to switch the gain, the transistor of the amplification stage is switched, and the input impedance of the variable gain amplifier is deviated from a desired value, so that the received signal from the antenna cannot be received without loss.
  • the gm of the bipolar transistor used for signal amplification in the conventional variable gain amplifier is about four times the gm of the MOS transistor under the same bias current condition. Therefore, if the same circuit topology is constituted by MOS transistors instead of bipolar transistors, it is necessary to flow 16 times as much current as the original in the MOS transistors, and power consumption increases. Further, the conventional variable gain amplifier has a configuration in which the parasitic capacitance at the signal output end increases as the number of stages of the cascode amplifier increases. For this reason, the frequency characteristics are significantly degraded as the number of stages of the cascode amplifier increases.
  • an object of the present invention is to realize a variable gain amplifier with low noise and little deterioration in linearity even when the gain is changed according to the intensity of the input signal. It is another object of the present invention to realize a variable gain amplifier that maintains the input impedance at a desired value even when the gain is changed and has high linearity even when operated at a low voltage.
  • the variable gain amplifier includes a single cascode amplifier including two transistors or a plurality of cascode amplifiers connected in parallel, and a plurality of input terminals connected via a capacitor.
  • Cascode amplifying unit, a cascode current source unit configured by connecting a plurality of cascode current sources composed of two transistors in parallel, an output terminal of the plurality of cascode amplifying units, and an output of the cascode current source unit
  • a control circuit for performing on / off control of the cascode transistor in the cascode current source is a single cascode amplifier including two transistors or a plurality of cascode amplifiers connected in parallel, and a plurality of input terminals connected via a capacitor.
  • the variable gain amplifier includes a cascode amplification unit configured by connecting a plurality of cascode amplifiers configured by two transistors in parallel, and a cascode configured by two transistors.
  • a cascode current source unit configured by connecting a plurality of current sources in parallel, a load circuit in which an output terminal of the cascode amplifier unit and an output terminal of the cascode current source unit are connected in common, and a current flowing through the load circuit
  • a control circuit for controlling on / off of the cascode transistor in the cascode amplifier and the cascode transistor in the cascode current source.
  • the gain changes while the current flowing through the load circuit remains constant since the gain changes while the current flowing through the load circuit remains constant, ringing of the output signal and linearity deterioration during low voltage operation are suppressed.
  • the parasitic capacitance at the signal output terminal is reduced, and degradation of gain and noise figure can be suppressed over a wide band.
  • the variable gain amplifier includes a DC cut capacitor connected between an input terminal of the variable gain amplifier and any one input terminal of the plurality of cascode amplification units, and the variable gain.
  • An on / off switchable attenuation circuit connected between the input terminal of the amplifier and the ground, and a plurality of on / off switchable feedback circuits connected between the input / output terminals of the plurality of cascode amplifiers. It shall be provided with.
  • the control circuit when operating the first-stage cascode amplification section to which the DC cut capacitor is connected among the plurality of cascode amplification sections, controls the attenuation circuit to be off and inputs / outputs of the first-stage cascode amplification section
  • the feedback circuit connected between the terminals is turned on and the other cascode amplification unit is operated, the feedback circuit connected between the input / output terminals of the attenuation circuit and the cascode amplification unit of the subsequent stage is turned on. It shall be.
  • variable gain amplifier is an on / off circuit provided between the input terminal of the first-stage cascode amplification unit to which an external DC cut capacitor is connected and the ground among the plurality of cascode amplification units.
  • a switchable attenuation circuit, an on / off switchable bias circuit connected to the input terminal of the first stage cascode amplifier, and an on / off circuit connected between the input / output terminals of the plurality of cascode amplifiers It is assumed that a plurality of switchable feedback circuits are provided.
  • the control circuit controls the attenuation circuit to be turned off and also controls the feedback circuit connected between the bias circuit and the input / output terminals of the first stage cascode amplification unit.
  • the other cascode amplifying unit is operated other than that, the feedback circuit connected between the input / output terminals of the attenuation circuit and the cascode amplifying unit at the subsequent stage is turned on and the bias circuit is turned off.
  • the input impedance of the variable gain amplifier can be reduced to a desired value, and impedance matching with an antenna or a signal transmission line can be easily performed. Further, the input impedance can be maintained at a desired value even when the cascode amplification unit is switched.
  • the gain of the variable gain amplifier can be changed over a wide range, and low noise and linearity can be kept good even if the gain is changed. Further, the input impedance of the variable gain amplifier can be maintained at a desired value even when the gain is changed, and high linearity can be realized even when the gain is operated at a low voltage.
  • FIG. 1 is a configuration diagram of a variable gain amplifier according to the first embodiment.
  • FIG. 2 is a configuration diagram of a variable gain amplifier according to the second embodiment.
  • FIG. 3 is a configuration diagram of the feedback circuit.
  • FIG. 4 is a configuration diagram of a variable gain amplifier according to the third embodiment.
  • FIG. 5 is a configuration diagram of a variable gain amplifier according to the fourth embodiment.
  • FIG. 6 is a configuration diagram of the high-frequency signal receiving device.
  • FIG. 1 shows the configuration of the variable gain amplifier according to the first embodiment.
  • the cascode amplifying unit 10 includes three cascode amplifiers 11n (n is an integer from 1 to 3) connected in parallel.
  • Each cascode amplifier 11n includes an NMOS transistor M1n and an NMOS cascode transistor MC1n.
  • the input end of the cascode amplification unit 10 is connected to the signal input end RFIN of the variable gain amplifier via a DC cut capacitor C1.
  • a bias voltage Vb is applied to the gate of the transistor M1n via the bias resistor Rb.
  • the size ratio of the transistor M12 and the transistor M13 and the size ratio of the cascode transistor MC12 and the cascode transistor MC13 are both 2: 1.
  • the cascode current source unit 20 is composed of two cascode current sources 21m (m is an integer from 2 to 3) connected in parallel.
  • Each cascode current source 21m includes an NMOS transistor M2m and an NMOS cascode transistor MC2m.
  • a bias voltage Vb is applied to the gate of the NMOS transistor M2m.
  • the sizes of the transistor M22 and the cascode transistor MC22 are equal to the sizes of the transistor M12 and the cascode transistor MC12, respectively.
  • the sizes of the transistor M23 and the cascode transistor MC23 are equal to the sizes of the transistor M13 and the cascode transistor MC13, respectively.
  • the output terminal of the cascode amplification unit 10 and the output terminal of the cascode current source unit 20 are connected to the load circuit 30 in common.
  • the load circuit 30 is composed of a resistor RL.
  • the output terminal of the cascode amplification unit 10, the output terminal of the cascode current source unit 20, and the connection point of the load circuit 30 are the signal output terminal RFOUT of the variable gain amplifier.
  • the control circuit 40 individually controls the gate voltages of the cascode transistor MC1n and the cascode transistor MC2m to control on / off of these cascode transistors. Specifically, the control circuit 40 turns off the cascode transistor by applying a ground potential to the gate of the cascode transistor. On the other hand, the control circuit 40 turns on the cascode transistor by applying a predetermined voltage to the gate of the cascode transistor. Note that the gate voltage related to the ON control is the same value in any cascode transistor.
  • the high frequency signal input to the signal input terminal RFIN has its DC component cut by the DC cut capacitor C1 and is input to the gate of the transistor M1n biased with the bias voltage Vb.
  • the control circuit 40 controls all the cascode transistors MC1n to be on and all the cascode transistors MC2m to be off.
  • the control circuit 40 controls the cascode transistor MC13 to be turned off and the cascode transistor MC23 to be turned on. Since these cascode transistors have the same size, and the transistors M13 and M23 have the same size, the DC current flowing through the load circuit 30 does not change even when the gain is switched. Therefore, since the voltage at the signal output terminal RFOUT does not fluctuate when the gain is switched, ringing of the output signal and deterioration of linearity during low voltage operation can be suppressed. Further, since the variable gain amplifier according to the present embodiment has a smaller number of transistors connected to the signal output terminal RFOUT than the conventional one, the parasitic capacitance can be reduced. As a result, it is possible to reduce the deterioration of gain and noise figure over a wide band.
  • the control circuit 40 When lowering the gain by one step, the control circuit 40 turns off the cascode transistor MC12 and turns on the cascode transistor MC22. When the gain is minimized, the control circuit 40 controls the cascode transistor MC1m to be turned off and the cascode transistor MC2m to be turned on. Note that the cascode transistor MC11 is always turned on even when the gain is switched, and is preferably turned off only when the variable gain amplifier is powered down.
  • the voltage at the signal output terminal does not fluctuate when the gain of the variable gain amplifier is switched, it is possible to suppress ringing of the output signal and deterioration of linearity during low voltage operation.
  • all of the transistors and cascode transistors described above may be composed of PMOS.
  • the load circuit 30 is connected to the ground.
  • the transistor M1n and the transistor M2m may be composed of bipolar transistors. Further, by increasing the number of parallel connections of the cascode amplifier 11n and the cascode current source 21m, finer gain switching and a wider variable gain range can be realized.
  • variable gain amplifier In general, a variable gain amplifier must capture a received signal as losslessly as possible regardless of the strength of signal input from an antenna. Therefore, the input impedance of the variable gain amplifier is desirably the same value as the characteristic impedance of the antenna (usually 50 ⁇ or 75 ⁇ in the case of a television).
  • FIG. 2 shows a configuration of a variable gain amplifier according to the second embodiment.
  • the variable gain amplifier according to the present embodiment is configured such that fluctuations in input impedance during gain switching are reduced. Only differences from the first embodiment will be described below.
  • the variable gain amplifier according to the present embodiment includes three cascode amplification units 10A, 10B, and 10C.
  • the cascode amplification units 10B and 10C have the same configuration as the cascode amplification unit 10 shown in FIG.
  • the cascode amplification unit 10A is composed of one cascode amplifier composed of an NMOS transistor M1 and an NMOS cascode transistor MC1.
  • the cascode transistor MC1 is ON / OFF controlled by the control circuit 40.
  • the size of the transistor M1 is equal to the total size of the transistor M1n illustrated in FIG.
  • the size of the cascode transistor MC1 is equal to the total size of the cascode transistors MC1n shown in FIG.
  • the input end of the cascode amplification unit 10A and the input end of the cascode amplification unit 10B are connected via a signal attenuating capacitor C2.
  • the input end of the cascode amplification unit 10B and the input end of the cascode amplification unit 10C are connected via a signal attenuation capacitor C3.
  • a signal attenuating capacitor C4 is connected between the capacitor C3 and the ground.
  • the output terminals of the three cascode amplification units 10A to 10C and the output terminal of the cascode current source unit 20 are commonly connected to the load circuit 30 '.
  • the load circuit 30 ' includes a resistor RL and an inductor L connected in series. The gain of the variable gain amplifier is widened by the inductor L.
  • An attenuation circuit 50 is connected to the signal input terminal RFIN of the variable gain amplifier.
  • the attenuation circuit 50 includes a resistor R0 connected in series and a switch 51 controlled by the control circuit 40.
  • the switch 51 can be realized by a transfer gate, for example.
  • Feedback circuits 60A, 60B, and 60C are connected between the input / output terminals of the cascode amplification units 10A to 10C, respectively.
  • the feedback circuit 60A includes a resistor 61A connected in series, a DC cut capacitor 62A, and a switch 63 controlled by the control circuit 40.
  • the feedback circuits 60B and 60C have the same configuration as the feedback circuit 60A.
  • the switch 63 can be realized by, for example, a transfer gate.
  • the control circuit 40 operates by selecting only one of the three cascode amplification units 10A to 10C so that the gain of the variable gain amplifier becomes a desired value. Let Further, on / off control of the cascode transistor in the cascode amplifier and the cascode transistor in the cascode current source is performed so that the DC current flowing through the load circuit 30 ′ is constant.
  • the control circuit 40 controls to turn on only the cascode transistor MC1 and the feedback circuit 60A connected to the cascode amplifier 10A in the cascode amplifier 10A (first stage cascode amplifier).
  • the cascode transistor, the feedback circuits 60B and 60C, and the attenuation circuit 50 are turned off.
  • the entire current flows from the power source to the cascode amplification unit 10A via the load circuit 30 '.
  • the gain is set to the maximum when the received signal is as weak as the minimum receiving sensitivity. In this case, it is desirable to minimize the noise figure of the variable gain amplifier as much as possible. Therefore, by configuring the cascode amplification unit 10A with two transistors, that is, one cascode amplifier, the layout area of the transistor can be reduced, and the parasitic capacitance and the parasitic resistance can be reduced.
  • the resistance value of the resistor RL is RL
  • the resistance value of the resistor 61A is Rf1
  • the mutual conductance of the transistor M1 is gm
  • the input impedance Zin of the variable gain amplifier at the maximum gain can be approximated by the following equation. The reactance component is ignored.
  • the input impedance of the variable gain amplifier is determined by the size and bias current of the transistor M1, the load resistance value, and the feedback resistance value. Due to the resistance feedback, the input impedance of the variable gain amplifier becomes smaller than the gate impedance of the MOS transistor. Utilizing this effect, it is preferable to design the variable gain amplifier so that the input impedance of the variable gain amplifier is comparable to the characteristic impedance of the antenna over the entire band.
  • the element size and operation state so that the gain is as constant as possible in the entire band and the noise figure is minimized.
  • the gain G of the variable gain amplifier at the maximum gain operation can be approximated by the following equation under the same conditions as above.
  • the gain of the variable gain amplifier is also determined by the size and bias current of the transistor M1, the load resistance value, and the feedback resistance value. Therefore, the input impedance and gain can be optimized.
  • the control circuit 40 controls to turn on all the cascode transistors in the cascode amplification unit 10B and the feedback circuit 60B connected to the cascode amplification unit 10B, and the other cascode transistors, feedback circuits 60A and 60C. Control off.
  • the high frequency signal input to the signal input terminal RFIN is DC cut and attenuated by the DC cut capacitor C1 and the capacitor C2, and then input to the cascode amplification unit 10B.
  • the problem here is that when the gain and noise figure are set to desired values, the input impedance becomes larger than the characteristic impedance of the antenna. As a result, the input signal is reflected to the antenna side and lost. Therefore, the control circuit 40 turns on the attenuation circuit 50 when operating other than the cascode amplification unit 10A.
  • the input impedance of the variable gain amplifier is governed by the resistance value of the resistor R0 in the attenuation circuit 50. Therefore, it is preferable to determine the resistance values of the resistor R0 and the resistors 61A to 61C so that the input impedance of the variable gain amplifier when operating other than the cascode amplification unit 10A is approximately equal to the characteristic impedance of the antenna.
  • control circuit 40 When the gain is further lowered, the control circuit 40 appropriately controls on / off of the cascode transistors in the cascode amplification unit 10B and the cascode transistors in the cascode current source unit 20. Details of this are as described in the first embodiment.
  • the noise figure can be lowered when the variable gain amplifier operates at the maximum gain. Further, the gain band can be widened by resistance feedback, and the input impedance can be made as small as the characteristic impedance of the antenna. In addition, even if the cascode amplifier that operates according to the input signal strength is switched, the input impedance of the variable gain amplifier can be maintained at a desired value, and the input signal can be sufficiently attenuated so that the variable gain can be maintained. The linearity degradation of the amplifier can be suppressed.
  • a feedback circuit configured by connecting a buffer circuit 64 that receives the output of the cascode amplification unit and a switch 63 controlled by the control circuit 40 as shown in FIG. 60 'may be used.
  • the feedback circuit 60 ' can also make the input impedance of the variable gain amplifier as small as the characteristic impedance of the antenna.
  • FIG. 4 shows a configuration of a variable gain amplifier according to the third embodiment.
  • the variable gain amplifier according to this embodiment has a configuration in which components other than the DC cut capacitor C1 among the components of the variable gain amplifier shown in FIG. 2 are provided in the integrated circuit 100, and the DC cut capacitor C1 is provided outside the integrated circuit 100. I am doing.
  • the DC cut capacitor C1 may be on a board, in a module, or in a package.
  • the switch 51 when the switch 51 is turned on, a leakage current flows through the bias resistor Rb and the resistor R0 connected to the input terminal of the cascode amplification unit 10A.
  • the threshold value of the transistor constituting the switch 51 is lowered and the on-resistance is also lowered, so that an undesirable leakage current is increased. Therefore, a switch 71 is inserted in series with the resistor Rb. That is, the bias circuit 70 includes a resistor Rb connected in series and a switch 71 controlled by the control circuit 40. The control circuit 40 controls the switch 71 to be off when the switch 51 is on. Thereby, the leakage current is suppressed.
  • the gm of the MOS transistor is smaller than that of the bipolar transistor under the same bias current condition. Therefore, it is possible to achieve a desired variable gain range (generally about 40 dB) without degradation of linearity or noise figure while suppressing current consumption as much as possible with only the variable gain amplifier according to each of the above embodiments. Have difficulty.
  • FIG. 5 shows a configuration of a variable gain amplifier according to the fourth embodiment.
  • the variable gain amplifier according to this embodiment has a configuration in which a variable gain amplifier as shown in FIG. 4 having a feedback circuit and a variable gain amplifier as shown in FIG. 1 without a feedback circuit are cascade-connected. .
  • the gain switching width of the front-stage variable gain amplifier is increased, and the gain switching width of the rear-stage variable gain amplifier is decreased. Thereby, even if the gain is switched over a wide range, deterioration of noise characteristics, linearity, and input impedance can be suppressed.
  • FIG. 6 shows an embodiment of the high-frequency signal receiving apparatus.
  • the high-frequency signal receiving device is, for example, a one-segment tuner, a UWB (Ultra Wide Band) communication device, or the like.
  • the high frequency signal received by the antenna 101 is input to the variable gain low noise amplifier 103 via the matching circuit 102.
  • the signal amplified by the variable gain low noise amplifier 103 is supplied to the high frequency power detection circuit 104 and the mixer 105.
  • the mixer 105 mixes the output of the variable gain low noise amplifier 103 and the local signal output from the local signal generator 106 to down-convert the input signal to an intermediate frequency (IF).
  • IF intermediate frequency
  • the output of the mixer 105 is supplied to the variable gain IF amplifier 108 via the IF bandpass filter 107.
  • the signal amplified by the variable gain IF amplifier 108 is supplied to the A / D converter 109 and the IF power detection circuit 110.
  • the A / D converter 109 converts the input signal into a digital signal.
  • the digital signal processor 111 demodulates the digital output of the A / D converter.
  • the control circuit 112 switches the gains of the variable gain low noise amplifier 103 and the variable gain IF amplifier 108 based on the detection results of the high frequency power detection circuit 104 and the IF power detection circuit 110, respectively. For example, when the power level of the received signal that is the minimum reception sensitivity level becomes high, the control circuit 112 reduces the gain of the variable gain IF amplifier 110 so that the input signal of the A / D converter 109 is not distorted. From the above, optimal control is performed so as to lower the gain of the variable gain low noise amplifier 103.
  • control circuit 112 when the power level of the received signal that is the allowable maximum input level is low, the control circuit 112 does not distort the gain of the variable gain low noise amplifier 103 and the input signal of the A / D converter 109. Optimal control is performed so that the gain of the variable gain IF amplifier 110 is increased after the level is increased.
  • variable gain amplifier according to each of the above embodiments can be applied to a portion including the variable gain low noise amplifier 103 and the control circuit 112. As a result, a high-performance high-frequency signal receiver that operates at a low voltage can be realized.
  • variable gain amplifier has a wide variable gain range, and can maintain good low noise and linearity even when the gain is changed. Therefore, communication such as a terrestrial digital TV tuner and a cable TV tuner is possible. Useful for equipment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

　カスコード増幅部（１０）は、２個のトランジスタで構成されたカスコード増幅器（１１ｍ）が複数個並列接続されて構成されている。カスコード電流源部（２０）は、２個のトランジスタで構成されたカスコード電流源（２１ｍ）が複数個並列接続されて構成されている。負荷回路（３０）には、カスコード増幅部（１０）の出力端およびカスコード電流源部（２０）の出力端が共通に接続されている。制御回路（４０）は、負荷回路（３０）に流れる電流が一定となるように、カスコード増幅器（１１ｎ）におけるカスコードトランジスタおよびカスコード電流源（２１ｍ）におけるカスコードトランジスタのオン／オフ制御をする。

Description

可変利得増幅器およびそれを備えた高周波信号受信装置
　本発明は、無線通信システムなどに用いられる、受信信号を所望の利得で増幅する可変利得増幅器に関する。
　近年、携帯電話端末には電話機能以外にデジタルテレビ、ＦＭラジオ、ブルートゥース（登録商標）、無線ＬＡＮ、ＧＰＳといった複数の無線システムが混在している。そこで、無線通信機器とそれを構成するモジュールの小型化、低価格化に対する高い要求を満たすために、これまで集積化されていなかった高性能な回路システムも無線通信チップ中に集積化されている。アンテナで受信した高周波信号を増幅する可変利得増幅器はその一つである。
　無線通信機器において、可変利得増幅器は、アンテナから入力された受信信号を可能な限り雑音を加えずに増幅し、後段の回路に伝えるために用いられる。可変利得増幅器は、信頼性の高い無線通信を実現するためにほとんどの無線通信機器に組み込まれている。
　無線通信機器と基地局との距離が長ければアンテナで受信した高周波信号の強度は微弱になり、可変利得増幅器は利得を上げる。逆に、端末と基地局との距離が短ければ受信信号強度が強すぎるので、受信器の出力が飽和しないように可変利得増幅器の利得は０ｄＢ未満に設定される。受信信号を復調するためには、可変利得増幅器の低雑音性と線形性を可能な限り高めなければいけない。
　急速に普及している移動体向け地上波デジタルテレビ（ISDB-T、いわゆるワンセグ）は、広帯域の無線通信帯域を使用するという特徴を有する。このようなワンセグ受信用のＩＣは、携帯電話端末に組み込まれている場合が多い。このため、アンテナとワンセグチューナとの間に高周波フィルタを設けても、帯域内外のさまざまな妨害波がアンテナと端末内輻射によってチューナに入力されてしまう。さらに、通信品質を高めるために、受信チャンネルや電波状況に応じて可変利得増幅器の利得を動的に切り替える必要性もある。また、ワンセグ受信用ＩＣの実装面積と製造コストを削減するために、近年、可変利得増幅器を含むフロントエンド（アナログ回路）からＯＦＤＭ復調部を含むバックエンド（デジタル回路）までが１チップ内に集積化されてきている。したがって、製造ばらつきの大きいＣＭＯＳ微細プロセスを用いて、低価格かつ低面積で従来よりもさらに性能の高い可変利得増幅器を実現する必要がある。
　従来の可変利得増幅器は、主として電源および負荷抵抗に複数個並列接続されたカスコード段トランジスタを選択的にオン／オフ制御することで、増幅用トランジスタに流れる電流を一定に保ちつつ、その利得を増減させている（例えば、特許文献１参照）。
特開２００７―２５９２９７号公報
　従来の可変利得増幅器は、利得の可変化のためにカレントステアリング方式を採用しているため、利得を切り替えると負荷抵抗を流れるＤＣ電流が増減し、その結果出力ＤＣ電圧が変動する。そのため、低電圧で動作させようとすると線形性が劣化する。また、利得を切り替えるためにカスコード増幅器を切り替えると増幅段のトランジスタが切り替わり、可変利得増幅器の入力インピーダンスが所望値よりずれてしまい、アンテナからの受信信号を無損失で受けられなくなる。
　また、従来の可変利得増幅器において信号増幅に用いられているバイポーラトランジスタのｇｍは、同じバイアス電流条件下のＭＯＳトランジスタのｇｍの４倍程度である。したがって、バイポーラトランジスタに代えてＭＯＳトランジスタで同じ回路トポロジーを構成すると、ＭＯＳトランジスタに元の１６倍もの電流を流す必要があり、消費電力が増大する。また、従来の可変利得増幅器は、その構成上、カスコード増幅器の段数を増すにつれ、信号出力端における寄生容量が大きくなる。そのために、カスコード増幅器の段数増加に伴って周波数特性が著しく劣化してしまう。
　上記問題に鑑み、本発明は、入力信号の強度に応じて利得を変化させても、低雑音性および線形性の劣化が少ない可変利得増幅器を実現することを課題とする。さらに、利得を変化させても入力インピーダンスを所望の値に維持し、また、低電圧で動作させても高い線形性を有する可変利得増幅器を実現することを課題とする。
　本発明の第１の態様に係る可変利得増幅器は、２個のトランジスタで構成されたカスコード増幅器が１個でまたは複数個並列接続されて構成され、入力端どうしが容量を介して接続された複数のカスコード増幅部と、２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、前記複数のカスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、前記複数のカスコード増幅部のいずれか一つが動作するように、かつ、前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている。
　また、本発明の第２の態様に係る可変利得増幅器は、２個のトランジスタで構成されたカスコード増幅器が複数個並列接続されて構成されたカスコード増幅部と、２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、前記カスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている。
　これら態様によると、負荷回路に流れる電流が一定のまま利得が変化するため、出力信号のリンギングや低電圧動作時の線形性劣化が抑制される。また、信号出力端に接続されるトランジスタが従来よりも少ないため、信号出力端の寄生容量が減り、広帯域に亘って利得および雑音指数の劣化を抑制することができる。
　好ましくは、第１の態様に係る可変利得増幅器は、当該可変利得増幅器の入力端と前記複数のカスコード増幅部のいずれか一つの入力端との間に接続されたＤＣカット容量と、当該可変利得増幅器の入力端とグランドとの間に接続されたオン／オフ切り替え可能な減衰回路と、前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備えているものとする。そして、前記制御回路は、前記複数のカスコード増幅部のうち前記ＤＣカット容量が接続された初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するものとする。
　あるいは、第１の態様に係る可変利得増幅器は、前記複数のカスコード増幅部のうち外部のＤＣカット容量が接続される初段のカスコード増幅部の入力端とグランドとの間に設けられたオン／オフ切り替え可能な減衰回路と、前記初段のカスコード増幅部の入力端に接続されたオン／オフ切り替え可能なバイアス回路と、前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備えているものとする。そして、前記制御回路は、前記初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記バイアス回路および前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するとともに前記バイアス回路をオフ制御するものとする。
　これらによると、可変利得増幅器の入力インピーダンスを所望の値にまで小さくすることができ、アンテナや信号伝送路などとの間でインピーダンスマッチングをし易くなる。また、カスコード増幅部を切り替えても入力インピーダンスを所望の値に維持することができる。
　本発明によると、可変利得増幅器の利得を広範囲に亘って変化させることができ、また、利得を変化させても低雑音性および線形性を良好に保つことができる。さらに、利得を変化させても可変利得増幅器の入力インピーダンスを所望の値に維持することができ、また、低電圧で動作させても高い線形性を実現することができる。
図１は、第１の実施形態に係る可変利得増幅器の構成図である。 図２は、第２の実施形態に係る可変利得増幅器の構成図である。 図３は、フィードバック回路の構成図である。 図４は、第３の実施形態に係る可変利得増幅器の構成図である。 図５は、第４の実施形態に係る可変利得増幅器の構成図である。 図６は、高周波信号受信装置の構成図である。
　以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
　（第１の実施形態）
　図１は、第１の実施形態に係る可変利得増幅器の構成を示す。カスコード増幅部１０は、並列接続された３個のカスコード増幅器１１ｎ（ｎは１から３までの各整数）で構成される。各カスコード増幅器１１ｎは、ＮＭＯＳトランジスタＭ１ｎおよびＮＭＯＳカスコードトランジスタＭＣ１ｎで構成される。カスコード増幅部１０の入力端は、ＤＣカット容量Ｃ１を介して可変利得増幅器の信号入力端ＲＦＩＮに接続されている。また、トランジスタＭ１ｎのゲートにはバイアス抵抗Ｒｂを介してバイアス電圧Ｖｂが印加されている。ここで、トランジスタのサイズをチャネル幅／チャネル長で定義すると、トランジスタＭ１２およびトランジスタＭ１３のサイズ比ならびにカスコードトランジスタＭＣ１２およびカスコードトランジスタＭＣ１３のサイズ比はいずれも２：１にされている。
　カスコード電流源部２０は、並列接続された２個のカスコード電流源２１ｍ（ｍは２から３までの各整数）で構成される。各カスコード電流源２１ｍは、ＮＭＯＳトランジスタＭ２ｍおよびＮＭＯＳカスコードトランジスタＭＣ２ｍで構成される。ＮＭＯＳトランジスタＭ２ｍのゲートにはバイアス電圧Ｖｂが印加されている。トランジスタＭ２２およびカスコードトランジスタＭＣ２２のサイズは、それぞれ、トランジスタＭ１２およびカスコードトランジスタＭＣ１２のサイズと等しくされている。また、トランジスタＭ２３およびカスコードトランジスタＭＣ２３のサイズは、それぞれ、トランジスタＭ１３およびカスコードトランジスタＭＣ１３のサイズと等しくされている。
　カスコード増幅部１０の出力端およびカスコード電流源部２０の出力端は負荷回路３０に共通に接続されている。負荷回路３０は抵抗ＲＬで構成される。カスコード増幅部１０の出力端、カスコード電流源部２０の出力端、および負荷回路３０の接続点が可変利得増幅器の信号出力端ＲＦＯＵＴとなる。
　制御回路４０は、カスコードトランジスタＭＣ１ｎおよびカスコードトランジスタＭＣ２ｍのゲート電圧を個別に制御してこれらカスコードトランジスタのオン／オフ制御をする。具体的には、制御回路４０は、カスコードトランジスタのゲートにグランド電位を印加することで当該カスコードトランジスタをオフ制御する。一方、制御回路４０は、カスコードトランジスタのゲートに所定の電圧を印加することで当該カスコードトランジスタをオン制御する。なお、オン制御に係るゲート電圧はどのカスコードトランジスタでも同じ値である。
　次に本実施形態に係る可変利得増幅器の動作を説明する。信号入力端ＲＦＩＮに入力された高周波信号は、ＤＣカット容量Ｃ１によってそのＤＣ成分がカットされ、バイアス電圧ＶｂでバイアスされたトランジスタＭ１ｎのゲートに入力される。可変利得増幅器の利得を最大にする場合、制御回路４０は、カスコードトランジスタＭＣ１ｎをすべてオン制御するとともにカスコードトランジスタＭＣ２ｍをすべてオフ制御する。
　利得を最大から一段階下げる場合、制御回路４０は、カスコードトランジスタＭＣ１３をオフ制御するとともにカスコードトランジスタＭＣ２３をオン制御する。これらカスコードトランジスタのサイズは同一であり、さらにトランジスタＭ１３およびトランジスタＭ２３も同一サイズであることから、利得を切り替えても負荷回路３０に流れるＤＣ電流は変化しない。したがって、利得切り替え時に信号出力端ＲＦＯＵＴの電圧が変動しないため、出力信号のリンギングや低電圧動作時の線形性の劣化が抑えられる。また、本実施形態に係る可変利得増幅器は従来のものと比較して信号出力端ＲＦＯＵＴに接続されたトランジスタの個数が少ないため、寄生容量を小さくすることができる。その結果、広帯域に亘って利得および雑音指数の劣化を少なくすることができる。
　利得をもう一段下げる場合、制御回路４０は、カスコードトランジスタＭＣ１２をオフ制御するとともにカスコードトランジスタＭＣ２２をオン制御する。そして、利得を最小にする場合、制御回路４０は、カスコードトランジスタＭＣ１ｍをオフ制御するとともにカスコードトランジスタＭＣ２ｍをオン制御する。なお、カスコードトランジスタＭＣ１１は利得が切り替わっても常にオンさせておき、可変利得増幅器のパワーダウン時にのみオフさせるとよい。
　以上、本実施形態によると、可変利得増幅器の利得切り替え時に信号出力端の電圧が変動しないため、出力信号のリンギングや低電圧動作時の線形性劣化を抑えることができる。なお、上記説明したトランジスタおよびカスコードトランジスタをすべてＰＭＯＳで構成してもよい。この場合、負荷回路３０はグランドに接続する。また、トランジスタＭ１ｎおよびトランジスタＭ２ｍはバイポーラトランジスタで構成してもよい。また、カスコード増幅器１１ｎおよびカスコード電流源２１ｍの並列接続数を増やすことで、より細かな利得切り替えやより広い可変利得範囲を実現することができる。
　（第２の実施形態）
　一般に、可変利得増幅器は、アンテナから入力される信号強度の強弱にかかわらず、可能な限り無損失で受信信号を取り込まなければいけない。したがって、可変利得増幅器の入力インピーダンスは、アンテナの特性インピーダンス（テレビの場合は通常５０Ωか７５Ωである）と同じ値になることが望ましい。
　図２は、第２の実施形態に係る可変利得増幅器の構成を示す。本実施形態に係る可変利得増幅器は、利得切り替え時における入力インピーダンスの変動が小さくなるように構成されている。以下、第１の実施形態と異なる点についてのみ説明する。
　本実施形態に係る可変利得増幅器は、３個のカスコード増幅部１０Ａ、１０Ｂおよび１０Ｃを備えている。カスコード増幅部１０Ｂおよび１０Ｃは、図１に示したカスコード増幅部１０と同じ構成である。カスコード増幅部１０Ａは、ＮＭＯＳトランジスタＭ１およびＮＭＯＳカスコードトランジスタＭＣ１で構成された１個のカスコード増幅器で構成されている。カスコードトランジスタＭＣ１は制御回路４０によってオン／オフ制御される。トランジスタＭ１のサイズは、図１に示したトランジスタＭ１ｎの合計サイズと等しい。また、カスコードトランジスタＭＣ１のサイズは、図１に示したカスコードトランジスタＭＣ１ｎの合計サイズと等しい。
　カスコード増幅部１０Ａの入力端とカスコード増幅部１０Ｂの入力端とは信号減衰用の容量Ｃ２を介して接続されている。また、カスコード増幅部１０Ｂの入力端とカスコード増幅部１０Ｃの入力端とは信号減衰用の容量Ｃ３を介して接続されている。そして、容量Ｃ３とグランドとの間には信号減衰用の容量Ｃ４が接続されている。
　３個のカスコード増幅部１０Ａ～１０Ｃの出力端およびカスコード電流源部２０の出力端は負荷回路３０’に共通に接続されている。負荷回路３０’は、直列接続された抵抗ＲＬおよびインダクタＬで構成される。インダクタＬにより可変利得増幅器の利得が広帯域化する。
　可変利得増幅器の信号入力端ＲＦＩＮには減衰回路５０が接続されている。減衰回路５０は、直列接続された抵抗Ｒ０および制御回路４０によって制御されるスイッチ５１で構成される。スイッチ５１は、例えばトランスファーゲートで実現することができる。
　カスコード増幅部１０Ａ～１０Ｃの入出力端間には、それぞれ、フィードバック回路６０Ａ、６０Ｂ、および６０Ｃが接続されている。フィードバック回路６０Ａは、直列接続された抵抗６１Ａ、ＤＣカット用の容量６２Ａ、および制御回路４０によって制御されるスイッチ６３で構成される。フィードバック回路６０Ｂおよび６０Ｃもまたフィードバック回路６０Ａと同様の構成をしている。スイッチ６３は、例えばトランスファーゲートで実現することができる
　制御回路４０は、可変利得増幅器の利得が所望の値になるように３個のカスコード増幅部１０Ａ～１０Ｃのうち一つだけを選択して動作させる。また、負荷回路３０’に流れるＤＣ電流が一定となるように、カスコード増幅器におけるカスコードトランジスタおよびカスコード電流源におけるカスコードトランジスタのオン／オフ制御をする。
　次に本実施形態に係る可変利得増幅器の動作を説明する。可変利得増幅器の利得を最大にする場合、制御回路４０は、カスコード増幅部１０Ａ（初段のカスコード増幅器）におけるカスコードトランジスタＭＣ１およびカスコード増幅部１０Ａに接続されたフィードバック回路６０Ａのみをオン制御し、その他のカスコードトランジスタ、フィードバック回路６０Ｂおよび６０Ｃ、および減衰回路５０をオフ制御する。カスコード電流源部２０のカスコードトランジスタがすべてオフすることで、電源から負荷回路３０’を介してカスコード増幅部１０Ａに全電流が流れる。
　利得を最大に設定するのは受信信号が最小受信感度と同程度に微弱な時である。この場合、可変利得増幅器の雑音指数を可能な限り最小にすることが望ましい。したがって、カスコード増幅部１０Ａを２個のトランジスタ、すなわち、１個のカスコード増幅器で構成することで、トランジスタのレイアウト面積を小さく抑え、寄生容量や寄生抵抗を小さくすることができる。
　ここで、抵抗ＲＬの抵抗値をＲＬ、抵抗６１Ａの抵抗値をＲｆ１、トランジスタＭ１の相互コンダクタンスをｇｍとすると、最大利得時の可変利得増幅器の入力インピーダンスＺｉｎは次式のように近似できる。なお、リアクタンス成分は無視している。
Figure JPOXMLDOC01-appb-M000001
　上式より、可変利得増幅器の入力インピーダンスは、トランジスタＭ１のサイズとバイアス電流、さらに負荷抵抗値、フィードバック抵抗値で決まると言える。抵抗フィードバックにより、可変利得増幅器の入力インピーダンスはＭＯＳトランジスタのゲートインピーダンスよりも小さくなる。その効果を利用して、全帯域において可変利得増幅器の入力インピーダンスがアンテナの特性インピーダンスと同程度となるように設計することが好ましい。
　また、全帯域において利得が可能な限り一定で、雑音指数は最小となるように素子サイズや動作状態を設計することが好ましい。最大利得動作時の可変利得増幅器の利得Ｇは、上と同じ条件で次式のように近似できる。
Figure JPOXMLDOC01-appb-M000002
　上式より、可変利得増幅器の利得もまた、トランジスタＭ１のサイズとバイアス電流、さらに負荷抵抗値、フィードバック抵抗値で決まると言える。したがって、入力インピーダンスと利得の最適化を図ることが可能である。
　利得を最大から１段階下げる場合、制御回路４０は、カスコード増幅部１０Ｂにおけるすべてのカスコードトランジスタおよびカスコード増幅部１０Ｂに接続されたフィードバック回路６０Ｂをオン制御し、その他のカスコードトランジスタ、フィードバック回路６０Ａおよび６０Ｃをオフ制御する。信号入力端ＲＦＩＮに入力された高周波信号は、ＤＣカット容量Ｃ１および容量Ｃ２によってＤＣカットおよび減衰した後、カスコード増幅部１０Ｂに入力される。
　ここで問題となるのは、利得と雑音指数を所望の値に設定すると、入力インピーダンスがアンテナの特性インピーダンスよりも大きくなってしまうことである。その結果、入力信号がアンテナ側に反射され、損失してしまう。そこで、制御回路４０は、カスコード増幅部１０Ａ以外を動作させる場合には減衰回路５０をオン制御する。なお、可変利得増幅器の入力インピーダンスは、減衰回路５０における抵抗Ｒ０の抵抗値に支配される。したがって、カスコード増幅部１０Ａ以外を動作させる場合における可変利得増幅器の入力インピーダンスがアンテナの特性インピーダンスと同程度となるように、抵抗Ｒ０および抵抗６１Ａ～６１Ｃの抵抗値を決定することが好ましい。
　さらに利得を下げる場合、制御回路４０は、カスコード増幅部１０Ｂにおけるカスコードトランジスタおよびカスコード電流源部２０におけるカスコードトランジスタを適宜オン／オフ制御する。この詳細については第１の実施形態で説明したとおりである。
　以上、本実施形態によると、可変利得増幅器が最大利得で動作する場合に雑音指数を低くすることができる。また、抵抗フィードバックにより利得帯域が広帯域化されるとともに、入力インピーダンスをアンテナの特性インピーダンスと同程度に小さくすることができる。また、入力信号強度に合わせて動作させるカスコード増幅部を切り替えても、可変利得増幅器の入力インピーダンスを所望の値に維持することができ、また、入力信号を十分に減衰させることができるため可変利得増幅器の線形性劣化を抑えることができる。
　なお、上記のフィードバック回路６０Ａ～６０Ｃに代えて、図３に示したような、カスコード増幅部の出力を受けるバッファ回路６４および制御回路４０に制御されるスイッチ６３を直列接続して構成したフィードバック回路６０’を用いてもよい。フィードバック回路６０’もまた可変利得増幅器の入力インピーダンスをアンテナの特性インピーダンスと同程度に小さくすることができる。
　（第３の実施形態）
　通常、ＣＭＯＳプロセスの容量とシリコン基板との間には大きな寄生容量が存在するため、基板の抵抗成分が高周波信号のＳ／Ｎ特性を劣化させる。すなわち、図２に示したＤＣカット容量Ｃ１を集積回路中に設けると、利得最大時の雑音指数が劣化してしまう。ＤＣカット容量Ｃ１は集積回路の外部に設けることが好ましい。
　図４は、第３の実施形態に係る可変利得増幅器の構成を示す。本実施形態に係る可変利得増幅器は、図２に示した可変利得増幅器の各構成要素のうちＤＣカット容量Ｃ１以外を集積回路１００に設け、ＤＣカット容量Ｃ１を集積回路１００の外部に設けた構成をしている。ＤＣカット容量Ｃ１は、ボード上やモジュール中、またはパッケージ中にあってもかまわない。
　単にＤＣカット容量Ｃ１を外部に設けた構成では、スイッチ５１がオンしたときに、カスコード増幅部１０Ａの入力端に接続されたバイアス抵抗Ｒｂおよび抵抗Ｒ０を介してリーク電流が流れてしまう。特に高温での動作時には、スイッチ５１を構成するトランジスタの閾値が低下し、オン抵抗も低下してしまうので、望ましくないリーク電流が増加してしまう。そこで、抵抗Ｒｂに直列にスイッチ７１を挿入する。すなわち、バイアス回路７０は、直列接続された抵抗Ｒｂと制御回路４０によって制御されるスイッチ７１で構成される。制御回路４０は、スイッチ５１をオン制御する場合、スイッチ７１をオフ制御する。これにより、リーク電流が抑制される。
　以上、本実施形態によると、Ｑ値の高いＤＣカット容量Ｃ１を用いて入力信号のＳ／Ｎ特性の劣化を抑制することができる。
　（第４の実施形態）
　ＭＯＳトランジスタのｇｍは、同じバイアス電流条件下でのバイポーラトランジスタのｇｍと比較すると小さい。そのため、上記の各実施形態に係る可変利得増幅器だけで、消費電流を極力抑えつつ、所望の可変利得範囲（一般的に４０ｄＢ程度である）を線形性や雑音指数の劣化なしに実現することは困難である。
　図５は、第４の実施形態に係る可変利得増幅器の構成を示す。本実施形態に係る可変利得増幅器は、フィードバック回路を有する図４に示したような可変利得増幅器と、フィードバック回路のない図１に示したような可変利得増幅器とをカスケード接続した構成をしている。好ましくは、前段の可変利得増幅器の利得切り替え幅は大きくし、後段の可変利得増幅器の利得切り替え幅は小さくする。これにより、利得を広範囲に切り替えても雑音特性、線形性、入力インピーダンスの劣化を抑制することができる。
　（高周波信号受信装置の実施形態）
　図６は、高周波信号受信装置の一実施形態を示す。高周波信号受信装置は、例えば、ワンセグチューナ、ＵＷＢ（Ultra Wide Band）通信装置などである。アンテナ１０１で受信した高周波信号は、マッチング回路１０２を介して可変利得低雑音増幅器１０３に入力される。可変利得低雑音増幅器１０３で増幅された信号は、高周波電力検波回路１０４およびミキサ１０５に供給される。ミキサ１０５は、可変利得低雑音増幅器１０３の出力とローカル信号発生器１０６から出力されるローカル信号とを混合して、入力信号を中間周波数（ＩＦ）にダウンコンバージョンする。ミキサ１０５の出力は、ＩＦバンドパスフィルタ１０７を介して可変利得ＩＦ増幅器１０８に供給される。可変利得ＩＦ増幅器１０８で増幅された信号は、Ａ／Ｄ変換器１０９およびＩＦ電力検波回路１１０に供給される。Ａ／Ｄ変換器１０９は、入力された信号をデジタル信号に変換する。デジタル信号プロセッサ１１１は、Ａ／Ｄ変換器のデジタル出力を復調する。
　制御回路１１２は、高周波電力検波回路１０４およびＩＦ電力検波回路１１０のそれぞれの検波結果に基づいて、可変利得低雑音増幅器１０３および可変利得ＩＦ増幅器１０８のそれぞれの利得を切り替える。例えば、最小受信感度レベルであった受信信号の電力レベルが高くなった場合、制御回路１１２は、Ａ／Ｄ変換器１０９の入力信号が歪まないように、可変利得ＩＦ増幅器１１０の利得を下げてから可変利得低雑音増幅器１０３の利得を下げるように最適制御を行う。逆に、例えば、許容最大入力レベルであった受信信号の電力レベルが低くなった場合、制御回路１１２は、可変利得低雑音増幅器１０３の利得を、Ａ／Ｄ変換器１０９の入力信号が歪まないレベルにまで上げてから可変利得ＩＦ増幅器１１０の利得を上げるように最適制御を行う。
　上記の高周波信号受信装置において、可変利得低雑音増幅器１０３および制御回路１１２からなる部分に上記の各実施形態に係る可変利得増幅器を適用することができる。これにより、低電圧で動作する高性能の高周波信号受信装置を実現することができる。
　本発明に係る可変利得増幅器は、可変利得範囲が広く、また、利得を変化させても低雑音性および線形性を良好に保つことができるため、地上波デジタルテレビチューナやケーブルテレビチューナ等の通信装置に有用である。
１０　　カスコード増幅部
１０Ａ　カスコード増幅部
１０Ｂ　カスコード増幅部
１０Ｃ　カスコード増幅部
１１ｎ　カスコード増幅器
２０　　カスコード電流源部
２１ｍ　カスコード電流源
３０　　負荷回路
３０’　負荷回路
４０　　制御回路
５０　　減衰回路
６０Ａ　フィードバック回路
６０Ｂ　フィードバック回路
６０Ｃ　フィードバック回路
６０’　フィードバック回路
７０　　バイアス回路
Ｃ１　　ＤＣカット容量

Claims (10)

  1. 　２個のトランジスタで構成されたカスコード増幅器が１個でまたは複数個並列接続されて構成され、入力端どうしが容量を介して接続された複数のカスコード増幅部と、
    　２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、
    　前記複数のカスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、
    　前記複数のカスコード増幅部のいずれか一つが動作するように、かつ、前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている
    ことを特徴とする可変利得増幅器。
  2. 請求項１の可変利得増幅器において、
    　当該可変利得増幅器の入力端と前記複数のカスコード増幅部のいずれか一つの入力端との間に接続されたＤＣカット容量と、
    　当該可変利得増幅器の入力端とグランドとの間に接続されたオン／オフ切り替え可能な減衰回路と、
    　前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備え、
    　前記制御回路は、前記複数のカスコード増幅部のうち前記ＤＣカット容量が接続された初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するものである
    ことを特徴とする可変利得増幅器。
  3. 請求項１の可変利得増幅器において、
    　前記複数のカスコード増幅部のうち外部のＤＣカット容量が接続される初段のカスコード増幅部の入力端とグランドとの間に設けられたオン／オフ切り替え可能な減衰回路と、
    　前記初段のカスコード増幅部の入力端に接続されたオン／オフ切り替え可能なバイアス回路と、
    　前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備え、
    　前記制御回路は、前記初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記バイアス回路および前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するとともに前記バイアス回路をオフ制御するものである
    ことを特徴とする可変利得増幅器。
  4. 請求項２および３のいずれか一つの可変利得増幅器において、
    　前記複数のフィードバック回路は、それぞれ、抵抗、容量、および前記制御回路に制御されるスイッチが直列接続されたものである
    ことを特徴とする可変利得増幅器。
  5. 請求項２および３のいずれか一つの可変利得増幅器において、
    　前記複数のフィードバック回路は、それぞれ、前記カスコード増幅部の出力を受けるバッファ回路および前記制御回路に制御されるスイッチが直列接続されたものである
    ことを特徴とする可変利得増幅器。
  6. 請求項１から３のいずれか一つの可変利得増幅器において、
    　前記負荷回路は、１個の抵抗からなる、または直列接続された抵抗およびインダクタからなる
    ことを特徴とする可変利得増幅器。
  7. 請求項１から３のいずれか一つの可変利得増幅器において、
    　前記減衰回路は、抵抗および前記制御回路に制御されるスイッチが直列接続されたものである
    ことを特徴とする可変利得増幅器。
  8. 請求項３の可変利得増幅器において、
    　前記バイアス回路は、抵抗および前記制御回路に制御されるスイッチが直列接続されたものである
    ことを特徴とする可変利得増幅器。
  9. 　２個のトランジスタで構成されたカスコード増幅器が複数個並列接続されて構成されたカスコード増幅部と、
    　２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、
    　前記カスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、
    　前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている
    ことを特徴とする可変利得増幅器。
  10. 　請求項１および９のいずれか一つの可変利得増幅器を備えている
    ことを特徴とする高周波信号受信装置。
PCT/JP2009/002526 2009-01-13 2009-06-04 可変利得増幅器およびそれを備えた高周波信号受信装置 Ceased WO2010082235A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010546452A JP5296809B2 (ja) 2009-01-13 2009-06-04 可変利得増幅器およびそれを備えた高周波信号受信装置
US13/107,598 US8081033B2 (en) 2009-01-13 2011-05-13 Variable gain amplifier and high-frequency signal receiving apparatus comprising the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-004945 2009-01-13
JP2009004945 2009-01-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/107,598 Continuation US8081033B2 (en) 2009-01-13 2011-05-13 Variable gain amplifier and high-frequency signal receiving apparatus comprising the same

Publications (1)

Publication Number Publication Date
WO2010082235A1 true WO2010082235A1 (ja) 2010-07-22

Family

ID=42339505

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002526 Ceased WO2010082235A1 (ja) 2009-01-13 2009-06-04 可変利得増幅器およびそれを備えた高周波信号受信装置

Country Status (3)

Country Link
US (1) US8081033B2 (ja)
JP (1) JP5296809B2 (ja)
WO (1) WO2010082235A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021438A (ja) * 2011-07-08 2013-01-31 New Japan Radio Co Ltd 周波数変換回路
KR20150022892A (ko) * 2012-05-25 2015-03-04 퀄컴 인코포레이티드 캐리어 어그리게이션을 위한 저 노이즈 증폭기들
CN104937842A (zh) * 2013-01-17 2015-09-23 高通股份有限公司 具有可切换共栅增益缓冲器的放大器
CN104956599A (zh) * 2012-12-27 2015-09-30 英特尔公司 高速接收器电路和方法
WO2018037688A1 (ja) * 2016-08-23 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 信号増幅装置
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
WO2019031184A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 増幅回路
JP2019528657A (ja) * 2016-08-31 2019-10-10 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. デジェネレーションスイッチングブロック及び低損失バイパス機能を有するマルチ入力増幅器
JP6615408B1 (ja) * 2018-08-10 2019-12-04 三菱電機株式会社 可変利得増幅器
JP2020005173A (ja) * 2018-06-29 2020-01-09 株式会社東芝 高周波増幅回路
JP2024542608A (ja) * 2021-11-29 2024-11-15 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧増幅器内のバイアスネットワークのためのシャットダウンの回路および方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054916B1 (en) * 2012-04-13 2015-06-09 Rambus Inc. Configurable receiver
US9603187B2 (en) * 2012-11-14 2017-03-21 Qualcomm Incorporated Omni-band amplifiers
US8903343B2 (en) * 2013-01-25 2014-12-02 Qualcomm Incorporated Single-input multiple-output amplifiers with independent gain control per output
JP6361190B2 (ja) * 2014-03-14 2018-07-25 ソニー株式会社 増幅器、及び、その駆動方法、並びに、電子回路システム
US9184716B2 (en) * 2014-03-28 2015-11-10 Advanced Semiconductor Engineering Inc. Low noise amplifier and receiver
US9698729B2 (en) * 2015-11-04 2017-07-04 Infineon Technologies Ag Optimum current control CMOS cascode amplifier
US10396714B2 (en) * 2016-09-23 2019-08-27 Qorvo Us, Inc. Reconfigurable low-noise amplifier (LNA)
US20180123523A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Low gain linearization for high signal-to-noise ratio
WO2019031553A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 カスコード増幅回路
US10862429B2 (en) * 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier
CN114244290A (zh) * 2021-12-20 2022-03-25 上海迦美信芯通讯技术有限公司 采用多放大管阵列改善低噪声放大器线性度的电路
TWI799094B (zh) * 2022-01-20 2023-04-11 瑞昱半導體股份有限公司 具有線性度補償機制的可變增益放大電路及方法
US12424986B2 (en) * 2022-06-30 2025-09-23 Murata Manufacturing Co., Ltd. Extended impedance matching wideband LNA architectures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289410A (ja) * 1988-09-27 1990-03-29 Nec Eng Ltd 利得可変回路
JPH11317635A (ja) * 1997-10-16 1999-11-16 Toshiba Corp 可変利得増幅器およびアナログマルチプレクサ
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2005136846A (ja) * 2003-10-31 2005-05-26 Sharp Corp 可変増幅器およびそれを用いた携帯無線端末
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP2008016927A (ja) * 2006-07-03 2008-01-24 Toshiba Corp 増幅回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842071B1 (en) 2002-06-21 2005-01-11 Analog Devices, Inc. Variable gain amplifier
US6819179B2 (en) * 2003-04-16 2004-11-16 Agency For Science, Technology And Research Variable gain low noise amplifier
US7902925B2 (en) * 2005-08-02 2011-03-08 Qualcomm, Incorporated Amplifier with active post-distortion linearization
JP4354465B2 (ja) 2006-03-24 2009-10-28 シャープ株式会社 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
US7889008B2 (en) * 2009-06-08 2011-02-15 Mediatek Inc. Programmable gain MOS amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289410A (ja) * 1988-09-27 1990-03-29 Nec Eng Ltd 利得可変回路
JPH11317635A (ja) * 1997-10-16 1999-11-16 Toshiba Corp 可変利得増幅器およびアナログマルチプレクサ
JP2002344266A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
JP2005136846A (ja) * 2003-10-31 2005-05-26 Sharp Corp 可変増幅器およびそれを用いた携帯無線端末
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP2008016927A (ja) * 2006-07-03 2008-01-24 Toshiba Corp 増幅回路

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021438A (ja) * 2011-07-08 2013-01-31 New Japan Radio Co Ltd 周波数変換回路
KR20150022892A (ko) * 2012-05-25 2015-03-04 퀄컴 인코포레이티드 캐리어 어그리게이션을 위한 저 노이즈 증폭기들
JP2015517782A (ja) * 2012-05-25 2015-06-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ キャリアアグリゲーションのための低雑音増幅器
KR102100635B1 (ko) * 2012-05-25 2020-04-14 퀄컴 인코포레이티드 캐리어 어그리게이션을 위한 저 노이즈 증폭기들
US10536178B2 (en) 2012-12-27 2020-01-14 Intel Corporation High speed receivers circuits and methods
CN104956599A (zh) * 2012-12-27 2015-09-30 英特尔公司 高速接收器电路和方法
US9614564B2 (en) 2012-12-27 2017-04-04 Intel Corporation High speed receivers circuits and methods
US9614697B2 (en) 2012-12-27 2017-04-04 Intel Corporation High speed receivers circuits and methods
CN104937842A (zh) * 2013-01-17 2015-09-23 高通股份有限公司 具有可切换共栅增益缓冲器的放大器
CN104937842B (zh) * 2013-01-17 2018-05-22 高通股份有限公司 具有可切换共栅增益缓冲器的放大器
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
US11018643B2 (en) 2016-08-23 2021-05-25 Sony Semiconductor Solutions Corporation Signal amplifier device
JPWO2018037688A1 (ja) * 2016-08-23 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 信号増幅装置
WO2018037688A1 (ja) * 2016-08-23 2018-03-01 ソニーセミコンダクタソリューションズ株式会社 信号増幅装置
JP7033067B2 (ja) 2016-08-23 2022-03-09 ソニーセミコンダクタソリューションズ株式会社 信号増幅装置
JP2019528657A (ja) * 2016-08-31 2019-10-10 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. デジェネレーションスイッチングブロック及び低損失バイパス機能を有するマルチ入力増幅器
US11563460B2 (en) 2016-08-31 2023-01-24 Skyworks Solutions, Inc. Amplifying radio-frequency signals using variable impedance stages and bypass blocks
WO2019031184A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 増幅回路
US11290062B2 (en) 2017-08-10 2022-03-29 Murata Manufacturing Co., Ltd. Amplifier circuit
JP2020005173A (ja) * 2018-06-29 2020-01-09 株式会社東芝 高周波増幅回路
JP6615408B1 (ja) * 2018-08-10 2019-12-04 三菱電機株式会社 可変利得増幅器
WO2020031372A1 (ja) * 2018-08-10 2020-02-13 三菱電機株式会社 可変利得増幅器
US11502656B2 (en) 2018-08-10 2022-11-15 Mitsubishi Electric Corporation Variable gain amplifier
JP2024542608A (ja) * 2021-11-29 2024-11-15 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧増幅器内のバイアスネットワークのためのシャットダウンの回路および方法

Also Published As

Publication number Publication date
JP5296809B2 (ja) 2013-09-25
JPWO2010082235A1 (ja) 2012-06-28
US20110221531A1 (en) 2011-09-15
US8081033B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
JP5296809B2 (ja) 可変利得増幅器およびそれを備えた高周波信号受信装置
EP2130297B1 (en) Frequency selective amplifier with wide-band impedance and noise matching
US9755591B2 (en) Dual stage low noise amplifier for multiband receiver
US7714657B2 (en) Low noise amplifier gain controlled scheme
US20130314164A1 (en) Low-Noise Amplifier with Impedance Boosting Circuit
CN101904104A (zh) 带旁路电路的放大电路和使用它的电子机器
US11316486B2 (en) High frequency circuit and communication device
US12341474B2 (en) Transistor bias adjustment for optimization of third order intercept point in a cascode amplifier
JP2009290411A (ja) 低雑音受信装置
US7245187B2 (en) Multi-standard amplifier
US8880013B2 (en) Gain control in a shared RF front-end path for different standards that use the same frequency band
US7795979B2 (en) Automatic gain control circuit and low noise amplifying circuit
US20090027128A1 (en) Variable gain amplifier
US10826450B2 (en) Hybrid concurrent and switched dual-band low noise amplifier
JP2006279963A (ja) 可変利得モードを持つ低雑音増幅器及び差動増幅器
US7317351B2 (en) Low noise amplifier
US7443243B2 (en) High frequency amplifier having an attenuator
US9673769B2 (en) Variable gain circuit and tuner system provided with same
JP2006019885A (ja) 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機
CN223693888U (zh) 低噪声放大器、射频前端模组和电子设备
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
US20110070859A1 (en) Low noise amplifier and radio frequency signal receiver
JP2007189569A (ja) 増幅器およびこれを用いた無線通信機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09838205

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010546452

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09838205

Country of ref document: EP

Kind code of ref document: A1