[go: up one dir, main page]

WO2007049386A1 - オペアンプの開放利得調整回路 - Google Patents

オペアンプの開放利得調整回路 Download PDF

Info

Publication number
WO2007049386A1
WO2007049386A1 PCT/JP2006/314199 JP2006314199W WO2007049386A1 WO 2007049386 A1 WO2007049386 A1 WO 2007049386A1 JP 2006314199 W JP2006314199 W JP 2006314199W WO 2007049386 A1 WO2007049386 A1 WO 2007049386A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
amplifier
bias
source
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/314199
Other languages
English (en)
French (fr)
Inventor
Kazuhisa Ishiguro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Nigata Semitsu Co Ltd filed Critical Ricoh Co Ltd
Priority to US12/091,294 priority Critical patent/US20090261905A1/en
Publication of WO2007049386A1 publication Critical patent/WO2007049386A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit

Definitions

  • the present invention relates to an open-circuit gain adjustment circuit for an operational amplifier, and in particular, is suitable for use in an open-gain adjustment circuit in an operational amplifier of a type in which the output of a differential amplifier circuit in an input stage is extracted by a source-grounded amplifier in the subsequent stage. It is. Background art
  • the power amplifier has different operating points. Class A, class A, class B, class B, class C,
  • Class D amplifier There is a class D amplifier. Of these, Class A and Class AB amplifiers are often used for audio, and the upper half (positive half cycle) and the lower half (negative half cycle) of the AC signal are separated to achieve low current consumption. In many cases, the “AB class push-pull method” is used. In the class B push-pull method, output signals are generated by driving the upper and lower halves with push-pull connected output transistors.
  • Fig. 1 is a diagram showing a configuration example of a conventional operational amplifier based on Class A operation.
  • 1 1 is a differential amplifier circuit, and two transistors M l,
  • a differential pair consisting of M 2, a current circuit M 3, M 4 for taking out the output of the differential amplifier circuit 1 1 with a double end, and a constant current circuit I c connected to the differential pair It is composed of
  • the pair of transistors M l and M 2 constituting the differential pair has their gates connected to two input terminals I N I and I N 2.
  • the sources of the two transistors M l and M 2 are connected in common to each other, and one end of the constant current circuit I c is connected to these common sources. .
  • the other end of the constant current circuit I c is grounded.
  • the drains of these two transistors M l and M 2 are connected to the power supply VDD via the transistors M 3 and M 4, respectively.
  • Transistors M3 and M4 are connected by a current mirror.
  • R 1 and R 2 are bias resistors, and apply a bias voltage VB to the transistors M 1 and M 2.
  • M 5 is a source-grounded transistor to which the output signal of the differential amplifier circuit 11 is supplied to the gate, and functions as a source-grounded amplifier.
  • This source grounded amplifier M 5 has its drain connected to the constant current circuit I 0 and also connected to the output terminal OUT.
  • the source of the common source amplifier M5 is connected to the power supply VDD.
  • the conventional class A amplifier is configured to take out the output of the differential amplifier circuit 1 1 with the source grounded amplifier M 5 (see, for example, Patent Document 1).
  • Patent Document 1 Japanese Patent Laid-Open No. 2 0 0 5 _ 2 1 5 8 9 7 Disclosure of Invention
  • the open gain adjustment circuit of the operational amplifier according to the invention is a differential circuit based on the difference between signals input from two input terminals. Bias applied to the gate of the source grounded amplifier, applied to an operational amplifier with a differential amplifier circuit that performs amplification operation and a source grounded amplifier connected to the output of the differential amplifier circuit A resistor and a bias circuit connected to the bias resistor.
  • the gate bias of the common source amplifier is supplied from the bias circuit via the bias resistor.
  • the input resistance of the source ground amplifier is determined by the bias resistance. Due to the presence of such a bias resistor, the input resistance of the source grounding amplifier can be reduced, and this can reduce the open gain of the operational amplifier.
  • Figure 1 is diagram C 5 showing the structure of a conventional Opeanpu.
  • FIG. 2 is a diagram showing a configuration example of an operational amplifier in which the open gain adjustment circuit of the present invention is implemented.
  • FIG. 2 is a diagram showing a configuration example of an operational amplifier in which the open-circuit gain adjusting circuit of the present invention is implemented.
  • the op-amp of this embodiment is configured by a CMOS process.
  • Components having the same functions as those shown in 1 are given the same reference numerals.
  • the operational amplifier of the present embodiment has a configuration in which the output of the differential amplifier circuit 11 is taken out by a source grounded amplifier M5.
  • the differential amplifier circuit 1 1 includes a differential pair composed of two transistors M l and M 2 and a current mirror circuit M 3 for taking out the output of the differential amplifier circuit 1 1 in a double-ended manner. M 4 and a constant current circuit I c connected to the differential pair.
  • the source grounded amplifier M5 has its gate connected to the output of the differential amplifier circuit 11 and its source connected to the power supply VDD.
  • the drain of the common source amplifier M5 is connected to the constant current circuit Io and to the output terminal OUT.
  • a bias resistor R b is further connected to the gate of the common source amplifier M 5.
  • a transistor M 2 0 is connected between the power supply V DD and the constant current circuit l o l.
  • the transistor M 20 functions as a bias circuit, and its gate and drain are connected.
  • the drain of transistor M 2 0 is connected to constant current circuit l o l.
  • Bias resistor Rb is connected to the gate of transistor M20.
  • the gate bias of the source grounded amplifier M 5 is changed from the transistor M 20 (bias circuit) in which the gate and the drain are connected to the bias resistor Rb. Supply through.
  • the input resistance of the source ground amplifier M5 (the load resistance of the differential amplifier circuit 11) is determined by the bias resistance Rb.
  • the drain current of the common source amplifier M 5 is determined by the drain current of the transistor M 20. Since the transistors M 5 and M 20 constitute a current mirror circuit, if the transistors M 5 and M 20 are the same size, the drain currents flowing through them can be made equal. it can.
  • the bias resistor Rb may be a variable resistor.
  • the open gain adjustment circuit of the present invention is useful for an operational amplifier of a type in which an output of a differential amplifier circuit in an input stage is taken out by a source grounded amplifier in a subsequent stage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　２つの入力端子ＩＮ１，ＩＮ２より入力される信号の差分に基づいて差動増幅動作を行う差動増幅回路１１と、差動増幅回路１１の出力に接続されたソース接地アンプＭ５とを備えたオペアンプにおいて、ソース接地アンプＭ５のゲートに接続されたバイアス抵抗Ｒbと、バイアス抵抗Ｒbに接続されたバイアス回路Ｍ２０とを備え、ソース接地アンプＭ５のゲートバイアスを、バイアス回路Ｍ２０からバイアス抵抗Ｒbを介して供給することにより、ソース接地アンプＭ５の入力抵抗がバイアス抵抗Ｒbにより決まるようにし、ソース接地アンプＭ５の入力抵抗を小さくすることができるようにする。

Description

明 細 書 オペアンプの開放利得調整回路 技術分野
本発明は、 オペアンプの開放利得調整回路に関し、 特に、 入力段にお ける差動増幅回路の出力を後段のソース接地アンプで取り出す形式のォ ぺアンプにおける開放利得の調整回路に用いて好適なものである。 背景技術
パワーアンプには、 動作点の違いに り A級、 A B級、 B級、 C級、
D級などのアンプがある。 このう ち A級 、 A B級アンプはオーディオ用 と してよく使用され、 低消費電流を実現するために交流信号の上半分 （ 正の半周期） と下半分 （負の半周期） とを別々の ト ラ ンジスタで動作さ せる 「 A B級プクシュプル方式」 を採用する場合が多い。 A B級プッシ ュプル方式では 、 プッシュプル接続された出力 トランジスタで上半分と 下半分を駆動するこ とによ り出力信号を作っている。
図 1 は、 従来の A級動作によるオペアンプの構成例を示す図である 図 1 において、 1 1 は差動増幅回路であり、 2つの ト ラ ンジスタ M l ，
M 2から成る差動対と 、 差動増幅回路 1 1 の出力をダブルエン ドで取り 出すための電流 ラ一回路 M 3， M 4 と、 差動対に接続された定電流回 路 I c とから構成されている。 差動対を構成する一対の ト ラ ンジスタ M l , M 2は、 そのゲー トが 2つの入力端子 I N I , I N 2に接続されてい る。
また、 2つの ト ラ ンジスタ M l , M 2のソース ど う しが互いに共通に 接続され、 これらの共通ソースに定電流回路 I cの一端が接続されている 。 定電流回路 I cの他端は接地されている。 また、 これら 2つの トランジ スタ M l , M 2の ドレイ ンは、 それぞれ ト ラ ンジスタ M 3 , M 4 を介し て電源 V D Dに接続されている。 トランジスタ M 3， M 4 どう しは電流 ミ ラ一にて接続されている。
R 1 , R 2はバイ アス抵抗であり、 トランジスタ M l , M 2に対して バイ アス電圧 V Bを与える。 また、 M 5は差動増幅回路 1 1 の出力信号 がゲー トに供給されるソース接地型の トランジスタであり、 ソース接地 アンプと して機能する。 このソース接地アンプ M 5は、 その ドレイ ンが 定電流回路 I 0に接続されると と もに、 出力端子 O U Tに接続されている 。 また、 ソース接地アンプ M 5のソースは電源 V D Dに接続されている 。 このよ うに、 従来の A級アンプは、 差動増幅回路 1 1 の出力をソース 接地アンプ M 5で取り出す形式となっている （例えば、 特許文献 1参照
) o
特許文献 1 特開 2 0 0 5 _ 2 1 5 8 9 7号公報 発明の開示
しかしながら、 上記図 1 に示したよ う な従来の技術では、 ソース接地 アンプ M 5の入力抵抗が高く なり 、 オペアンプの開放利得が大き く なつ て しま う。 オペアンプを適用する応用回路の種類や用途によっては、 ォ ぺアンプの開放利得を下げたい場合があるが、 そのよ うな場合に図 1 の よ うな従来の回路構成は使用することができないという問題があった。 本発明は、 このよ うな問題を解決するために成されたものであり、 ォ ぺアンプの開放利得を下げるこ とができるよ うにすることを目的とする 上記した課題を解決するために、 本発明によるオペアンプの開放利得 調整回路は、 2つの入力端子よ り入力される信号の差分に基づいて差動 増幅動作を行う差動増幅回路と、 差動増幅回路の出力に接続されたソ一 ス接地アンプと を備えたオペアンプに対して適用され、 ソース接地ア ン プのゲ一 トに接続されたバイアス抵抗と、 バイアス抵抗に接続されたバ ィ ァス回路とを備えている。
上記のよ う に構成した本発明によれば、 ソース接地ア ンプのゲー トバ ィ ァスがバイ アス回路からバイ アス抵抗を介して供給される。 これによ り 、 ソース接地ア ンプの入力抵抗はバイ アス抵抗によ り決定される。 こ のよ う なバイ アス抵抗の存在によ り 、 ソース接地ア ンプの入力抵抗を小 さ く するこ とができ、 これを以つてオペア ンプの開放利得を小さ く する ことができる。 図面の簡単な説明
図 1 は、 従来のォペアンプの構成を示す図 C5ある。
図 2は、 本発明の開放利得調整回路を実施したオペアンプの構成例を 示す図である。 発明を実施するための最良の形態
以下、 本発明の一実施形態を図面に基づいて説明する。 図 2は、 本発 明の開放利得調 回路を実施したオペアンプの構成例を示す図である 本実施形態のォぺアンプは、 C M O Sプロセスによ り構成されている なお 、 この図 2において、 図 1 に示した構成要素と同一の機能を有する 構成要素には同一の符号を付している。
図 2に示すよ ラに、 本実施形態のオペアンプは、 差動増幅回路 1 1 の 出力をソース接地アンプ M 5で取り出す構成となっている。 差動増幅回 路 1 1 は、 2つの トランジスタ M l , M 2から成る差動対と 、 差動増幅 回路 1 1 の出力をダブルェン ドで取り 出すための電流ミ ラー回路 M 3 M 4 と、 差動対に接続された定電流回路 I c とを備えて構成されている。 ソース接地アンプ M 5は、 そのゲー トが差動増幅回路 1 1 の出力に接 続され、 ソースが電源 V D Dに接続されている。 また、 ソース接地アン プ M 5の ド レイ ンは定電流回路 I oに接続されると と もに、 出力端子 O U Tに接続されている。
本実施形態では更に、 ソース接地アンプ M 5のゲー トにバイアス抵抗 R b を接続する。 また、 電源 V D Dと定電流回路 l o l との間に トランジ スタ M 2 0 を接続している。 トランジスタ M 2 0はバイ アス回路と して 機能するものであり 、 そのゲー ト と ドレイ ンとを接続してある。 トラン ジスタ M 2 0の ド レイ ンは定電流回路 l o l に接続されている。 バイアス 抵抗 Rbは、 トランジスタ M 2 0のゲー トに接続する。
こ の よ う に、 本実施形態では、 ソース接地ア ンプ M 5のゲー トバイァ スは、 ゲー ト と ド レイ ン とを接続した ト ラ ンジス タ M 2 0 (バイ アス回 路） からバイアス抵抗 Rbを介して供給する。 このよ うに構成すると、 ソ ース接地ア ンプ M 5の入力抵抗 （差動増幅回路 1 1 の負荷抵抗） はバイ ァス抵抗 Rb によ り決まる。 これによ り、 バイ アス抵抗 Rb を適当な値と するこ とによ り、 ソース接地ア ンプ M 5の入力抵抗を小さ くするこ とが でき、 オペアンプの開放利得を小さ くすることができる。
また、 ソース接地ア ンプ M 5の ド レイ ン電流は ト ラ ンジス タ M 2 0の ド レイ ン電流によ り決定される。 トランジスタ M 5 , M 2 0は電流ミ ラ 一回路を構成しているため、 ト ラ ンジス タ M 5 , M 2 0のサイズを同一 にすれば、 これらに流れる ド レイ ン電流を等しくすることができる。 なお、 上記実施形態において、 バイ アス抵抗 Rbは可変抵抗と しても良 い。 その他、 上記実施形態は、 何れも本発明を実施するにあたっての具 体化の一例を示したものに過ぎず、 これらによって本発明の技術的範囲 が限定的に解釈されてはならないものである。 すなわち、 本発明はその 精神、 またはその主要な特徴から逸脱するこ となく 、 様々な形で実施す ることができる。 産業上の利用可能性
本発明の開放利得調整回路は、 入力段における差動増幅回路の出力を 後段のソース接地アンプで取り出す形式のオペアンプに有用である。

Claims

請 求 の 範 囲
1 . 2つの入力端子よ り入力される信号の差分に基づいて差動増幅動作 を行う差動増幅回路と、 上記差動増幅回路の出力に接続されたソース接 地アンプとを備えたオペアンプに対して適用される開放利得調整回路で あって、
上記ソース接地アンプのゲー トに接続されたバイ アス抵抗と、 上記バイ アス抵抗に接続されたバイ アス回路と を備えたこ と を特徴と するオペアンプの開放利得調整回路。
2 . 上記バイ アス回路は、 ゲー ト と ド レイ ン とを接続した ト ラ ンジス タ によ り構成され、 当該 トランジスタのゲ一 トに上記バイ アス抵抗を接続 したこ とを特徴とする請求の範囲第 1項に記載のオペア ンプの開放利得 調整回路。
3 . 上記ソース接地アンプと トランジスタサイズと上記バイアス回路の ト ラ ンジス タサイズとを同一にしたこ と を特徴とする請求の範囲第 2項 に記載のオペアンプの開放利得調整回路。
PCT/JP2006/314199 2005-10-24 2006-07-12 オペアンプの開放利得調整回路 Ceased WO2007049386A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/091,294 US20090261905A1 (en) 2005-10-24 2006-07-12 Open gain adjustment circuit for operational amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005308016A JP2007116569A (ja) 2005-10-24 2005-10-24 オペアンプの開放利得調整回路
JP2005-308016 2005-10-24

Publications (1)

Publication Number Publication Date
WO2007049386A1 true WO2007049386A1 (ja) 2007-05-03

Family

ID=37967507

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/314199 Ceased WO2007049386A1 (ja) 2005-10-24 2006-07-12 オペアンプの開放利得調整回路

Country Status (4)

Country Link
US (1) US20090261905A1 (ja)
JP (1) JP2007116569A (ja)
CN (1) CN101366175A (ja)
WO (1) WO2007049386A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441149B2 (en) * 2010-06-25 2013-05-14 Intel Corporation Distributed power delivery scheme for on-die voltage scaling
US8963613B2 (en) 2011-08-11 2015-02-24 Qualcomm Incorporated Canceling third order non-linearity in current mirror-based circuits
JP6488674B2 (ja) * 2013-12-25 2019-03-27 パナソニック株式会社 Ｄｃオフセットキャンセル回路
US9176511B1 (en) 2014-04-16 2015-11-03 Qualcomm Incorporated Band-gap current repeater
CN105142073A (zh) * 2015-09-23 2015-12-09 成都乐维斯科技有限公司 一种结构简单、制作方便的音频功放电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250630A (ja) * 1988-08-12 1990-02-20 Sanyo Electric Co Ltd 低周波電力増幅用パワーセイブ回路
JPH0585124U (ja) * 1992-04-16 1993-11-16 日立電子株式会社 平衡不平衡変換回路
JPH07131256A (ja) * 1993-09-13 1995-05-19 Toshiba Corp 電子回路
JP2001358543A (ja) * 1994-03-10 2001-12-26 Matsushita Electric Ind Co Ltd 電力増幅器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375619A (en) * 1980-06-26 1983-03-01 Bell Telephone Laboratories, Incorporated FET Operational amplifier with increased output swing
JPH0294805A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 差動増幅器
JP3384207B2 (ja) * 1995-09-22 2003-03-10 株式会社デンソー 差動増幅回路
JP3338280B2 (ja) * 1996-03-19 2002-10-28 東芝デジタルメディアエンジニアリング株式会社 増幅器及び半導体装置
JP3435292B2 (ja) * 1996-08-29 2003-08-11 富士通株式会社 オペアンプ回路
JP3545142B2 (ja) * 1996-11-25 2004-07-21 三菱電機株式会社 差動増幅器
JP2004215168A (ja) * 2003-01-08 2004-07-29 Matsushita Electric Ind Co Ltd エミッタ接地増幅回路、移動無線端末装置および無線基地局装置
US7064609B1 (en) * 2004-08-17 2006-06-20 Ami Semiconductor, Inc. High voltage, low-offset operational amplifier with rail-to-rail common mode input range in a digital CMOS process
KR100804546B1 (ko) * 2005-08-26 2008-02-20 인티그런트 테크놀로지즈(주) 선형성을 개선한 차동 증폭회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250630A (ja) * 1988-08-12 1990-02-20 Sanyo Electric Co Ltd 低周波電力増幅用パワーセイブ回路
JPH0585124U (ja) * 1992-04-16 1993-11-16 日立電子株式会社 平衡不平衡変換回路
JPH07131256A (ja) * 1993-09-13 1995-05-19 Toshiba Corp 電子回路
JP2001358543A (ja) * 1994-03-10 2001-12-26 Matsushita Electric Ind Co Ltd 電力増幅器

Also Published As

Publication number Publication date
US20090261905A1 (en) 2009-10-22
JP2007116569A (ja) 2007-05-10
CN101366175A (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
US8928406B2 (en) Low-power inverter-based differential amplifier
KR100717993B1 (ko) 능동 바룬기
US9225303B1 (en) Method and apparatus for Class AB audio amplifier output stage voltage protection
US6018268A (en) High speed and high gain operational amplifier
EP1980017B1 (en) Amplifier circuit
KR19980036295A (ko) 복제 전압-전류 변환기를 사용한 혼합기
WO2009061817A2 (en) Apparatus and method for low power rail-to- rail operational amplifier
JP2007116568A (ja) 差動増幅器
Dabas et al. Design and analysis of high-performance double recycling folded cascode operational transconductance amplifier
KR100682056B1 (ko) 버퍼 증폭기
WO2007049386A1 (ja) オペアンプの開放利得調整回路
Padilla-Cantoya et al. Class AB op-amp with accurate static current control for low and high supply voltages
TW200849808A (en) Signal processing circuit
WO2007105282A1 (ja) ゲイン可変増幅器
US8164383B1 (en) Circuits and methods for amplifying signals
US7449950B2 (en) Analog signal processing circuit
US20020005757A1 (en) Fully differential operational amplifier of the folded cascode type
WO2007052389A1 (ja) パワーアンプおよびそのアイドリング電流設定回路
JP2000278058A (ja) 増幅回路
JP3341945B2 (ja) 演算増幅器
CN102055421A (zh) 具有增益控制的差动转单端放大器
KR20090094520A (ko) 폴디드 캐스코드 전류원
Agarwal et al. Inverter Based Gain-Boosting Fully Differential CMOS Amplifier
CN101340177B (zh) 信号处理电路
CN114503430A (zh) 运算放大器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680039647.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12091294

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06768275

Country of ref document: EP

Kind code of ref document: A1