WO2006098196A1

WO2006098196A1 - 半導体チップを備えた実装体およびその製造方法

Info

Publication number: WO2006098196A1
Application number: PCT/JP2006/304442
Authority: WO
Inventors: Tsukasa Shiraishi; Yukihiro Ishimaru; Seiji Karashima; Seiichi Nakatani; Hiroki Yabe
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-03-17
Filing date: 2006-03-08
Publication date: 2006-09-21
Anticipated expiration: 2007-09-17
Also published as: JPWO2006098196A1; JP4401411B2; US20080265437A1; CN101128925A; US7649267B2; CN100495675C

Description

明細書

半導体チップを備えた実装体およびその製造方法

技術分野

[0001] 本発明は、半導体チップを備えた実装体およびその製造方法に関する。特に、生産性に優れたフリップチップ実装を用いた実装体に関する。

背景技術

[0002] 近年、電子機器に使用される半導体集積回路 (LSI)の高密度、高集積化に伴い、 LSIチップの接続端子の多ピン、狭ピッチ化が急速に進んでいる。これら LSIチップの配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、 LSIチップの接続端子上に半田バンプを形成し、当該半田バンプを介して、配線基板上に形成された電極端子に一括接合されるのが一般である。

[0003] し力しながら、接続端子数が 5000を超えるような次世代 LSIを配線基板に実装するためには、 100 m以下の狭ピッチに対応したバンプを形成する必要がある力現在の半田バンプ形成技術では、それに適応することが難しい。また、接続端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。

[0004] 従来、バンプの形成技術としては、メツキ法やスクリーン印刷法などが開発されている。メツキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチイ匕には適していない。

[0005] こうした中、最近では、 LSIチップや配線基板の電極上に、半田バンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなぐバンプの一括形成ができるので、生産性にも優れており、次世代 LSIの配線基板への実装に適応可能な技術として注目されて、る。

[0006] その一つに、例えば、特許文献 1に開示された技術がある。この技術は、半田粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、半田粉を溶融させ、濡れ性の高い電極上に選択的に半田バンプを形成させるものである。

[0007] また、例えば、特許文献 2に開示された技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物 (化学反応析出型半田）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、 Pbと Snの置換反応を起こさせ、 PbZSnの合金を基板の電極上に選択的に析出させるものである。

[0008] し力しながら、特許文献 1における半田形成技術は、半田粉の表面酸ィ匕を制御することにより、金属に対する濡れ性をもちつつ、隣接端子間で短絡を起こしにくくすることを目的としている。しカゝしながら、本来相反する特性を酸化量、酸化方法のみで制御するのは難しい。また、特許文献 2で使用される化学反応析出型半田の材料は、特定な化学反応を利用しているので、半田組成の選択の自由度が低ぐ Pbフリー化への対応にも課題を残して、る。

[0009] ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成された配線基板に半導体チップを搭載した後、半導体チップを配線基板に固定するために、アンダーフィルと呼ばれる榭脂を、半導体チップと配線基板の間に注入する工程をさらに必要とする。

[0010] そこで、半導体チップと配線基板の対向する電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に行なう方法として、異方性導電材料を用いたフリップチップ実装技術 (例えば、特許文献 3参照）が開発されている。これは、配線基板と半導体チップの間に、導電粒子を含有させた熱硬化性榭脂を供給し、半導体チップを加圧すると同時に、熱硬化性榭脂を加熱することによって、半導体チップと配線基板の電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に実現するものである。

特許文献 1 :特開 2000— 94179号公報

特許文献 2：特開平 1― 157796号公報

特許文献 3：特開 2000— 332055号公報

発明の開示

発明が解決しょうとする課題 [0011] しかしながら、上述した異方性導電材料を用いたフリップチップ実装では、導電粒子を介した機械的接触により電極間の電気的導通を得ており、安定した導通状態を得ることが難しい。

[0012] また、対向電極に挟まれた導電粒子は、榭脂の熱硬化による凝集力によって維持されているので、熱硬化性榭脂の弾性率や熱膨張率などの特性や、導電粒子の粒径分布などの特性を揃える必要があり、プロセス制御が難しいという課題がある。

[0013] すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が 5000を超えるような次世代 LSIチップに適用するためには、生産性や信頼性の面で、解決すべき課題を多く残して、る。

[0014] 本発明は力かる点に鑑みてなされたものであり、その主な目的は、生産性や信頼性に優れた実装体 (フリップチップ実装体)およびその製造方法を提供することにある。課題を解決するための手段

[0015] 本発明の実装体は、半導体チップと、半導体チップが実装される実装基板とを備えた実装体であり、半導体チップには、実装基板側に面するチップ表面に複数の電極端子が形成されており、実装基板には、複数の電極端子のそれぞれに対応して、電極端子が形成されており、実装基板の電極端子と、電極端子とは、自己集合的に形成された半田バンプによって一括して電気的に接続されており、チップ表面、および、実装基板のうち当該チップ表面に対応する表面の少なくとも一方には、電極端子および前記接続端子に接続されていない電極パターンが形成されており、そして、電極パターンには半田が集積されている。

[0016] ある好適な実施形態において、上記電極端子は、半導体チップのチップ表面の周縁領域に配置されており、電極パターンは、実装基板のうちチップ表面の中央領域に対応する領域に形成されてヽる。

[0017] また、上記電極端子は、半導体チップの前記チップ表面に二次元的に配列されており、電極パターンは、チップ表面の中央領域およびチップ表面の中央領域に対応する実装基板の領域の少なくとも一方に形成されている。

[0018] ある好適な実施形態において、上記電極パターンは、実装基板に形成されたソルダーレジスト上に形成されている。 [0019] ある好適な実施形態において、上記電極端子は、半導体チップのチップ表面の片側に形成されており、チップ表面のうち片側と反対側にある他方領域、および、当該他方領域に対応する実装基板の領域の少なくとも一方には、電極パターンが形成されている。

[0020] ある好適な実施形態において、半導体チップと実装基板との間には、榭脂が充填されており、半田バンプは、榭脂中に分散して含有していた半田粉が電極端子と接続端子との間に自己集合して形成されたもの力なる。

[0021] ある好適な実施形態において、電極パターンに集積されている半田は、榭脂中に分散して含有していた半田粉が電極パターン上に自己集合して形成されたものからなる。

[0022] また上記電極パターンは、実装基板の接続端子または半導体チップの電極端子と同時に形成された同じ材料で構成されてヽる。

[0023] 本発明の電子機器は、上記実装体を備えた電子機器である。

[0024] 本発明の実装体の製造方法は、電極端子が配列されたチップ表面を有する半導体チップを用意する工程 (a)と、半導体チップの電極端子に対応して配列された接続端子と、接続端子に電気的に接続されていない電極パターンとを有する実装基板とを用意する工程 (b)と、榭脂中に、半田粉が含有された半田榭脂ペーストを、実装基板上に付与する工程 (c)と、半導体チップを、半田榭脂ペーストを挟んで、実装基板の上に配置する工程 (d)と、半田榭脂ペーストを加熱することにより、半田榭脂ぺ一スト中の半田粉を自己集合させて、それにより、半導体チップが有する電極端子と

、電極端子に対応して実装基板に形成されている接続端子とを一括して電気的に接続する工程 (d)とを包含し、工程 (d)の際、余剰の半田粉は、電極パターンに集積されることを特徴とする。

[0025] 本発明の他の実装体の製造方法は、電極端子が配列されたチップ表面を有する半導体チップを用意する工程 (a)と、半導体チップの電極端子に対応して配列された接続端子を用意する工程 (b)と、榭脂中に、半田粉が含有された半田榭脂ペーストを、実装基板上に付与する工程 (c)と、半導体チップを、半田榭脂ペーストを挟んで、実装基板の上に配置する工程 (d)と、半田榭脂ペーストを加熱することにより、半田榭脂ペースト中の半田粉を自己集合させて、それにより、半導体チップが有する電極端子と、電極端子に対応して実装基板に形成されている接続端子とを一括して電気的に接続する工程 (d)とを包含し、工程 (a)で用意される半導体チップのチップ表面には、電極端子と電気的に接続されていない電極パターンが形成されており、そして、工程 (d)の際、余剰の半田粉は、電極パターンに集積されることを特徴とする。

[0026] ある好適な実施形態において、上記半田榭脂ペーストは、榭脂中に、当該樹脂が加熱されたときに沸騰する対流添加剤がさらに含有されており、上記工程 (d)で半田榭脂ペーストを加熱することにより、対流添加剤を沸騰させて榭脂に対流を発生させ、それにより、半田榭脂ペースト中の半田粉を自己集合させる。

[0027] ある好適な実施形態にぉ、て、上記工程 (a)で用意される半導体チップは、電極端子がチップ表面の周縁領域に配列されたペリフエラル型チップである。

[0028] ある好適な実施形態において、上記半田榭脂ペーストに含まれている半田粉の量は、電極端子と接続端子とを一括して電気的に接続する接続部材となる半田バンプを構成する半田の量よりも多い。

発明の効果

[0029] 本発明によれば、半導体チップが実装される実装基板を備えた実装体にぉ、て、実装基板の接続端子と半導体チップの電極端子とが、自己集合的に形成された半田バンプによって一括して電気的に接続されており、半導体チップのチップ表面、および、実装基板のうち当該チップ表面に対応する表面の少なくとも一方に、電極端子および接続端子に接続されていない電極パターンが形成されており、そして、その電極パターンには半田が集積されている。したがって、半田粉が多い場合であっても、当該電極パターンによって、余剰の半田粉を選択的に集めることが可能となり、隣り合う電極どうしの電気的なショート、接続短絡などの不具合発生の防止効果を得ることができる。その結果、生産性や信頼性に優れた実装体を実現することができる。図面の簡単な説明

[0030] [図 1]図 1 (a)から (c)は、特願 2004— 257206号に開示された製造工程を説明するための工程断面図である。

[図 2]図 2 (a)から (c)は、特願 2004— 267919号に開示された製造工程を説明するための工程断面図である。

[図 3]図 3は、ペリフエラル配置の半導体チップを透視して示した平面図である。

[図 4]図 4は、ペリフエラル配置の半導体チップを透視して示した平面図である。

[図 5]図 5は、本発明の実施形態に係る実装体に用いる半導体チップの電極形成面を模式的に示す平面図である。

[図 6]図 6は、本発明の実施形態に係る実装体に用いる実装基板を模式的に示す平面図である。

圆 7]図 7 (a)から (c)は、本発明の実施形態に係る実装体の製造方法を説明するための工程断面図である。

圆 8]図 8 (a)から (b)は、本発明の実施形態に係る実装体の製造方法を説明するための工程断面図である。

圆 9]図 9 (a)から (b)は、本発明の実施形態に係る実装体の製造方法を説明するための工程断面図である。

[図 10]図 10は、本発明の実施形態に係る実装体に用いる実装基板を模式的に示す平面図である。

[図 11]図 11は、本発明の実施形態に係る実装体に用いる実装基板を模式的に示す平面図である。

[図 12]図 12は、本発明の実施形態に係る実装体に用いる実装基板を模式的に示す平面図である。

[図 13]図 13は、本発明の実施形態に係る実装体に用いる実装基板を模式的に示す平面図である。

符号の説明

10 半導体チップ

10a チップ表面 (電極形成面）

12 電極端子

13 半田榭脂ペースト

14 接続端子

17 半田バンプ 19 半田集積物

20 電極パターン

21 中央領域

30 実装基板

31 中央領域

32 接続端子

35 チップ載置部

40 対流

50 ソルダーレジスト

100 実装体

110 回路基板

111 接続端子 (電極)

112 対流添加剤

113 樹脂

114 平板

120 半導体チップ

121 電極端子

122 半田バンプ

122 接続体

130 対流

131 蒸気

132 成長する半田球

発明を実施するための最良の形態

[0032] 本願出願人は、所定条件下で半田を自己集合させて、半田バンプ形成またはフリップチップ実装を可能にする独自の技術を開発し、特願 2004— 257206号明細書および特願 2004— 267919号明細書に開示した。ここで、図 1 (a)から (c)を参照しながら、自己集合による半田バンプ形成技術について簡単に説明する。

[0033] 図 1 (a)は、基板 110上に、半田粉及び対流添加剤を含有する榭脂 113を供給した後、榭脂 113の表面に平板 114を当接させ、基板 110を、半田粉が溶融する温度まで加熱した状態を示す。なお、図中において、榭脂中に含有する半田粉及び対流添加剤は省略している。

[0034] 基板の加熱温度を、対流添加剤の沸点よりも高く設定しておくと、基板を加熱することによって、半田粉が溶融するとともに、対流添加剤も沸騰し、図 1 (a)中に示した矢印のように、沸騰した対流添加剤が気体となって榭脂 113中を対流する（矢印 130 )。この沸騰した対流添加剤の対流により、溶融した半田粉が榭脂中を移動するのが促進され、半田粉同士の結合が均一に進行する。

[0035] 図 1 (b)に示すように、溶融した半田粉同士は結合して、均一な大きさの半田球 13 2に成長する。溶融した半田粉は、電極 111に対しては濡れ性が高ぐ基板 110に対しては濡れ性が低いので、成長した半田球 132は、電極 111上に選択的に自己集合する。そして、自己集合が進むと、電極 111上に形成された半田球 132は、図 l (c )に示すように、平板 114に接するまでの大きさに成長し、均一な大きさの半田球 (バンプ） 115が電極 111上に形成される。

[0036] なお、図 1 (a)、 (b)中の矢印で示した対流添加剤の対流の向きは、模式的に示したものであるが、図 1 (a)、（b)に示したように、沸騰した対流添加剤は、基板 110と平板 114の間に設けられた隙間の周辺部から、蒸気 131となって外部に蒸発していくことが観察された。ここで、対流添加剤の「対流」とは、運動の形態としての対流を意味し、榭脂 113中を沸騰した対流添加剤が運動することによって、榭脂 113中に分散する半田粉に運動エネルギーを与え、半田粉の移動を促進させる作用を与える運動であれば、どのような形態であっても構わな、。

[0037] この半田バンプ形成を、フリップチップ実装の技術に適用すると、図 2 (a)から (c)に示すようなプロセスになる。

[0038] まず、図 2 (a)に示すように、複数の接続端子 111が形成された回路基板 110上に、不図示の金属粒子 (例えば、半田粉)及び対流添加剤 112を含有する榭脂 113を供給する。なお、上記のものと同様に、対流添加剤 112は、榭脂 113が加熱されたときに沸騰して対流を発生させる添加剤である。

[0039] 次に、図 2 (b)に示すように、榭脂 113の表面に、複数の電極端子 121を有する半導体チップ 120を当接させる。このとき、半導体チップ 120の電極端子 121は、回路基板 110の接続端子 111と対向するように配置される。そして、この状態で、榭脂 11 3を加熱する。ここで、榭脂 113の加熱温度は、金属粒子の融点、及び対流添加剤 1 12の沸点よりも高い温度で行なわれる。

[0040] 加熱により溶融した金属粒子は、榭脂 113中で互いに結合し、図 2 (c)に示すように、濡れ性の高い接続端子 111と電極端子 121との間に自己集合する。これにより、半導体チップ 120の電極端子 121と、回路基板 110の接続端子 111との間を電気的に接続する接続体 122が形成される。その後、榭脂 113を硬化させて、半導体チップ 1 20を回路基板 110に固定させる。

[0041] 本願出願人が開発した当該技術の特徴は、榭脂 113が加熱されたときに、榭脂 11 3中に含有する対流添加剤 112が沸騰し、沸騰した対流添加剤 112が榭脂 113中に対流を発生させることによって、榭脂 113中に分散している金属粒子の移動を促進させることにある。これにより、金属粒子の結合が均一に進行して、接続体（半田バンプ ) 122を自己集合的に形成することができる。ここで、榭脂 113は、金属粒子が自由に浮遊、移動できる"海"の役目をもっと考えられるが、金属粒子同士の結合過程は、極めて短時間に終了するため、いくら金属粒子が自由に移動できる"海"を設けても、局所的な結合し力進行しないので、当該"海"となる榭脂 113と対流添加剤 112 による対流との組合せにより、半田バンプ 122が自己集合的に形成する。なお、半田バンプ 122は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。

[0042] 図 3および図 4は、電極端子 121がチップ面の周縁に形成されたペリフエラル配置の半導体チップ 120を透視して示している。図 3に示した例では、適切に半田バンプ 122が電極端子 121上に形成されている力図 4に示した例では、半田だまり 135が残ってしまっている。図 2 (a)から (c)に示したフリップチップ実装技術では、適切な条件を規定すれば半田だまり 135の発生を抑制することができるが、榭脂 113に半田粉を多く含有させた場合には、余剰の半田粉が半田だまり 135になりやすい。特に、図 1 (a)および (b)に示すように、対流添加剤の蒸気 131の効果により、外縁部に存在する余剰の半田粉は外へ排出されやすいが、中央部に存在するものは半田だまり 135になる可能性がある。その傾向は、エリアアレイ配置の半導体チップよりも、ペリフエラル配置の半導体チップの方が強くなる。半田だまり 135は、問題を起こさないこともあるが、近くに接続端子が存在すれば、接続短絡の問題が生じることもあり得る。

[0043] そこで、本願発明者は、この半田だまりの問題を解消すベぐ当該自己集合的なフリップチップ技術の内容を鋭意検討した結果、その問題の解決策を見出し、本発明に至った。

[0044] 以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。

[0045] 図 5から図 7を参照しながら、本発明の実施形態に係る実装体 100およびその製造方法について説明する。

[0046] 図 5は、本実施形態の実装体 100に用いる半導体チップ 10の電極形成面 10aの平面構成を模式的に示している。図 5に示した半導体チップ 10において、実装基板側に面するチップ表面 (電極形成面） 10aには複数の電極端子 (電極パッド） 12が形成されている。そして、チップ表面 10aには、さら〖こ、電極端子 12に接続されていない電極パターン 20が形成されている。詳細は後述する力この電極パターン 20に半田が集積され、それによつて、半田だまり（図 4中の「135」）による短絡を防止することができる。

[0047] ここで、「電極端子に接続されていない電極パターン」とは、典型的には、何も使用されていない捨てパッドになるが、電極端子と違う機能を持たせたもの、例えば、検査用の端子とか、グランドに接触させるための端子なども含まれる。これらの端子にも半田が集積され、それによつて、半田だまりによる短絡を防止する作用効果が発揮されるカゝらである。

[0048] この例では、電極端子 12は、半導体チップ 10のチップ表面 10aの周縁領域に配置されており、一方、電極パターン 20は、中央領域 21に形成されている。電極パターン 20が形成される領域（21)には電極端子 12は形成されていない。なお、図示した構成では、電極パターン 20と電極端子 12とは同じ形状または面積のパターンを用いて形成されている。同じパターンを用いることにより、設計および製造の利便性を向上させている。

[0049] また、電極パターン 20を配置すべき場所、あるいは配置すべき個数は、電極端子 1 2の配置状況 (大きさ、ピッチ等)や、要求される歩留まり等によって異なるが、一般的な指針としては、電極パターン 20を含めた電極端子 12が、半導体チップ 10内で、できるだけ均一に分散されるように、所定の数の電極パターン 20を配置するのが好ましい。

[0050] また、図 5に示した構成では、半導体チップ 10のチップ表面 10aに電極パターン 20 を形成したが、余剰の半田^^積する電極パターン 20は、実装基板側に設けることも可能である。図 6は、電極パターン 20が形成された実装基板 30の平面構成を模式的に示している。

[0051] 図 6に示した実装基板 30には、半導体チップ 10の各電極端子 12に対応して接続端子 32が形成されている。この例では、実装基板 30におけるチップ載置部 35の周辺領域に接続端子 32が形成されている。一方、余剰の半田を集積する電極パターン 20は、チップ載置部 35の中央領域 31に形成されている。この中央領域 31には、接続端子 32は形成されていない。この例でも、電極パターン 20は、接続端子 32とは同じ形状で形成されている。

[0052] 一般に、実装基板 30の方が、半導体チップ 10よりも、配線パターンの密度が低いので、電極パターン 20は、実装基板 30側に形成する方力余裕を持って配置しやすい。また、半導体チップ 10に形成された配線パターン上に、絶縁膜を介して電極パターン 20が形成されていると、不要なノイズや寄生容量の発生源になるおそれもあることから、電極パターン 20は、実装基板 30側に形成することが好ましい。

[0053] 図 6に示したような、余剰の半田を集積する電極パターン 20が形成された実装基板 30を用いて、本実施形態の製造方法を実行した例を続!、て説明する。

[0054] まず、図 7 (a)に示すように、余剰の半田を集積するための電極パターン 20と接続端子 32とが形成された実装基板 30を用意し、その実装基板 30の上に、榭脂中に半田粉と対流添加剤とが添加された半田榭脂ペースト 13を付与するとともに、半導体チップ 10を搭載する。半導体チップ 10のチップ表面 10aには、電極端子 12が形成されている。対流添加剤は、当該樹脂が加熱されたときに沸騰するものであり、例えば、有機溶剤である。

[0055] 次に、半田榭脂ペースト 13を加熱すると、図 7 (b)に示すように、半田榭脂ペースト 13中の対流添加剤が沸騰して榭脂に対流 40が発生する。すると、図 7 (c)に示すように、半田榭脂ペースト 13中の半田粉が自己集合して半田バンプ 17が形成され、その半田バンプ ₁₇によって、半導体チップ 10の電極端子 12と実装基板 30の接続端子 32とが一括して電気的に接続される。

[0056] 本実施形態では、接続端子 32とは別に、電極パターン 20が形成されているので、図 7 (b)から（c)に示した自己集合工程の際、余剰の半田粉は、電極パターン 20に集積され、半田集積物 19となる。したがって、余剰の半田粉による半田だまりの発生を防止することができる。このようにして、本実施形態の実装体 100が得られる。

[0057] 図 7 (a)から (c)に示した製造方法では、実装基板 30に電極パターン 20を形成したものを用いたが、図 5に示した電極パターン 20を半導体チップ 10に形成したものを用いることもできる。また、電極パターン 20を、半導体チップ 10と実装基板 30の両方に形成してもよい。電極パターン 20は、 1個でもよいし、図 5または図 6に示したように複数個でもよい。

[0058] 本実施形態の構成では、実装基板 30の接続端子 32と、電極端子 12とは、自己集合的に形成された半田バンプ 17によって一括して電気的に接続されている力この自己集合的に形成された半田バンプ（半田部材） 17は、予め作製しておいた半田バンプを電極端子 12上に配置したものではなぐ上記所定のプロセスを経て、電極端子 12及び接続端子 14間に成長させて形成したものである。

[0059] 半田バンプ（半田部材） 17を構成する金属（半田）は、低融点金属であり、例えば、 Sn— Ag系半田（Cu等を添カ卩したものも含む）である。なお、 Sn— Ag系半田（Cu等を添カ卩したものも含む）に限らず、 100〜300°Cの範囲に融点をもつ低融点金属であれば、利用することができ、例えば、他の半田粉として、 Sn— Zn系、 Sn—Bi系半田等の Pbフリー半田、 Pb— Sn共晶半田、あるいは、 Cu— Ag合金等の低融点金属などを用いることが可能である。また、半田バンプ 17の形状は、図 1または図 2に示したような真ん中が膨れた略球状や、あるいは逆に真ん中がくびれた鼓状になり得るが、図 7においては、表記しやすいように、柱状で示している。実際の半田バンプ 17の形状は、各種条件によって決定される。

[0060] 半田バンプ 17を構成するための半田（半田粉）は、半田榭脂ペースト 13に含まれているが、半田榭脂ペースト 13中の半田粉の量は、電極端子 12と接続端子 32とを一括して電気的に接続する半田バンプ 17を構成する半田の量よりも多い。これは、半田榭脂ペースト 13中の半田粉が全て半田バンプ 17になるわけでなく、対流添カロ剤の対流や蒸気（図 1中の「131」）によって外部に排出される力もである。また、その排出の影響を考えて、余剰の半田粉を半田榭脂ペースト 13中に含有させておくのであるが、本実施形態の構成では、電極パターン 20が形成されているので、余剰の半田による半田だまりの問題を回避することができる。

[0061] 図 7に示した実装基板 30は、リジッド基板 (典型的なプリント基板)であり、実装基板 30に形成された接続端子 32は、例えば銅カゝらなり、配線回路の一部として構成されている。実装基板 30の製造工程カゝらみれば、電極パターン 20は、接続端子 32と同じ材料から構成する方が好ま、が、半田を集積できるのであれば他の材料 (例えば、金、銅、スズ系合金のような金属）を用いることも可能である。なお、実装基板 30として、フレキシブル基板を用いることも可能である。

[0062] 本実施形態の半導体チップ 10は、例えば、ベアチップである。ベアチップ 10の厚さは、例えば、 50〜400 /ζ πιである。実装体 100の高さを低くするには、半導体チップ 10として、例えば厚さ 100 μ m以下の薄型半導体チップを用いることが好ましい。半田だまりの発生抑制の効果を考えると、電極端子 12がチップ表面 10aの周縁領域に配列（ペリフエラル配列）した半導体チップ 10を好適に用いることができる力エリァアレイ配列の半導体チップ 10に本実施形態の技術を適用することも可能である。電極端子 12は、例えば、アルミから構成されている。半導体チップ 10側に電極パターン 20を形成する場合、電極端子 12と同じ材料のものを用いることができる。ただし、半田を集積できるのであれば、電極端子 12と違う材料 (例えば、金、銅、スズ系合金のような金属）のものを用いることも可能である。

[0063] 図 7 (c)に示した榭脂 13は、フリップチップ実装におけるアンダーフィルの役割を果たす。この例では、榭脂 13として、エポキシ榭脂等の熱硬化性榭脂を用いている。本実施形態では、榭脂が加熱されたときに沸騰する対流添加剤 (不図示)と半田粉 (不図示）とを含有してなる半田榭脂ペースト 13を、実装基板 30上に塗布した後、半田榭脂ペースト 13を挟むように半導体チップ 10を実装基板 30の上に配置したが、半田榭脂ペースト 13は、アンダーフィルを充填するように、半導体チップ 10と実装基板 30との間に充填によって付与してもよい。また、図示したように、半田榭脂ペースト 13 は、半導体チップ 10のチップ表面 (電極形成面） 10a、および、実装基板 30の一部（接続端子 32を含む部位)を覆うように付与される。

[0064] 本実施形態の半田榭脂ペースト 13は、上述したように、榭脂中に、半田粉と、当該榭脂が加熱されたときに沸騰する対流添加剤とが含有されている。言い換えると、半田榭脂ペースト 13は、榭脂と、榭脂中に分散された半田粉 (不図示)と、当該樹脂が加熱されたときに沸騰する対流添加剤 (不図示）とから構成されている。本実施形態では、榭脂として、熱硬化性榭脂 (例えば、エポキシ榭脂)を用い、半田粉として Pbフリー半田粉を用いている。対流添加剤としては、溶剤 (例えば、高沸点有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。対流添加剤の榭脂中での含有量に特に制限はないが、 0. 1〜20重量％の割合で榭脂中に含有していることが好ましい。

[0065] また、上述したように、対流添加剤の「対流」とは、運動の形態としての対流を意味し、榭脂中を沸騰した対流添加剤が運動することによって、榭脂中に分散する金属粒子（半田粉）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自身が沸騰して対流を発生させるものの他、榭脂の加熱により気体 (H 0、 CO、 N等の

2 2 2 気体)を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、または発泡剤を挙げることができる。

[0066] 図 7 (b)から (c)における半田バンプ 17の形成時間は、条件によっても異なる力例えば、 5秒〜 30秒程度（典型的には、約 5秒)である。なお、半田バンプ 17の形成においては、半田榭脂ペースト 13を事前に加熱するプリヒート工程を導入することができる。

[0067] 半田バンプ 17は、自己集合的に形成されるとともに、電極端子 12および接続端子 14に対して自己整合的に形成されている。したがって、電極端子 12および接続端子 14と、半田バンプ 17との間の位置ズレは実質的になぐ電極端子 12および接続端子 14のパターンに自動的に対応して半田バンプ 17は形成される。

[0068] さらに、半田バンプ 17は、半田榭脂ペースト 13中の半田粉が自己集合して形成されているので、半田バンプ 17が形成された後、半田榭脂ペースト 13を構成していた榭脂中には導電粒子が実質的に含まれておらず、隣接する半田バンプ 17同士は、図 7 (c)における榭脂 13により絶縁されている。また、対流添加剤は、加熱により気体となって外部に排出されて、半田榭脂ペースト 13からは取り除かれる。なお、半田バンプ 17が形成された後、半田榭脂ペースト 13を洗い流した後、他の榭脂（同種の榭脂でも構わな、)を充填することも可能である。

[0069] 半田榭脂ペースト 13を構成する榭脂 (または他の榭脂)を硬化させると、図 7 (c)に示した本実施形態の実装体 100を得ることができるが、当該他の榭脂を充填する場合には、半田榭脂ペースト 13を構成する榭脂として、熱硬化性榭脂以外の榭脂 (熱可塑性榭脂、光硬化性榭脂など)を用いることもできる。

[0070] 本実施形態の電極パターン 20は、ソルダーレジスト上に形成して用いることもできる。図 8 (a)では、実装基板 30の上にソルダーレジスト 50を形成し、そのソルダーレジスト 50上に電極パターン 20を形成している。図 8 (a)に示した構成に対して自己集合プロセスを実行すると、図 8 (b)に示すような実装体 100が得られる。

[0071] また、図 9 (a)に示すように、ソルダーレジスト 50が形成された実装基板 30と、電極パターン 20が形成された半導体チップ 10とを用いてもよい。図 9 (a)に示した構成に対して自己集合プロセスを実行すると、図 9 (b)に示すような実装体 100が得られる。

[0072] 次に、図 10から図 13を参照しながら、本実施形態の改変例を説明する。

[0073] 図 10は、実装基板 30の上に、円形の電極パターン 20を形成した例を示している。

この電極パターン 20は、接続端子 32よりも大きな面積 (例えば、 3倍以上）を持っており、余剰半田の集積効果を確実なものとしている。

[0074] 図 11は、実装基板 30の上に、連続した電極パターン 20を形成した例を示している。この例では、矩形の連続体（ここでは、「田」の字）の電極パターン 20を示している。このような電極パターン 20は、例えば、半導体チップ 10の IPコアの境界に対応した形状にすることも可能である。条件によっては、電極パターン 20上に集積された半田によって、シールド効果を持たせることも可能である。

[0075] 図 12は、実装基板 30の上に、櫛形の電極パターン 20を形成した例を示している。

本実施形態では、幾何学的に対称形な電極パターン 20を示した力他の電極バターン 20の形状を採用してもよい。ただし、幾何学的に規則性がある方が、設計しやすぐ効果も予測しやすい。

[0076] 図 13は、片側電極 ICに適用するための実装基板 30の例を示している。図 13に示した実装基板 30では、チップ表面 10aの片側一列に電極端子 12が形成された半導体チップ 10に対応した接続端子 32が形成されており、その接続端子 32の列と反対側に電極パターン 20が形成されている。電極パターン 20によって、余剰半田を堆積できるとともに、半導体チップ 10の高さずれを緩和することが可能となる。

[0077] 図 10から図 13では、実装基板 30に各種電極パターン 20を形成した例を示したが、そのような電極パターン 20を半導体チップ 10のチップ表面 10aに形成してもよい。

[0078] 以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなぐ勿論、種々の改変が可能である。

[0079] 半導体チップ 10は、典型的には、メモリ ICチップや、ロジック ICチップ、あるいは、システム LSIチップである力その種類は特に問わない。上述した本発明の実施形態では、半導体チップ（半導体素子） 10がベアチップの場合について説明したが、ベアチップに限らず、例えば、チップ ·サイズ'パッケージ (CSP)のような半導体パッケージを半導体チップ 10として使用することも可能である。さらには、半導体チップ 1 0は、ベアチップ等の半導体素子がインターポーザ（中間基板）を介してモジュールィ匕されたものでもあってもよい。そのモジュールは、複数の電極 (実装用端子)を備えており、そのようなモジュールとしては、 RFモジュール、電源モジュール等が含まれ得る。なお、インターポーザを用いてモジュールィ匕したものの他、実装用端子を複数備えた部品内蔵基板モジュール (例えば、 SIMPACT™)のようなものであってもよヽ

[0080] また、本発明の実施形態に係る実装体 100は、実装面積が制限されるような薄型 · 小型の電子機器に搭載すると良い。また、携帯電話に限らず、 PDAや、ノートバソコンに用いることが可能であり、また、他の用途 (例えば、デジタルスチルカメラ、壁掛けタイプの薄型テレビ (FPD；フラットパネルディスプレイ） )に適用することも可能であるなお、本発明の実施形態における実装体 100の製造方法において、半田榭脂ぺ一スト 13として、榭脂が加熱されたときに沸騰する対流添加剤を含有するものを用いたが、当該対流添加剤を含有しない半田榭脂ペースト 13を用いても、電極パターン 20を形成することによって、半田だまりによる短絡を防止するという効果は発揮される産業上の利用可能性

本発明によれば、生産性や信頼性に優れた実装体 (フリップチップ実装体)およびその製造方法を提供することができる。

Claims

請求の範囲

[1] 半導体チップと、

前記半導体チップが実装される実装基板と

を備えた実装体であって、

前記半導体チップには、前記実装基板側に面するチップ表面に複数の電極端子が形成されており、

前記実装基板には、前記複数の電極端子のそれぞれに対応して、接続端子が形成されており、

前記実装基板の接続端子と、前記電極端子とは、自己集合的に形成された半田バンプによって一括して電気的に接続されており、

前記チップ表面、および、前記実装基板のうち当該チップ表面に対応する表面の少なくとも一方には、前記電極端子および前記接続端子に接続されていない電極パターンが形成されており、そして、前記電極パターンには半田が集積されている、実装体。

[2] 前記電極端子は、前記半導体チップの前記チップ表面の周縁領域に配置されており、

前記電極パターンは、前記実装基板のうち前記チップ表面の中央領域に対応する領域に形成されている、請求項 1に記載の実装体。

[3] 前記電極端子は、前記半導体チップの前記チップ表面に二次元的に配列されており、

前記電極パターンは、前記チップ表面の中央領域および当該チップ表面の中央領域に対応する前記実装基板の領域の少なくとも一方に形成されている、請求項 1に記載の実装体。

[4] 前記電極パターンは、前記実装基板に形成されたソルダーレジスト上に形成されている、請求項 1に記載の実装体。

[5] 前記電極端子は、前記半導体チップの前記チップ表面の片側に形成されており、前記チップ表面のうち前記片側と反対側にある他方領域、および、当該他方領域に対応する前記実装基板の領域の少なくとも一方には、前記電極パターンが形成されている、請求項 1に記載の実装体。

[6] 前記半導体チップと前記実装基板との間には、榭脂が充填されており、前記半田バンプは、前記榭脂中に分散して含有していた半田粉が前記電極端子と前記接続端子との間に自己集合して形成されたもの力もなる、請求項 1に記載の実装体。

[7] 前記電極パターンに集積されて、る半田は、前記榭脂中に分散して含有して、た半田粉が前記電極パターン上に自己集合して形成されたもの力もなる、請求項 6に記載の実装体。

[8] 前記電極パターンは、前記実装基板の接続端子または前記半導体チップの電極端子と同時に形成された同じ材料で構成されて！ヽる、請求項 1に記載の実装体。

[9] 請求項 1から 8の何れか一つに記載の実装体を備えた電子機器。

[10] 電極端子が配列されたチップ表面を有する半導体チップを用意する工程 (a)と、前記半導体チップの前記電極端子に対応して配列された接続端子と、前記接続端子に電気的に接続されていない電極パターンとを有する実装基板とを用意する工程 (b)と、

榭脂中に、半田粉が含有された半田榭脂ペーストを、前記実装基板上に付与する工程 (c)と、

前記半導体チップを、前記半田榭脂ペーストを挟んで、前記実装基板の上に配置する工程 (d)と、

前記半田榭脂ペーストを加熱することにより、前記半田榭脂ペースト中の前記半田粉を自己集合させて、それにより、前記半導体チップが有する電極端子と、前記電極端子に対応して前記実装基板に形成されている接続端子とを一括して電気的に接続する工程 (d)と

を包含し、

前記工程 (d)の際、余剰の半田粉は、前記電極パターンに集積されることを特徴とする、実装体の製造方法。

[11] 電極端子が配列されたチップ表面を有する半導体チップを用意する工程 (a)と、前記半導体チップの前記電極端子に対応して配列された接続端子を有する実装基板を用意する工程 (b)と、榭脂中に、半田粉が含有された半田榭脂ペーストを、前記実装基板上に付与する工程 (C)と、

を包含し、

前記工程 (a)で用意される前記半導体チップの前記チップ表面には、前記電極端子と電気的に接続されていない電極パターンが形成されており、そして、前記工程 (d )の際、余剰の半田粉は、前記電極パターンに集積されることを特徴とする、実装体の製造方法。

[12] 前記半田榭脂ペーストは、榭脂中に、当該樹脂が加熱されたときに沸騰する対流添加剤がさらに含有されており、

前記工程 (d)で前記半田榭脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂に対流を発生させ、それにより、前記半田榭脂ペースト中の前記半田粉を自己集合させる、請求項 10または 11に記載の実装体の製造方法。

[13] 前記工程 (a)で用意される前記半導体チップは、前記電極端子が前記チップ表面の周縁領域に配列されたペリフエラル型チップである、請求項 10〜12の何れか一つに記載の実装体の製造方法。

[14] 前記半田榭脂ペーストに含まれている半田粉の量は、前記電極端子と前記接続端子とを一括して電気的に接続する接続部材となる半田バンプを構成する半田の量よりも多いことを特徴とする、請求項 10〜 12の何れか一つに記載の実装体の製造方法。