WO2004004000A1 - 半導体装置への電源接続構造 - Google Patents
半導体装置への電源接続構造 Download PDFInfo
- Publication number
- WO2004004000A1 WO2004004000A1 PCT/JP2002/006430 JP0206430W WO2004004000A1 WO 2004004000 A1 WO2004004000 A1 WO 2004004000A1 JP 0206430 W JP0206430 W JP 0206430W WO 2004004000 A1 WO2004004000 A1 WO 2004004000A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- power supply
- semiconductor device
- package substrate
- converter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H10W40/22—
-
- H10W70/611—
-
- H10W72/00—
-
- H10W78/00—
-
- H10W90/00—
-
- H10W90/401—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H10W72/07251—
-
- H10W72/20—
Definitions
- the present invention relates to a semiconductor device, and more particularly to a power supply connection structure for a semiconductor device such as an LSI package mounted on a substrate and packaged.
- LSI large-scale integrated circuits
- CPU and MPU large-scale integrated circuits
- high integration high density of circuits
- power consumption of one LSI is also increasing, and LSIs with power consumption of 30 W to 100 W are now available.
- the mainstream of LSI is a pole grid array (BGA) type in which solder poles are arranged in a grid pattern as external connection terminals on the back surface of a substrate on which a semiconductor chip is mounted.
- BGA pole grid array
- the wiring inside the package substrate must be miniaturized. Therefore, the allowable current value that can flow through the wiring in the package substrate is reduced.
- the power supply voltage of the LSI is becoming lower and the power supply voltage is shifting from 5 V to about 1 V. As the power supply voltage decreases, the current value increases for the same power consumption. Therefore, it is necessary to supply a larger current to the power supply wiring in the package substrate than to the signal wiring.
- FIG. 1 is a cross-sectional view of a substrate unit showing a conventional power supply structure to an LSI package.
- an LSI package 1 is mounted on a substrate 2 such as a mother board / daughter board.
- the solder ball 3 as an external connection terminal of the LSI package 1 is connected to the electrode pad 4 on the substrate 2.
- the LSI package 1 includes a semiconductor chip (LSI) 5 and a package substrate 6.
- the LSI 5 is mounted on the package substrate 6, and signals and power are supplied to the LSI 5 via the wiring in the package substrate 6.
- a DC-DC converter 7 for controlling a power supply voltage supplied to the LSI package 1 is mounted.
- the DC-DC converter 7 reduces the voltage supplied from the power supply line 8 A in the substrate 2 to the power supply voltage for the LSI package 1. For example, a voltage of 48 V or 24 V is supplied to the power supply line 8 A in the substrate 2, the voltage is reduced to 1.8 V or IV by the DC-DC converter 7, and supplied to the power supply line 8 B.
- the power supply line 8B is connected to the solder balls 3 of the LSI package 1 via the electrode pads 4, and a power supply voltage of 1.8 V or IV is supplied to the package substrate 6.
- the ground line 9A is connected to the package substrate 6 via the DC-DC converter 7, the ground line 9B, the electrode pad 4, and the solder ball 3.
- a power supply layer 10 and a ground layer 11 extending substantially in a plane are provided in the package substrate 6.
- power is supplied from the substrate 2 to the power supply layer 10, and power is supplied from the power supply layer 10 to each power supply terminal of the LSI package.
- the current value to be supplied is relatively small, so there is no problem if the cross-sectional area of the power supply path is relatively small. Since a large current consumed by the entire LSI 5 needs to flow through the power supply path from the power supply layer 3 to the power supply layer 10, a large cross-sectional area must be secured to secure a large allowable current value.
- FIG. 2 is an enlarged cross-sectional view of a part of a build-up board which is an example of the package board 6 in FIG. -In general, a build-up substrate has a power supply layer 10 formed on one surface of a core substrate 12 serving as a center, and a ground layer 11 formed on the other surface. Then, signal wirings and the like are formed in multiple layers on both sides of the core substrate 12, LSI connection electrode pads 13 are provided on one side, and electrode pads 14 for forming solder balls 3 are provided on the other side.
- solder ball 3 shown in FIG. 2 corresponds to a power supply terminal
- a large current flows between the solder pole 3 and the first electrode layer 10 in FIG.
- a via 15 penetrating between layers of the build-up substrate is included between the solder hole 3 and the power supply layer 10.
- the diameter of the via formed in the build-up board is 50 ⁇ ! ⁇ 100m
- vias must be made finer, and the current that can flow through a single via is limited to about 500 mA.
- 200 vias with an allowable current value of 500 mA are required. Since one via corresponds to one terminal (solder ball 3), 200 power supply terminals (solder ball 3) are required.
- the number of power supply terminals is increased without reducing the number of signal terminals, the number of terminals on the package substrate as a whole increases, and the size of the package substrate must be increased. .
- a more specific object of the present invention is to provide a semiconductor device package substrate provided with a power supply path different in configuration from a signal supply path to a semiconductor element. It is another object of the present invention to provide a board unit constituting a power supply path including a DC-DC converter for supplying power to a semiconductor device.
- Still another object of the present invention is to provide a DC-DC converter capable of supplying power to a semiconductor device without using a substrate.
- a first surface on which a semiconductor element is mounted and a second surface on an opposite side of the first surface and provided with an external connection terminal.
- the electrode terminals may be formed on the first surface of the package substrate, and may be connected to the power supply layer via vias formed in the package substrate.
- a first surface on which a semiconductor element is mounted A second surface having an external connection terminal provided on a side opposite to the surface, and a package substrate having a power supply layer formed therein, wherein a part of the power supply layer is a package.
- a semiconductor device is provided which is exposed from a substrate.
- the package substrate has a ground layer inside, and a part of the ground layer may be exposed from the package substrate.
- a semiconductor device mounted on a substrate comprising: a substrate having a power supply wiring and a ground wiring formed therein; a package substrate having a power supply layer; and a semiconductor element.
- a DC-DC converter having a connector extending toward the semiconductor device, the connector being formed on a package substrate of the semiconductor device. Connected to the electrode terminals, the electrode terminals are connected to the power supply layer of the package substrate, and power is supplied from the DC-DC converter to the power supply layer of the package substrate via the connector and the electrode terminals.
- a substrate unit is provided.
- the electrode terminal may be formed on the surface of the package substrate on which the semiconductor element is mounted, and may be connected to the power supply layer via a via.
- a substrate including a power supply wiring and a ground wiring formed therein, a package substrate having a power supply layer and a semiconductor element, and a semiconductor device mounted on the substrate.
- a DC-DC converter having a connector extending toward the semiconductor device, wherein the connector is exposed from a package substrate of the semiconductor device.
- a board unit is provided, which is connected to a power supply layer and is supplied with power from a DC-DC converter to a power supply layer of the package board via a connector.
- the package substrate has a ground layer inside, a part of the ground layer is exposed from the package substrate, and the DC-DC converter may have a connector connected to the exposed portion of the ground layer. .
- a DC-DC converter for supplying power to a semiconductor device, wherein the DC-DC converter is connected to a main body having a built-in voltage conversion circuit and a power supply wiring on a substrate.
- the terminal extends toward the semiconductor device and comes into contact with a predetermined portion of the semiconductor device.
- a DC-DC converter characterized by having a connector formed.
- the connector may be configured to be connected to an electrode terminal formed on a surface of the package substrate of the semiconductor device on which the semiconductor element is mounted.
- the connector may be configured to be connected to the power supply layer exposed from the package substrate of the semiconductor device.
- FIG. 1 is a cross-sectional view of a substrate unit showing a conventional power supply structure to an LSI package.
- FIG. 2 is an enlarged cross-sectional view of a part of a build-up board which is an example of the package board in FIG.
- FIG. 3 is a sectional view of a substrate unit provided with an LSI package according to a first embodiment of the present invention.
- FIG. 4 is a side view of a mounting device for pressing and fixing the connector of the DC—DC converter to the electrode terminals 23 of the package substrate.
- FIG. 5 is a plan view of a modified example of the DC—DC converter shown in FIG.
- FIG. 6 is a sectional view of a substrate unit provided with an LSI package according to a second embodiment of the present invention.
- FIG. 7 is a sectional view showing a modification of the substrate unit shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
- FIG. 3 is a sectional view of a substrate unit provided with a semiconductor device according to the first embodiment of the present invention.
- parts that are the same as the parts shown in FIG. 1 are given the same reference numerals, and descriptions thereof will be omitted.
- the substrate unit shown in FIG. 3 has a configuration in which an LSI package (semiconductor device) 21 and a DC-DC converter 31 are mounted on a substrate 2.
- LSI package semiconductor device
- the LSI 5 is mounted on the first surface 22a of the package substrate 22, and the solder balls 3 as external connection terminals are formed on the second surface 22b of the package substrate 22.
- the LSI package 21 is connected to a power supply line (power supply wiring) 8B and a ground line (grounding wiring) 9B of the substrate 2 via solder balls 3 as external connection terminals as in the conventional case.
- the DC-DC converter 31 in the present embodiment has a connector 32 extending from a main body 31a having a built-in voltage conversion circuit, and the connector 23 has a voltage (ie, (The voltage supplied to the power supply line 8B of the second line). Therefore, power (current) can be supplied from the DC-DC converter 31 to the package of the LSI package 21 and the board 22 via the connector 32 other than via the board 2.
- the LSI package 21 includes a surface 22 b opposite to the surface 22 b on which the solder pole 3 is provided (that is, the surface on which the LSI 5 is mounted) 22 a
- the electrode terminal 23 is exposed to the outside.
- the electrode terminal 23 is electrically connected to the power supply layer 10 via a plurality of vias 24.
- the number of vias 24 may be determined by the value of the current flowing from the connector 32 to the power supply layer 10 via the power supply terminal 23.
- the power supply layer 10 in the package substrate 22 of the LSI package 21 includes, in addition to the path from the DC-DC converter 31 through the power supply line 8 B in the substrate 2, the connector of the DC-DC converter 31. Electric power (current) is also supplied from the route via 32. Therefore, even if there is a portion with a low allowable current value (such as via 15 in FIG. 2) in the path from the solder pole 3 to the power supply layer 10 via the board 2, Since a current can be supplied, a sufficiently large current can be supplied to the LSI package 21. Further, by disposing the DC-DC converter 31 at a position close to the LSI package 21, the distance from the DC-DC converter 31 to the power supply layer 10 is shortened, and the possibility of noise penetration is reduced.
- FIG. 4 is a side view of a mounting device 40 for pressing and fixing the connector 32 to the electrode terminal 23.
- the mounting device 40 shown in FIG. 4 is also a device for mounting the heat spreader 41 to the LSI 5 of the LSI package 21. That is, the mounting device 40 presses and fixes the heat spreader 41 to the rear surface of the LSI 5. Using this heat spreader, the connector 32 is sandwiched and fixed between the heat spreader 41 and the package substrate 22. More specifically, the heat spreader 41 is placed on the connector 32 with the contact portion formed at the tip of the connector 32 being the electrode terminal 2.3 of the package board 22, and the mounting device 40
- the fixing mechanism of the mounting device 40 which is fixed by the fixing mechanism of, is of a screw type using the pressing force of a general panel.
- the tip of the support column 42 penetrating the four corners of the fin portion 41 a of the heat spreader is screwed into the screw hole of the screw plate 43 to be fixed. That is, the column 42 penetrates the fin portion 41 a and the substrate 2.
- a screw is formed at the tip of the support column 42, and when the nut 42a is screwed in, the panel 44 is simultaneously pressed to generate a contact pressure.
- a spring 44 is provided above the fin portion 41 a of the support column 42, and is compressed between the spring portion 44 and the flange portion 42 a of the support column 42. Due to the elastic force of the spring 44, the heat spreader 41 is pressed toward the LSI 5, so that the connector 32 is also pressed and fixed against the electrode terminal 23.
- the pressing and fixing mechanism of the connector 23 shown in FIG. 4 is merely an example, and various other mechanisms can be used.
- FIG. 5 is a plan view of a modified example of the DC-DC converter 31 shown in FIG.
- the DC-DC converter 31 A shown in FIG. 5 has connectors 33 and 34 in addition to the connector 32 shown in FIG. 3, and is connected to three sides of the package substrate 22 of the LSI package 21. can do. As a result, the contact area between the connector and the package substrate can be increased, and a larger current can be supplied to the electrode terminals of the package substrate.
- FIG. 6 is a sectional view of a substrate unit provided with a semiconductor device according to a second embodiment of the present invention. 6, parts that are the same as the parts shown in FIG. 1 are given the same reference numerals, and descriptions thereof will be omitted.
- the power supply layer 10 of the package substrate 22A of the LSI package is exposed, and the connector 32 of the DC-DC converter 31B is brought into direct contact with the power supply layer 10.
- the DC-DC converter 31B is also provided with a connector 35 that contacts the ground layer 11 of the package board 22A.
- a part of the power supply layer 10 in the package substrate 22A of the LSI package 21A is exposed, and the connector 23 of the DC-DC converter 31B directly contacts the exposed part. I do.
- power (current) can be supplied directly from the DC-DC converter 31 B to the power supply layer 10.
- the ground layer 11 can be connected to the ground line 9A via the DC-DC converter 31B.
- the path via the connector 32 of the DC-DC converter 3 B 1 Current is supplied. Therefore, even if there is a portion with a low allowable current value (such as via 15 in FIG. 2) in the path from the solder ball 3 to the power supply layer 10 via the board 2, Since a current can be supplied also from the path, a sufficiently large current can be supplied to the LSI package 21.
- the DC-DC converter 31B by disposing the DC-DC converter 31B at a position close to the LSI package 21A, the distance from the DC-DC converter 31B to the power supply layer 10 and the grounding layer 11 is shortened, and noise is reduced. The possibility of intrusion can be reduced.
- FIG. 7 is a sectional view showing a modification of the substrate unit shown in FIG. In the modification shown in FIG. 7, in the substrate 2, the DC-DC converter 31B is connected to the LSI package 2 The power supply path leading to the 2 A solder ball 3 has been deleted. That is, the power supply line 8B shown in FIG. 6 is deleted, and power is supplied to the power supply layer 10 only from the connector 32.
- the terminal used for power supply can be used for signals, and the number of signal terminals can be increased. be able to.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
Description
半導体装置への電源接続構造 技術分野
本発明は半導体装置に係り、 特に基板に搭載れてパッケージされた L S Iパッ 'ケージ等の半導体装置に対する電源接続構造に関する。 背景技術
C P Uや MP Uのような大規模集積回路 (L S I ) は回路の高集積ィ匕 (高密度 ィ匕) が益々進んでいる。 これに伴い、 一つの L S Iの消費電力も増大しており、 現在では消費電力が 3 0 Wから 1 0 0Wの L S Iも登場している。
回路の高集積化に伴い、 L S Iに供給する信号数も増大し、 このための信号用 端子や電源 ·接地用端子の数も増やさなければならない。 現在の L S Iは、 半導 体チップが搭載された基板の裏面に外部接続用端子としてハンダポールが格子状 に配列されたポールグリツドアレイ ( B G A)タイプが主流である。
L S Iパッケージの端子数を増加すると、 パッケージ基板内の配線を微細化し なければならない。 したがって、 パッケージ基板内の配線中に流すことのできる 電流許容値が低くなる。 一方、 L S Iの電源電圧は低電圧化が進み、 5 Vから 1 V程度の電源電圧に移行しつつある。 電源電圧が低くなると、 同じ電力消費であ れば電流値は増大する。 したがって、 パッケージ基板内の電源用配線には、 信号 用配線に比較して大きな電流を流す必要が生じる。
図 1は従来の L S Iパッケージへの電力供給構造を示す基板ュニットの断面図 である。 図 1において、 L S Iパッケージ 1はマザ一ボードゃドータボードのよ うな基板 2に搭載される。 L S Iパッケージ 1の外部接続用端子としてのハンダ ボール 3は、 基板 2上の電極パッド 4に接続される。
L S Iパッケージ 1は、 半導体チップ (L S I ) 5とパッケージ基板 6とより なる。 L S I 5はパッケージ基板 6に対して実装され、 パッケージ基板 6内の配 線を介して L S I 5に信号及び電力が供給される。
基板 2には、 LS Iパッケージ 1に供給する電源電圧を制御するための DC— DCコンバータ 7が搭載される。 DC— DCコンバータ 7は、 基板 2内の電源ラ イン 8 Aから供給される電圧を、 LS Iパッケージ 1用の電源電圧まで下げる。 例えば、 基板 2内の電源ライン 8 Aには 48 V又は 24 Vの電圧が供給され、 D C一 DCコンバータ 7により 1. 8 V又は IVに下げられて、 電源供給ライン 8 Bに供給される。 電源ライン 8Bは電極パッド 4を介して LS Iパッケージ 1の ハンダボール 3に接続されており、 パッケージ基板 6に 1. 8 V又は IVの電源 電圧が供給 れる。 また、 接地ライン 9 Aも同様に、 DC— DCコンバータ 7、 接地ライン 9 B、 電極パッド 4、 ハンダボール 3を介してパッケージ基板 6に接 続される
一般的に、 パッケージ基板 6内にはほぼ平面状に延在する電源層 10と接地層 11とが設けられる。 LS Iパッケージ 1への電源供給は、 まず基板 2から電源 層 10へ電源供給を行い、 そして L S Iパッケージの各電源供給端子には電源層 10から電力供給を行う。 電源層 10から半導体チップ (LS I) 5への電力供 給路に関しては、 供給すべき電流値が比較的小さいので電力供給路の断面積が比 較的小さくても問題はないが、 ハンダボール 3から電源層 10までの電力供給路 には LS I 5全体が消費する大きな電流を流す必要があるため、 大きな断面積を 確保して大きな許容電流値を確保しなければならない。
図 2は図 1におけるパッケージ基板 6の一例であるビルドアップ基板の一部の 拡大断面図である。 - 一般的に、 ビルドアップ基板は、 中心となるコァ基板 12の片面に電源層 10 を形成し、 反対側の面に接地層 11を形成する。 そしてコア基板 12の両側に信 号用配線等を多層に形成し、 片側に LS I接続用電極パッド 13を設け、 反対側 にハンダボール 3を形成するための電極パッド 14を設ける。
図 2に示すハンダボール 3が電力供給用の端子に相当すると仮定すると、 図 2 においてハンダポール 3から電¾1層 10までの間には上述のように大きな電流が 流れる。 ここで、 ハンダボ一ノレ 3から電源層 10までの間にはビルドアップ基板 の層間を貫通するビア 15が含まれる。
ビルドアップ基板中に形成されるビアの直径は 50μπ!〜 100 m程度であ
り、 端子数が増えるとビアもより微細とせざるを得なため、 一つのビアに流すこ とのできる電流は 5 0 0 mA程度が限度となる。 ここで例えば、 1 0 0 Wの消費 電力の L S Iに電力を供給するためには、 許容電流値が 5 0 0 mAのビアが 2 0 0本必要となる。 一つの端子 (ハンダボール 3 ) に対して 1本のビアが対応する ため、 電力供給用の端子 (ハンダボール 3 ) が 2 0 0個必要となる。
したがって、 信号用端子の数を減らすことなく電力供給用の端子の数を増やす と、 パッケージ基板全体としての端子数が増大するため、 パッケージ基板のサイ ズを大きくしなければならないという問題があつた。
また、 L S Iの電源電圧が低くなると、 電源ラインにノイズが混入しやすくな るので、 電源ラインはなるべく短くしたいという要望があった。 発明の開示
本発明の総括的な目的は、 上述の問題を解消した改良された有用な電源接続構 造を提供することである。
本発明のより具体的な目的は、 半導体素子への信号供給経路とは異なる構成の 電力供給経路を備えた半導体装置用パッケージ基板を提供することである。 本発明の他の目的は、 半導体装置への電力供給のための D C— D Cコンバータ を含む電力供給路を構成する基板ュニットを提供することである。
本発明の更に他の目的は、 半導体装置に対して基板を介さずに電力供給するこ とのできる D C— D Cコンバータを提供することである。
上述の目的を達成するために、 本発明の一つの面によれば、 半導体素子が搭载 された第 1の面と、 第 1の面の反対側であって外部接続用端子が設けられた第 2 の面とを有し、 内部に電源層が形成されたパッケージ基板を有する半導体装置で あって、 パッケージ基板は、 第 2の面以外の部位に設けられた電極端子を有し、 電極端子は電源層に接続されていることを特徴とする半導体装置が提供される。 上述の発明において、 電極端子はパッケージ基板の第 1の面上に形成され、 パッ ケージ基板中に形成されたビアを介して電源層に接続されていることとしてもよ レ、。
また、 本発明の他の面によれば、 半導体素子が搭載された第 1の面と、 第 1の
面の反対側であって外部接続用端子が設けられた第 2の面とを有し、 内部に電源 層が形成されたパッケージ基板を有する半導体装置であって、 電源層の一部はパ ッケージ基板から露出していることを特徴とする半導体装置が提供される。 パッ ケージ基板は内部に接地層を有しており、 接地層の一部はパッケージ基板から露 出していることとしてもよい。
更に、 本発明の他の面によれば、 内部に電源配線及び接地配線が形成された基 板と、 電源層有するパッケージ基板と半導体素子とよりなり、 基板上に実装され た半導体装置と、 基板に搭載されて半導体装置に供給する電圧を生成するもので あって、 半導体装置に向かつて延在するコネクタを有する D C— D Cコンバータ とを有し、 コネクタは半導体装置のパッケージ基板上に形成された電極端子に接 続され、 電極端子はパッケージ基板の電源層に接続されており、 D C— D Cコン バータから、 コネクタ及び電極端子を介してパッケージ基板の電源層に対して霉 力が供給されることを特徴とする基板ュニットが提供される。 電極端子は、 パッ ケージ基板の半導体素子が実装された面に形成され、 ビアを介して電源層に接続 されていることとしてもよい。
また、 本発明の更に他の面によれば、 内部に電源配線及び接地配線が形成され た基板と、 電源層有するパッケージ基板と半導体素子とよりなり、 基板上に実装 された半導体装置と、 基板に搭載されて半導体装置に供給する電圧を生成するも のであって、 半導体装置に向かって延在するコネクタを有する D C— D Cコンパ 一タとを有し、 コネクタは半導体装置のパッケージ基板から露出した電源層に接 続されており、 D C— D Cコンバータから、 コネクタを介してパッケージ基板の 電源層に対して電力が供給されることを特徴とする基板ュニットが提供される。 パッケージ基板は内部に接地層を有しており、 接地層の一部はパッケージ基板か ら露出し、 D C— D Cコンバータは前記接地層の露出部分に接続されたコネクタ を有することとしてもよレ、。
また、 本発明の更に他の面によれば、 半導体装置に対して電力を供給する D C 一 D Cコンバータであって、 電圧変換回路が内蔵された本体と、 基板の電源配線 に接続されるよう構成された端子と、 D C— D Cコンバータが基板に搭載された 際に、 半導体装置に向かって延在し、 半導体装置の所定の部位に接触するよう構
成されたコネクタとを有することを特徴とする D C— D Cコンバータが提供され る。 上述の D C— D Cコンバータにおいて、 コネクタは、 半導体装置のパッケ一 ジ基板の半導体素子が搭載された面に形成された電極端子に接続されるよう構成 されてもよい。 あるいは、 コネクタは、 半導体装置のパッケージ基板から露出し た電源層に接続されるよう構成することとしてもよレ、。
本発明の他の目的、 特徴及び利点は添付の図面を参照しながら以下の詳細な説 明を読むことにより、 一層明瞭となるであろう。 図面の簡単な説明
図 1は従来の L S Iパッケージへの電力供給構造を示す基板ュニットの断面図 である。
図 2は図 1におけるパッケージ基板の一例であるビルドアップ基板の一部の拡 大断面図である。
図 3は本発明の第 1実施例による L S Iパッケージが設けられた基板ュニット の断面図である。
図 4は D C— D Cコンバ一タのコネクタをパッケージ基板の電極端子 2 3に押 圧固定するための取り付け装置の側面図である。
図 5は図 3に示す D C— D Cコンバータの変形例の平面図である。
図 6は本発明の第 2実施例による L S Iパッケージが設けられた基板ュニット の断面図である。
図 7は図 6に示す基板ュニットの変形例を示す断面図である。 発明を実施するための最良の形態
まず、 本発明の第 1実施例について、 図 3を参照しながら説明する。 図 3は本 発明の第 1実施例による半導体装置が設けられた基板ュニットの断面図である。 図 3において図 1に示す構成部品と同等な部品には同じ符号を付し、 その説明は 省略する。
図 3に示す基板ュニットは、 基板 2に対して L S Iパッケージ (半導体装置) 2 1と D C— D Cコンバータ 3 1とを搭載した構成を有している。 L S Iパッケ
ージ 21において、 LS I 5はパッケージ基板 22の第 1の面 22 a上に実装さ れ、 パッケージ基板 22の第 2の面 22 bに外部接続端子としてのハンダボール 3が形成される。 LS Iパッケージ 21は、 従来と同様に外部接続用端子として のハンダボール 3を介して基板 2の電源ライン (電源配線) 8 B及び接地ライン (接地配線) 9 Bに接続される。
本実施例では、 上述の電源ライン及び接地ラインの接続に加えて、 DC— DC コンバータ 31から基板 2を介さずに、 直接 LS Iパッケージの基板 22に電力 供給を行う。 すなわち、 本実施例における DC— DCコンバータ 31は電圧変換 回路を内蔵した本体 31 aから延在するコネクタ 32を有しており、 コネクタ 2 3には LS Iパッケージ 21に供給する電圧 (すなわち、 基板 2の電源ライン 8 Bに供給される電圧) が供給される。 したがって、 基板 2経由以外に、 コネクタ 32を介して DC— DCコンバータ 31から LS Iパッケージ 21のパッケージ , 基板 22に対して電力 (電流) を供給することができる。
以上のような電力供給を可能とするために、 本実施例による LS Iパッケージ 21は、 ハンダポール 3が設けられた面 22 bの反対側の面 (すなわち L S I 5 が搭載された面) 22 aに露出した電極端子 23を有する。 電極端子 23は複数 のビア 24を介して電源層 10に電気的に接続される。 ビア 24の数はコネクタ 32から電源端子 23を介して電源層 10に流れる電流の値により決定すればよ レ、。
以上のように、 LS Iパッケージ 21のパッケージ基板 22内の電源層 10に は、 DC— DCコンバータ 31から基板 2内の電源ライン 8 Bを経由した経路に 加えて、 DC— DCコンバータ 31のコネクタ 32を経由した経路からも電力 ( 電流) が供給される。 したがって、 基板 2を経由してハンダポール 3から電源層 10に到る経路中に、 許容電流値の低い部分 (図 2におけるビア 15等) があつ たとしても、 コネクタ 32を経由した経路からも電流を供給することができるた め、 LS Iパッケージ 21に対して十分に大きい電流を供給することができる。 また、 DC— DCコンバータ 31を、 LS Iパッケージ 21に対して近い位置 に配置することにより、 DC— DCコンバータ 31から電源層 10までの距離が 短くなり、 ノイズが侵入する可能性を低減することができる。
次に、 上述の D C— D Cコンバータ 3 1のコネクタ 3 2をパッケージ基板 2 2 の電極端子 2 3に接続するための機構について、 図 4を参照しながら説明する。 図 4はコネクタ 3 2を電極端子 2 3に押圧固定するための取り付け装置 4 0の側 面図である。
図 4に示す取り付け装置 4 0は、 L S Iパッケージ 2 1の L S I 5にヒートス プレッダ 4 1を取り付けるための装置でもある。 すなわち、 取り付け装置 4 0は ヒートスプレッダ 4 1を L S I 5の背面に対して押圧固定する。 このヒートスプ レッダを利用して、 コネクタ 3 2をヒートスプレッダ 4 1とパッケージ基板 2 2 との間に挟み込んで固定する。 より詳細には、 コネクタ 3 2の先端に形成された 接触部をパッケージ基板 2 2の電極端子 2. 3にさせた状態で、 コネクタ 3 2の上 にヒートスプレッダ 4 1を配置し、 取り付け装置 4 0の固定機構で固定する、 取り付け装置 4 0の固定機構は、 一般的なパネの押圧力を利用したネジ止め式 である。 ヒ一トスプレッダのフィン部 4 1 aの四隅を貫通した支柱 4 2の先端を ネジ板 4 3のネジ孔にねじ込むことにより固定するものである。 すなわち、 支柱 4 2はフィン部 4 1 aを貫通し且つ基板 2も貫通する。 支柱 4 2の先端にはネジ が形成され おり、 ナット 4 2 aがねじ込まれる際にパネ 4 4が同時に押圧され 、 接触圧が発生する。 支柱 4 2のフィン部 4 1 aの上方にはバネ 4 4が設けられ 、 支柱 4 2のフランジ部 4 2 aとの間で圧縮される。 このバネ 4 4の弾性力によ り、 ヒートスプレッダ 4 1は L S I 5に向けて押圧され、 したがって、 コネクタ 3 2も電極端子 2 3に対して押圧され固定される。
図 4に示すコネクタ 2 3の押圧固定機構は、 単なる一例であり、 他に様々な機 構を用いることができる。
図 5は図 3に示す D C— D Cコンバータ 3 1の変形例の平面図である。 図 5に 示す D C— D Cコンバータ 3 1 Aは、 図 3に示すコネクタ 3 2の他にコネクタ 3 3, 3 4を有しており、 L S Iパッケージ 2 1のパッケージ基板 2 2の 3辺に接 続することができる。 これにより、 コネクタとパッケージ基板との接触面積を増 大することができ、 パッケージ基板の電極端子に対してより大きな電流を供給す ることができる。
次に、 本発明の第 2実施例について、 図 6を参照しながら説明する。 図 6は本
発明の第 2実施例による半導体装置が設けられた基板ュニットの断面図である。 図 6において図 1に示す構成部品と同等な部品には同じ符号を付し、 その説明は 省略する。
図 6に示す構成では、 L S Iパッケージのパッケージ基板 22 Aの電源層 10 を露出させ、 電源層 10に対して DC— DCコンバータ 31 Bのコネクタ 32を 直接接触させたものである。 また、 DC— DCコンバータ 31 Bには、 パッケ一 ジ基板 22 Aの接地層 1 1に接触するコネクタ 35も設けられる。
電源層 10及ぴ接地層 1 1を露出させるには、 パッケージ基板 22 Aのコア基 板の両面に形成された電源層 10及び接地層 1 1 (図 2参照) の露出させる部分 だけには、 他の層を形成しなければよい。
以上のように、 本実施例によれば、 L S Iパッケージ 21 Aのパッケージ基板 22 A内の電源層 10の一部が露出し、 露出した部分に DC— DCコンバータ 3 1 Bのコネクタ 23が直接接触する。 これにより、 DC— DCコンバータ 31 B 力 ら電源層 10に対して直接に電力 (電流) を供給することができる。 また、 接 地層 1 1を DC— DCコンバータ 31 Bを介して接地ライン 9 A接続することが できる。
上述のように、 本実施例では、 DC— DCコンバータ 31 Bから基板 2内の電 源ライン 8 Bを経由した経路に加えて、 DC— DCコンバータ 3 B 1のコネクタ 32を経由した経路からも電流が供給される。 したがって、 基板 2を経由してハ ンダボール 3から電源層 10に到る経路中に、 許容電流値の低い部分 (図 2にお けるビア 15等) があったとしても、 コネクタ 32.を経由した経路からも電流を 供給することができるため、 LS Iパッケージ 21に対して十分に大きい電流を 供給することができる。
また、 DC— DCコンバータ 31 Bを、 L S Iパッケージ 21 Aに対して近い 位置に配置することにより、 · DC— DCコンバータ 31 Bから電源層 10及び接 地層 1 1までの距離が短くなり、 ノィズが侵入する可能性を低減することができ る。
図 7は図 6に示す基板ュニットの変形例を示す断面図である。 図 7に示す変形 例では、 基板 2内において DC— DCコンバータ 31 Bから LS Iパッケージ 2
2 Aのハンダボール 3に到る電力供給経路は削除されている。 すなわち、 図 6に 示す電源ライン 8 Bは削除されており、 電源層 1 0に対する電力の供給は、 コネ クタ 3 2からだけとなる。
これにより、 L S Iパッケージ 2 1 Aに設けられた外部接続用端子 (ハンダボ ール 3 ) のうち、 電力供給用に用いていた端子を信号用に用いることができ、 信 号用端子の数を増やすことができる。
本発明は上述の具体的に開示された実施例に限ることなく、 本発明の範囲内で 様々な変形例及ぴ改良例がなされるであろう。
Claims
1 . 半導体素子が搭載された第 1の面と、 該第 1の面の反対側であって外部接 続用端子が設けられた第 2の面とを有し、 内部に電源層が形成されたパッケージ 基板を有する半導体装置であって、
前記パッケージ基板は、 前記第 2の面以外の部位に設けられた電極端子を有し 、 該電極端子は前記電源層に接続されていることを特徴とする半導体装置。
2 . 請求の範囲第 1項記載の半導体装置であって、
前記電極端子は前記パッケージ基板の前記第 1の面上に形成され、 前記パッケ ージ基板中に形成されたビアを介して前記電源層に接続されていることを特徴と する半導体装置。
3 . 半導体素子が搭載された第 1の面と、 該第 1の面の反対側であって外部接 続用端子が設けられた第 2の面とを有し、 内部に電源層が形成されたパッケージ 基板を有する半導体装置であって、
前記電源層の一部は前記パッケージ基板から露出していることを特徴とする半
4 . 請求の範囲第 3項記載の半導体装置であって、
前記パッケージ基板は内部に接地層を有しており、 該接地層の一部は前記パッ ケージ基板から露出していることを特徴とする半導体装置。
5 . 内部に電源配線及ぴ接地配線が形成された基板と、
電源層有するパッケージ基板と半導体素子とよりなり、 該基板上に実装された 半導体装置と、
前記基板に搭載されて前記半導体装置に供給する電圧を生成するものであって 、 前記季導体装置に向かって延在するコネ'クタを有する D C— D Cコンバータと を有し、
前記コネクタは前記半導体装置の前記パッケージ基板上に形成された電極端子 に接続され、 該電極端子は前記パッケージ基板の電源層に接続されており、 前記 D C— D Cコンバ一タから、 前記コネクタ及び前記電極端子を介して前記 パッケージ基板の電源層に対して電力が供給されることを特徴とする基板ュニッ
6 . 請求の範囲第 5項記載の基板ユニットであって、
前記電極端子は、 前記パッケージ基板の半導体素子が実装された面に形成され 、 ビアを介して前記電源層に接続されていることを特徴とする基板ュニット。
7 . 内部に電源配線及び接地配線が形成された基板と、
電源層有するパッケージ基板と半導体素子とよりなり、 該基板上に実装された 半導体装置と、
前記基板に搭載されて前記半導体装置に供給する電圧を生成するものであって 、 前記半導体装置に向かって延在するコネクタを有する D C— D Cコンバータと を有し、
前記コネクタは前記半導体装置の前記パッケージ基板から露出した前記電源層 に接続されており、
前記 D C— D Cコンバ一タから、 前記コネクタを介して前記パッケージ基板の 電源層に対して電力が供給されることを特徴とする基板ュニット。
8 . 請求の範囲第 7項記載の半導体装置であって、
前記パッケージ基板は内部に接地層を有しており、 該接地層の一部は前記パッ ケージ基板から露出し、 前記 D C— D Cコンバータは前記接地層の露出部分に接 続されたコネクタを有することを特徴とする基板ュニット。
9 . 半導体装置に対して電力を供給する D C— D Cコンバークであって、 電圧変換回路が内蔵された本体と、
基板の電源配線に接続されるよう構成された端子と、
前記 DC— DCコンバータが前記基板に搭載された際に、 前記半導体装置に向 力つて延在し、 前記半導体装置の所定の部位に接触するよう構成されたコネクタ と
を有することを特徴とする DC— DCコンバータ。
10. 請求の範囲第 9項記載の DC— DCコンバータであって、
前記コネクタは、 前記半導体装置のパッケージ基板の半導体素子が搭載された 面に形成された電極端子に接続されるよう構成されたことを特徴とする D C— D Cコンバータ。
11. 請求の範囲第 9項記載の DC— DCコンバータであって、
前記コネクタは、 前記半導体装置のパッケージ基板から露出した電源層に接続 されるよう構成されたことを特徴とする DC— DCコンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004517206A JPWO2004004000A1 (ja) | 2002-06-26 | 2002-06-26 | 半導体装置への電源接続構造 |
| PCT/JP2002/006430 WO2004004000A1 (ja) | 2002-06-26 | 2002-06-26 | 半導体装置への電源接続構造 |
| US10/986,151 US7057272B2 (en) | 2002-06-26 | 2004-11-12 | Power supply connection structure to a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2002/006430 WO2004004000A1 (ja) | 2002-06-26 | 2002-06-26 | 半導体装置への電源接続構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US10/986,151 Continuation US7057272B2 (en) | 2002-06-26 | 2004-11-12 | Power supply connection structure to a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2004004000A1 true WO2004004000A1 (ja) | 2004-01-08 |
Family
ID=29808153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2002/006430 Ceased WO2004004000A1 (ja) | 2002-06-26 | 2002-06-26 | 半導体装置への電源接続構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7057272B2 (ja) |
| JP (1) | JPWO2004004000A1 (ja) |
| WO (1) | WO2004004000A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005083070A1 (ja) * | 2004-03-01 | 2005-09-09 | Pharmadesign, Inc. | 血糖値の低下に供される医薬組成物 |
| WO2006112400A1 (ja) * | 2005-04-18 | 2006-10-26 | National University Corporation Hamamatsu University School Of Medicine | 癌の転移性及び浸潤能の検査方法 |
| JP2007061047A (ja) * | 2005-09-01 | 2007-03-15 | Oriental Yeast Co Ltd | 乳癌細胞の検出方法 |
| JP2007096223A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
| JP2007096212A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへの給電装置 |
| JP2008109161A (ja) * | 2008-01-11 | 2008-05-08 | Fujitsu Ltd | 基板ユニット |
| JP2012004593A (ja) * | 2011-08-31 | 2012-01-05 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
| JP2016096236A (ja) * | 2014-11-14 | 2016-05-26 | 富士通株式会社 | 半導体実装装置 |
| US10331161B2 (en) | 2014-12-24 | 2019-06-25 | Fujitsu Limited | Power supply board |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629680B2 (en) * | 2006-03-22 | 2009-12-08 | Intel Corporation | Direct power delivery into an electronic package |
| JP5790610B2 (ja) * | 2012-09-10 | 2015-10-07 | 日立金属株式会社 | 半導体装置、及び通信機器 |
| US9867277B2 (en) * | 2012-10-18 | 2018-01-09 | Infineon Technologies Austria Ag | High performance vertical interconnection |
| US9991223B2 (en) | 2015-12-18 | 2018-06-05 | Intel Corporation | Semiconductor package alignment frame for local reflow |
| CN114400207A (zh) * | 2022-01-18 | 2022-04-26 | 日月光半导体制造股份有限公司 | 半导体封装结构 |
| US12389538B2 (en) * | 2023-01-26 | 2025-08-12 | Hewlett Packard Enterprise Development Lp | Varying diameters of power-vias in a PCB based on via location |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0688193U (ja) * | 1993-05-27 | 1994-12-22 | 日本電産株式会社 | 電源装置 |
| JPH11121643A (ja) * | 1997-10-09 | 1999-04-30 | Hitachi Ltd | 半導体装置 |
| JP2000349448A (ja) * | 1999-06-09 | 2000-12-15 | Toshiba Corp | 回路モジュール、この回路モジュールに用いる多層配線基板、回路部品および半導体パッケージ |
| JP2001223301A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Ltd | 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218052A (ja) | 1988-02-26 | 1989-08-31 | Nec Corp | Lsiパッケージ |
| JPH0378290A (ja) * | 1989-08-21 | 1991-04-03 | Hitachi Ltd | 多層配線基板 |
| JPH0688193A (ja) | 1992-09-03 | 1994-03-29 | Nkk Corp | 合金化溶融亜鉛めっき鋼板の製造方法 |
| DE69321446T2 (de) * | 1992-12-07 | 1999-04-01 | Hitachi, Ltd., Tokio/Tokyo | Kühlungseinrichtung |
| JP2001044318A (ja) | 1999-07-26 | 2001-02-16 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法及び半導体装置 |
| TW586205B (en) * | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
-
2002
- 2002-06-26 JP JP2004517206A patent/JPWO2004004000A1/ja active Pending
- 2002-06-26 WO PCT/JP2002/006430 patent/WO2004004000A1/ja not_active Ceased
-
2004
- 2004-11-12 US US10/986,151 patent/US7057272B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0688193U (ja) * | 1993-05-27 | 1994-12-22 | 日本電産株式会社 | 電源装置 |
| JPH11121643A (ja) * | 1997-10-09 | 1999-04-30 | Hitachi Ltd | 半導体装置 |
| JP2000349448A (ja) * | 1999-06-09 | 2000-12-15 | Toshiba Corp | 回路モジュール、この回路モジュールに用いる多層配線基板、回路部品および半導体パッケージ |
| JP2001223301A (ja) * | 2000-02-08 | 2001-08-17 | Hitachi Ltd | 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005083070A1 (ja) * | 2004-03-01 | 2005-09-09 | Pharmadesign, Inc. | 血糖値の低下に供される医薬組成物 |
| WO2006112400A1 (ja) * | 2005-04-18 | 2006-10-26 | National University Corporation Hamamatsu University School Of Medicine | 癌の転移性及び浸潤能の検査方法 |
| JP2007061047A (ja) * | 2005-09-01 | 2007-03-15 | Oriental Yeast Co Ltd | 乳癌細胞の検出方法 |
| JP2007096223A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
| JP2007096212A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへの給電装置 |
| JP2008109161A (ja) * | 2008-01-11 | 2008-05-08 | Fujitsu Ltd | 基板ユニット |
| JP2012004593A (ja) * | 2011-08-31 | 2012-01-05 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
| JP2016096236A (ja) * | 2014-11-14 | 2016-05-26 | 富士通株式会社 | 半導体実装装置 |
| US10331161B2 (en) | 2014-12-24 | 2019-06-25 | Fujitsu Limited | Power supply board |
Also Published As
| Publication number | Publication date |
|---|---|
| US7057272B2 (en) | 2006-06-06 |
| US20050146017A1 (en) | 2005-07-07 |
| JPWO2004004000A1 (ja) | 2005-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703753A (en) | Mounting assembly for multiple chip module with more than one substrate and computer using same | |
| US5729433A (en) | Multiple chip module assembly for top of mother board | |
| US5763947A (en) | Integrated circuit chip package having configurable contacts and a removable connector | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| WO2004004000A1 (ja) | 半導体装置への電源接続構造 | |
| JP2010272681A (ja) | 配線基板および半導体装置 | |
| US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
| HK1054153A1 (en) | System and method for connecting a power converter to a land grid array socket | |
| US20060055024A1 (en) | Adapted leaded integrated circuit module | |
| JP4644717B2 (ja) | 基板ユニット | |
| US7298043B2 (en) | Semiconductor device | |
| JP3944369B2 (ja) | 半導体集積回路モジュール及びその使用方法 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| CN101031995B (zh) | 用于多电压的分裂式薄膜电容器 | |
| US7438558B1 (en) | Three-dimensional stackable die configuration for an electronic circuit board | |
| US6392145B1 (en) | Semiconductor device including and integrated circuit housed in an array package having signal terminals arranged about centrally located power supply terminals | |
| JP2011061132A (ja) | インターポーザ | |
| JP4411056B2 (ja) | バーンイン基板、およびバーンイン装置 | |
| JP4493981B2 (ja) | 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置 | |
| US20120025898A1 (en) | Circuit Device | |
| JPH10321670A (ja) | 半導体装置 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2008153482A (ja) | インターポーザ基板を備えた半導体パッケージ | |
| JP2001028410A (ja) | 半導体パッケージ及び半導体装置 | |
| US7679201B2 (en) | Device package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): JP US |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2004517206 Country of ref document: JP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 10986151 Country of ref document: US |